TW201347639A - 多層配線基板之製造方法 - Google Patents

多層配線基板之製造方法 Download PDF

Info

Publication number
TW201347639A
TW201347639A TW101149671A TW101149671A TW201347639A TW 201347639 A TW201347639 A TW 201347639A TW 101149671 A TW101149671 A TW 101149671A TW 101149671 A TW101149671 A TW 101149671A TW 201347639 A TW201347639 A TW 201347639A
Authority
TW
Taiwan
Prior art keywords
layer
conductor
core substrate
multilayer wiring
resin insulating
Prior art date
Application number
TW101149671A
Other languages
English (en)
Inventor
Shinnosuke Maeda
Tetsuo Suzuki
Takuya Hando
Astuhiko Sugimoto
Satoshi Hirano
Hajime Saiki
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201347639A publication Critical patent/TW201347639A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

[課題]本發明在於核心基板兩面具有交互層積有至少一層導體層與至少一層樹脂絕緣層的積層構造體之多層配線基板方面,提供一種不使其製造良率降低而使核心基板變薄、可小型化之製造方法。[解決手段]在支持基板上積層交互層積有至少一層導體層與至少一層樹脂絕緣層的第1積層構造體,接著以與位於第1積層構造體最上層的導體層接相接的方式形成核心基板。接下來,藉由對於前述核心基板進行雷射照射而形成通孔,在前述通孔內部形成金屬層。之後,在前述核心基板上形成包含至少一層導體層與至少一層樹脂絕緣層的第2積層構造體。此時,將前述第1積層構造體之前述最上層導體層的厚度設定為大於其他導體層的厚度。

Description

多層配線基板之製造方法
本發明係關於一種多層配線基板之製造方法。
一般作為搭載電子零件的封裝體,使用在核心基板兩側交互層積樹脂絕緣層與導體層而形成有增層的多層配線基板(專利文獻1)。在多層配線基板方面,核心基板係由含有例如玻璃纖維的樹脂構成,具有利用高的剛性補強增層的作用。然而,核心基板形成得較厚,所以會妨礙多層配線基板的小型化。因此,在近幾年都在使核心基板變薄而使多層配線基板小型化。
另一方面,若使核心基板變薄,則包含核心基板的製造過程的部件強度會降低,無法水平進行核心基板或部件的搬送,於搬送之際,核心基板或部件(會成為多層配線基板的製造中途的基板)會與搬送機器接觸,有核心基板或部件損傷的問題。此外,在各製程中固定核心基板或部件,供應給預定的製程之際,核心基板或部件會翹曲,有難以正確進行例如鍍敷處理等處理的問題。結果,在包含核心基板的多層配線基板方面,若縮小核心基板的厚度,則有其製造良率降低的問題。
由此種觀點,遂有提案一種所謂無核心多層配線基板(專利文獻2,專利文獻3),其係無設置核心基板且適合於小型化,並具有可提升高頻信號的傳送性能的構造。此種無核心多層配線基板例如係在將層積可剝離的兩個金屬膜而成的剝離片設置於表面的支持基板上形成增 層後,藉由在上述剝離片的剝離界面進行分離,從支持體分離增層而得到作為目的的多層配線基板。
然而,如上述的無核心多層配線基板在內部沒有核心層,所以強度弱,在處理上需要注意,並且有用途受到限定的問題。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平11-233937號
[專利文獻2]日本特開2009-289848號
[專利文獻3]日本特開2007-214427號
本發明係具有在於核心基板兩面具有交互層積有至少一層導體層與至少一層樹脂絕緣層的積層構造體之多層配線基板,其目的為提供一種不使其製造良率降低而使核心基板變薄、可小型化之製造方法。
為了達成上述目的,本發明係關於一種多層配線基板之製造方法,其特徵在於具備:第1積層構造體形成步驟,係在支持基板上形成交互層積有至少一層導體層與至少一層樹脂絕緣層的第1積層構造體;核心基板形成步驟,係以與於位於前述第1積層構造體最上層的導體層相接的方式,將核心基板層積於前述第1積層構造體上; 通孔形成步驟,係藉由對於前述核心基板進行雷射照射而形成通孔;通孔金屬層形成步驟,係在前述通孔的至少內周面上形成通孔金屬層;及第2積層構造體形成步驟,係在形成了前述通孔金屬層的前述核心基板上形成包含至少一層導體層與至少一層樹脂絕緣層的第2積層構造體;前述第1積層構造體之前述最上層導體層的厚度大於其他導體層的厚度。
藉由本發明,在於支持基板上形成層積有至少一層導體層與至少一層樹脂絕緣層的積層構造體,即所謂的無核心多層配線基板之製造方法中,係和上述的積層構造體一同也層積核心基板,再在核心基板上層積已層積有至少一層導體層與至少一層樹脂絕緣層的追加積層構造體。如上述般將積層構造體形成於支持基板上後,去除該支持基板,所以最後以由複數個導體層及複數個樹脂絕緣層構成的第1積層構造體與由至少一層導體層及至少一層樹脂絕緣層構成的第2積層構造體夾住核心基板的構造,即具有核心基板的多層配線基板會殘留下來。
在本發明中,當製造具有厚度為200μm以下的核心基板之多層配線基板時,由於如上述般利用無核心多層配線基板之製造方法,所以在其製造過程中,積層構造體或核心基板形成於支持基板上。因此,即使在縮小核心基板厚度的情況下,藉由充分加大支持基板的厚度,製造過程的部件強度也不會降低。
因此,可水平進行製造過程的部件搬送,可避免於搬送之際部件與搬送機器接觸、核心基板或部件損傷的問題。此外,也可避免在各製程中固定部件,將部件供應給預定的製程之際,部件翹曲,難以正確進行例如鍍敷處理等處理的問題。因此,可以以高良率得到具有薄的核心基板之多層配線基板,並且具有該核心基板之多層配線基板的小型化成為可能。
上述本發明之方法並不限定於核心基板較薄、核心基板或在製造過程中的部件用通常的製造方法會翹曲而使製造良率降低之類的構造的含有核心基板之多層配線基板的製造,即使在核心基板較厚、用通常的製造方法也可以高的良率製造含有核心基板之多層配線基板之類的情況下,也可以適用。
此外,在本發明中,為了電性連接位於核心基板兩側的第1積層構造體及第2積層構造體,在核心基板上形成通孔,在此通孔的至少內周面上形成通孔金屬層。
上述通孔係對核心基板照射雷射光而進行,但核心基板較厚且含有玻璃纖維等強化纖維。因此,必須提高雷射光的照射能量,但其控制困難,照射必要以上的能量的雷射光,該雷射光有時會因此貫穿核心基板,到達位於其下方的第1積層構造體之導體層及樹脂絕緣層,導致有時在該樹脂絕緣層內也形成開口部。
這種情況,若在通孔的至少內周面上形成通孔金屬層,則該通孔金屬層會形成到第1積層構造體之樹脂絕緣層的開口部內,有時會和位於該樹脂絕緣層下方的導體 層電性導通。此結果,有時會無法按照設計採取包含第1積層構造體、核心基板及第2積層構造體之多層配線基板的電性導通。
然而,在本發明中,將位於核心基板下方的第1積層構造體之位於最上層的導體層厚度加大至比第1積層構造體之其他導體層及第2積層構造體之導體層還大。因此,如上述,即使在用以在核心基板上形成通孔的雷射光的照射能量增大到必要以上的情況下,雷射光也會被位於第1積層構造體最上層的導體層遮斷,所以上述雷射光不會到達第1積層構造體之樹脂絕緣層。因此,可避免如上述的無法按照設計採取多層配線基板的電性導通的問題。
再者,藉由使第1積層構造體最上層的導體層厚度增大,應形成於核心基板上的通孔深度也變小,所以可以讓用以形成通孔的雷射光的照射能量減低某種程度。即,藉由使最上層導體層的厚度增大這種效果及伴隨此的雷射光強度降低這種效果的加乘作用,可更加顯著地達到上述的作用效果。
在本發明之一例中,核心基板於上主面上配設有金屬層,通孔形成步驟可包含下述步驟:部分地去除位於形成核心基板之通孔處正上方的金屬層。此情況,由於最早金屬層已經不存在於應形成通孔處,所以在例如藉由照射雷射光形成通孔的情況,可減低其照射能量,並可減低含有核心基板之多層配線基板的製造成本。此外,即使在某種程度縮小第1積層構造體最上層的導體層厚 度的情況下,也可避免雷射光貫穿核心基板而到達第1積層構造體之樹脂絕緣層,無法按照設計採取多層配線基板的電性導通之類的問題。
此外,在本發明之一例中,第1積層構造體最上層的導體層可只形成於位於核心基板之形成通孔處正下方的區域。此情況,較厚地形成僅和導體層之形成於通孔內的鍍敷層等接觸的部分,即僅所謂的墊部部分即可,所以可使包含第1積層構造體、核心基板及第2積層構造體之多層配線基板的電路設計等變得簡單。
如以上說明,藉由本發明,在於核心基板兩面具有交互層積有至少一層導體層與至少一層樹脂絕緣層的積層構造體之多層配線基板中,可提供一種不使其製造良率降低而使核心基板變薄、可小型化之製造方法。
[實施發明之形態]
以下,一面參閱圖面,一面就本發明之實施形態進行說明。
(多層配線基板)
首先,就使用本發明之方法所製造的多層配線基板一例進行說明。圖1及圖2為本實施形態的多層配線基板的俯視圖,圖1顯示從上側看多層配線基板時的狀態,圖2顯示從下側看多層配線基板時的狀態。此外,圖3為放大顯示沿著I-I線切斷圖1及2所示的多層配線基板時的一部分剖面的圖。
然而,以下所示的多層配線基板為用以使本發明之特徵明確的例示,若具有如下的構造則不受特別限定:利用包含交互層積而成的至少一層導體層與至少一層樹脂絕緣層的第1積層構造體及包含至少一層導體層與至少一層樹脂絕緣層的第2積層構造體夾持核心基板。
圖1~3所示的多層配線基板10交互層積有第1導體層11~第7導體層17及第1樹脂絕緣層21~第6樹脂絕緣層26。
具體而言,在第1導體層11上層積有第1樹脂絕緣層21,在第1樹脂絕緣層21上層積有第2導體層12,在第2導體層12上層積有第2樹脂絕緣層22,在第2樹脂絕緣層22上層積有第3導體層13。此外,在第3導體層13上層積有第3樹脂絕緣層23,在第3樹脂絕緣層23上形成有第4導體層14,在第4導體層14上形成有第4樹脂絕緣層24,在第4樹脂絕緣層24上層積有第5導體層15。再者,在第5導體層15上層積有第5樹脂絕緣層25,在第5樹脂絕緣層25上層積有第6導體層16,在第6導體層16上層積有第6樹脂絕緣層26,在第6樹脂絕緣層26上層積有第7導體層17。
再者,第1導體層11~第7導體層17係由銅等電性良導體構成,第1樹脂絕緣層21、第2樹脂絕緣層22及第4樹脂絕緣層24~第6樹脂絕緣層26依照需要,係由含有二氧化矽填料等的熱硬化性樹脂組成物構成,第3樹脂絕緣層23構成以耐熱性樹脂板(例如雙馬來醯亞胺-三氮雜苯樹脂板)或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂) 等構成的板狀核心基板。
此外,在第1導體層11上以該第1導體層11部分露出的方式形成有第1阻劑層41,在第7導體層17上以該第7導體層17部分露出的方式形成有第2阻劑層42。
第1導體層11之從第1阻劑層41露出的部分起作用作為用以將多層配線基板10連接於母板的背面連接盤(LGA墊部),在多層配線基板10的背面排列成矩形狀。第7導體層17之從第2阻劑層42露出的部分起作用作為用以對於多層配線基板10覆晶連接未圖示的半導體元件等的墊部(FC墊部),構成半導體元件搭載區域,在多層配線基板10表面的大致中心部配置成矩形狀。
在第1樹脂絕緣層21上形成有第1通路導體31,利用該第1通路導體31電性連接第1導體層11及第2導體層12,在第2樹脂絕緣層22上形成有第2通路導體32,利用該第2通路導體32電性連接第2導體層12及第3導體層13。同樣地,在第3樹脂絕緣層23上形成有第3通路導體33,利用該第3通路導體33電性連接第3導體層13及第4導體層14,在第4樹脂絕緣層24上形成有第4通路導體34,利用該第4通路導體34電性連接第4導體層14及第5導體層15。此外,在第5樹脂絕緣層25上形成有第5通路導體35,利用該第5通路導體35電性連接第5導體層15及第6導體層16,在第6樹脂絕緣層26上形成有第6通路導體36,利用該第6通路導體36電性連接第6導體層16及第7導體層17。
在本實施形態中,第1導體層11~第3導體層13、第1 樹脂絕緣層21及第2樹脂絕緣層22、以及第1通路導體31及第2通路導體32構成第1積層構造體20A,第4導體層14~第7導體層17、第4樹脂絕緣層24~第6樹脂絕緣層26、以及第4通路導體34~第6通路導體36構成第2積層構造體20B。
再者,雖然符號未特別標上,但是第1導體層11~第7導體層17之和第1通路導體31~第6通路導體36連接的部分構成通路連接盤(通路墊部),第1導體層11~第7導體層17之未和第1通路導體31~第6通路導體36連接的部分構成配線層。
再者,多層配線基板10的大小可形成為例如200mm×200mm×0.4mm的大小。
(多層配線基板之製造方法)
其次,就圖1~圖3所示之多層配線基板10之製造方法進行說明。圖4~圖16為本實施形態的多層配線基板10之製造方法的步驟圖。再者,圖4~圖16所示的步驟圖對應於圖3所示之多層配線基板10的剖面圖。
此外,在本發明之製造方法方面,實際上係在支持基板的兩側形成多層配線基板10,但在本實施形態中,為了使本發明之製造方法的特徵明確,就只在支持基板一方之側形成多層配線基板10的情況進行說明。
首先,如圖4所示,準備好在兩面貼附有銅箔51的支持基板S。支持基板S可由例如耐熱性樹脂板(例如雙馬來醯亞胺-三氮雜苯樹脂板)或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂板)等構成。此外,如以下詳述,為了抑 制部件在製造過程的翹曲,支持基板S的厚度可設定為例如0.4mm~1.0mm。其次,在形成於支持基板S兩面的銅箔51上經由作為接著層的預浸(prepreg)層52,利用例如真空熱壓而壓接形成剝離片53。
剝離片53係由例如第1金屬膜53a及第2金屬膜53b構成,在此等金屬膜之膜間施以鍍Cr等,構成為利用來自外部的剪力可互相剝離。再者,第1金屬膜53a及第2金屬膜53b可由銅箔構成。
其次,如圖5所示,在形成於支持基板S兩側的剝離片53上分別層積感光性的乾膜,藉由曝光及顯影,形成遮罩圖案54。在遮罩圖案54上分別形成有相當於定向標記形成部Pa及外周部劃定部Po的開口部。
其次,如圖6所示,在支持基板S上經由遮罩圖案54而對於剝離片53進行蝕刻處理,在剝離片53之相當於上述開口部的位置上形成定向標記形成部Pa及外周部劃定部Po。再者,形成定向標記形成部Pa及外周部劃定部Po後,遮罩圖案54被蝕刻去除。
此外,最好對於去除遮罩圖案54後露出的剝離片53表面施以蝕刻處理,預先使其表面粗糙化。藉此,可提高剝離片53和後述樹脂絕緣層的密合性。
其次,如圖7所示,在剝離片53上層積樹脂薄膜,藉由在真空下加壓加熱使其硬化,形成第1樹脂絕緣層21。藉此,以第1樹脂絕緣層21覆蓋剝離片53的表面,並且構成定向標記形成部Pa的開口部及構成外周部劃定部Po的缺口成為填充有第1樹脂絕緣層21的狀態。藉此,在定 向標記形成部Pa的部分形成對準標記的構造。
此外,外周部劃定部Po也會被第1樹脂絕緣層21覆蓋,所以可排除如下的不利:在經由以下所示的剝離片53的剝離步驟中,剝離片53的端面從例如預浸層52剝離而浮起,無法良好地進行剝離步驟,而不能製造作為目的的多層配線基板10。
其次,對於第1樹脂絕緣層21從例如CO2氣體雷射或YAG雷射照射預定強度的雷射光而形成通孔,對於該通孔適當施以除污(desmear)處理及外形蝕刻(outline etching)後,對於包含通孔在內的第1樹脂絕緣層21實施粗糙化處理。
第1樹脂絕緣層21含有填料時,若實施粗糙化處理,則填料會游離而殘留於第1樹脂絕緣層21上,所以要適當進行水洗。
此外,在上述水清洗後,可進行噴吹空氣。藉此,即使是利用上述的水清洗而未完全去除游離的填料時,也可以在噴吹空氣時完成填料之除去作業。其後,對於第1樹脂絕緣層21進行圖案鍍敷,形成第2導體層12及第1通路導體31。
第2導體層12及通路導體31係利用半加成(semiadditive)法如下形成。首先,在第1樹脂絕緣層21上形成無電鍍膜後,在此無電鍍膜上形成阻劑層,透過在沒有形成此阻劑的部分進行電鍍銅而形成第2導體層12及通路導體31。形成第2導體層12及第1通路導體31後,阻劑層以KOH等剝離去除,利用蝕刻去除藉由去除阻 劑層而露出的無電鍍膜。
其次,對第2導體層12施以粗糙化處理後,以覆蓋第2導體層12的方式在第1樹脂絕緣層21上層積樹脂薄膜,藉由在真空下加壓加熱使其硬化,形成第2樹脂絕緣層22。其後,和第1樹脂絕緣層21的情況同樣,在第2樹脂絕緣層22上形成通孔,接著藉由進行圖案鍍敷,形成第3導體層13及第2通路導體32。
再者,此時的圖案鍍敷處理時間比形成第2導體層12及第1通路導體31時的圖案鍍敷處理時間更長,第3導體層13比第2導體層12及在以下說明的製造過程所形成的第1導體層11及第4導體層14~第7導體層17更厚地形成。具體而言,最好為15μm以上且為構成以下說明的核心基板之第3樹脂絕緣層厚度的一半以下。
以上,藉由經過圖4~圖7所示的步驟,就會構成包含(之後成為第1導體層11的)第1金屬膜53a、第2導體層12及第3導體層13、第1樹脂絕緣層21及第2樹脂絕緣層22、以及第1通路導體31及第2通路導體32的第1積層構造體20A。
其次,如圖8所示,以在第2樹脂絕緣層22上覆蓋第3導體層13的方式,將在上主面上配設有金屬層55的預浸體23X層積成該預浸體23X的下主面接觸於第2樹脂絕緣層22,藉由進行真空熱壓,使其壓接於第2樹脂絕緣層22上並使其硬化。由於預浸體23X含有玻璃纖維等強化纖維,所以使預浸體23X加熱硬化而得到的第3樹脂絕緣層23構成核心基板。
再者,藉由以構成第1積層構造體20A的第1樹脂絕緣層21及第2樹脂絕緣層22之玻璃轉移點以上的溫度進行上述真空熱壓,於在第1積層構造體20A上形成以金屬層55與第3樹脂絕緣層構成的核心基板之際,可改善第1積層構造體20A的翹曲,並可改善最後得到的多層配線基板10之中的至少第3樹脂絕緣層23下的翹曲。因此,可改善多層配線基板10全體的翹曲。
構成核心基板之第3樹脂絕緣層23的厚度可設定為例如0.05mm~0.2mm,金屬層55的厚度可設定為0.001mm~0.035mm。此外,金屬層55可由和第1導體層11~第7導體層17相同的金屬材料,例如銅等的電性良導體構成。再者,其他樹脂絕緣層的厚度為例如0.02mm~0.05mm。
其次,如圖9所示,部分地蝕刻去除金屬層55而形成開口部55H後,如圖10所示,經由開口部55H而對第3樹脂絕緣層23照射雷射光,以第3導體層13露出的方式形成通孔23H。此情況,在圖9所示的步驟中,在金屬層55方面,由於在第3樹脂絕緣層23之應形成通孔23H處預先形成有開口部55H,所以上述雷射光會不經由金屬層55而直接照射於第3樹脂絕緣層23。
因此,於使用雷射光在構成核心基板的第3樹脂絕緣層23上形成通孔23H之際,可省略利用雷射光在金屬層55上形成開口部的步驟,所以可減低形成通孔23H之際所需的雷射光的照射能量,並可減低多層配線基板10的製造成本。
然而,圖9所示的步驟也可以省略。但是,在此情況下,必須利用雷射光在第3樹脂絕緣層23上形成通孔23H,同時在金屬層55上形成開口部55H,所以形成通孔23H所需的雷射光的照射能量增大。因此,多層配線基板10的製造成本增大。此外,金屬層55的形成也可以省略。
藉由在金屬層55上預先形成開口部55H,或者藉由省略金屬層55的形成,雖然可減低在第3樹脂絕緣層23上形成通孔23H之際所需的雷射光的照射能量,但因第3樹脂絕緣層23比其他樹脂絕緣層更厚並含有玻璃纖維等強化纖維,所以在第3樹脂絕緣層23上形成通孔23H之際,必須提高雷射光的照射能量。
然而,雷射光的照射能量控制困難,照射必要以上的能量的雷射光,該雷射光會因此貫穿第3樹脂絕緣層23,到達位於在其下方的第1積層構造體20A最上層的第3導體層13及第2樹脂絕緣層22,有時在第2樹脂絕緣層22內也會形成開口部。
在這種情況下,如以下說明,若以鍍敷層等掩埋通孔通孔23H,則該鍍敷層會形成到第2樹脂絕緣層22的開口部內,有時會和位於第2樹脂絕緣層22下方的第2導體層12電性導通。因此,有時會無法按照設計採取包含第1積層構造體20A、第3樹脂絕緣層23及以下說明的第2積層構造體之多層配線基板的電性導通。
然而,在本實施形態中,使位於第3樹脂絕緣層23下方的第1積層構造體20A之位於最上層的第3導體層13厚度比第1積層構造體20A之其他導體層及以下說明的第 2積層構造體之導體層更大。因此,如上述,即使在用以在第3樹脂絕緣層23上形成通孔23H的雷射光的照射能量增大到必要以上時,雷射光也會被第3導體層13遮斷,所以上述雷射光不會到達第2樹脂絕緣層22。因此,可避免如上述的無法按照設計採取多層配線基板的電性導通之類的問題。
再者,藉由使第3導體層13的厚度增大,應形成於第3樹脂絕緣層23上的通孔23H深度也變小,所以可以讓用以形成通孔23H的雷射光的照射能量減低某種程度。即,藉由使第3導體層13的厚度增大這種效果及伴隨此的雷射光強度降低這種效果的加乘作用,可更加顯著地達到上述的作用效果。
此外,省略圖9所示的步驟時,必須利用雷射光在第3樹脂絕緣層23上形成通孔23H,同時在金屬層55上形成開口部55H,所以形成通孔23H所需的雷射光的照射能量更加增大。因此,在這種情況下,藉由使第3導體層13的厚度增大而產生的上述作用效果會更加顯著。
如上述,第3導體層13的厚度最好為15μm以上且為第3樹脂絕緣層23厚度的一半以下。若不到15μm,則有時會無法充分達到上述的作用效果,若超過第3樹脂絕緣層23厚度的一半,則在第3導體層13上層積第3樹脂絕緣層23(具體而言為預浸體23X)之際,有時會在第3導體層13與第3樹脂絕緣層23的界面或間隙產生孔洞,不能充分確保第3樹脂絕緣層23的絕緣性。
其次,對於通孔23H適當施以除污處理及外形蝕刻, 其後,藉由施以無電鍍,在通孔23H的內壁面上形成未圖示的鍍敷基底層後,如圖11所示,進行所謂的填孔鍍敷處理(電鍍處理),利用鍍敷掩埋通孔23H。此情況,掩埋於通孔23H內的鍍敷金屬起作用作為第3導體通路33,該第3導體通路33係包含形成於通孔23H內周面的通孔金屬層而構成,同時電性連接形成於第3樹脂絕緣層23下面側的第1積層構造體20A與形成於第3樹脂絕緣層23上面側的第2積層構造體20B,所以用以電性連接此等積層構造體的配線長度變短,可防止高頻信號傳送性能的劣化等。
再者,在具有習知核心基板的多層配線基板之製造方法方面,為了電性連接形成於核心基板兩面的積層構造體,需要在核心基板上設置通孔導體。因此,電性連接積層構造體的配線長度必然變長,有引起高頻信號傳送性能劣化之虞。
再者,藉由進行上述的填孔鍍敷處理,在金屬層55上也會形成上述鍍敷層56,所以用符號57表示在金屬層55上層積有鍍敷層56的金屬積層體。如上述,金屬層55可由銅構成,鍍敷層56也可由銅構成,所以鍍敷層56會發揮和金屬層55相同的功能,金屬積層體57可作為單一的金屬層。省略金屬層55的形成時,符號57成為表示上述鍍敷層。
其次,如圖12所示,在金屬積層體(金屬層)57上形成阻劑圖案58,其次,如圖13所示,經由抗蝕圖案58而蝕刻金屬積層體(金屬層)57,其後,藉由去除抗蝕圖案 58,在第3樹脂絕緣層23上形成第4導體層14。
其次,對於第4導體層14施以粗糙化處理後,如圖14所示,以覆蓋第4導體層14的方式在第3樹脂絕緣層23上層積樹脂薄膜,藉由在真空下加壓加熱使其硬化,形成第4樹脂絕緣層24。其後,和第1樹脂絕緣層21的情況同樣,在第4樹脂絕緣層24上形成通孔,其次藉由進行圖案鍍敷,形成第5導體層15及第4通路導體34。再者,形成第5導體層15及第4通路導體34之際的詳細條件和形成第2導體層12及第1通路導體31的情況同樣。
此外,如圖14所示,和第4樹脂絕緣層24同樣,依次形成第5樹脂絕緣層25及第6樹脂絕緣層26,再和第5導體層15及第4通路導體34同樣,在第5樹脂絕緣層25及第6樹脂絕緣層26上分別形成第6導體層16及第5通路導體35、以及第7導體層17及第6通路導體36。其後,以第7導體層17部分露出的方式形成第2阻劑層42。
第4導體層14~第7導體層17、第4樹脂絕緣層24~第6樹脂絕緣層26、以及第4通路導體34~第5通路導體35構成第2積層構造體20B。
其次,如圖15所示,沿著設定於比外周部劃定部Po稍微內側的切斷線切斷包含經過上述步驟而得到的第1積層構造體20A、第3樹脂絕緣層23及第2積層構造體20B的積層體,去除不要的外周部。
其次,如圖16所示,在經過圖15所示的步驟而得到的多層配線積層體之構成剝離片53的第1金屬膜53a及第2金屬膜53b之剝離界面剝離,從上述多層配線積層體去 除支持基板S。
其次,對於由圖16得到的多層配線積層體之殘留於下方的剝離片53之第1金屬膜53a施以蝕刻,形成第1導體層11。其後,藉由以第1導體層11部分露出的方式形成第1阻劑層41,得到如圖3所示的多層配線基板10。
在本實施形態中,在於支持基板上形成層積有至少一層導體層與至少一層樹脂絕緣層的積層構造體,即所謂的無核心多層配線基板之製造方法中,係和上述的積層構造體一同也層積核心基板,再在核心基板上層積同樣構造的追加積層構造體。在無核心多層配線基板之製造方法方面,如上述般將積層構造體形成於支持基板上後,去除該支持基板,所以最後以由至少一個導體層及至少一個樹脂絕緣層構成的積層構造體夾住核心基板的構造,即具有核心基板的多層配線基板會殘留下來。
在本實施形態中,當製造具有核心基板(第3樹脂絕緣層23)的多層配線基板10時,利用無核心多層配線基板之製造方法,所以在其製造過程中,第1積層構造體20A及第2積層構造體20B或核心基板形成於支持基板S上。因此,即使在縮小核心基板厚度的情況下,藉由充分加大支持基板S的厚度,製造過程的部件強度也不會降低。
因此,可水平進行製造過程的部件搬送,可避免於搬送之際部件與搬送機器接觸、核心基板或部件損傷的問題。此外,也可避免在各製程中固定部件,將部件供應給預定的製程之際,部件翹曲,難以正確進行例如鍍敷處理等處理的問題。因此,可以以高良率得到具有薄 的核心基板之多層配線基板10,並且具有該核心基板之多層配線基板10的小型化成為可能。
本實施形態之方法並不限定於核心基板較薄、核心基板或在製造過程中的部件用通常的製造方法會翹曲而使製造良率降低之類的構造的含有核心基板之多層配線基板的製造,即使在核心基板較厚、用通常的製造方法也可以高的良率製造含有核心基板之多層配線基板之類的情況下,也可以適用。
再者,在本實施形態中,於形成第4導體層14之際,使用所謂的減成(subtractive)法形成,但也可以使用半加成(semiadditive)法取代此種消去法來形成。
此外,在圖11所示的步驟中,係對於第3樹脂絕緣層23之通孔23H進行填孔鍍敷處理,以鍍敷層掩埋通孔23H內部。然而,也可以藉由對於通孔23H施以貫穿鍍敷處理,以在通孔23H的內壁面上和金屬層55連接的方式形成鍍敷層(通孔金屬層),其後利用形成第4樹脂絕緣層24之際使用的樹脂薄膜,即絕緣層掩埋形成有鍍敷層的通孔內部。
圖17為顯示上述實施形態之製造方法變形例的圖。
在本變形例中,位於第1積層構造體20A最上層的第3導體層13可僅第3樹脂絕緣層23之位於形成通孔23H處正下方的區域形成。此情況,較厚地形成僅和形成於通孔23H內的鍍敷層接觸的部分,僅所謂的墊部部分即可,所以可使包含第1積層構造體、核心基板及第2積層構造體之多層配線基板的電路設計等變得簡單。
再者,為了只在上述區域較厚地形成第3導體層13,要在僅該區域複數次進行鍍敷處理。
以上,雖然舉出具體例詳細說明了本發明,但是本發明並不限定於上述內容,只要不脫離本發明的範疇,就可以進行所有的變形或變更。
在上述實施形態中,雖然就去除支持基板S後,形成第1阻劑層41及第2阻劑層42而得到多層配線基板10的多層配線基板之製造方法進行了說明,但是在謀求進一步的多層化時,也可以具有下述步驟:去除支持基板S後,在第1積層構造體20A及第2積層構造體20B表面上再層積導體層及樹脂絕緣層。
在上述實施形態中,雖然針對從發揮和母板連接用的背面連接盤的作用的導體層側朝向發揮覆晶連接半導體元件等用的墊部(FC墊部)的作用的導體層側依次進行導體層與樹脂絕緣層層積的多層配線基板之製造方法進行了說明,但是層積的順序並不特別受到限定,也可以從起作用作為FC墊部之導體層側朝向起作用作為背面連接盤之導體層側層積導體層與樹脂絕緣層。
在上述實施形態中,雖然就得到具有1層核心基板之多層配線基板10的多層配線基板之製造方法進行了說明,但是核心基板的層數並不特別受到限定,也可以按照用途層積複數層核心基板。層積複數層核心基板時,只要將位於核心基板正下方的導體層的厚度分別設定為與第3導體層21相同的厚度,即可得到上述實施形態同樣的效果。
10‧‧‧多層配線基板
11‧‧‧第1導體層
12‧‧‧第2導體層
13‧‧‧第3導體層
14‧‧‧第4導體層
15‧‧‧第5導體層
16‧‧‧第6導體層
17‧‧‧第7導體層
20A‧‧‧第1積層構造體
20B‧‧‧第2積層構造體
21‧‧‧第1樹脂絕緣層
22‧‧‧第2樹脂絕緣層
23‧‧‧第3樹脂絕緣層
24‧‧‧第4樹脂絕緣層
25‧‧‧第5樹脂絕緣層
26‧‧‧第6樹脂絕緣層
31‧‧‧第1通路導體
32‧‧‧第2通路導體
33‧‧‧第3通路導體
34‧‧‧第4通路導體
35‧‧‧第5通路導體
36‧‧‧第6通路導體
41‧‧‧第1阻劑層
42‧‧‧第2阻劑層
51‧‧‧銅箔
52‧‧‧預浸層
53‧‧‧剝離片
53a‧‧‧第1金屬膜
53b‧‧‧第2金屬膜
54‧‧‧遮罩圖案
55‧‧‧金屬層
55H‧‧‧開口部
56‧‧‧鍍敷層
57‧‧‧金屬積層體(金屬層)
23H‧‧‧通孔
23X‧‧‧預浸體
Pa‧‧‧定向標記形成部
Po‧‧‧外周部劃定部
S‧‧‧支持基板
圖1為實施形態的多層配線基板的俯視圖。
圖2為實施形態的多層配線基板的俯視圖。
圖3為放大顯示沿著I-I線切斷圖1及2所示的多層配線基板時的一部分剖面的圖。
圖4為實施形態的多層配線基板之製造方法中的一步驟圖。
圖5為實施形態的多層配線基板之製造方法中的一步驟圖。
圖6為實施形態的多層配線基板之製造方法中的一步驟圖。
圖7為實施形態的多層配線基板之製造方法中的一步驟圖。
圖8為實施形態的多層配線基板之製造方法中的一步驟圖。
圖9為實施形態的多層配線基板之製造方法中的一步驟圖。
圖10為實施形態的多層配線基板之製造方法中的一步驟圖。
圖11為實施形態的多層配線基板之製造方法中的一步驟圖。
圖12為實施形態的多層配線基板之製造方法中的一步驟圖。
圖13為實施形態的多層配線基板之製造方法中的一步驟圖。
圖14為實施形態的多層配線基板之製造方法中的一步驟圖。
圖15為實施形態的多層配線基板之製造方法中的一步驟圖。
圖16為實施形態的多層配線基板之製造方法中的一步驟圖。
圖17為顯示實施形態的多層配線基板之製造方法變形例的一步驟圖。
12‧‧‧第2導體層
13‧‧‧第3導體層
21‧‧‧第1樹脂絕緣層
22‧‧‧第2樹脂絕緣層
23‧‧‧第3樹脂絕緣層
31‧‧‧第1通路導體
32‧‧‧第2通路導體
51‧‧‧銅箔
52‧‧‧預浸層
53‧‧‧剝離片
53a‧‧‧第1金屬膜
53b‧‧‧第2金屬膜
55‧‧‧金屬層
56‧‧‧鍍敷層
57‧‧‧金屬積層體
S‧‧‧支持基板

Claims (4)

  1. 一種多層配線基板之製造方法,其特徵在於具備:第1積層構造體形成步驟,係在支持基板上形成交互層積有至少一層導體層與至少一層樹脂絕緣層的第1積層構造體;核心基板形成步驟,係以與於位於前述第1積層構造體最上層的導體層相接的方式,將核心基板層積於前述第1積層構造體上;通孔形成步驟,係藉由對於前述核心基板進行雷射照射而形成通孔;通孔金屬層形成步驟,係在前述通孔的至少內周面上形成通孔金屬層;及第2積層構造體形成步驟,係在形成了前述通孔金屬層的前述核心基板上形成包含至少一層導體層與至少一層樹脂絕緣層的第2積層構造體;前述第1積層構造體之前述最上層導體層的厚度大於其他導體層的厚度。
  2. 如申請專利範圍第1項之多層配線基板之製造方法,其中前述核心基板於上主面上配設有金屬層,前述通孔形成步驟包含下述步驟:在前述雷射照射前,部分地去除位於形成前述核心基板之前述通孔處正上方的前述金屬層。
  3. 如申請專利範圍第1或2項之多層配線基板之製造方法,其中前述第1積層構造體之前述最上層導體層的厚度為15μm以上且為前述核心基板厚度的一半以下。
  4. 如申請專利範圍第1至3項中任一項之多層配線基板之製造方法,其中前述第1積層構造體之前述最上層的導體層只位於與前述核心基板之形成前述通孔處對應的區域。
TW101149671A 2011-12-26 2012-12-25 多層配線基板之製造方法 TW201347639A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011284389A JP2013135080A (ja) 2011-12-26 2011-12-26 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
TW201347639A true TW201347639A (zh) 2013-11-16

Family

ID=48639347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149671A TW201347639A (zh) 2011-12-26 2012-12-25 多層配線基板之製造方法

Country Status (5)

Country Link
US (1) US9237656B2 (zh)
JP (1) JP2013135080A (zh)
KR (1) KR101470706B1 (zh)
CN (1) CN103179811A (zh)
TW (1) TW201347639A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
CN104254213A (zh) * 2013-06-27 2014-12-31 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015195106A (ja) 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 有機el表示装置及びその製造方法
US10763031B2 (en) * 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133695A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JP3756655B2 (ja) 1998-02-09 2006-03-15 日本特殊陶業株式会社 ビルドアップ多層基板の製造方法
JPH11346058A (ja) * 1998-06-02 1999-12-14 Hitachi Aic Inc 多層配線板およびその製造方法
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5078687B2 (ja) * 2007-03-22 2012-11-21 日本特殊陶業株式会社 多層配線基板の製造方法
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
JP5203045B2 (ja) 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
TWI412302B (zh) 2008-05-28 2013-10-11 Ngk Spark Plug Co 中間多層配線板製品及製造多層配線板之方法
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP5302920B2 (ja) * 2010-03-12 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板

Also Published As

Publication number Publication date
US9237656B2 (en) 2016-01-12
CN103179811A (zh) 2013-06-26
US20130160290A1 (en) 2013-06-27
KR101470706B1 (ko) 2014-12-08
JP2013135080A (ja) 2013-07-08
KR20130074752A (ko) 2013-07-04

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US9756735B2 (en) Method for manufacturing printed wiring board
TWI492688B (zh) 多層配線基板的製造方法
JP5313202B2 (ja) ビルドアップ型多層プリント配線板及びその製造方法
TW201334647A (zh) 多層配線基板及其製造方法
JP2012169591A (ja) 多層配線基板
TW201347639A (zh) 多層配線基板之製造方法
TW201347642A (zh) 配線基板之製造方法
KR101125356B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5555368B1 (ja) 配線基板の製造方法
TWI492689B (zh) 多層配線基板之製造方法
US20090289030A1 (en) Method of fabricating printed wiring board
JP5302920B2 (ja) 多層配線基板の製造方法
JP5485299B2 (ja) 多層プリント配線板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP5095117B2 (ja) ケーブル部を有する多層回路基板およびその製造方法
JP5530955B2 (ja) 多層配線基板
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
JP2022179156A (ja) 配線基板及び配線基板の製造方法