TWI492688B - 多層配線基板的製造方法 - Google Patents
多層配線基板的製造方法 Download PDFInfo
- Publication number
- TWI492688B TWI492688B TW100138574A TW100138574A TWI492688B TW I492688 B TWI492688 B TW I492688B TW 100138574 A TW100138574 A TW 100138574A TW 100138574 A TW100138574 A TW 100138574A TW I492688 B TWI492688 B TW I492688B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal foil
- resin insulating
- substrate
- copper foil
- multilayer wiring
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 175
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 229920005989 resin Polymers 0.000 claims description 152
- 239000011347 resin Substances 0.000 claims description 152
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 141
- 229910052751 metal Inorganic materials 0.000 claims description 136
- 239000002184 metal Substances 0.000 claims description 136
- 239000011889 copper foil Substances 0.000 claims description 126
- 239000011888 foil Substances 0.000 claims description 116
- 238000000034 method Methods 0.000 claims description 90
- 239000011810 insulating material Substances 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 11
- 238000002360 preparation method Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000004566 building material Substances 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- 238000007747 plating Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000003475 lamination Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002893 slag Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000012286 potassium permanganate Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RJGDLRCDCYRQOQ-UHFFFAOYSA-N anthrone Chemical compound C1=CC=C2C(=O)C3=CC=CC=C3CC2=C1 RJGDLRCDCYRQOQ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000012783 reinforcing fiber Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0358—Resin coated copper [RCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係關於一種多層配線基板的製造方法，其中該多層配線基板具有將複數個樹脂絕緣層與複數個導體層交替地積層而多層化之構造。
作為電腦之微處理器等使用之半導體積體電路元件(IC晶片)，近年來已逐漸高速化、高功能化，隨此端子數亦增加，而有端子間間距亦變窄的趨勢。一般而言，於IC晶片之底面，係密集地以陣列狀配置有多數個端子，此種端子群係對母基板(mother board)側之端子群以覆晶(flip chip)之形態連接。然而，由於IC晶片側之端子群與母基板側之端子群中，在端子間間距有大幅差異，因此難以將IC晶片直接地連接在母基板上。因此，通常係採用先製作將IC晶片搭載於IC晶片搭載用配線基板上所構成之半導體封裝，再將該半導體封裝搭載於母基板上的方法。
作為此種構成封裝之IC晶片搭載用配線基板，一種於核心基板之表面及背面形成有增建層的多層配線基板已實用化。在此多層配線基板中，作為核心基板，例如係使用使樹脂含浸補強纖維的樹脂基板(玻璃環氧基板等)。此外，利用該核心基板之剛性，將樹脂絕緣層與導體層交替地積層於核心基板之表面及背面，藉此而形成增建層。亦即，在此多層配線基板中，核心基板係具有補強之功用，與增建層相較形成為非常地厚。又，於核心基板，係貫通形成有用以謀求形成於表面及背面之增建層間之導通的配線(具體而言，通孔導體等)。
然而，近年來隨著半導體積體電路元件之高速化，所使用之信號頻率亦逐漸變成高頻頻帶。此時，貫通核心基板之配線則會助長大之阻抗，造成高頻信號之傳輸損失或電路誤動作之發生，而成為高速化的妨礙。為了解決此問題，已提出一種將多層配線基板作成不具有核心基板的基板(例如參照專利文獻一、二等)。專利文獻一、二所記載之多層配線基板，由於係藉由省略較厚之核心基板而縮短整體之配線長度，因此減低了高頻信號之傳輸損失，而可使半導體積體電路元件以高速動作。
專利文獻一之多層配線基板，係藉由以下之方法所製造。如第16圖所示，首先，準備由玻璃環氧樹脂構成之支撐基板81、以及以可剝離之狀態暫接著2片銅箔83a,83b而成的剝離性銅箔83(peelable copper foil)，並透過接著樹脂層82將剝離性銅箔83固定在支撐基板81上。然後，如第17圖所示，進行將複數個樹脂絕緣層85及複數個導體層86交替地積層在該剝離性銅箔83上而多層化的積層製程(增建製程)，藉此製得積層構造體87(增建層)。進一步，在積層構造體87，在較製品區域更外側之位置(以圖中虛線所示之位置)切斷，以使剝離性銅箔83之剝離界面(2片銅箔83a,83b之界面)露出。然後，藉由在剝離性銅箔83之剝離界面剝離，從支撐基板81分離積層構造體87，即可製得不具有核心之薄型的多層配線基板。
又，作為專利文獻二之多層配線基板的製造方法，如第18圖所示，係準備由半硬化狀態(B-階段)之樹脂基板(prepreg：預浸體)構成之支撐基板本體91、由銅箔構成之基底層92、以及由外形較該基底層92還大之銅箔構成的支撐金屬層93，並在支撐基板本體91上配置基底層92及支撐金屬層93。接著，在真空環境氣氛對它們加熱加壓，以將基底層92及從基底層92突出之部分的支撐金屬層93接著在支撐基板本體91上，藉此形成支撐基板94。然後，如第19圖所示，進行將複數個樹脂絕緣層95及複數個導體層96交替地積層在支撐基板94之支撐金屬層93上而多層化的積層製程，藉此製得積層構造體97。進一步，在積層構造體97，在較製品區域更外側之位置(以圖中虛線所示之位置)切斷，以使2片銅箔構成之支撐金屬層93及基底層92的界面露出。然後，在支撐金屬層93及基底層92之界面分離支撐基板94與積層構造體97，即可製得不具有核心之薄型的多層配線基板。
專利文獻一 日本特開2007-214427號公報專利文獻二 日本特開2009-94403號公報
然而，上述專利文獻一所記載之多層配線基板的製造方法中，係使用屬特殊構件之剝離性銅箔83。由於此剝離性銅箔83與一般之銅箔相較屬高價，因此多層配線基板之製造成本即增高。又，專利文獻二中，必須對屬樹脂基板之支撐基板94加熱加壓，以將由2片銅箔所構成之基底層92及支撐金屬層93接著固定在支撐基板本體91上。如此，為了準備支撐基板94而必須另有加熱加壓製程，導致製造成本增高。
再者，專利文獻二中，如第18圖所示，配置在上側之支撐金屬層93，係外形較基底層92還大。於是，藉由金屬層93將支撐金屬層93之外緣部分按壓在支撐基板本體91上，而將支撐金屬層93與基底層92固定在支撐基板本體91上。這些支撐金屬層93與基底層92係由銅箔所構成並無流動性。又，在中央部分雖有支撐金屬層93與基底層92之2片銅箔，不過在外緣部分基底層92並不存在，而僅存在有支撐金屬層93之1片銅箔。因此，在支撐基板94上，在有2片銅箔之中央部分與僅1片銅箔之外緣部分便會產生段差。上述積層製程中，雖已以設於外緣部分之對準標記等為標記進行定位，不過於該部分若有段差則無法以良好精度進行定位。再者，由於使支撐金屬層93及基底層92配置在半硬化狀態之支撐基板本體91上，因此難以充分地確保支撐金屬層93之平坦度。因此，在積層構造體97分離後，將露出之支撐金屬層93圖案化以形成外部端子的情況下，外部端子之平坦度即變差，而產生外部端子之連接可靠性會惡化等的問題。
本發明係有鑑於上述課題而成，其目的在於提供一種可減低製造成本之多層配線基板的製造方法。
接著，作為用以解決上述課題之手段(手段1)，係有一種多層配線基板的製造方法，該多層配線基板具有將複數個樹脂絕緣層與複數個導體層交替地積層而多層化之構造，其特徵在於，包含：絕緣層固定製程，係將由下側金屬箔與上側金屬箔構成之2片金屬箔彼此直接重疊，使該下側金屬箔之外緣部分與該上側金屬箔露出於表面並配置在支撐基材上，使為了之後成為該樹脂絕緣層之樹脂絕緣材密接於該上側金屬箔之表面，並且將該樹脂絕緣材之外緣部分固定在該支撐基材上；積層製程，係積層複數個該導體層及複數個該樹脂絕緣層，以製得在該金屬箔上具有為了成為該多層配線基板之配線積層部的積層構造體；除去製程，係在該積層製程後，沿著該配線積層部與較該配線積層部位於更外周側之周圍部的邊界，切斷該積層構造體以除去該周圍部；以及分離製程，係在該2片金屬箔之界面分離該配線積層部與該支撐基材。
根據手段1所記載之發明，無須如專利文獻一般使用屬特殊金屬箔之剝離性銅箔，而可使用屬一般金屬箔之下側金屬箔與上側金屬箔來製造不具有核心之多層配線基板。因此，可抑制材料成本。又，本發明之下側金屬箔係外形較上側金屬箔還大，在絕緣層固定製程，係使下側金屬箔之外緣部分與上側金屬箔露出於表面並將各金屬箔配置在支撐基材上。然後，為了成為樹脂絕緣層之樹脂絕緣材係密接於上側金屬箔之表面，樹脂絕緣材之外緣部分則固定在支撐基材上。如此一來，由於可利用用以形成樹脂絕緣層之製程，將金屬箔固定在支撐基材上，因此無須如專利文獻二之製造方法般設置將支撐金屬層固定在支撐基板上等專用製程。此結果，即可減低多層配線基板之製造成本。再者，在絕緣層固定製程，由於係以有流動性之樹脂絕緣材按壓上側金屬箔，以將樹脂絕緣材之外緣部分固定在支撐基材上，因此在其表面幾乎不會形成段差，而可正確地進行在積層製程的定位。
多層配線基板的製造方法中，較佳為進一步包含：準備製程，係準備在支撐基材之表面側具有下側金屬箔的附金屬箔支撐基材、及在樹脂絕緣材之表面側具有上側金屬箔的附金屬箔樹脂絕緣材；以及金屬箔除去製程，係除去附金屬箔樹脂絕緣材中上側金屬箔的外緣部分。就附金屬箔支撐基材或附金屬箔樹脂絕緣材而言，可使用在多層配線基板之製造製程一般所使用的泛用材料，而非特別之材料。此外，在此準備製程所準備之樹脂絕緣材，係為了成為在多層配線基板之一方的主面側露出之最外層之樹脂絕緣層的絕緣材。
在絕緣層固定製程，亦可使附金屬箔樹脂絕緣材之上側金屬箔接觸附金屬箔支撐基材之下側金屬箔，並且使因上側金屬箔之外緣部分的除去而露出之樹脂絕緣材的外緣部分密接於附金屬箔支撐基材之下側金屬箔，藉此將樹脂絕緣層固定在支撐基材上。此時，上側金屬箔與下側金屬箔之金屬箔彼此接觸的部分並無密接，樹脂絕緣材之外緣部分則密接於支撐基材之下側金屬箔。然後，在積層製程，積層複數個導體層及複數個樹脂絕緣層，以形成積層構造體；在除去製程，沿著為了成為多層配線基板之配線積層部與較配線積層部位於更外周側之周圍部的邊界切斷積層構造體，藉此除去樹脂絕緣材與支撐基材之下側金屬箔密接的外緣部分。此結果，在上側金屬箔及下側金屬箔彼此接觸的部分(2片金屬箔之界面)，即可分離配線積層部與支撐基材；在分離製程，係在這些金屬箔之界面從支撐基材分離配線積層部。
在準備製程，較佳為使用與樹脂絕緣層大致相同熱膨脹係數之材料形成支撐基材。此時，在積層製程，熱應力難以集中在所積層之樹脂絕緣層與支撐基材之間。因此，可避免在金屬箔產生皺摺等的問題。此外，大致相同熱膨脹係數係指支撐基材之熱膨脹係數與樹脂絕緣層之熱膨脹係數的差在±5ppm/℃以內。
又，作為用以解決上述課題之手段(手段2)，係有一種多層配線基板的製造方法，該多層配線基板具有將複數個樹脂絕緣層與複數個導體層交替地積層而多層化之構造，其特徵在於，包含：絕緣層固定製程，係在支撐基材上配置1片金屬箔，使為了成為該樹脂絕緣層之樹脂絕緣材密接於該金屬箔之表面，並且使該樹脂絕緣材之外緣部分密接固定在該支撐基材表面；積層製程，係積層複數個導體層及複數個樹脂絕緣層，以製得在該金屬箔上具有為了成為該多層配線基板之配線積層部的積層構造體；除去製程，係在該積層製程後，沿著該配線積層部與較該配線積層部位於更外周側之周圍部的邊界，切斷該積層構造體以除去該周圍部；以及分離製程，係在該金屬箔之表面分離該配線積層部與該支撐基材。
根據手段2所記載之發明，即無須如習知技術般使用屬特殊銅箔之剝離性銅箔，而可使用1片金屬箔來製造不具有核心之多層配線基板。此時，可抑制材料成本，而可減低多層配線基板之製造成本。
較佳為：金屬箔係銅箔，並進一步包含端子形成製程，以在分離製程後，將露出於配線積層部之表面的銅箔予以圖案化，以形成外部端子。如此一來，由於用以分離配線積層部與支撐基材所利用之銅箔，即成為多層配線基板的外部端子，因此與以別的銅箔或銅鍍覆來形成外部端子之情形相較，即可抑制製造成本。
又，如手段1所記載之發明般，在絕緣層固定製程，將由下側金屬箔與上側金屬箔構成之2片銅箔直接重疊並配置在支撐基材上時，下側金屬箔之銅箔係外形較上側金屬箔之銅箔還大，上側金屬箔之銅箔不會從下側金屬箔之銅箔的外緣部分突出。此時，使樹脂絕緣材密接於上側金屬箔之表面並按壓上側金屬箔，亦可充分地確保該上側金屬箔之平坦度。因此，在端子形成製程，藉由將露出於配線積層部表面之上側金屬箔的銅箔予以圖案化，即可形成高平坦度之外部端子，而可充分地確保外部端子之連接可靠性。
就以端子形成製程所形成之外部端子而言，可舉出連接IC晶片或晶片電容器等之連接端子、連接母基板(mother board)之連接端子。
多層配線基板的製造製程中，亦可進一步包含表面粗化製程，以將密接樹脂絕緣材之金屬箔的表面粗糙化。如此一來，由於之後成為樹脂絕緣層之樹脂絕緣材即確實地密接於金屬箔，因此在積層製程即可確實地積層複數個導體層及複數個樹脂絕緣層。
構成多層配線基板之複數個樹脂絕緣層，係可考量絕緣性、耐熱性、耐濕性等再適當予以選擇。作為用以形成各樹脂絕緣層之高分子材料的較佳例，可舉出環氧樹脂(epoxy resin)、酚樹脂(phenol resin)、胺基甲酸酯樹脂(urethane resin)、矽酮樹脂(silicone resin)、聚醯亞胺樹脂(polyimide resin)等之熱硬化性樹脂、及聚碳酸酯樹脂(polycarbonate resin)、丙烯酸樹脂(acrylic resin)、聚縮醛樹脂(polyacetal resin)、聚丙烯樹脂(polypropylene resin)等之熱可塑性樹脂等。又，就樹脂絕緣層所含之填充劑(filler)而言，可舉出由氧化矽(silica)、氧化鈦(titania)、氧化鋁(alumina)等之無機氧化物所構成的填充劑。尤其，氧化矽填充劑(silica filler)由於介電係數低且線膨脹率低，因此若於樹脂絕緣層添加氧化矽填充劑，則可更提高多層配線基板之品質。
作為支撐基材，可使用由完全硬化之樹脂材料所構成的樹脂板，亦可使用由金屬材料所構成的金屬板。此外，就用以形成支撐基材之樹脂材料或金屬材料而言，只要使用低成本且較硬之材料即可。然而，在切除製程，將積層構造體連同支撐基板一起切斷的情況下，較佳為使用易於切斷之樹脂基板作為支撐基板。
以下，根據圖式詳細地說明將本發明具體化之一實施形態。第1圖係表示本實施形態之多層配線基板10之概略構成的放大截面圖。
如第1圖所示，多層配線基板10係一種不含核心基板所形成之無核心配線基板，具有將以相同樹脂絕緣材料為主體之4層樹脂絕緣層21,22,23,24與由銅構成之導體層26交替地積層而多層化的配線積層部30。各樹脂絕緣層21～24係使用未賦予光硬化性之樹脂絕緣材料，具體而言係熱硬化性環氧樹脂之硬化物為主體的增建材所形成。多層配線基板10中，於配線積層部30之上面31側，係配置有複數個連接端子41。
本實施形態中，複數個連接端子41係連接對象為IC晶片之IC晶片連接端子，在配線積層部30之上面31側配置成陣列狀。另一方面，在配線積層部30之下面32側，則以陣列狀配置有連接對象為母基板(mother board)之LGA(land grid array)用的複數個母基板連接端子45。這些母基板連接端子45係面積較上面31側之IC晶片連接端子41還大的連接端子。
於樹脂絕緣層21,22,23，係分別設有導通孔33及填充的導通導體34。各導通導體34皆具有往同一方向(第1圖中係隨著從下面側朝向上面側)擴徑之形狀，各導體層26、IC晶片連接端子41、以及母基板連接端子45係彼此在電氣上連接。
在配線積層部30之上面31側，於露出於最外層之第4層之樹脂絕緣層24，係形成有複數個開口部35。在開口部35內，係以上面之高度較樹脂絕緣層24之表面還低的狀態，配置有IC晶片連接端子41，IC晶片連接端子41之表面側外周部則埋設於樹脂絕緣層24內。IC晶片連接端子41係以銅層為主體所構成。再者，IC晶片連接端子41係具有以銅以外之鍍覆層46(具體而言，係鎳-金鍍覆層)僅覆蓋構成主體之銅層之上面的構造。
在配線積層部30之下面32側，樹脂絕緣層21之表面，係藉由防焊阻劑37大致整體地覆蓋，於該防焊阻劑37則形成有使母基板連接端子45露出之開口部38。本實施形態中，開口部38係較母基板連接端子45還小，母基板連接端子45之表面側外周部則埋設於防焊阻劑37內。母基板連接端子45係以銅層為主體所構成。再者，母基板連接端子45係具有以銅以外之鍍覆層48(具體而言，係鎳-金鍍覆層)僅覆蓋構成主體之銅層之下面的構造。
上述構成之多層配線基板10，係以例如以下的操作順序所製作。
首先，在準備製程，如第2圖所示，準備於支撐基板52(支撐基材)之表面具有作為下側金屬箔之銅箔51的附銅箔支撐基材53(附金屬箔支撐基材)。此外，準備於樹脂絕緣材55之表面側具有作為上側金屬箔之銅箔54的附銅箔增建材56(附金屬箔樹脂絕緣材)。支撐基板52，例如係由完全硬化之樹脂材料構成的樹脂基板，使用與配線積層部30之樹脂絕緣層21～24之熱膨脹係數(30ppm/℃)大致相同熱膨脹係數(27ppm/℃)的材料所形成。附銅箔增建材56之樹脂絕緣材55，係由片狀之環氧樹脂所構成，係之後為了成為樹脂絕緣層21之未硬化狀態的絕緣材。
本發明中，「熱膨脹係數」係意指相對於厚度方向(Z方向)垂直方向(XY方向)之熱膨脹係數，係指以0℃～100℃之間之TMA(熱機械分析裝置)測量之值。「TMA」係指熱機械的分析，例如係指JPCA-BU01所規定者。
接著，在金屬箔除去製程，除去附銅箔增建材56中鋼箔54之外緣部分(參照第3圖及第4圖)。具體而言，將蝕刻阻劑(etching resist)形成用之乾膜層合(laminate)在增建材56之銅箔54表面，並對該乾膜進行曝光及顯影，藉此形成覆蓋銅箔54表面之中央部分的蝕刻阻劑。然後，進行蝕刻以除去銅箔54之外緣部分，從增建材56之表面剝離不要之蝕刻阻劑。此結果，在增建材56之表面，於其中央部分即以四角形狀之圖案殘留銅箔54，藉由外緣部分之銅箔54的除去，樹脂絕緣材55之外緣部分即露出(參照第4圖)。此外，在金屬箔除去製程後，增建材56之銅箔54係外形變得較支撐基板53之銅箔51還小。
接著，在絕緣層固定製程，使附銅箔增建材56之銅箔54接觸支撐基板53之銅箔51，並且使在附銅箔增建材56之外緣部分露出的樹脂絕緣材55密接於支撐基板53之銅箔51。藉此，構成樹脂絕緣層21之樹脂絕緣材55即固定在支撐基板53上(參照第5圖)。此外，此處，在支撐基板53之表面，下側之銅箔51的外緣部分與上側之銅箔54即露出，而呈其表面為藉由樹脂絕緣層21覆蓋的狀態。
接著，如第6圖所示，使用例如準分子雷射或UV雷射或CO2
雷射等施以雷射孔加工，藉此在樹脂絕緣層21之既定位置形成導通孔33。其次，使用過錳酸鉀溶液等之蝕刻液進行除去各導通孔33內之殘渣的除渣製程。此外，就除渣製程而言，除了使用蝕刻液之處理以外，亦可進行例如O2
電漿之電漿灰化的處理。
除渣製程之後，按照以往公知之方法進行無電解銅鍍覆及電解銅鍍覆，以在各導通孔33內形成導通導體34。進一步，藉由以往公知之方法(例如半加成(semi-additive)法)進行蝕刻，在樹脂絕緣層21上形成導體層26圖案(參照第7圖)。
又，針對第2層～第4層之樹脂絕緣層22～24及導體層26，亦藉由與上述第1層之樹脂絕緣層21及導體層26同樣的方法形成，而陸續積層在樹脂絕緣層21上(積層製程)。藉由以上製程，在支撐基板52上形成將銅箔51,54、樹脂絕緣層21～24、以及導體層26予以積層的積層構造體60(參照第8圖)。此外，在積層構造體60中位於銅箔54上之區域，係成為多層配線基板10之配線積層部30的部分。又，形成在第4層之樹脂絕緣層24與第3層之樹脂絕緣層23之間之導體層26的一部分，則成為IC晶片連接端子41。
接著，如第9圖所示，藉由對最外層之樹脂絕緣層24施以雷射孔加工，以形成複數個開口部35，而使IC晶片連接端子41之上面露出。其次，以過錳酸鉀溶液或O2
電漿等進行除去各開口部35內之殘渣的除渣製程。
除渣製程後，藉由切割裝置(圖示省略)切斷積層構造體60，並除去配線積層部30之周圍區域(除去製程)。此時，如第9圖所示，在配線積層部30與較該配線積層部30位於更外周側之周圍部61的邊界(第9圖中係以箭頭所示之邊界)，連同位於配線積層部30之下方的支撐基材53一起切斷。藉由此切斷，以樹脂絕緣層21密封之銅箔51,54的外緣部即呈露出之狀態。亦即，藉由周圍部61之除去，而失去附銅箔支撐基材53之銅箔51與樹脂絕緣層21的密接部分。此結果，配線積層部30與附銅箔支撐基板53即呈僅透過2片銅箔51,54接觸的狀態。
接著，如第10圖所示，藉由在2片銅箔51,54之界面分離，從配線積層部30除去附銅箔支撐基板53，而使位於配線積層部30(樹脂絕緣層21)之下面上的銅箔54露出(分離製程)。然後，以減成(subtractive)法將配線積層部30中之銅箔54予以圖案化(端子形成製程)。具體而言，在配線積層部30之上面31及下面32上，層合乾膜並對該乾膜進行曝光及顯影。藉此，在配線積層部30之上面31以覆蓋其整面的方式形成蝕刻阻劑，並且在配線積層部30之下面32形成與母基板連接端子45對應之既定圖案的蝕刻阻劑。以此狀態，對配線積層部30之銅箔54進行蝕刻之圖案化，而在樹脂絕緣層21上形成母基板連接端子45(外部端子)。接著，剝離並除去形成在配線積層部30之上面31及下面32的蝕刻阻劑(參照第11圖)。
其次，在樹脂絕緣層21上塗佈感光性環氧樹脂並使其硬化，藉此形成防焊阻劑(solder resist)37。然後，以配置有既定遮罩之狀態進行曝光及顯影，以在防焊阻劑37將開口部38圖案化。
然後，藉由對從開口部35露出之IC晶片連接端子41的表面(上面)、及從開口部38露出之母基板連接端子45的表面(下面)，依序施以無電解鎳鍍覆、無電解金鍍覆，以形成鎳-金鍍覆層46,48。藉由經過以上之製程而製造第1圖之多層配線基板10。
因此，根據本實施形態可獲得以下之效果。
(1)本實施形態中，無須如專利文獻一般使用屬特殊金屬箔之剝離性銅箔83，而使用附銅箔支撐基板53或附銅箔增建材56，即可製造不具有核心之多層配線基板10。作為附銅箔支撐基板53或附銅箔增建材56，可使用在多層配線基板之製造製程一般所使用的泛用材料，而非特別之材料。因此，與習知技術相較，即可抑制材料成本。
(2)本實施形態中，在絕緣層固定製程，係使附銅箔增建材56之銅箔54接觸支撐基板53之銅箔51，並且使藉由銅箔54之外緣部分的除去而露出的樹脂絕緣材55之外緣部分密接於支撐基板53之銅箔51，藉此將樹脂絕緣層21固定在支撐基板53上。如此一來，由於可利用用以形成樹脂絕緣層21之製程，將銅箔54固定在支撐基板53上，因此無須如專利文獻二般設置用以將支撐金屬層93固定在支撐基板94上的專用製程(參照第18圖)。此結果，即可減低多層配線基板10之製造成本。再者，在絕緣層固定製程，由於係以有流動性之未硬化狀態的樹脂絕緣材55按壓銅箔54，以將樹脂絕緣材55之外緣部分固定在支撐基板53上，因此在其表面幾乎不會形成段差，而可正確地進行在積層製程的定位。
(3)本實施形態中，係使用與樹脂絕緣層21～24相同熱膨脹係數的材料來形成支撐基板52。此時，在積層製程，熱應力即難以集中在所積層之樹脂絕緣層21～24與支撐基板52之間。因此，可避免在銅箔51,54產生皺摺等的問題。
(4)本實施形態中，在端子形成製程，係將利用用以分離配線積層部30與支撐基板53之銅箔54予以圖案化，以形成母基板連接端子45。如此一來，相較於以別的銅箔或銅鍍覆來形成母基板連接端子45之情形，即可抑制多層配線基板10之製造成本。
(5)本實施形態中，下側之銅箔51係外形較上側之銅箔54還大，在絕緣層固定製程，係以上側之銅箔51不會從下側之銅箔54之外緣部分突出的方式，配置在支撐基板53上。此時，即使從上側按壓增建材56之樹脂絕緣材55，亦可充分地確保上側之銅箔54的平坦度。因此，在端子形成製程，藉由將露出於配線積層部30之表面的銅箔54予以圖案化，即可形成高平坦度之母基板連接端子45，而可充分地確保母基板連接端子45之連接可靠性。
此外，本發明之實施形態亦可變更如下。
‧上述實施形態中，雖使用附銅箔支撐基板53及附銅箔增建材56來製造多層配線基板10，不過並非限制於此。具體而言，在準備製程，如第12圖所示，準備無銅箔之支撐基板70、作為下側金屬箔及上側金屬箔之2片銅箔71,72、以及無銅箔之樹脂絕緣材(增建材)73。支撐基板70係由完全硬化之樹脂材料所構成。又，樹脂絕緣材73係為了之後成為樹脂絕緣層21之未硬化狀態的絕緣材。再者，作為下側金屬箔之銅箔71，係外形較作為上側金屬箔之銅箔72還大的銅箔。
然後，在絕緣層固定製程，如第13圖所示，將2片銅箔71,72彼此直接重疊，使下側之銅箔71的外緣部分與上側之銅箔72露出於表面並配置在支撐基板70上。然後，使樹脂絕緣材73密接於銅箔72之表面及銅箔71之外緣部分的表面，並且使樹脂絕緣材73之外緣部分密接在支撐基板70上。藉此，成為樹脂絕緣層21之樹脂絕緣材73即固定在支撐基板70上。其後，係進行與上述實施形態同樣的製程(積層製程、除去製程、分離製程、以及端子形成製程等)。其結果，即可製造第1圖所示之多層配線基板10。即使以此方式，由於亦無須如專利文獻一般使用屬特殊金屬箔之剝離性銅箔83，而可使用屬一般金屬箔之2片銅箔71,72來製造多層配線基板10，因此可抑制多層配線基板10之製造成本。又，下側之銅箔71係外形較上側之銅箔72還大，並以上側之銅箔72不會從下側之銅箔71之外緣部分突出的方式，配置各銅箔71,72在支撐基板70上。此時，即使使樹脂絕緣材73密接於上側之銅箔72的表面並按壓銅箔72，亦可充分地確保該銅箔72的平坦度。因此，藉由在端子形成製程將該銅箔72予以圖案化，即可形成高平坦度之母基板連接端子45，而可充分地確保母基板連接端子45之連接可靠性。
在上述絕緣層固定製程，亦可使具有接著層之功能的基底樹脂絕緣層介於下側之銅箔71與支撐基板70之間。以此方式，由於可將銅箔71之下面整體接著固定在支撐基板70側，因此在分離製程即可確實地進行在各銅箔71,72之界面的分離。
又，在上述製造製程，亦可包含表面粗化製程，以將密接樹脂絕緣材73之銅箔72的表面粗糙化。如此一來，由於之後成為樹脂絕緣層21之樹脂絕緣材73即確實地密接於銅箔72，因此在積層製程即可確實地積層複數個導體層26及複數個樹脂絕緣層21～24。
‧上述實施形態中，雖將2片銅箔51,54,71,72配置在支撐基板52,70上，而製造了多層配線基板10，不過並非限制於此，亦可使用1片銅箔來製造多層配線基板10。說明其具體之製造方法。首先，在準備製程，如第14圖所示，準備無銅箔之支撐基板70、作為金屬箔之1片銅箔71、以及無銅箔之樹脂絕緣材73。支撐基板70係由完全硬化之樹脂材料所構成。又，樹脂絕緣材73係為了之後成為樹脂絕緣層21之未硬化狀態的絕緣材。接著，在絕緣層固定製程，如第15圖所示，將1片銅箔71配置在支撐基板70上之後，使樹脂絕緣材73密接於銅箔71之表面，並且將該樹脂絕緣材73之外緣部分密接固定於支撐基板70之表面。然後，與上述實施形態同樣地進行積層製程，以形成在支撐基板70之銅箔71上具有配線積層部30的積層構造體60。進一步，藉由與上述實施形態同樣地進行除去製程，在配線積層部30與較該配線積層部30位於更外周側之周圍部61的邊界，連同位於配線積層部30之下方的支撐基板70一起切斷以除去周圍部61。藉由此周圍部61之除去，而失去支撐基板70與樹脂絕緣層21的密接部分。此結果，配線積層部30即呈透過銅箔71接觸支撐基板70的狀態。接著，在分離製程，係在銅箔71之界面分離配線積層部30與支撐基板70。然後，與上述實施形態同樣地進行端子形成製程等，以製造多層配線基板10。即使以此方式，亦無須如專利文獻一般使用屬特殊金屬箔之剝離性銅箔83，而可製造多層配線基板10。
‧上述實施形態中，雖從形成母基板連接端子45之下面32側積層樹脂絕緣層21～24及導體層26，而製造了多層配線基板10，不過並非限制於此。亦可從形成IC晶片連接端子41之上面31側積層樹脂絕緣層21～24及導體層26，以製造多層配線基板。此時，在端子形成製程，藉由將銅箔54予以圖案化，而形成IC晶片連接端子41。又，形成於複數個樹脂絕緣層21～24之複數個導體層26，係藉由隨著從上面31側朝向下面32側而擴徑的導通導體34而彼此連接。
‧上述實施形態中，雖藉由將銅箔54予以圖案化，而形成母基板連接端子45，不過並非限制於此。例如，在積層製程，作為設於第1層之樹脂絕緣層21與第2層之樹脂絕緣層22之間的導體層26之一部分，預先形成外部端子圖案。然後，在分離製程後，以蝕刻完全地除去露出於配線積層部30之下面的銅箔54。然後，藉由對樹脂絕緣層21施以雷射孔加工，以形成使外部端子露出之開口部。即使以此方式，亦可製造不具有核心的多層配線基板。
其次，將根據前述實施形態所掌握之技術思想列舉如下。
(1)一種多層配線基板的製造方法，該多層配線基板具有將複數個樹脂絕緣層與複數個導體層交替地積層而多層化之構造，其特徵在於，包含：絕緣層固定製程，係將由彼此未接著狀態之下側金屬箔與上側金屬箔構成之2片金屬箔直接重疊，使該下側金屬箔之外緣部分與該上側金屬箔露出於表面並配置在支撐基材上，使為了之後成為該樹脂絕緣層之未硬化狀態的樹脂絕緣材密接於該上側金屬箔之表面，並且將該樹脂絕緣材之外緣部分固定在該支撐基材上；積層製程，係積層複數個該導體層及複數個該樹脂絕緣層，以製得在該金屬箔上具有為了成為該多層配線基板之配線積層部的積層構造體；除去製程，係在該積層製程後，沿著該配線積層部與較該配線積層部位於更外側之周圍部的邊界，連同該支撐基材一起切斷該積層構造體以除去該周圍部；以及分離製程，係在該2片金屬箔之界面分離該配線積層部與該支撐基材。
(2)在技術思想(1)中之多層配線基板的製造方法，其進一步包含表面粗化製程，以將密接該樹脂絕緣材之金屬箔的表面粗糙化。
(3)在技術思想(1)或(2)中之多層配線基板的製造方法，其中在該準備製程所準備之樹脂絕緣材，係為了成為在該多層配線基板之一方的主面側露出之最外層之樹脂絕緣層的絕緣材。
(4)在技術思想(1)至(3)之任一者中之多層配線基板的製造方法，其中該支撐基材係由完全硬化之樹脂材料構成之樹脂板、或由金屬材料構成之金屬板。
10．．．多層配線基板
21～24．．．樹脂絕緣層
26．．．導體層
30．．．配線積層部
31．．．上面
32．．．下面
33．．．導通孔
34．．．導通導體
35,38．．．開口部
37．．．阻焊劑
41．．．作為連接端子之IC晶片連接端子
45．．．作為外部端子之母基板連接端子
46,48．．．鎳-金鍍覆層
51,71．．．作為下側金屬箔之銅箔
52,70．．．作為支撐基材之支撐基板
53．．．作為附金屬箔支撐基材之附銅箔支撐基板
54,72．．．作為上側金屬箔之銅箔
55,73．．．樹脂絕緣材
56．．．作為附金屬箔樹脂絕緣基材之附銅箔增建材
60．．．積層構造體
61．．．周圍部
第1圖係表示本實施形態之多層配線基板之概略構成的放大截面圖。
第2圖係表示多層配線基板之製造方法的說明圖。
第3圖係表示多層配線基板之製造方法的說明圖。
第4圖係表示多層配線基板之製造方法的說明圖。
第5圖係表示多層配線基板之製造方法的說明圖。
第6圖係表示多層配線基板之製造方法的說明圖。
第7圖係表示多層配線基板之製造方法的說明圖。
第8圖係表示多層配線基板之製造方法的說明圖。
第9圖係表示多層配線基板之製造方法的說明圖。
第10圖係表示多層配線基板之製造方法的說明圖。
第11圖係表示多層配線基板之製造方法的說明圖。
第12圖係表示多層配線基板之製造方法的說明圖。
第13圖係表示多層配線基板之製造方法的說明圖。
第14圖係表示多層配線基板之製造方法的說明圖。
第15圖係表示多層配線基板之製造方法的說明圖。
第16圖係表示習知技術之多層配線基板之製造方法的說明圖。
第17圖係表示習知技術之多層配線基板之製造方法的說明圖。
第18圖係表示習知技術之多層配線基板之製造方法的說明圖。
第19圖係表示習知技術之多層配線基板之製造方法的說明圖。
21～24．．．樹脂絕緣層
26．．．導體層
30．．．配線積層部
35．．．開口部
41．．．作為連接端子之IC晶片連接端子
51．．．作為下側金屬箔之銅箔
52．．．作為支撐基材之支撐基板
53．．．作為附金屬箔支撐基材之附銅箔支撐基板
54．．．作為上側金屬箔之銅箔
60．．．積層構造體
61．．．周圍部
Claims (3)
- 一種多層配線基板的製造方法，該多層配線基板具有將複數個樹脂絕緣層與複數個導體層交替地積層而多層化之構造，其特徵在於，包含：準備製程，係準備在支撐基材之表面側具有下側金屬箔的附金屬箔支撐基材、及在樹脂絕緣材之表面側具有上側金屬箔的附金屬箔樹脂絕緣材；金屬箔除去製程，係除去該附金屬箔樹脂絕緣材中之上側金屬箔的外緣部分；絕緣層固定製程，係將由該下側金屬箔與該上側金屬箔所構成之2片金屬箔彼此直接重疊，使之後應成為該樹脂絕緣層之該樹脂絕緣材之外緣部分固定在該支撐基材上；積層製程，係積層複數個該導體層及複數個該樹脂絕緣層，以獲得在該金屬箔上具有應成為該多層配線基板之配線積層部的積層構造體；除去製程，係在該積層製程後，沿著該配線積層部與較該配線積層部位於更外周側之周圍部的邊界，切斷該積層構造體以除去該周圍部；以及分離製程，係在該2片金屬箔之界面分離該配線積層部與該支撐基材；在該絕緣層固定製程中，係使該附金屬箔樹脂絕緣材之上側金屬箔接觸該附金屬箔支撐基材之下側金 屬箔，並且使因該上側金屬箔之外緣部分的除去而露出之該樹脂絕緣材的外緣部分密接於該附金屬箔支撐基材之下側金屬箔，藉此將該樹脂絕緣層固定在該支撐基材上。
- 如申請專利範圍第1項之多層配線基板的製造方法，其中在該準備製程中，使用與該樹脂絕緣層大致相同的熱膨脹係數之材料形成該支撐基材。
- 如申請專利範圍第1或2項之多層配線基板的製造方法，其中該金屬箔係銅箔，該方法進一步包含端子形成製程，其係在該分離製程後，將露出於該配線積層部之表面的該銅箔予以圖案化而形成外部端子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010240610A JP5606268B2 (ja) | 2010-10-27 | 2010-10-27 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201244578A TW201244578A (en) | 2012-11-01 |
| TWI492688B true TWI492688B (zh) | 2015-07-11 |
Family
ID=45995079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100138574A TWI492688B (zh) | 2010-10-27 | 2011-10-25 | 多層配線基板的製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8826526B2 (zh) |
| JP (1) | JP5606268B2 (zh) |
| KR (1) | KR101580343B1 (zh) |
| TW (1) | TWI492688B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5606268B2 (ja) * | 2010-10-27 | 2014-10-15 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
| JP6063183B2 (ja) * | 2012-08-31 | 2017-01-18 | パナソニックＩｐマネジメント株式会社 | 剥離可能銅箔付き基板及び回路基板の製造方法 |
| JP2014130856A (ja) * | 2012-12-28 | 2014-07-10 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2014154794A (ja) * | 2013-02-13 | 2014-08-25 | Ngk Spark Plug Co Ltd | 多層配線基板製造用の支持基板、多層配線基板の製造方法 |
| US9147662B1 (en) * | 2013-12-20 | 2015-09-29 | Stats Chippac Ltd. | Integrated circuit packaging system with fiber-less substrate and method of manufacture thereof |
| JP2015144150A (ja) * | 2014-01-31 | 2015-08-06 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
| WO2015118951A1 (ja) | 2014-02-07 | 2015-08-13 | 株式会社村田製作所 | 樹脂多層基板および部品モジュール |
| TWI543685B (zh) | 2014-04-28 | 2016-07-21 | 旭德科技股份有限公司 | 基板結構及其製作方法 |
| CN104540326A (zh) * | 2014-12-31 | 2015-04-22 | 广州兴森快捷电路科技有限公司 | 无芯板制造构件以及无芯板制作方法 |
| TWI571994B (zh) * | 2015-06-30 | 2017-02-21 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
| WO2017149811A1 (ja) | 2016-02-29 | 2017-09-08 | 三井金属鉱業株式会社 | キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
| CN111010797A (zh) * | 2018-10-08 | 2020-04-14 | 中兴通讯股份有限公司 | 电路板、设备及过孔形成方法 |
| CN109743840B (zh) * | 2018-12-28 | 2021-05-25 | 广州兴森快捷电路科技有限公司 | 无芯基板及其封装方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399210A (zh) * | 2007-09-28 | 2009-04-01 | 三星电机株式会社 | 基板制造方法 |
| JP2009088429A (ja) * | 2007-10-03 | 2009-04-23 | Nec Toppan Circuit Solutions Inc | 印刷配線板及びその製造方法ならびに半導体装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495394B1 (en) * | 1999-02-16 | 2002-12-17 | Sumitomo Metal (Smi) Electronics Devices Inc. | Chip package and method for manufacturing the same |
| US6736988B1 (en) * | 1999-11-04 | 2004-05-18 | Mitsubishi Gas Chemical Company, Inc. | Copper-clad board suitable for making hole with carbon dioxide laser, method of making hole in said copper-clad board and printed wiring board comprising said copper-clad board |
| JP4186756B2 (ja) * | 2003-08-29 | 2008-11-26 | 松下電器産業株式会社 | 回路基板及びその製造方法 |
| TW532050B (en) * | 2000-11-09 | 2003-05-11 | Matsushita Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
| US6768064B2 (en) * | 2001-07-10 | 2004-07-27 | Fujikura Ltd. | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
| TWI312166B (en) * | 2001-09-28 | 2009-07-11 | Toppan Printing Co Ltd | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board |
| JP3811680B2 (ja) * | 2003-01-29 | 2006-08-23 | 富士通株式会社 | 配線基板の製造方法 |
| US7894203B2 (en) * | 2003-02-26 | 2011-02-22 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| WO2005048667A1 (ja) * | 2003-11-14 | 2005-05-26 | Murata Manufacturing Co., Ltd. | 導電性ペーストおよび多層セラミック基板 |
| JP2005243911A (ja) * | 2004-02-26 | 2005-09-08 | Mitsui Mining & Smelting Co Ltd | 多層積層配線板 |
| US7543376B2 (en) * | 2004-10-20 | 2009-06-09 | Panasonic Corporation | Manufacturing method of flexible printed wiring board |
| JP2006278774A (ja) * | 2005-03-29 | 2006-10-12 | Hitachi Cable Ltd | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 |
| US7381587B2 (en) * | 2006-01-04 | 2008-06-03 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate |
| JP2007214427A (ja) * | 2006-02-10 | 2007-08-23 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2009004664A (ja) * | 2007-06-25 | 2009-01-08 | Panasonic Corp | 部品内蔵基板の製造方法 |
| JP4994988B2 (ja) * | 2007-07-31 | 2012-08-08 | 京セラＳｌｃテクノロジー株式会社 | 配線基板の製造方法 |
| JP4975581B2 (ja) | 2007-10-11 | 2012-07-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP5172404B2 (ja) * | 2008-03-13 | 2013-03-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法、及び多層配線基板の中間製品 |
| JP2010004028A (ja) * | 2008-05-23 | 2010-01-07 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、及び半導体装置 |
| JP5328281B2 (ja) * | 2008-10-03 | 2013-10-30 | 三井金属鉱業株式会社 | 多層プリント配線板の製造方法及びその方法を用いて得られる多層プリント配線板 |
| JP5606268B2 (ja) * | 2010-10-27 | 2014-10-15 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
-
2010
- 2010-10-27 JP JP2010240610A patent/JP5606268B2/ja not_active Expired - Fee Related
-
2011
- 2011-10-25 TW TW100138574A patent/TWI492688B/zh not_active IP Right Cessation
- 2011-10-26 US US13/281,735 patent/US8826526B2/en not_active Expired - Fee Related
- 2011-10-26 KR KR1020110109853A patent/KR101580343B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399210A (zh) * | 2007-09-28 | 2009-04-01 | 三星电机株式会社 | 基板制造方法 |
| JP2009088429A (ja) * | 2007-10-03 | 2009-04-23 | Nec Toppan Circuit Solutions Inc | 印刷配線板及びその製造方法ならびに半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012094682A (ja) | 2012-05-17 |
| KR101580343B1 (ko) | 2015-12-23 |
| US8826526B2 (en) | 2014-09-09 |
| JP5606268B2 (ja) | 2014-10-15 |
| KR20120044262A (ko) | 2012-05-07 |
| TW201244578A (en) | 2012-11-01 |
| US20120102732A1 (en) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI492688B (zh) | 多層配線基板的製造方法 | |
| KR101329896B1 (ko) | 다층 배선기판 및 그 제조방법 | |
| KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
| KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
| TWI479973B (zh) | 多層配線基板之製造方法 | |
| KR101215246B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
| KR101281410B1 (ko) | 다층 배선기판 | |
| JP2010103516A (ja) | 補強材付き配線基板 | |
| JP5172404B2 (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
| KR101109344B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP5587139B2 (ja) | 多層配線基板 | |
| JP2011199077A (ja) | 多層配線基板の製造方法 | |
| US20140036465A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
| JP5302920B2 (ja) | 多層配線基板の製造方法 | |
| TW201347639A (zh) | 多層配線基板之製造方法 | |
| TW201206296A (en) | Multilayer wiring substrate and method of manufacturing the same | |
| JP5530955B2 (ja) | 多層配線基板 | |
| JP5302927B2 (ja) | 多層配線基板の製造方法 | |
| TWI507109B (zh) | A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board | |
| JP2004214273A (ja) | 片面積層配線基板の製造方法 | |
| JP4549691B2 (ja) | 配線基板の製造方法 | |
| JP2005079107A (ja) | 配線基板の製造方法、及び配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |