CN111010797A - 电路板、设备及过孔形成方法 - Google Patents

电路板、设备及过孔形成方法 Download PDF

Info

Publication number
CN111010797A
CN111010797A CN201811169550.0A CN201811169550A CN111010797A CN 111010797 A CN111010797 A CN 111010797A CN 201811169550 A CN201811169550 A CN 201811169550A CN 111010797 A CN111010797 A CN 111010797A
Authority
CN
China
Prior art keywords
circuit board
hole
layer
main body
board main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811169550.0A
Other languages
English (en)
Inventor
尹昌刚
王迎新
易毕
曹化章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201811169550.0A priority Critical patent/CN111010797A/zh
Priority to EP19871140.0A priority patent/EP3866571A4/en
Priority to US17/282,410 priority patent/US11457529B2/en
Priority to PCT/CN2019/108411 priority patent/WO2020073823A1/zh
Priority to JP2021517629A priority patent/JP7178764B2/ja
Publication of CN111010797A publication Critical patent/CN111010797A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material

Abstract

本发明实施例提供一种电路板、设备及过孔形成方法，在电路板的电路板主体(10)上所形成的过孔结构包括在电路板主体(10)内由导电层围合形成的孔(12)，导电层构成孔(12)的孔壁(11)，且在该孔(12)的至少部分孔壁(11)与电路板主体(10)之间设置有介电常数小于电路板主体(10)介电常数的介质填充层(13)，也即在某些实施过程中可使得过孔周围介质的介电常数小于电路板主体(10)的介电常数，从而降低过孔的寄生电容，提升过孔的阻抗，使其与传输线的阻抗更为接近，有效提升了系统链路的阻抗连续性。

Description

电路板、设备及过孔形成方法
技术领域
本发明实施例涉及但不限于电路板领域，具体的，涉及但不限于一种电路板、设备及过孔形成方法。
背景技术
目前系统容量以及信号速率越来越高，并且PCB(Printed Circuit Board，印制电路板)设计的密度随之增加，板厚和层数也增加，对信号完整性的要求也比以前更加严格。过孔作为高速、高密设计中必然会采用的一种PCB结构，其性能直接影响高速、高密产品的性能，而衡量过孔性能的其中一个重要指标就是阻抗连续性，过孔的阻抗一般都要比与之相连的PCB传输线特性阻抗要小很多，造成整个链路阻抗连续性较差，引起信号完整性问题。
过孔的阻抗与过孔的寄生电容和寄生电感有关系，寄生电容越大，过孔阻抗越小，寄生电感越大，过孔阻抗越大。为了提升过孔的阻抗，相关做法是对过孔的反焊盘进行一定程度的扩大挖空，但是实际的挖空大小不能无限制，否则会影响信号参考平面的完整性，引起其他方面的信号完整性问题，而且挖空尺寸到一定程度后，对于提升过孔的阻抗作用已达到一个瓶颈。相关做法中的另一种做法则是减小过孔的孔径，因为过孔孔径越小，寄生电容也会减小，过孔阻抗越大，进而系统链路的阻抗连续性就越好。但是随着系统容量的增加，PCB板会越来越厚，而影响PCB加工难度的关键指标之一厚径比(即板厚和过孔直径的比值)会随着孔径的减小而变大，所以小孔设计的加工难度较大，影响PCB成品率，最终影响产品成本和可靠性，甚至因为厚径比太大导致PCB加工失败而报废。因此如何有效的提升过孔阻抗是目前急需解决的一个技术问题。
发明内容
本发明实施例提供的一种电路板、设备及过孔形成方法，主要解决的技术问题是：如何提升过孔的阻抗。
为解决上述技术问题，本发明实施例提供一种电路板，包括多层结构的电路板主体，以及设置于所述电路板主体上的过孔结构，所述过孔结构包括在所述电路板主体内由导电层围合形成的孔，所述导电层构成所述孔的孔壁；所述过孔结构还包括位于至少部分所述孔壁与所述电路板主体之间的介质填充层，所述介质填充层的介电常数小于所述电路板主体的介电常数。
为解决上述技术问题，本发明实施例还提供一种设备，包括设备主体和上所述的电路板，所述电路板设置于所述设备主体上。
为解决上述技术问题，本发明实施例还提供一种过孔形成方法，包括：
在多层结构的电路板主体上形成第一孔；
在所述第一孔内填充介质形成介质填充层，所述介质填充层的介电常数小于所述电路板主体的介电常数；
在所述第一孔内的介质填充层区域内开设贯穿所述介质填充层的第二孔，所述第二孔的孔径小于所述第一孔的孔径；
在所述第二孔的孔壁上形成导电层，得到过孔。
本发明的有益效果是：
根据本发明实施例提供的电路板、设备及过孔形成方法，在电路板的电路板主体上所形成的过孔结构包括在电路板主体内由导电层围合形成的孔，导电层构成孔的孔壁，且在该孔的至少部分孔壁与电路板主体之间设置有介电常数小于电路板主体介电常数的介质填充层，也即在某些实施过程中可使得过孔周围介质的介电常数小于电路板主体的介电常数，从而降低过孔的寄生电容，提升过孔的阻抗，使其与传输线的阻抗更为接近，有效提升了系统链路的阻抗连续性。
本发明其他特征和相应的有益效果在说明书的后面部分进行阐述说明，且应当理解，至少部分有益效果从本发明说明书中的记载变的显而易见。
附图说明
图1为本发明实施例一的电路板结构示意图一；
图2为本发明实施例一的电路板结构示意图二；
图3为本发明实施例一的电路板结构示意图三；
图4为本发明实施例一的电路板结构示意图四；
图5为本发明实施例一的电路板结构示意图五；
图6为本发明实施例二的过孔形成方法流程示意图；
图7为本发明实施例二的第一次开孔剖面结构示意图；
图8为本发明实施例二的第一次开孔俯视示意图；
图9为本发明实施例二的填充介质后的剖面结构示意图；
图10为本发明实施例二的填充介质后的俯视示意图；
图11为本发明实施例二的第二次开孔剖面结构示意图；
图12为本发明实施例二的第二次开孔俯视示意图；
图13为本发明实施例二的另一第二次开孔剖面结构示意图；
图14为本发明实施例二的另一第二次开孔俯视示意图；
图15为本发明实施例二的形成导电层后的剖面结构示意图；
图16为本发明实施例二的形成导电层后的俯视示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面通过具体实施方式结合附图对本发明实施例作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一：
至少为了提升电路板上过孔的阻抗，使其与电路板上传输线的阻抗更为接近，以提升系统链路的阻抗连续性；本实施例提供一种电路板，该电路板上设置有过孔结构，该过孔结构包括在电路板主体内由导电层围合形成的孔，导电层构成该孔的孔壁(该孔和孔壁构成过程)，且在该孔的至少部分孔壁与电路板主体之间设置有介电常数小于电路板主体介电常数的介质填充层，也即在电路板主体上所形成的过孔与电路板主体之间，设置有介电常数小于电路板主体自身介电常数的介质填充层，以使得过孔周围介质的介电常数小于电路板主体的介电常数，从而降低过孔的寄生电容。其中，过孔的寄生电容的一种计算方式如下面的公式(1)所示：
Figure BDA0001822087580000041
上述公式(1)中，其中C表示过孔的寄生电容，T表示电路板主体的厚度，D2表示过孔的反焊盘直径，D1代表焊盘直径，εr代表电路板主体板材的介电常数。从公式(1)可知，过孔的寄生电容与电路板主体板材的介电常数成正比，因此本实施例通过在过孔与电路板主体之间设置介电常数小于电路板主体自身的介电常数的介质填充层，相对现有过孔周围都为电路板主体材质的结构，可以减小过孔周围介质的介电常数，也即减小εr值，进而减小过孔的寄生电容C，增大过孔的阻抗，提升系统链路的阻抗连续性。
本实施例提供的一种示例的电路板结构参见图1所示，其包括多层结构的电路板主体10，且假设图1中最上面的一层为电路板主体10的顶层，最下面一层为电路板主体10的底层；在电路板主体10上形成有过孔结构，该过孔结构包括在电路板主体10内由导电层围合形成的孔12，此时的导电层构成孔12的孔壁11(孔12和孔壁11构成本实施例中的过孔)，在至少部分区域的孔壁11与电路板主体10之间设置有介质填充层13，介质填充层13的介电常数小于电路板主体10的介电常数。
应当理解的是，本实施例中介质填充层13可以由介电常数比电路板主体10介电常数小的单种材质的介质构成；也可以由介电常数比电路板主体10的介电常数小的多种材质的介质构成。且具体采用的介质的介电常数的大小以及具体介质的材质可根据系统灵活选择；例如该介质包括但不限于树脂，且为树脂时，包括但不限于聚乙烯、苯并环丁烯、聚四氟乙烯(或称特氟纶)中的至少一种。且采用介电常数的值也可灵活选择，只要比电路板主体10的介电常数小或只要满足当前对过孔阻抗的需求即可。
在本实施例中，导电层围合形成孔12的导电层，也即孔12孔壁11所采用的导电材质以及具体的形成工艺也可以灵活选择，例如包括但不限于通各种镀金属的工艺(例如包括但不限于电镀)形成孔壁11。
应当理解的是，本实施例中孔12的形状包括但不限于圆形，根据具体应用需求可以灵活设定，例如在某些应用场景下将其设置为椭圆形或其他可满足需求的形状。
本实施例中，至少部分区域的孔壁11与电路板主体10之间设置介质填充层13，包括在一些示例中，在整个孔壁11与电路板主体10之间设置介质填充层13，例如参见图3所示。也可仅在部分孔壁11与电路板主体10之间设置介质填充层13，请分别参见图1和图2所示。具体采用哪种设置方式可根据需求和具体实施工艺灵活选择。
例如，参见图1所示，在一种示例中，孔12的下端向电路板主体10内延伸，并延伸至电路板主体10内相应的目标信号层101；孔12在目标信号层内101的至少部分孔壁11与目标信号层101直接接触，也即孔12在目标信号层内101的至少部分孔壁11与目标信号层101之间无介质填充层13，以实现与对应目标信号层101之间的电连接。在图1所示的示例中，孔12在目标信号层101内的所有孔壁11与目标信号层101之间无介质填充层13，也即直接与目标信号层101接触。孔12在目标信号层101之外的孔壁11与电路板主体10之间则设置有介质填充层13。
又例如，在一种示例中，参见图2所示，孔12在目标信号层101内的上部分孔壁11与目标信号层101之间设置有介质填充层13，下部分孔壁11与目标信号层101之间无介质填充层13，且孔12在目标信号层101之外的孔壁11与电路板主体10之间则设置有介质填充层13。
图1和图2中示例的介质填充层13的设置方式，便于在电路板主体10上开孔设置介质填充层13时，由于所需开的孔比一般的过孔孔径大，因此开孔时不延伸至目标信号层101或仅延伸至目标信号层101的一部分而不贯穿目标信号层101，例如延伸至目标信号层101内并位于该目标信号层101内的对应目标线路之上，以避免对目标信号层101上的线路或焊盘的破坏，保证电路板的可靠性。
在本实施例中，孔12的上端可向电路板主体10的顶层方向或底层方向延伸；也即本实施例中的过孔可为从电路板主体10的顶层(即TOP层)向电路板主体内相应的目标信号层开设，也可从电路板主体10的底层(即BOT层)向电路板主体10内相应的目标信号层开设，例如图4所示则为从电路板主体10的底层(即BOT层)向电路板主体10内相应的目标信号层开设，孔12的上端则位于电路板主体10的底层。
应当理解的是，本实施例中，孔的下端是指在电路板主体10上开孔时，向电路板主体10内部延伸的一端，孔的上端则是与该下端相对的另一端；例如，在一种示例中，当从电路板主体10的顶层向下(即向电路板主体10内部)开孔时，则得到的孔的下端则是位于电路板主体10内部的一端，孔的上端则是位于电路板主体10顶层上的一端；又例如，在一种示例中，当从电路板主体10的底层向上(即向电路板主体10内部)开孔时，则得到的孔的下端是位于电路板主体10内部的一端，孔的上端则是位于电路板主体10底层上的一端。
另外，应当理解的是，在一些示例中，孔12的上端和下端可位于电路板主体10中需要连接的两层信号层中，用于将这两层信号层中相应的线路进行连接即可。这两层信号层中有可能都位于电路板主体10内部，也可能一层位于电路主体10的内部，另一层为电路板主体10的顶层或底层等。例如参见图5所示，当两层信号层都位于电路板主体10的内部时，可在电路板主体10的内部形成本实施例提供的过孔结构，图5所示的过孔结构可称为掩埋式过孔。
应当理解的是，本实施例中在电路板主体10上所需设置的过孔结构的个数以及各过孔之间的距离、尺寸大小关系可根据具体的系统需求灵活设定，例如可以设置1个过孔结构，也可根据具体需求设置两个及两个以上的过孔结构，例如可设置两个用于差分器件应用场景的过孔结构，也可设置3个或3个以上的过孔结构以适用于相应的应用场景需求。且在本实施例中，在电路板主体10上设置有至少两个过孔结构时，可以其中一部分过过孔结构用本实施例提供的过孔结构，剩余过孔则采用其他的过孔结构。且应当理解的是，本实施例中各过孔的反焊盘结构则可以采用各种反焊盘结构，在本实施例中对其不做任何限制。因此，本实施例中在电路板主体10上所形成的上述过孔结构可适用于单端信号过孔，也可适用于差分信号过孔的情况；且所使用的过孔应用场景包括但不限于BGA(Ball GridArray，焊球阵列封装)过孔、压接连接器过孔、交流耦合电容扇出过孔、芯片矩形焊盘扇出过孔、焊接连接器焊盘扇出过孔等；
另外，应当理解的是，本实施例提供的过孔结构不仅适用于通孔，也适用于包括但不限于激光盲孔、机械盲孔、埋孔、POFV(Plating Over Filled Via盘中孔)等。
本实施例还提供了设备，该设备可以是各种需采用具有过孔结构的电路板的设备，该设备包括设备主体和如上所示例的电路板，该电路板设置于设备主体上。
本实施例提供的过孔结构可在孔与电路板主体之间填充介电常数小于电路板主体的介质，进而减小过孔周围介质的介电常数，从而降低过孔的寄生电容，提升过孔的阻抗，使其与传输线的阻抗更为接近，有效提升了系统链路的阻抗连续性。且应当理解的是，可选地，本实施例提供的过孔结构可与其他能提升过孔阻抗且能结合的结构组合使用，以提升增大过孔阻抗的效果，例如包括但不限于对过孔的反焊盘进行一定程度的扩大挖空，或在一定程度上减小过孔的孔径。
实施例二：
为了便于理解，本实施例结合一种过孔形成方法进行示例说明。通过本实施例所提供的过孔形成方法可得到但不限于上述实施例一种所示例的过孔结构。其中一种过孔形成方法的示例过程参见图6所示，包括：
S601：在多层结构的电路板主体上形成第一孔。
本步骤中在电路板主体上形成的第一孔是为了设置介电常数小于电路板主体介电常数的介质，以形成介质填充层。第一孔的具体开孔深度和孔径大小可灵活设定，第一孔的具体开设方式也可采用各种开孔方式，例如包括但不限于通过钻孔的方式实现。
S602：在第一孔内填充介质形成介质填充层。
本步骤中在第一孔内填充介质的方式也可根据具体应用场景灵活设定，例如包括但不限于采用注塑、沉淀、模压等工艺实现介质的填充，形成介质填充层。
另外，应当理解的是，在工艺支持介质填充层与电路板主体的各层一体成形时，也可采用这种一体成形工艺在电路板主板相应层的相应区域形成介质填充层。本实施例中介质填充层可以由介电常数比电路板主体介电常数小的单种材质的介质构成；也可以由介电常数比电路板主体的介电常数小的多种材质的介质构成。例如采用介电常数小于等于2.6或2.5或2.4的介质。又例如该介质包括但不限于树脂
S603：在第一孔内的介质填充层区域内开设贯穿介质填充层区域内第二孔。
本实施例中第二孔与第一孔可为同心孔，也可不为同心孔，且第二孔的开孔深度大于等于第一孔，第二孔的孔径小于第一孔的孔径。
S604：在第二孔的孔壁上形成导电层，得到过孔。
该步骤中的导电层以及导电层所围合成的孔(导电层构成该孔的孔壁)即构成本实施例中的过孔，且该导电层的形成工艺也可灵活选用。通过该导电层可将需要利用过孔实现连接的各信号层上相应的线路进行连接。
通过图6所示的过孔形成方法所得到的过孔结构，在过孔与电路板主体之间形成有介电常数小于电路板主体的介质填充层，进而减小过孔周围介质的介电常数，从而降低过孔的寄生电容，提升过孔的阻抗，使其与传输线的阻抗更为接近，有效提升了系统链路的阻抗连续性。且本实施例提供的过孔结构的形成方法还至少具备以下优点：
更利于电路板(例如包括但不限于PCB)的设计和加工：相对相关通过减小过孔孔径来提升过孔阻抗的做法，由于PCB其厚径比越来越大，加工难度也越来越大，成本和成品率难以得到保证的问题，本实施例通过减小过孔周围介质介电常数的方法来增加过孔阻抗，不需要通过减小过孔孔径来提升过孔阻抗，大大降低了加工难度，降低加工成本和提升了成品率。
利于提升阻抗的连续性：过孔周围介质介电常数减小，以此降低过孔的寄生电容，从而使得过孔的阻抗增大，使其与目标线路的阻抗更为接近，可以有效提升系统链路的阻抗连续性。
如上所示，本实施例中第二孔的开孔深度可大于或等于第一孔。例如在一种示例中，第一孔的下端向电路板主体内延伸，并延伸至电路板主体内相应的目标信号层的上一层(当然也可是目标信号层之上的其它层，具体可根据需求灵活设定)，或延伸至目标信号层内并位于对应目标线路之上；
第二孔的下端向电路板主体内延伸，并延伸至目标信号层。
为了便于理解，本实施例下面结合一个完成的制作过程进行示例说明。
参见图7-8所示，假设电路板主体10包括n层，通过钻孔的方式形成第一孔或第二孔。假设目标信号层101在Lm2层。在本示例中，第一次钻孔从电路板主体10的顶层TOP层钻至m1(1<m1<n)层(即Lm1层)得到第一孔14，第一孔14直径为Ds1。
参见图9-10所示，在第一孔14内设置介质填充层13，例如采用低介电常数介质塞第一孔14，此处的低介电常数是指介电常数低于电路板主体10的介电常数，例如当电路板主体10为玻璃纤维材质时，则介质填充层采用介电常数低于玻璃纤维介电常数的材质，例如包括但不限于树脂。
参见图11-12所示，进行第二次钻孔，第二次钻孔位于第一孔内部，从电路板主体10的顶层TOP层钻至m2(m1<m2<n)层得到第二孔15，第二孔15的直径为Ds2，且Ds2小于Ds1。
本示例中，第二次钻孔位于一次过孔内部，不限于从第一孔的中心钻得到与第一孔同心的第二孔15，还可以是任意位置。例如参见图13-14所示，第二孔15也可位于第一孔14内相对第一孔14的任意偏心位置。
参见图15-16所示，在第二孔15内通过电镀等工艺形成导电层11，导电层11围合形成孔12。
为了便于理解，本实施例下面以几种具体的应用场景，对过孔结构的形成过程进行示例说明。
场景一：高速板连接器差分压接孔
很多设备都会用到高速连接器，在一些应用示例中，相关设计一般保证压接过孔的阻抗在80～85欧姆之间，若对于100欧姆的系统来讲其是不连续的，会增加链路的不连续性。尤其是对于400G等应用场景，信号速率更高，信号沿更陡，那么对过孔阻抗要求更高。对于一些示例型号的连接器，差分过孔的钻孔直径为0.4mm，反焊盘直径1.2mm，假设本应用场景中PCB层数24层，采用M6G板材，介电常数3.5，目标信号层在L10层。该应用场景的一种过孔结构的形成过程包括：
将TOP层至L9层的介质按pp(pre-pregnant，半固化板)/core(内芯板)/pp的顺序压合为子板1(也即电路板主体的一部分)，在子板1上进行第一次钻孔，钻孔直径Ds1为1.0mm，高速连接器采用差分信号，所以在子板1上钻孔数量为2个，设孔中心距1.2mm；
子板1钻孔完后采用低介电常数介质(例如介电常数为2.6的介质)塞孔得到介质填充层；
将BOTTOM层至L12层的介质按pp/core/pp的顺序压合为子板2，在子板2上进行一次钻孔，钻孔直径Ds1＝1.0mm，钻孔数量为2个，设孔中心距1.2mm；
子板2钻孔完后采用低介电常数介质(例如介电常数为2.6的介质)塞孔得到介质填充层；
将子板1、L10-L11层芯板和子板2进行压合后，分别前面得到的孔内的介质填充层区域的钻孔中心进行二次钻孔，钻孔直径Ds2＝0.4mm；
然后对第二次钻孔得到的孔进行电镀得到相应的过孔；
在本应用场景中，采用上述实施方式后高速连接器差分过孔周围介质介电常数由3.5降低为2.6，差分过孔的寄生电容得到有效降低，从而可以提升差分过孔阻抗，改善系统链路阻抗连续性。
场景二：高速板BGA差分扇出过孔
高速芯片可以采用BGA封装方式，而BGA扇出过孔的阻抗连续性是影响系统链路阻抗连续性的重要因素。
记载在本应用场景中，电路板主体的厚度为3mm，BGA差分过孔钻孔直径0.2mm，电路板主体的介质为M6G，介电常数3.5，目标信号层在L10层，该应用场景的一种过孔结构的形成过程包括：
将TOP层至L9层的介质按pp(pre-pregnant，半固化板)/core(内芯板)/pp的顺序压合为子板1，在子板1上进行第一次钻孔，钻孔直径Ds1为0.7mm，高速芯片采用差分信号，所以钻孔数量为2个，假设孔中心距1mm；
子板1钻孔完后采用低介电常数介质(例如介电常数为2.4的介质)塞孔得到介质填充层；
将BOTTOM层至L12层的介质按pp/core/pp的顺序压合为子板2，在子板2上进行一次钻孔，钻孔直径Ds1＝0.7mm，钻孔数量为2个，设孔中心距1mm；
子板2钻孔完后采用低介电常数介质(例如介电常数为2.4的介质)塞孔得到介质填充层；
将子板1、L10-L11层芯板和子板2进行压合后，分别前面得到的孔内的介质填充层区域的钻孔中心进行二次钻孔，钻孔直径Ds2＝0.2mm；
然后对第二次钻孔得到的孔进行电镀得到相应的过孔；
在本应用场景中，采用上述实施方式后BGA差分过孔周围介质介电常数由3.6降低为2.4，差分过孔的寄生电容得到有效降低，从而可以提升差分过孔阻抗，改善系统链路阻抗连续性。
场景三：高密板激光盲孔
在高密板上为了不占用内层走线空间，可以采用激光盲孔，利用本实施例提供而定过孔结构则可以有效提升激光盲孔钻孔性能。例如，假设电路板主体的厚度为3mm，BGA差分过孔钻孔直径0.25mm，电路板主体的介质为介质M4S，介电常数3.6，信号由TOP层换至L3层情况，该应用场景的一种过孔结构的形成过程包括：
将TOP层至L3层的介质按pp/core的顺序压合为子板1，压合后可进行机械钻孔(即第一次钻孔)，此次钻孔钻破L2不钻破L3；
子板1钻孔完后采用低介电常数介质(例如介电常数为2.0的介质)塞孔得到介质填充层；
将L4层至BOTTOM层的介质按pp/core/pp的顺序压合为子板2；
将子板1和子板2进行二次压合；
在介质填充层区域内从TOP向下进行激光钻孔(即第二次钻孔)，钻至L3层，然后对激光钻孔得到孔进行电镀形成作为导电层的孔壁。
在本应用场景中，采用上述实施方式高密板激光盲孔周围介质介电常数由3.6降低为2.0，过孔的寄生电容得到有效降低，从而可以提升过孔阻抗，改善链路阻抗连续性。
应当理解的是，本实施例提供的过孔结构并不限于应用于上述示例的几种应用场景。且其可灵活的结合其他可提升过孔阻抗且能结合的结构组合使用，例如包括但不限于对过孔的反焊盘进行一定程度的扩大挖空，或在一定程度上减小过孔的孔径，以进一步增大过孔阻抗，使其与传输线的阻抗更为接近，有效提升了系统链路的阻抗连续性。
可见，本领域的技术人员应该明白，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件(可以用计算装置可执行的计算机程序代码来实现)、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。
此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、计算机程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。所以，本发明不限制于任何特定的硬件和软件结合。
以上内容是结合具体的实施方式对本发明实施例所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种电路板，包括多层结构的电路板主体(10)，以及设置于所述电路板主体(10)上的过孔结构，所述过孔结构包括在所述电路板主体(10)内由导电层围合形成的孔(12)，所述导电层构成所述孔(12)的孔壁(11)；所述过孔结构还包括位于至少部分所述孔壁(11)与所述电路板主体(10)之间的介质填充层(13)，所述介质填充层(13)的介电常数小于所述电路板主体(10)的介电常数。
2.如权利要求1所述的电路板，其特征在于，所述孔(12)位于所述电路板主体(10)内的一端为下端，所述孔(12)的下端向所述电路板主体(10)内延伸，并延伸至所述电路板主体(10)内相应的目标信号层(101)；所述孔(12)在所述目标信号层(101)内的至少部分孔壁(11)与所述目标信号层(101)直接接触。
3.如权利要求2所述的电路板，其特征在于，所述孔(12)在所述目标信号层(101)之外的孔壁(11)与所述电路板主体(10)之间具有所述介质填充层(13)。
4.如权利要求2或3所述的电路板，其特征在于，所述孔(12)在所述目标信号层(101)内的所有孔壁(11)与所述目标信号层(101)直接接触。
5.如权利要求2或3所述的电路板，其特征在于，所述孔(12)的上端向所述电路本主体的顶层方向或底层方向延伸。
6.如权利要求1-3任一项所述的电路板，其特征在于，所述电路板主体(10)上设置有至少两个所述过孔结构。
7.一种设备，包括设备主体和如权利要求1-6任一项所述的电路板，所述电路板设置于所述设备主体上。
8.一种过孔形成方法，包括：
在多层结构的电路板主体(10)上形成第一孔；
在所述第一孔内填充介质形成介质填充层(13)，所述介质填充层(13)的介电常数小于所述电路板主体(10)的介电常数；
在所述第一孔内的介质填充层(13)区域内开设贯穿所述介质填充层(13)的第二孔，所述第二孔的孔径小于所述第一孔的孔径；
在所述第二孔的孔壁(11)上形成导电层。
9.如权利要求8所述的过孔形成方法，其特征在于，所述第一孔的下端向所述电路板主体(10)内延伸，并延伸至所述电路板主体(10)内相应的目标信号层(101)的上一层，或延伸至所述目标信号层(101)内并位于对应目标线路之上；
所述第二孔的下端向所述电路板主体(10)内延伸，并延伸至所述目标信号层(101)。
10.如权利要求8或9所述的过孔形成方法，其特征在于，所述介质包括树脂。
CN201811169550.0A 2018-10-08 2018-10-08 电路板、设备及过孔形成方法 Pending CN111010797A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811169550.0A CN111010797A (zh) 2018-10-08 2018-10-08 电路板、设备及过孔形成方法
EP19871140.0A EP3866571A4 (en) 2018-10-08 2019-09-27 PRINTED CIRCUIT BOARD, DEVICE AND METHOD FOR FORMING A THROUGH-HOLE STRUCTURE
US17/282,410 US11457529B2 (en) 2018-10-08 2019-09-27 Circuit board, apparatus and method for forming via hole structure
PCT/CN2019/108411 WO2020073823A1 (zh) 2018-10-08 2019-09-27 电路板、设备及过孔结构的形成方法
JP2021517629A JP7178764B2 (ja) 2018-10-08 2019-09-27 回路基板、デバイスおよびバイアホール構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811169550.0A CN111010797A (zh) 2018-10-08 2018-10-08 电路板、设备及过孔形成方法

Publications (1)

Publication Number Publication Date
CN111010797A true CN111010797A (zh) 2020-04-14

Family

ID=70111640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811169550.0A Pending CN111010797A (zh) 2018-10-08 2018-10-08 电路板、设备及过孔形成方法

Country Status (5)

Country Link
US (1) US11457529B2 (zh)
EP (1) EP3866571A4 (zh)
JP (1) JP7178764B2 (zh)
CN (1) CN111010797A (zh)
WO (1) WO2020073823A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022089155A1 (zh) * 2020-10-27 2022-05-05 南京中兴软件有限责任公司 一种印制电路板及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113325526A (zh) * 2021-05-26 2021-08-31 青岛海信宽带多媒体技术有限公司 一种光模块
CN114269071A (zh) * 2021-12-08 2022-04-01 江苏普诺威电子股份有限公司 多层板的通孔填孔制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070169959A1 (en) * 2006-01-24 2007-07-26 International Business Machines Corporation Microelectronic device with mixed dielectric
CN105764235A (zh) * 2014-12-15 2016-07-13 财团法人工业技术研究院 信号传输板及其制作方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335163A (en) * 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
GB8320086D0 (en) * 1983-07-26 1983-08-24 Ciba Geigy Ag Spherical fused silica
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
TW411737B (en) 1999-03-09 2000-11-11 Unimicron Technology Corp A 2-stage process to form micro via
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
EP1771050B1 (en) * 1999-09-02 2011-06-15 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
DE502004007114D1 (de) * 2003-09-29 2008-06-26 Bosch Gmbh Robert Härtbares Reaktionsharzsystem
TWI261046B (en) * 2004-10-08 2006-09-01 Ind Tech Res Inst Resin composition with low dielectric constant filler for high frequency substrate
TWI272886B (en) 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
JP5125166B2 (ja) * 2007-03-27 2013-01-23 日本電気株式会社 多層配線基板及びその製造方法
US20080245555A1 (en) * 2007-04-04 2008-10-09 Ati Technologies Ulc Circuit substrate with plated through hole structure and method
JP5157332B2 (ja) 2007-09-05 2013-03-06 凸版印刷株式会社 多層配線板
US8440917B2 (en) * 2007-11-19 2013-05-14 International Business Machines Corporation Method and apparatus to reduce impedance discontinuity in packages
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US8273995B2 (en) 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
JP5170253B2 (ja) * 2008-11-20 2013-03-27 富士通株式会社 配線基板及び配線基板の製造方法
JP5581218B2 (ja) * 2008-12-25 2014-08-27 三菱電機株式会社 プリント配線板の製造方法
US20100326716A1 (en) 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP2011228676A (ja) * 2010-03-29 2011-11-10 Kyocera Corp 配線基板およびその実装構造体
JP5482546B2 (ja) * 2010-07-28 2014-05-07 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
JP2012195389A (ja) * 2011-03-15 2012-10-11 Fujitsu Ltd 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法
CN102291929A (zh) 2011-06-24 2011-12-21 福建星网锐捷网络有限公司 印刷电路板及控制印刷电路板上通孔结构的阻抗的方法
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
CN104396005B (zh) * 2013-06-27 2018-05-29 英特尔Ip公司 用于电子系统的高电导率高频通孔
TWI488553B (zh) * 2013-07-08 2015-06-11 Boardtek Electronics Corp 電路板及其製造方法
TWI484876B (zh) * 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
JP6165640B2 (ja) 2014-01-10 2017-07-19 株式会社東芝 配線基板およびその製造方法
US9596768B2 (en) * 2014-03-04 2017-03-14 Qualcomm Incorporated Substrate with conductive vias
US10249943B2 (en) * 2014-06-18 2019-04-02 Massachusetts Institute Of Technology Printed circuit board assembly with foam dielectric material
MY191331A (en) 2016-12-30 2022-06-16 Intel Corp Substrate with gradiated dielectric for reducing impedance mismatch
US10201085B2 (en) 2017-03-21 2019-02-05 Sanmina Corporation Methods of forming blind vias for printed circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070169959A1 (en) * 2006-01-24 2007-07-26 International Business Machines Corporation Microelectronic device with mixed dielectric
CN105764235A (zh) * 2014-12-15 2016-07-13 财团法人工业技术研究院 信号传输板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022089155A1 (zh) * 2020-10-27 2022-05-05 南京中兴软件有限责任公司 一种印制电路板及其制造方法

Also Published As

Publication number Publication date
US20210392744A1 (en) 2021-12-16
EP3866571A1 (en) 2021-08-18
US11457529B2 (en) 2022-09-27
WO2020073823A1 (zh) 2020-04-16
JP7178764B2 (ja) 2022-11-28
EP3866571A4 (en) 2022-06-22
JP2022502862A (ja) 2022-01-11

Similar Documents

Publication Publication Date Title
US9666544B2 (en) Package substrate differential impedance optimization for 25 GBPS and beyond
US8168891B1 (en) Differential trace profile for printed circuit boards
CN107969065B (zh) 一种印刷电路板
CN111010797A (zh) 电路板、设备及过孔形成方法
KR20140043356A (ko) 인쇄회로기판 및 그 제조방법
US8295058B2 (en) Structure for enhancing reference return current conduction
US9781824B2 (en) Differential transmission circuit, optical module and manufacturing method of differential transmission circuit
US20060137907A1 (en) Component for impedance matching
US10743405B2 (en) Printed circuit board and display apparatus
US10045435B2 (en) Concentric vias and printed circuit board containing same
US20240021970A1 (en) Printed circuit boards and methods for manufacturing thereof for RF connectivity between electro-optic phase modulator and Digital Signal Processor
US20080087460A1 (en) Apparatus and method for a printed circuit board that reduces capacitance loading of through-holes
US8866563B1 (en) Connector based compensation of via stub effects
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
Chun et al. Package and printed circuit board design of a 19.2 Gb/s data link for high-performance computing
WO2022089155A1 (zh) 一种印制电路板及其制造方法
CN110831318A (zh) 一种pcb板及电子设备
CN110958757B (zh) 电路板及信号串扰抑制方法、存储介质、电子装置
US20200100356A1 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
CN103730446A (zh) 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法
US20240008177A1 (en) Vertical interconnect design for improved electrical performance
CN109548276A (zh) 一种大容量高层数通讯背板及加工方法
CN115767882B (zh) 差分信号传输电路、电路板、电子设备及电路制造方法
US20240006786A1 (en) Composite printed circuit boards and devices
US20220201836A1 (en) Multi-dielectric printed circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination