JP6165640B2 - 配線基板およびその製造方法 - Google Patents

Description

本発明の実施形態は、配線基板およびその製造方法に関する。

近年、高密度実装技術としてＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）、およびＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）が提案され、小型化、高集積化、多機能化、低コスト、等の観点から開発競争が活発化している。これらの技術においては、機能の異なる複数の半導体チップが一個のパッケージやモジュールとして構成される。それらのチップの接合技術としてワイヤボンディング以外に貫通ビア、バンプ電極、基板の直接接合といった層間移動配線技術が使われている。

また、それらの層間移動配線技術を用いた実装技術として、半導体チップを封止した配線基板上に他の配線基板を搭載するＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）と呼ばれる３次元実装技術が提案されている。例えばＰｏＰにおける形態のひとつは、基板の一方の主表面に半導体チップを搭載した配線基板に、連結基板によって連結された多数の内部接続用電極を接続して電極配線を形成し、さらに他の配線基板を搭載したものである。

ＰｏＰにおいて、内部接続用電極としてモールド貫通ビアが広く使われている。モールド貫通ビアの形態のひとつは、フィラー含有樹脂の貫通穴内部に導電体が充填された構造である。フィラー含有樹脂は、Ｓｉなどの電子部品との熱膨張率を近づけるため、無機フィラーを80%以上含むことが多い。また、無機フィラーはモールド樹脂とは誘電率が大きく異なることが一般的である。

フィラー含有樹脂に形成されたモールド貫通ビアは電子部品と接続されており、そのモールド貫通ビアを通過する信号の周波数帯域は１ＧＨｚ以上の高周波帯域である。該周波帯域の信号の挿入損失は貫通ビア周囲の誘電率に大きく影響を受ける。無機フィラーの誘電率は例えば４程度、モールド樹脂の誘電率は例えば３程度であるが、この場合誘電率に差がある物質同士が該樹脂内に不均一に存在することになり、挿入損失が大幅に増大する。

特開２０１０−６７６２３号公報

本発明が解決しようとする課題は、電力損失の小さい貫通ビアを備えた配線基板、およびその製造方法の提供にある。

実施形態の配線基板は、貫通ビアと、貫通ビアの周囲に配置された第１の絶縁膜と、第１の絶縁膜の周囲に配置され第１の絶縁膜の比誘電率より低い比誘電率を有する第２の絶縁膜と、第２の絶縁膜の周囲に配置され第２の絶縁膜の比誘電率より高い比誘電率を有する第３の絶縁膜と、第３の絶縁膜の周囲に配置されたフィラー含有樹脂と、を備える。

第１の実施形態の配線基板の模式断面図。 第１の実施形態の配線基板の模式上面図。 第１の実施形態の配線基板のＡ−Ａ’線における模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第１の実施形態の配線基板の製造方法を示す模式断面図。 第２の実施形態の配線基板の模式断面図。 第２の実施形態の配線基板の模式上面図。 第２の実施形態の配線基板のＡ−Ａ’線における模式断面図。 第３の実施形態の配線基板の模式断面図。 第３の実施形態の配線基板の模式上面図。 第４の実施形態の配線基板の模式断面図。 第４の実施形態の配線基板の模式上面図。 第５の実施形態の配線基板の模式断面図。 第６の実施形態の配線基板の模式断面図。 第６の実施形態の配線基板の模式上面図。 第７の実施形態の配線基板の模式断面図。 第７の実施形態の配線基板の模式上面図。 第８の実施形態の配線基板の模式断面図。 第８の実施形態の配線基板の模式上面図。 第９の実施形態に用いられる配線基板２００の模式断面図。 第９の実施形態の半導体装置３００の模式断面図。 比較例１の配線基板の模式断面図。 比較例１の配線基板のＡ−Ａ’線における模式断面図。 比較例２の配線基板の模式断面図。 比較例２の配線基板のＡ−Ａ’線における模式断面図。 比較例３の配線基板の模式断面図。 比較例３の配線基板のＡ−Ａ’線における模式断面図。 実施例１、比較例１、比較例２および比較例３の配線基板における貫通ビアのＳ２１の周波数依存性を示す図。 貫通ビアの周囲の絶縁膜の膜厚と損失との関係を示す図。 貫通ビアの表面と第２の絶縁膜の中央との距離と、損失の関係を示す図。

以下、本発明の実施形態について図面を参照しつつ説明する。

（第１の実施形態）
本実施形態の配線基板は、貫通ビアと、貫通ビアの周囲に配置された第１の絶縁膜と、第１の絶縁膜の周囲に配置され第１の絶縁膜の比誘電率より低い比誘電率を有する第２の絶縁膜と、第２の絶縁膜の周囲に配置され第２の絶縁膜の比誘電率より高い比誘電率を有する第３の絶縁膜と、第３の絶縁膜の周囲に配置されたフィラー含有樹脂と、を備える。

図１は、本実施形態の配線基板１００の模式断面図である。図２は本実施形態の配線基板１００の模式上面図であり、図３は本実施形態の配線基板１００のＡ−Ａ’線における模式断面図である。

貫通ビア１０は、たとえば配線基板上に配置された半導体チップ等に送られる、または半導体チップ等から送られた、電気信号が通過するものである。貫通ビア１０の材料は、高導電性を得るため、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｓｎ（スズ）および導電性有機物質からなる群から選択される少なくとも一種類の導電体を備えることが好ましい。特に好ましい貫通ビア１０の材料は、一般的に電気配線に用いられるＡｕ、ＡｇおよびＣｕといった金属である。

なお、他の金属、たとえばＬｉ、Ｂｅ、Ｎａ、Ｍｇ、Ａｌ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｚｎ、Ｇａ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｃｄ、Ｓｎ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｐｍ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕといった金属、および上記記載の金属の合金も好ましく用いることができる。

貫通ビア１０に用いられる導電性有機物質としては、例えば、ポリアセチレン、ポリ（p-フェニレン）、ポリ（p-フェニレンビニレン）、ポリピロール、ポリチオフェン、ポリアニリン、ポリチオフェン、ポリアセン、グラフェンといった有機物質が好ましく用いられる。

第１の絶縁膜１２は貫通ビア１０の周囲に、第１の絶縁膜の比誘電率より低い比誘電率を有する第２の絶縁膜１４は第１の絶縁膜１２の周囲に、そして第２の絶縁膜の比誘電率より高い比誘電率を有する第３の絶縁膜１６は第２の絶縁膜１４の周囲に、それぞれ配置される。

第１の絶縁膜１２と、第２の絶縁膜１４と、第３の絶縁膜１６との材料としては、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリビニルクロライド（ＰＶＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール、ポリビニルピロリドン（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリアクリレート、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリアクリロニトリル（ＰＡＮ）、ポリカーボネート（ＰＣ）、ポリテレフタル酸エチレン（ＰＥＴ）、パリレン、ポリフェニレンスルフィド（ＰＰＳ）、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、シクロペンテン（ＣｙＰｅ）、ポリシルセスキオキサン（ＰＳＱ）およびＳＯＧ（スピンオングラス）が好ましく用いられる。この中でも特にポリイミド（ＰＩ）やＳＯＧ（スピンオングラス）は好ましく用いられる。

第１の絶縁膜１２と、第２の絶縁膜１４と、第３の絶縁膜１６との誘電率は、たとえば、公知の技術を用いて適宜上記の物質群から複数の物質を混合したり、公知の技術を用いて適宜合成条件を変更する等のことにより、制御することができる。

第３の絶縁膜１６の周囲にはフィラー含有樹脂２０が配置される。ここでフィラー含有樹脂２０はフィラー２２と樹脂２４とを備える。

フィラー２２は、一般に熱膨張の制御等に用いるものであり、たとえば、シリカ、アルミナ、窒化アルミニウム、窒化ホウ素、酸化亜鉛、酸化マグネシウム、酸化亜鉛などの無機酸化物粒子や、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、ジルコン酸ストロンチウム、ジルコン酸ビスマスなどの誘電体粒子を好ましく用いることができる。この中で、特に、シリカは好ましく用いられる。

樹脂２４としては、たとえば、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂などを好ましく用いることができる。この中で、特に、エポキシ樹脂は好ましく用いられる。さらに、配線基板の芯となる基材を用いる場合には、たとえば、紙やガラス布を好ましく用いることができる。

本実施形態の配線基板は、さらに電極配線を備えていてもよい。電極配線は、信号伝達等に用いられるものである。かかる電極配線は、たとえば電極配線３０のように貫通ビア１０表面に接して配置されるか、または電極配線３２のようにフィラー含有樹脂２０の表面に配置される。また、電極配線は、たとえば、フィラー含有樹脂２０の内部に配置されていても良い。

以下に、本実施形態の配線基板の製造方法を示す。図４ないし図１２の各図は、本実施形態の配線基板の製造方法を示す模式断面図である。まず、図４に示されるように、支持基板４０の上に粘着層４２を形成する。次に、図５に示されるように、粘着層４２の上にシード層４４を形成する。ここでシード層の材料には、公知の材料を好ましく用いることができるが、特に、Ｔｉ、Ｃｕ、Ｓｎ、Ｎｉ、ＴａおよびＡｇを好ましく用いることができる。シード層の膜厚は１μｍ以上であることが好ましい。また、シード層の形成にはスパッタリング、真空蒸着法、無電解めっき法などの公知の方法を好ましく用いることができるが、特にスパッタリングを好ましく用いることができる。

次に、図６に示されるように、シード層４４の表面にレジスト４６を塗布し、露光によりパターニングして開口部４８を形成する。その後、図７に示されるように、開口部４８に貫通ビア１０を形成する。貫通ビアの形成は、たとえば電気めっき法による方法でおこなうことが好ましい。

次に、図８に示されるように、レジスト４６を有機洗浄などにより剥離する。なおこのとき、シード層４４を利用してウェットエッチングなどにより電極配線３０と電極配線３２を形成してもよい。

次に、図９に示されるように、貫通ビア１０の周囲に第１の絶縁膜１２を形成する。その次に、図１０に示されるように、第１の絶縁膜１２の周囲に第２の絶縁膜１４を形成する。その次に、図１１に示されるように、第２の絶縁膜１４の周囲に第３の絶縁膜１６を形成する。ここで、第１の絶縁膜１２、第２の絶縁膜１４および第３の絶縁膜１６の作成は、たとえば、スピンコーティングによる塗布でおこなうことが好ましい。

次に、図１２に示されるように、周囲をフィラー含有樹脂２０で埋め込む。この埋め込みは、たとえば、樹脂印刷装置でおこなうことが好ましい。

次に、図１３に示されるように、埋め込まれたフィラー含有樹脂２０を、樹脂研磨により平坦化する。次に、図１４に示されるように、平坦化された表面に電極配線３０を形成する。最後に、図１５に示されるように、粘着層４２を除去することで、本実施形態の配線基板１００が製造される。

たとえば、１ＧＨｚから３０ＧＨｚ程度の周波数帯域の信号を貫通ビア１０に通過させると、電波の表皮効果により貫通ビア１０に電気が流れつつ、貫通ビア１０の表面に電場が広がる。ここで、フィラーの誘電率と樹脂の誘電率は、一般に異なっている。そのため、貫通ビア１０の周囲にフィラー含有樹脂２０が直接接している場合、電波の広がる領域内に誘電率の異なる物質が分布するため、電波が散乱されて挿入損失が増大するという問題がある。

たとえば、配置される絶縁膜の種類が第１の絶縁膜１２の１種類のみである場合には、通過する電力の増大等に伴う電波の広がりに対応して、貫通ビア周囲の絶縁膜の膜厚を厚くする必要がある。ここで、その効果は、たとえ膜厚を厚くしても、フィラーが樹脂に含有されることによる散乱の増加の効果を含まない場合と同程度である問題がある。

たとえば、配置される絶縁膜の種類が第１の絶縁膜１２と第２の絶縁膜１４の２種類である場合には、電波を第１の絶縁膜の内部に閉じ込めることが可能となる。そのため、配置される絶縁膜の種類が第１の絶縁膜１２の１種類のみである場合と比較して、絶縁膜全体の膜厚を薄くしても高い効果が得られる。しかし、この場合でも、かかる効果は、たとえ膜厚を厚くしても、フィラーを含まない場合と同程度であるという問題がある。

本実施形態の配線基板は、貫通ビアと、貫通ビアの周囲に配置された第１の絶縁膜と、第１の絶縁膜の周囲に配置され第１の絶縁膜の比誘電率より低い比誘電率を有する第２の絶縁膜と、第２の絶縁膜の周囲に配置され第２の絶縁膜の比誘電率より高い比誘電率を有する第３の絶縁膜と、第３の絶縁膜の周囲に配置されたフィラー含有樹脂と、を備えるものとする。これにより、貫通ビア１０に電気信号を送信したときに貫通ビア１０の周囲に広がる電波を、第２の絶縁膜に閉じ込め、挿入損失の増大を抑制することができる。

ここで、挿入損失増大を抑制する効果は、フィラーを含まないモールド貫通ビアと比較しても、さらに大きなものである。なお、絶縁膜の比誘電率の評価は、たとえば、分光エリプソメトリーやネットワークアナライザにより行うことができる。

また、第１の絶縁膜１２の誘電率と第３の絶縁膜１６の誘電率は、電波の閉じ込められ方を第２の絶縁膜１４の両側で同様とする観点から、同じであることが好ましい。しかし、第１の絶縁膜１２の誘電率と第３の絶縁膜１６の誘電率が異なる構成とすることも可能である。

第１の絶縁膜１２、第２の絶縁膜１４および第３の絶縁膜１６の形状は、いずれも配線基板の主面に対して垂直な方向にその中心軸を有するリング構造であることが好ましい。言いかえると、第１の絶縁膜１２、第２の絶縁膜１４、第３の絶縁膜１６の形状は、円柱状で、その底面に垂直な方向に貫通している貫通穴を有するものであることが好ましい。これにより、貫通ビアを通過する電波の閉じ込められ方を、その底面に垂直な方向で一定にすることができる。

第１の絶縁膜の比誘電率および第３の絶縁膜の比誘電率は、２．４以上９以下であることが望ましい。２．４より低い比誘電率の絶縁膜を第１の絶縁膜と第３の絶縁膜に用いると、第２の絶縁膜の比誘電率との差が小さくなりすぎてしまい、うまく第２の絶縁膜内に電波を閉じ込めることができなくなる。一方、比誘電率と絶縁膜のバンドギャップには一般に負の相関があるため、あまりにも比誘電率が大きな材料はバンドギャップが小さくなることから絶縁膜の絶縁性が劣化してしまう。そのため、挿入損失が増加しうる。

第２の絶縁膜の膜厚は、第１の絶縁膜の膜厚と第３の絶縁膜の膜厚との和の２．７％以上２０％以下であることが好ましい。あまりに薄すぎると、電波を良好に閉じ込めることができず、第１の絶縁膜と第３の絶縁膜とに電波が漏れてしまう。一方第２の絶縁膜があまりに厚すぎると、電波が第２の絶縁膜内部に広がりすぎることから、挿入損失が逆に増加し得る。

第１の絶縁膜の内側の面から第２の絶縁膜の膜厚の中心までの距離と第１の絶縁膜の内側の面から第３の絶縁膜の外側の面までの距離の２分の１との差と、第１の絶縁膜の内側の面から第３の絶縁膜の外側の面までの距離との比は０．２以下であることが好ましい。これにより、第２の絶縁膜が、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜を備える絶縁膜全体の中央付近に配置され、フィラーによる挿入損失の増加をより有効に防ぐことができる。

第１の絶縁膜の膜厚と第３の絶縁膜の膜厚との和は、第１の絶縁膜の膜厚と第２の絶縁膜の膜厚と第３の絶縁膜の膜厚との和の８９％以上であることが好ましい。フィラーによる電波の散乱を防ぐためには、ある程度の第１の絶縁膜の膜厚と第３の絶縁膜の膜厚があることが好ましい。

なお、本明細書において、絶縁膜の膜厚という場合には、配線基板の主面に平行な断面における膜厚を意味するものとする。たとえば図１の配線基板においては、第１の絶縁膜１２の膜厚はｄ_１で示されるものである。次に、第２の絶縁膜の膜厚はｄ_２で示されるものである。また、第３の絶縁膜の膜厚はｄ_３で示されるものである。

本実施形態の配線基板１００によれば、上記構成を備えることにより、貫通ビアの低損失化、および低損失な貫通ビアを備えた配線基板の提供が可能となる。また、本実施形態の製造方法によれば、かかる低損失な貫通ビアを備えた配線基板の製造が可能となる。

（第２の実施形態）
本実施形態の配線基板は、電極配線をさらに備える第１の実施形態の配線基板であり、電極配線がストリップラインを備える。ここで、第１の実施形態と重複する点については、記載を省略する。

図１６は、本実施形態の配線基板１００の模式断面図である。図１７は、本実施形態の配線基板１００の模式上面図であり、図１８は本実施形態の配線基板１００のＡ−Ａ’線における模式断面図である。

ストリップライン６０は、たとえば、配線基板１００の表面に配置された２つの電極配線３６と、配線基板１００の内部に配置された電極配線３４とを備える。２つの電極配線３６はグランド線として、また電極配線３４は信号線として用いられる。

電極配線３４にはスタブ３８が配置されていてもよい。スタブ３８はその大きさに依存してキャパシタまたはインダクタとして機能する。

なお、本実施形態において好ましく用いられるストリップライン６０の形態はこれに限定されるものではなく、公知のストリップラインをいずれも好ましく用いることができる。

本実施形態の配線基板１００によれば、上記構成を備えることにより、低損失な貫通ビア１０とストリップライン６０とを備えた配線基板の提供が可能となる。

（第３の実施形態）
本実施形態の配線基板は、電極配線をさらに備える第１の実施形態の配線基板であり、電極配線がマイクロストリップラインを備える。ここで、第１の実施形態と重複する点については、記載を省略する。

図１９は、本実施形態の配線基板１００の模式断面図である。図２０は、本実施形態の配線基板１００の模式上面図である。

マイクロストリップライン６２は、たとえば配線基板１００の一方の表面に配置された電極配線３６と、配線基板１００の他方の表面に配置された電極配線３４とを備える。電極配線３６はグランド線として、また電極配線３４は信号線として用いられる。

また、電極配線３４はスタブ３８を備えていてもよい。スタブ３８はその大きさに依存してキャパシタまたはインダクタとして機能する。

なお、本実施形態において好ましく用いられるマイクロストリップライン６０の形態はこれに限定されるものではなく、公知のマイクロストリップラインをいずれも好ましく用いることができる。

本実施形態の配線基板１００によれば、上記構成を備えることにより、低損失な貫通ビア１０とマイクロストリップライン６２とを備える配線基板１００の提供が可能となる。

（第４の実施形態）
本実施形態の配線基板は、電極配線をさらに備える第１の実施形態の配線基板であり、電極配線がコプレーナーラインを備える。ここで、第１の実施形態と重複する点については、記載を省略する。

図２１は、本実施形態の配線基板１００の模式断面図である。図２２は、本実施形態の配線基板１００の模式上面図である。

コプレーナーライン６４は、たとえば、配線基板１００の表面に配置された２つの平行な電極配線３６と、２つの平行な電極配線３６の間に配置された電極配線３４とを備える。２つの平行な電極配線３６はグランド線として、また電極配線３４は信号線として用いられる。

電極配線３４には、スタブ３８が配置されていても良い。スタブ３８はその大きさに依存してキャパシタまたはインダクタとして機能する。

なお、本実施形態において好ましく用いられるマイクロストリップライン６０の形態はこれに限定されるものではなく、公知のマイクロストリップラインをいずれも好ましく用いることができる。

本実施形態の配線基板１００によれば、上記構成を備えることにより、低損失な貫通ビア１０とコプレーナーライン６４とを備える配線基板１００の提供が可能となる。

（第５の実施形態）
本実施形態の配線基板は、電極配線をさらに備える第１の実施形態の配線基板であり、電極配線が同軸ラインを備える。ここで、第１の実施形態と重複する点については、記載を省略する。

図２３は、本実施形態の配線基板１００の模式断面図である。

同軸ライン６５は、少なくとも、同軸ライン信号線６９を備える。同軸ライン信号線６９は、貫通ビア１０を通過した信号を他の半導体チップなどのデバイスに伝達する。

さらに、同軸ライン６５は、たとえば、同軸ライン信号線６９の周囲に配置された同軸ライン絶縁膜６８と、同軸ライン絶縁膜６８の周囲に配置された同軸ライングランド線６７と、同軸ライングランド線６７の周囲に配置された被覆６６と、を備えていてもよい。

同軸ライングランド線６７は、同軸ライン信号線６９を通過する信号のグランドとして機能する。同軸ライン絶縁膜６８は、同軸ライン信号線６９と同軸ライングランド線６７とを電気的に絶縁する。被覆６６は、同軸ライングランド線６７と他の電気部品などとの電気的接触を防ぐ観点から、配置されることが好ましい。

さらに、たとえば、モジュール基板１００に、グランドとして機能し同軸ライングランド線６７と電気的に接続される電極配線３６が配置されていてもよい。

本実施形態の配線基板１００によれば、上記構成を備えることにより、低損失な貫通ビア１０と同軸ライン６５とを備える配線基板１００の提供が可能となる。

（第６の実施形態）
本実施形態の配線基板は、電極配線をさらに備える第１の実施形態の配線基板であり、電極配線、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜から選択される少なくとも一つがキャパシタを備える。ここで第１の実施形態と重複する部分については、記載を省略する。

図２４は、本実施形態の配線基板１００の模式断面図である。図２５は、本実施形態の配線基板１００の模式上面図である。

キャパシタ５０は、たとえば、複数の電極配線３０と、その間に配置された誘電体膜５８とを備える。なお、本実施形態において好ましく用いられるキャパシタ５０の形態はこれに限定されるものではなく、公知のキャパシタをいずれも好ましく用いることができる。

本実施形態の配線基板１００によれば、上記構成を備えることにより、挿入損失の小さな貫通ビア１０とキャパシタ５０とを備える配線基板１００の提供が可能となる。

（第７の実施形態）
本実施形態の配線基板は、電極配線をさらに備える第１の実施形態の配線基板であり、電極配線、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜から選択される少なくとも一つがレジスタを備える。ここで第１の実施形態と重複する部分については、記載を省略する。

図２６は、本実施形態の配線基板１００の模式断面図である。図２７は、本実施形態の配線基板１００の模式上面図である。

レジスタ５２は、たとえば、複数回の折れ曲がりを含む電極配線３０を備える。なお、本実施形態において好ましく用いられるレジスタ５０の形態はこれに限定されるものではなく、公知のレジスタをいずれも好ましく用いることができる。

本実施形態の配線基板１００によれば、上記構成を備えることにより、挿入損失の小さな貫通ビア１０とレジスタ５２とを備える配線基板１００の提供が可能となる。

（第８の実施形態）
本実施形態の配線基板は、電極配線をさらに備える第１の実施形態の配線基板であり、電極配線、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜から選択される少なくとも一つがインダクタを備える。ここで第１の実施形態と重複する部分については、記載を省略する。

図２８は、本実施形態の配線基板１００の模式断面図である。図２９は、本実施形態の配線基板１００の模式上面図である。

インダクタ５４は、たとえば、図２９に示されるような、配線基板表面に配置された複数回の折れ曲がりを含む電極配線と、電極配線の内側の部分から電気を取り出すための配線基板内部に配置された電極配線とを備える。なお、本実施形態において好ましく用いられるレジスタ５０の形態はこれに限定されるものではなく、公知のレジスタをいずれも好ましく用いることができる。

本実施形態の配線基板１００によれば、上記構成を備えることにより、挿入損失の小さな貫通ビア１０とインダクタ５４とを備える配線基板１００の提供が可能となる。

（第９の実施形態）
本実施形態の半導体装置は、第１ないし第８の実施形態の配線基板と、半導体チップと、を備えるチップスケールパッケージと、パッケージ基板と、チップスケールパッケージとパッケージ基板との間に配置されたはんだボールと、を備える。ここで、第１ないし第８の実施形態と重複する部分については、記載を省略する。

図３０は、本実施形態に用いられる配線基板２００の模式断面図である。図３１は、本実施形態の半導体装置３００の模式断面図である。

チップスケールパッケージとはチップサイズパッケージとも呼ばれ、一般に半導体チップなどのチップを備えるパッケージをいう。なお、半導体基板の一部が露出したままのチップスケールパッケージは、ウェハレベルチップスケールパッケージまたは単にウェハレベルパッケージと呼ばれることがある。

半導体装置３００は、図３１のように、再配線層７８を備えていてもよい。

本実施形態の半導体装置３００の製造方法を以下に示す。半導体チップ７０は、図示しない粘着層の上にフリップチップボンダなどを用いて搭載する。

再配線層７８はポリイミドの塗布、露光によるパターニング、キュアによる硬化、アッシングによる表面洗浄、配線層の形成を順次行うことで形成する。配線の材料としては、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）等が好ましく用いられる。部品８０は、再配線層７８形成後、フリップ−ボンダなどを用いて搭載する。

次にパッケージ基板７２とチップスケールパッケージ２５０とを対向させ、パッケージ基板７２と対向するチップスケールパッケージ２５０の面に第１の導電性接合構造を形成する。また、チップスケールパッケージ２５０と対向するパッケージ基板７２の面に第２の導電性接合構造を接合する。

たとえば、第１の導電性接合構造ははんだボール７４を備え、第２の導電性接合構造はパッド電極７６を備えるものとする。もちろん逆に、たとえば第１の導電性接合構造がパッド電極７６を備え、第２の導電性接合構造がはんだボール７４を備えるものとしてもよい。

はんだボール７４に用いるはんだとしては、Ｐｂ系、Ｓｎ系などの公知のはんだを用いることができる。Ｓｎ−Ａｇ−Ｃｕ系のはんだは、使いやすく安価であるため、特に好ましく用いることができる。

最後に、パッケージ基板７２と対向するチップスケールパッケージ２５０の面と、チップスケールパッケージ２５０と対向するパッケージ基板７２の面とを接合する。この接合は、はんだボール７４などを用いてフリップチップボンダなどによりおこなう。

ここで、パッケージ基板７２とチップスケールパッケージ２５０との積層搭載の総数は３層が好ましい。また、製造方法の順番は、これに限るものではない。たとえば、本実施形態では、チップスケールパッケージ２５０への実装工程として部品８０をパッケージ基板７２より先に搭載したが、この順序はこれに限るものではない。

以下に、実施例を比較例と対比しながら詳細に説明する。

（実施例１）
図１に示す配線基板１００を製造した。貫通ビア１０と電極配線３０と電極配線３２はＣｕ、第１の絶縁膜１２と第２の絶縁膜１４と第３の絶縁膜１６とはＳＯＧを用いて形成した。フィラー２２にはシリカ、樹脂２４にはエポキシ樹脂を用いた。基板の膜厚は４００μｍであった。

（比較例１）
実施例１の配線基板１００と同様の方法で、配線基板１００を製造した。図３２は、本比較例の配線基板１００の模式断面図である。図３３は、本比較例の配線基板１００のＡ−Ａ’線における模式断面図である。本配線基板１００においては、貫通ビア１０の周囲に直接フィラー含有樹脂２０が接している。基板の膜厚は４００μｍであった。

（比較例２）
実施例１の配線基板１００と同様の方法で、配線基板１００を製造した。図３４は、本比較例の配線基板１００の模式断面図である。図３５は、本比較例の配線基板のＡ−Ａ’線における模式断面図である。本配線基板１００においては、貫通ビア１０の周囲に第１の絶縁膜１２が配置され、その周囲にフィラー含有樹脂２０が配置されている。基板の膜厚は４００μｍであった。

（比較例３）
実施例１の配線基板１００と同様の方法で、配線基板１００を製造した。図３６は、本比較例の配線基板１００の模式断面図である。図３７は、本比較例の配線基板のＡ−Ａ’線における模式断面図である。本配線基板１００においては、貫通ビア１０の周囲に第１の絶縁膜１２が配置され、その周囲に第２の絶縁膜１４が配置され、その周囲にフィラー含有樹脂２０が配置されている。基板の膜厚は４００μｍであった。

図３８は、実施例１、比較例１、比較例２および比較例３の配線基板における貫通ビアのＳ２１の周波数依存性を示す図である。比較例１、比較例２および比較例３の効果を最大限に発揮した場合を想定した結果を、図中に“Ｃｏａｘｉａｌ ＴＭＶ（ε＝２．０）”および”Ｃｏａｘｉａｌ ＴＭＶ（ε＝３．６）”として示す。ここで、貫通ビアの直径はいずれも２０μｍであった。また、比較例１における第１の絶縁膜の膜厚は８μｍであった。比較例２における第１の絶縁膜の膜厚は８μｍ、第２の絶縁膜の膜厚は１．５μｍであった。比較例３における第１の絶縁膜の膜厚は１０μｍ、第２の絶縁膜の膜厚は２μｍ、第３の絶縁膜の膜厚は１０μｍであった。さらに、第１の絶縁膜の比誘電率と第３の絶縁膜の比誘電率はいずれも３．５であり、第２の絶縁膜の比誘電率は２．４であった。実施例１の貫通ビアにおいては、特に１０ＧＨｚから３０ＧＨｚの信号周波数帯域において、最も挿入損失が小さい。

比較例１の配線基板においては、電波の表皮効果により貫通ビアに電気が流れつつ、貫通ビア表面に電場が広がる。そのため、電波の広がる領域に、フィラー２２と樹脂２４という誘電率の異なる２種類の物質が分布することから、電波が散乱されるため挿入損失が大きくなる。

比較例２の配線基板においては、比較例１の配線基板の貫通ビアの場合と同様、貫通ビアの周囲に電波が広がる。しかし、貫通ビアの周囲に誘電率の均一な第１の絶縁膜を配置することで、フィラーによる散乱損失を低減することができる。しかし、十分な効果を得るためには、電波の広がりの程度に応じて絶縁膜の膜厚を厚くすることが好ましい。また、その効果は、たとえ膜厚を厚くしても、フィラーが樹脂に含有されることによる散乱の増加の効果を含まない場合と同程度しか得られないという問題がある。

比較例３の配線基板においては、電波を第２の絶縁膜の内部に閉じ込めることが可能となる。そのため、比較例２の配線基板と比較して、絶縁膜の膜厚を薄くしても十分な効果を得ることができる。しかし、比較例３の場合においても、かかる効果は、たとえ膜厚を厚くしても、フィラーを含まない場合と同程度であるという問題がある。

実施例１の配線基板においては、貫通ビアに電気信号を送信した際に発生する電波を、誘電率の低い絶縁性リングの内部に閉じ込めることが可能となる。結果として、フィラーによる散乱を防ぎ、挿入損失を低損失化させることが可能となる。また、その効果は、フィラーを含まないモールド貫通ビアと比べても、さらに低損失であるといえる。

図３９は、貫通ビアの周囲を覆う絶縁膜の膜厚と損失との関係を示す図である。周波数は１０ＧＨｚである。ここで、比較例２と比較例３においては、第１の絶縁膜の膜厚に対する損失（Ｓ２１）を示している。また、実施例１においては第１の絶縁膜の膜厚と第３の絶縁膜の膜厚との和に対する損失（Ｓ２１）を示している。

実施例１において、第１の絶縁膜の膜厚と第３の絶縁膜の膜厚は互いに等しいことから、第２の絶縁膜は第１の絶縁膜と第３の絶縁膜との中央に配置されていることになる。さらに、比較例３と実施例１における第２の絶縁膜の膜厚は２μｍである。

比較例２においては、第１の絶縁膜の厚さの増加に伴い損失が減少する傾向が見られる。またその効果は約３０μｍで飽和する。比較例３においても、第１の絶縁膜の厚さの増加に伴い損失が減少する。比較例３は比較例２よりも絶縁膜の膜厚が薄い場合でも効果がある。

実施例１においては、第１の絶縁膜と第３の絶縁膜の膜厚の和が５μｍ以下の場合は比較例２および比較例３と比べて効果が弱いが、１０μｍを超えると前者２つの構造よりも損失が小さくなり、厚さが１６μｍ以上になると飽和する。よって、このとき第１の絶縁膜の膜厚と第２の絶縁膜の膜厚と第３の絶縁膜の膜厚の和は１８μｍ以上となることから、第１の絶縁膜の膜厚と第３の絶縁膜の膜厚との和は、第１の絶縁膜の膜厚と第２の絶縁膜の膜厚と第３の絶縁膜の膜厚との和の８９％以上であることが好ましい。また、この効果は第２の絶縁膜を絶縁膜全体の中央に配置した場合において得られる。

図４０に、貫通ビアの表面と第２の絶縁膜の中央との距離と、損失の関係を示す。周波数は１０ＧＨｚである。絶縁膜全体の膜厚は３０μｍとしたため、１５μｍが中央である。この結果から、第２の絶縁膜は絶縁膜全体の中央付近に位置していたほうが、効果が大きいことがわかる。

そのため、第２の絶縁膜の膜厚の中心は、絶縁膜全体の膜厚（３０μｍ）の中央付近から±５μｍ以内にあることがよいということから、第１の絶縁膜の内側の面から第２の絶縁膜の膜厚の中心までの距離と第１の絶縁膜の内側の面から第３の絶縁膜の外側の面までの距離の２分の１との差と、第１の絶縁膜の内側の面から第３の絶縁膜の外側の面までの距離との比は０．２以下であるものとした。

以上述べた少なくとも一つの実施形態の配線基板によれば、貫通ビアと、貫通ビアの周囲に配置された第１の絶縁膜と、第１の絶縁膜の周囲に配置され第１の絶縁膜の比誘電率より低い比誘電率を有する第２の絶縁膜と、第２の絶縁膜の周囲に配置され第２の絶縁膜の比誘電率より高い比誘電率を有する第３の絶縁膜と、第３の絶縁膜の周囲に配置されたフィラー含有樹脂と、を備えることにより、貫通ビアの低損失化、および低損失な貫通ビアを備えた配線基板の提供が可能となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え、または変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 貫通ビア
１２ 第１の絶縁膜
１４ 第２の絶縁膜
１６ 第３の絶縁膜
２０ フィラー含有樹脂
３０ 電極配線
３２ 電極配線
３４ 電極配線
３６ 電極配線
５０ キャパシタ
５２ 抵抗
５４ インダクタ
６０ ストリップライン
６２ マイクロストリップライン
６４ コプレーナーライン
６５ 同軸ライン
１００ 配線基板
２００ 配線基板
２５０ チップスケールパッケージ
３００ 半導体装置

Claims (10)

1. 貫通ビアと、
   前記貫通ビアの周囲に配置された第１の絶縁膜と、
   前記第１の絶縁膜の周囲に配置され前記第１の絶縁膜の比誘電率より低い比誘電率を有する第２の絶縁膜と、
   前記第２の絶縁膜の周囲に配置され前記第２の絶縁膜の比誘電率より高い比誘電率を有する第３の絶縁膜と、
   前記第３の絶縁膜の周囲に配置されたフィラー含有樹脂と、
   を備えることを特徴とする配線基板。
2. 前記第１の絶縁膜の比誘電率および前記第３の絶縁膜の比誘電率は２．４以上９以下であることを特徴とする請求項１記載の配線基板。
3. 前記第２の絶縁膜の膜厚は、前記第１の絶縁膜の膜厚と前記第３の絶縁膜の膜厚との和の２．７％以上２０％以下であることを特徴とする請求項１または請求項２記載の配線基板。
4. 前記第１の絶縁膜の内側の面から前記第２の絶縁膜の膜厚の中心までの距離と前記第１の絶縁膜の内側の面から前記第３の絶縁膜の外側の面までの距離の２分の１との差と、前記第１の絶縁膜の内側の面から前記第３の絶縁膜の外側の面までの距離との比は、０．２以下であることを特徴とする請求項１ないし請求項３いずれか一項記載の配線基板。
5. 前記第１の絶縁膜の膜厚と前記第３の絶縁膜の膜厚との和は、前記第１の絶縁膜の膜厚と前記第２の絶縁膜の膜厚と前記第３の絶縁膜の膜厚との和の８９％以上であることを特徴とする請求項１ないし請求項４いずれか一項記載の配線基板。
6. 前記貫通ビアはＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｗ、Ｓｎおよび導電性有機物質からなる第１の群から選択される少なくとも一種類の導電体を備えることを特徴とする請求項１ないし請求項５いずれか一項記載の配線基板。
7. 電極配線をさらに備えることを特徴とする請求項１ないし請求項６いずれか一項記載の配線基板。
8. 前記電極配線がストリップライン、マイクロストリップライン、コプレーナーラインおよび同軸ラインからなる第２の群から選択される少なくとも一種類の伝送路を備えることを特徴とする請求項７記載の配線基板。
9. 前記電極配線、前記第１の絶縁膜、前記第２の絶縁膜および前記第３の絶縁膜から選択される少なくとも一つがキャパシタ、レジスタ、インダクタからなる第３の群から選択される少なくとも一種類の電気部品を構成することを特徴とする請求項７記載の配線基板。
10. 貫通ビアを形成し、
    前記貫通ビアの周囲に第１の絶縁膜を形成し、
    前記第１の絶縁膜の周囲に前記第１の絶縁膜の比誘電率より低い比誘電率を有する第２の絶縁膜を形成し、
    前記第２の絶縁膜の周囲に前記第２の絶縁膜の比誘電率より高い比誘電率を有する第３の絶縁膜を形成し、
    前記第３の絶縁膜の周囲にフィラー含有樹脂を形成することを特徴とする配線基板の製造方法。

Images