TWI475660B - 在多晶片模組中用於電磁干擾屏蔽之方法及裝置 - Google Patents

在多晶片模組中用於電磁干擾屏蔽之方法及裝置 Download PDF

Info

Publication number
TWI475660B
TWI475660B TW097120502A TW97120502A TWI475660B TW I475660 B TWI475660 B TW I475660B TW 097120502 A TW097120502 A TW 097120502A TW 97120502 A TW97120502 A TW 97120502A TW I475660 B TWI475660 B TW I475660B
Authority
TW
Taiwan
Prior art keywords
electronic components
layer
encapsulating material
forming
insulating layer
Prior art date
Application number
TW097120502A
Other languages
English (en)
Other versions
TW200919687A (en
Inventor
Jinbang Tang
Jong-Kai Lin
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200919687A publication Critical patent/TW200919687A/zh
Application granted granted Critical
Publication of TWI475660B publication Critical patent/TWI475660B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0047—Casings being rigid plastic containers having conductive particles, fibres or mesh embedded therein
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

在多晶片模組中用於電磁干擾屏蔽之方法及裝置
本發明大體係關於半導體封裝，且特別係關於為多晶片模組及相關封裝提供電磁屏蔽的方法。
本申請案在2007年6月19日已經於美國申請為專利申請案第11/765,170號。
半導體裝置持續減少尺寸及增加功率密度，進而給系統設計者帶來很多挑戰。其中一個主要挑戰係關於電磁干擾(EMI)－即，如何屏蔽內部元件相互之間以及與外部源的干擾。這樣的屏蔽在多晶片與多模組射頻整合的情況中尤其重要。
晶片對晶片及模組對模組的屏蔽通常使用一嵌入式屏蔽結構、一金屬罐蓋罩、等形屏蔽結構或其類似物而予以提供。然而，這樣的解決方法傾向於增加元件的大小，並且通常需要額外的處理步驟及成本。
因此，經由克服先前技術的這些及其他缺點，而需要與多晶片及多模組封裝一起使用的高效能、低成本之屏蔽技術。此外，本發明其他可取的效能及特徵從隨後詳細描述及該等所附請求項，結合附加圖式以及上述技術領域及背景將成為明顯的。
以下詳細描述於本質上僅僅是示範，且不欲限制本發明或本申請案以及本發明的使用。此外，無意被由先前技術 領域、背景或以下詳細描述中出現的任何表達的或暗示的理論所限制。為求簡潔，與半導體處理、電子封裝及裝置封裝的傳統技術在此不予描述。
為了說明的簡單與清晰，該等圖示描繪一般結構及/或該等各種實施例之建構的方式。已知的部件與技術的描述及細節可能被省略，以避免不必要地混淆其他部件。該等圖示中的元件不需按比例繪製：一些部件的大小可能相對於其他元件被放大，以幫助增進理解該等示範性實施例。
列舉的名詞，比如"第一"、"第二"、"第三"等可用於相似元件之間的區分，且不需要用於描述一特定空間或時間順序。這樣使用的這些名詞於合適的情況下是可互換的。這裏描述的本發明的該等實施例是(例如)能夠依序使用，除了那些於此說明或描述的之外。除非明確說明，否則"連接"指的是一元件/節點/部件是直接連接到(或直接連通與)另一元件/節點/部件，且不一定是機械地。同樣地，除非明確說明，否則"耦合"指的是一元件/節點/部件是直接或間接連接到(或是直接或間接連通與)另一元件/節點/部件，且不一定是機械地。
該等詞"包括"、"包含"、"具有"以及其任何變形是同義地用於表示非獨佔性包含。該等詞"左"、"右"、"裏"、"外"、"前"、"後"、"上"、"下"以及其他這類的方向性詞係用於描述相對位置，而不一定是在空間中的絕對位置。該詞"示範性"是用於"實例"而不是"理想"的意思。
一般地，本發明係關於使用導電模製化合物以屏蔽半導 體封裝的方法及結構，以達到局部及總體屏蔽。參考圖1－6中所示之簡化的剖面說明，將描述一示範性的EMI屏蔽方法。
如圖1中所示，提供一具有一黏著層(例如，一膠帶)104的承載結構或"基板"102。接著，如圖2中所示，一或多個電子元件(106、108等)係附接到黏著層104的表面105。這些電子元件可以是RF元件、微處理器、電容器、電阻器或者任何其他類型的主動或被動元件，取決於特定應用。在該說明的實施例中，係顯示一"球狀上蓋"表面聲波(SAW)結構108及半導體元件106。然而，該等實施例並不限於元件的類型或數目。亦應瞭解的是，當一單獨的多層結構係顯示於該等圖示中時，可同時產生多個結構，然後切割各個結構以用於測試。
如圖3中所說明，一絕緣層係形成於電子元件106與108上，以及可選擇地於黏著層104的任何暴露區域之上。接著，一導電模製化合物或"囊封材料"115係形成於絕緣層110之上。導電模製化合物115可包括任何材料，其為該等嵌入式元件提供結構支撐並且同時顯出一適合提供所需EMI屏蔽的電氣導電性，例如，含有塑膠及金屬兩者成分的導電塑膠化合物，其具有金屬的電磁特性，但是能像塑膠一樣地處理。
如圖5中所示，該基板102及黏著層104已經被移除，並且為了清晰，所產生的結構係倒置顯示。因此，原先在下側的元件108與106及部分之絕緣層110現在一起被暴露 了，進而形成一表面120。
接著，形成多層電路140，如圖6中所示，以使其與各種電氣元件電連通。多層電路140包含各種互連、介電質、多層電鍍金屬以及允許在層之間電連通的其他元件。在說明的實施例中，(例如)繪示出信號通孔152接觸於元件106與108。此等層之處理在此技術領域中是眾所周知的。組成多層結構140的各層的大小、形狀及厚度可經選擇，以滿足任何特別設計目的。在一實施例中，(例如)層140有一大約20到200微米的經結合的厚度。
接著，如圖6中所示，形成一或多個屏蔽通孔150，使其延伸穿過多層電路140且接觸導電囊封材料115。屏蔽通孔150可能是由傳統用在關於印刷電路板(PCB)技術的常見電鍍通孔所組成，或者可能是金屬填充(例如，銅填充)通孔結構。此外，多個熱通孔層可藉由連續電鍍及蝕刻以形成垂直堆積的這類通孔而形成。通孔的形狀、厚度、間隔、密度及大小可變化。例如，通孔可以一正規陣列、一交錯陣列、一隨機圖案或任何其他合適的配置而間隔開。
以這種方式，該等元件106與108經由導電化合物115及基板屏蔽通孔150而相互屏蔽，而屏蔽通孔150可能是以一內部或周圍通孔環的形式。
應瞭解的是，圖1－6係為了清晰的目的而被簡化，且一典型完成的結構還可包含任何數目的被動元件及主動元件。例如，各種基頻IC、收發器、電源管理模組等可用於一示範性應用中。關於這類的嵌入式晶片結構的更多資訊 可於例如由本案專利代理人擁有的美國專利第6,838,776號及美國專利第6,921,975號中找到。
按照另一實施例，可在塗上導電模製化合物之前形成一局部屏蔽層。這樣的結構被顯示於等角圖圖7中，其中元件106、108係附接到導電的非連續的屏蔽區域170。此類屏蔽層可包括環氧樹脂、陶瓷或其類似物。在另一實施例中，若(例如)在薄化處理後暴露出該等元件，一頂部屏蔽層可被形成於該導電囊封材料115上。
然而本發明可結合一些不同封裝及製程而使用，而一種此類製程是重分佈晶片封裝(RCP)製程。參考圖8－13的等角圖中所說明的簡化製程，一基板802被塗佈一黏著劑804(圖8)。接著，一模製框架806係固定於黏著劑804的該表面(圖9)，且相同或變化類型的一些晶粒808(或者其他電子元件)係與一或多個元件一起以一預定圖案放置(主動側朝下)於膠帶804上(圖10)。一前述的絕緣層可在此時形成於元件808之上。
一環氧樹脂或其他囊封材料810(例如，一導電環氧樹脂)係沈積到此總成上，使其覆蓋晶粒808並且實質填滿晶粒808之間的間隔(圖11)。接著，移除模製框架806(圖12)。囊封材料810的表面可向下研磨至所要厚度，其中層115仍然覆蓋該等元件的頂部。然後，層804與802被釋放，該面板係予以清除，且暴露出各個晶粒的背側(裝置輸入/輸出)表面或者其他元件808(圖13)。所產生的面板層結構之後經適當地處理(例如，如在此關於圖6的該實施例 所討論)，以利用傳統方法形成增層或其他多層結構(包含通孔及其類似物)。應瞭解的是，也可於該過程中的不同時間執行各種額外步驟，包括清潔、固化及/或烘乾。
根據一實施例，一種製造一多層封裝結構之方法，其包括：提供一基板，該基板上具有一黏著層；附接複數個電子元件到該黏著層；形成一絕緣層於該複數個電子元件之上；形成一導電囊封材料結構於該絕緣層之上；自該等電子元件卸離該黏著層；形成多層電路於該複數個電子元件之上且與該複數個電子元件電連通；以及形成一屏蔽通孔穿過該多層電路，以使其接觸該導電囊封材料。該方法進一步包含在形成該導電囊封材料之前，於該黏著層上形成一局部絕緣層。另一實施例進一步包含減少該導電囊封材料層的厚度。在另一實施例中，此方法進一步包含於該導電囊封材料結構上形成一頂部屏蔽層之步驟。在一實施例中，該導電囊封材料包括導電塑膠模製化合物。在另一實施例中，形成該絕緣層包含沈積一聚合物層。形成該多層電路可包含形成用於在該複數個元件之間傳輸信號之至少一個信號通孔。
根據一實施例的一種屏蔽多層封裝結構包括：一導電囊封材料結構；複數個電子元件，嵌入於該導電囊封材料結構中，其中一絕緣層係位於該導電囊封材料結構與該等電子元件之間；多層電路，位於該複數個電子元件上且與其電連通；以及至少一個屏蔽通孔，延伸穿過該多層電路，以使其接觸該導電囊封材料。此封裝進一步包含一局部絕 緣覆蓋層，位於該複數個電子元件之至少一者與該導電囊封材料之間。另一實施例進一步包含一頂部屏蔽層，位於該導電囊封材料結構上。在另一實施例中，該導電囊封材料包括一導電塑膠模製化合物。在一實施例中，形成該絕緣層包含沈積一聚合物層。
一種屏蔽複數個電子元件免於電磁干擾(EMI)之方法，包括：將該複數個電子元件嵌入於一導電囊封材料結構內，以使絕緣層位於該導電囊封材料結構與該等電子元件之間；以及形成與該導電囊封材料電接觸之至少一個屏蔽通孔。一方法進一步包含形成與該複數個電子元件電連通之多層電路。在另一實施例中，此方法進一步包含形成一局部絕緣層，該局部絕緣層位於該複數個電子元件之至少一者與該導電囊封材料之間。在另一實施例中，形成該局部屏蔽層包含形成一層環氧樹脂或陶瓷。一頂部屏蔽層係位於該導電囊封材料結構上。在不同實施例中，該導電囊封材料包括選自由下列組成之群的一材料：鋁、銅、鎳鐵、錫與鋅。在一實施例中，該絕緣層經由沈積一聚合物層而提供。在另一實施例中，沈積該聚合物層包含沈積一聚醯亞胺層。
以上出現的該示範性實施例或該等示範性實施例只是實例，且並不欲在任何方面限制本發明的範圍、應用性或配置。相反地，以上詳細描述將為那些熟習此項技術者執行該示範性實施例或該等示範性實施例提供一方便途徑。應瞭解的是，在不偏離本發明在該等所附請求項及其法律上 的均等物中所闡述的範圍下，可在元件的功能及配置中作各種變化。
102‧‧‧基板
104‧‧‧黏著層
105‧‧‧表面
106‧‧‧半導體元件
108‧‧‧"球狀上蓋"表面聲波(SAW)結構
110‧‧‧絕緣層
115‧‧‧囊封材料
120‧‧‧表面
140‧‧‧多層電路
150‧‧‧屏蔽通孔
152‧‧‧信號通孔
170‧‧‧屏蔽區域
802‧‧‧基板
804‧‧‧黏著劑
806‧‧‧模製結構
808‧‧‧晶粒
810‧‧‧囊封材料
圖1－6繪示為根據一實施例製造一多晶片模組的示範性製程；圖7是根據一實施例且在圖1－6描繪過程中的一時間點的一多晶片模組的等角圖；圖8－13繪示為根據一實施例製造一中間面板層的示例性製程。
106‧‧‧半導體元件
108‧‧‧"球狀上蓋"表面聲波(SAW)結構
110‧‧‧絕緣層
115‧‧‧囊封材料
140‧‧‧多層電路
150‧‧‧屏蔽通孔
152‧‧‧信號通孔

Claims (20)

  1. 一種製造一多層封裝結構之方法，其包括：提供一基板，該基板上具有一黏著層；附接複數個電子元件之第一表面到該黏著層，其中該複數個電子元件具有該等第一表面及相對於該等第一表面之第二表面；形成一絕緣層，該絕緣層具有經設置與該複數個電子元件之該等第二表面接觸之第一部分，及經設置與該黏著層接觸之第二部分；形成一導電囊封材料結構於該絕緣層之上而產生一結構，其中該絕緣層之該等第一部分位於該導電囊封材料結構與該複數個電子元件之該等第二表面之間，及其中該絕緣層之該等第二部分位於該黏著層與該導電囊封材料結構之間；自該複數個電子元件之該等第一表面及該絕緣層之該等第二部分卸離該黏著層；形成多層電路於該複數個電子元件之該等第一表面之上且與該複數個電子元件之該等第一表面電連通；以及形成一屏蔽通孔穿過該多層電路及該絕緣層之該等第二部分，以使該屏蔽通孔接觸該導電囊封材料結構。
  2. 根據請求項1之方法，其進一步包含在形成該導電囊封材料之前，於該黏著層上形成一局部絕緣層。
  3. 根據請求項1之方法，其進一步包含減少該導電囊封材料層的厚度。
  4. 根據請求項1之方法，其進一步包含於該導電囊封材料結構上形成一頂部屏蔽層之步驟。
  5. 根據請求項1之方法，其中該導電囊封材料包括導電塑膠模製化合物。
  6. 根據請求項1之方法，其中形成該絕緣層包含沈積一聚合物層。
  7. 根據請求項1之方法，其中形成該多層電路包含：形成用於在該複數個元件之間傳輸信號之至少一個信號通孔。
  8. 一種屏蔽多層封裝結構，其包括：複數個電子元件，其具有實質上共平面之多個第一表面；一絕緣層，其覆蓋該複數個電子元件且具有一第一表面及一第二表面，其中該第一表面具有與該等電子元件之第二表面一致之第一部分，及實質上與該等電子元件之該等第一表面共平面之第二部分，其中該等第二部分實質上在該等電子元件之間連續；一導電囊封材料結構，其覆蓋該絕緣層且具有跨越包括該等電子元件之該封裝結構之一部分之一實質上平面且連續之第一表面，其中該等電子元件嵌入於該導電囊封材料結構中，及其中該絕緣層被提供於該導電囊封材料結構與該等電子元件之間；多層電路，其形成於該複數個電子元件上且與該複數個電子元件電連通；以及 至少一個屏蔽通孔，其延伸穿過該多層電路及該絕緣層，以使其接觸該導電囊封材料。
  9. 根據請求項8之封裝結構，其進一步包含一局部絕緣覆蓋層，其位於該複數個電子元件之至少一者與該導電囊封材料之間。
  10. 根據請求項8之封裝結構，進一步包含一頂部屏蔽層，其提供於該導電囊封材料結構上。
  11. 根據請求項1之方法，其中該導電囊封材料包括一導電塑膠模製化合物。
  12. 根據請求項1之方法，其中形成該絕緣層包含：沈積一聚合物層。
  13. 一種屏蔽複數個電子元件免於電磁干擾(EMI)之方法，其中該複數個電子元件具有第一表面及相對於該等第一表面之第二表面，該方法包括：將該複數個電子元件嵌入於一導電囊封材料結構內，以使一絕緣層之第一部分被提供於該導電囊封材料結構與該等電子元件之該等第二表面之間，並使該絕緣層之第二部分被提供於該複數個電子元件之間，且與該等第一表面共平面；以及形成至少一個屏蔽通孔，其穿過該絕緣層之該等第二部分，且與該導電囊封材料結構電接觸。
  14. 根據請求項13之方法，其進一步包含形成與該複數個電子元件電連通之多層電路。
  15. 根據請求項14之方法，其進一步包含形成一局部絕緣 層，該局部絕緣層位於該複數個電子元件之至少一者與該導電囊封材料之間。
  16. 根據請求項15之方法，其中形成該局部屏蔽層包含：形成一層環氧樹脂或陶瓷。
  17. 根據請求項13之方法，其進一步包含一提供於該導電囊封材料結構上之頂部屏蔽層。
  18. 根據請求項13之方法，其中該導電囊封材料包括選自由下列組成之群的一材料：鋁、銅、鎳鐵、錫與鋅。
  19. 根據請求項13之方法，其中該絕緣層係藉由沈積一聚合物層而提供。
  20. 根據請求項18之方法，其中沈積該聚合物層包含沈積一聚醯亞胺層。
TW097120502A 2007-06-19 2008-06-02 在多晶片模組中用於電磁干擾屏蔽之方法及裝置 TWI475660B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/765,170 US7648858B2 (en) 2007-06-19 2007-06-19 Methods and apparatus for EMI shielding in multi-chip modules

Publications (2)

Publication Number Publication Date
TW200919687A TW200919687A (en) 2009-05-01
TWI475660B true TWI475660B (zh) 2015-03-01

Family

ID=40135607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097120502A TWI475660B (zh) 2007-06-19 2008-06-02 在多晶片模組中用於電磁干擾屏蔽之方法及裝置

Country Status (3)

Country Link
US (2) US7648858B2 (zh)
TW (1) TWI475660B (zh)
WO (1) WO2008156943A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8071935B2 (en) * 2008-06-30 2011-12-06 Nellcor Puritan Bennett Llc Optical detector with an overmolded faraday shield
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US8093151B2 (en) * 2009-03-13 2012-01-10 Stats Chippac, Ltd. Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
CN102338539B (zh) * 2010-07-22 2015-08-05 博西华家用电器有限公司 储藏单元以及具有储藏单元的制冷器具
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8084300B1 (en) 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
KR20120110435A (ko) * 2011-03-29 2012-10-10 삼성전기주식회사 Ｒｆ 모듈 차폐 방법 및 이를 이용한 ｒｆ 통신 모듈
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9339691B2 (en) 2012-01-05 2016-05-17 Icon Health & Fitness, Inc. System and method for controlling an exercise device
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) 2012-06-08 2017-06-20 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
CN104884133B (zh) 2013-03-14 2018-02-23 艾肯运动与健康公司 具有飞轮的力量训练设备
US9355864B2 (en) 2013-08-06 2016-05-31 Tel Nexx, Inc. Method for increasing adhesion of copper to polymeric surfaces
US9403047B2 (en) 2013-12-26 2016-08-02 Icon Health & Fitness, Inc. Magnetic resistance mechanism in a cable machine
US9362234B2 (en) 2014-01-07 2016-06-07 Freescale Semiconductor, Inc. Shielded device packages having antennas and related fabrication methods
WO2015138339A1 (en) 2014-03-10 2015-09-17 Icon Health & Fitness, Inc. Pressure sensor to quantify work
CN106470739B (zh) 2014-06-09 2019-06-21 爱康保健健身有限公司 并入跑步机的缆索系统
WO2015195965A1 (en) 2014-06-20 2015-12-23 Icon Health & Fitness, Inc. Post workout massage device
US10391361B2 (en) 2015-02-27 2019-08-27 Icon Health & Fitness, Inc. Simulating real-world terrain on an exercise device
US10625137B2 (en) 2016-03-18 2020-04-21 Icon Health & Fitness, Inc. Coordinated displays in an exercise device
US10272317B2 (en) 2016-03-18 2019-04-30 Icon Health & Fitness, Inc. Lighted pace feature in a treadmill
US10493349B2 (en) 2016-03-18 2019-12-03 Icon Health & Fitness, Inc. Display on exercise device
US10671705B2 (en) 2016-09-28 2020-06-02 Icon Health & Fitness, Inc. Customizing recipe recommendations
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
SG11202006671PA (en) 2018-01-29 2020-08-28 Agency Science Tech & Res Semiconductor package and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989593B2 (en) * 2000-12-22 2006-01-24 Broadcom Corporation Die-up ball grid array package with patterned stiffener opening
US20060214288A1 (en) * 2005-03-02 2006-09-28 Takashi Ohsumi Semiconductor device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746389A (en) * 1987-08-04 1988-05-24 United Technologies Corporation Method for producing a clean, highly conductive surface for mating composite articles
US5403252A (en) * 1992-05-12 1995-04-04 Life Fitness Exercise apparatus and method for simulating hill climbing
US5285619A (en) * 1992-10-06 1994-02-15 Williams International Corporation Self tooling, molded electronics packaging
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
TW389105U (en) * 1995-01-25 2000-05-01 Precor Inc Weighted hand-controller for remote control of exercise apparatus
US7056265B1 (en) * 1997-04-28 2006-06-06 Shea Michael J Exercise system
US20010013650A1 (en) 1997-05-23 2001-08-16 Goetz Martin P. Circuit interconnect providing reduced crosstalk and simultaneous switching noise
WO1999004430A1 (en) 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US7166062B1 (en) * 1999-07-08 2007-01-23 Icon Ip, Inc. System for interaction with exercise device
US6483719B1 (en) 2000-03-21 2002-11-19 Spraylat Corporation Conforming shielded form for electronic component assemblies
US7103558B1 (en) * 2000-06-26 2006-09-05 Carlson Wagonlit Travel, Inc. System and method for determining the origin and destination services of a travel itinerary
US7350787B2 (en) * 2001-04-03 2008-04-01 Voss Darrell W Vehicles and methods using center of gravity and mass shift control system
US6808473B2 (en) * 2001-04-19 2004-10-26 Omron Corporation Exercise promotion device, and exercise promotion method employing the same
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US20030062610A1 (en) 2001-09-28 2003-04-03 Kovacs Alan L. Multilayer thin film hydrogen getter
JP2003102868A (ja) * 2001-09-28 2003-04-08 Konami Co Ltd 運動支援方法及びその装置
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US20060152913A1 (en) * 2002-08-14 2006-07-13 Manuel Richey Method and apparatus for reducing electromagnetic emissions from electronic circuits
US6677522B1 (en) 2002-09-26 2004-01-13 International Business Machines Corporation Package for electronic component
US6991586B2 (en) * 2002-10-09 2006-01-31 Clubcom, Inc. Data storage and communication network for use with exercise units
US7169472B2 (en) * 2003-02-13 2007-01-30 Jds Uniphase Corporation Robust multilayer magnetic pigments and foils
US6921975B2 (en) 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US7354380B2 (en) * 2003-04-23 2008-04-08 Volpe Jr Joseph C Heart rate monitor for controlling entertainment devices
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP4730944B2 (ja) 2004-06-04 2011-07-20 コマツＮｔｃ株式会社 多頭研削盤及び多頭研削盤を用いた研削方法
US7254516B2 (en) * 2004-12-17 2007-08-07 Nike, Inc. Multi-sensor monitoring of athletic performance
US7145084B1 (en) 2005-08-30 2006-12-05 Freescale Semiconductor, Inc. Radiation shielded module and method of shielding microelectronic device
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989593B2 (en) * 2000-12-22 2006-01-24 Broadcom Corporation Die-up ball grid array package with patterned stiffener opening
US20060214288A1 (en) * 2005-03-02 2006-09-28 Takashi Ohsumi Semiconductor device

Also Published As

Publication number Publication date
US20080315371A1 (en) 2008-12-25
US7648858B2 (en) 2010-01-19
US20100044840A1 (en) 2010-02-25
WO2008156943A1 (en) 2008-12-24
TW200919687A (en) 2009-05-01
US8004068B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
TWI475660B (zh) 在多晶片模組中用於電磁干擾屏蔽之方法及裝置
US11004810B2 (en) Semiconductor package structure
US10879197B2 (en) Package structure and method of fabricating package structure
US7405102B2 (en) Methods and apparatus for thermal management in a multi-layer embedded chip structure
US20200013728A1 (en) Method for fabricating electronic package
CN106057688B (zh) 具有屏蔽件的集成电路封装系统及其制造方法
TWI603456B (zh) 電子封裝結構及其製法
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
WO2016140818A2 (en) Fan out system in package and method for forming the same
WO2009002381A2 (en) Mold compound circuit structure for enhanced electrical and thermal performance
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
TW200933765A (en) Integrated circuit package system for shielding electromagnetic interference
JP2008227348A (ja) 半導体装置及びその製造方法
US10916829B2 (en) Semiconductor package structure having antenna module
WO2015171636A1 (en) SUBSTRATE BLOCK FOR PoP PACKAGE
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
EP3120674B1 (en) Face-up substrate integration with solder ball connection in semiconductor package
TWI594382B (zh) 電子封裝件及其製法
US20180130727A1 (en) Fabrication method of electronic package
TWI781735B (zh) 半導體封裝及其製造方法
US20210035917A1 (en) Semiconductor packages and associated methods with antennas and emi isolation shields
US8872329B1 (en) Extended landing pad substrate package structure and method
TW201818529A (zh) 電子封裝件及其製法
TWI634640B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees