DE102007020656B4 - Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips - Google Patents

Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips Download PDF

Info

Publication number
DE102007020656B4
DE102007020656B4 DE102007020656A DE102007020656A DE102007020656B4 DE 102007020656 B4 DE102007020656 B4 DE 102007020656B4 DE 102007020656 A DE102007020656 A DE 102007020656A DE 102007020656 A DE102007020656 A DE 102007020656A DE 102007020656 B4 DE102007020656 B4 DE 102007020656B4
Authority
DE
Germany
Prior art keywords
electrically conductive
conductive layer
workpiece
semiconductor chips
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007020656A
Other languages
English (en)
Other versions
DE102007020656A1 (de
Inventor
Markus Dr. Rer. Nat. Brunnbauer
Thorsten Dipl.-Ing. Meyer
Stephan Dr. rer. nat. Bradl
Ralf Dr. rer. nat. Plieninger
Jens Dipl.-Ing. Pohl
Klaus Dr. rer. nat. Pressel
Recai Dr.-Ing. Sezi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007020656A priority Critical patent/DE102007020656B4/de
Priority to US11/746,936 priority patent/US8309454B2/en
Priority to US11/939,938 priority patent/US7687895B2/en
Publication of DE102007020656A1 publication Critical patent/DE102007020656A1/de
Application granted granted Critical
Publication of DE102007020656B4 publication Critical patent/DE102007020656B4/de
Priority to US13/673,318 priority patent/US8779563B2/en
Priority to US14/330,066 priority patent/US9293423B2/en
Priority to US15/041,127 priority patent/US9601475B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Werkstück (12), umfassend
– mindestens zwei Halbleiterchips (1), wobei jeder Halbleiterchip (1) eine erste Hauptoberfläche (5), die zumindest teilweise freiliegt, und eine zweite Hauptoberfläche (8) aufweist;
– eine auf den mindestens zwei Halbleiterchips (1) angeordnete elektrisch leitende Schicht (9), wobei die elektrisch leitende Schicht (9) zumindest auf Bereichen der zweiten Hauptoberfläche (8) angeordnet ist;
– eine auf der elektrisch leitenden Schicht (9) angeordnete Vergussmasse (10),
wobei die elektrisch leitende Schicht (9) die mindestens zwei Halbleiterchips (1) elektrisch leitend miteinander verbindet und wobei die elektrisch leitende Schicht (9) als Gitterstruktur ausgebildet ist.

Description

  • Erfindungshintergrund
  • Die Erfindung betrifft ein Werkstück mit Halbleiterchips wie beispielsweise einen Nutzen mit in Halbleiterbauteilpositionen angeordneten Halbleiterchips. Sie betrifft ferner ein Halbleiterbauteil und ein Verfahren zur Herstellung des Werkstücks.
  • Bei der Herstellung von Halbleiterbauteilen haben sich Verfahren bewährt, bei denen zunächst aus Halbleiterchips, die mit einer Hauptoberfläche und Seitenflächen in eine Kunststcffvergussmasse eingebettet werden, eine Verbundplatte oder ein sogenannter "reconfigured Wafer" im "Wafer Molding"-Verfahren hergestellt wird. Dabei bilden erste Hauptoberflächen der Halbleiterchips eine koplanare Fläche mit der Oberseite der Kunststoffmasse bzw. der ersten Hauptoberfläche der Verbundplatte oder des "reconfigured Wafers". Auf diese koplanare Fläche wird dann eine Verdrahtungsstruktur aufgebracht, wobei die Kunststofffläche um die Vorderseite jedes Halbleiterchips herum für die Unterbringung zusätzlicher Anschlüsse oder für die Anordnung von Kontaktanschlussflächen mit beliebigen Größen und Abständen genutzt werden kann.
  • Derartige Halbleiterbauteile sind beispielsweise aus der EP 0 611 129 A2 bekannt, die auch ein verfahren zur Rückseitenkontaktierung der Halbleiterchips in solchen Halbleiterbauteilen beschreibt. Auch die DE 198 06 818 C1 beschreibt die Herstellung eines „reconfigured Wafer", wobei zur hermetischen Ab dichtung die Rückseiten und Seitenflächen der Halbleiterchips mit einer Kunststofffolie überzogen werden.
  • Halbleiterchips eines „reconfigured Wafers" auf ihrer Rückseite zur elektromagnetischen Abschirmung mit einer leitenden Schicht zu überziehen, ist aus der FR 2 843 485 A1 , der US 6,492,194 B1 und der US 2003/0109077 A1 bekannt.
  • Bei einem solchen Verfahren können elektrostatische Entladungen (ESD, elektrostatic discharge) auftreten, die Schädigungen der Halbleiterchips oder sogar ihre Zerstörung zur Folge haben können. Außerdem sollten die Halbleiterchips von Halbleiterbauteilen gegen störende Einflüsse elektromagnetischer Strahlung geschützt sein.
  • Zusammenfassung der Erfindung
  • Gemäß einer Ausführungsform der Erfindung wird ein Werkstück geschaffen, das mindestens zwei Halbleiterchips umfasst, wobei jeder Halbleiterchip eine erste Hauptoberfläche, die zumindest teilweise freiliegt, und eine zweite Hauptoberfläche aufweist. Das Werkstück umfasst ferner eine auf den mindestens zwei Halbleiterchips angeordnete elektrisch leitende Schicht, wobei die elektrisch leitende Schicht zumindest auf Bereichen der zweiten Hauptoberfläche angeordnet ist, sowie eine auf der elektrisch leitenden Schicht angeordnete Vergussmasse. Die elektrisch leitende Schicht verbindet die mindestens zwei Halbleiterchips elektrisch leitend miteinander und ist als Gitterstruktur ausgebildet.
  • Ausführungsformen der Erfindung werden nun mit Bezug auf die beigefügten Figuren beschrieben.
  • 1 zeigt schematisch einen Schritt eines Verfahrens zur Herstellung eines Werkstücks gemäß einem Aspekt der Erfindung;
  • 2 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Werkstücks;
  • 3 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Werkstücks;
  • 4 zeigt schematisch einen Schnitt durch das Werkstück;
  • 5 zeigt schematisch eine Draufsicht auf das Werkstück;
  • 6 zeigt schematisch einen Querschnitt durch ein erfindungsgemäß hergestelltes Halbleiterbauteil;
  • 7 zeigt einen Ausschnitt aus dem Halbleiterbauteil gemäß 6;
  • 8 zeigt schematisch einen Schritt eines Verfahrens zur Herstellung eines Werkstücks gemäß einer zweiten Ausführungsform der Erfindung;
  • 9 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Werkstücks gemäß der zweiten Ausführungsform;
  • 10 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Werkstücks gemäß der zweiten Ausführungsform;
  • 11 zeigt schematisch einen Schnitt durch das Werkstück gemäß der zweiten Ausführungsform;
  • 12 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Werkstücks;
  • 13 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Werkstücks;
  • 14 zeigt schematisch einen weiteren Schritt des Verfahrens zur Herstellung eines Werkstücks und
  • 15 zeigt schematisch einen Querschnitt durch ein erfindungsgemäß hergestelltes, fertiges Halbleiterbauteil.
  • Detaillierte Beschreibung der Ausführungsformen
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • 1 zeigt eine Trägerplatte 3, auf deren Oberseite 4 zur Herstellung eines Werkstücks, das in dieser Ausführungsform ein Nutzen ist mit Zeilen und Spalten angeordneten Halbleiterbauteilpositionen 2, wo Halbleiterchips 1 aufgebracht wurden. Unter „Werkstück" wird in diesem Zusammenhang ein Gegenstand verstanden, der noch für eine weitere Bearbeitung vorgesehen ist, beispielsweise ein Zwischenprodukt bei der Herstellung von Halbleiterbauteilen wie ein Nutzen. Die Halbleiterchips 1 wurden zuvor aus einem Halbleiterwafer vereinzelt. Zwischen den Halbleiterchips 1 sind Zwischenräume 16 gebildet.
  • Die Halbleiterchips 1 weisen in diesem Ausführungsbeispiel erste Hauptoberflächen 5 mit aktiven Halbleiterchipstrukturen wie integrierten Schaltkreisen und Kontaktflächen 6 auf. Die Seitenflächen 7 und die zweiten Hauptoberflächen 8 der Halbleiterchips 1 sind passiv. Alternativ können aktive Bereiche auch auf der zweiten Hauptoberfläche der Halbleiterchips oder auf der ersten und auf der zweiten Hauptoberfläche angeordnet sein.
  • Ein weiterer Verfahrensschritt ist in 2 dargestellt. Auf Bereiche der zweiten Hauptoberflächen 8 und der Seitenflächen 7 der Halbleiterchips 1 wird eine elektrisch leitende Schicht 9 aufgebracht. Die elektrisch leitende Schicht 9 bedeckt dabei in der gezeigten Ausführungsform auch Bereiche der Oberseite 4 des Trägers 3 in den Zwischenräumen 16 zwischen den Halbleiterchips und verbindet auf diese Weise die Halbleiterchips 1 elektrisch leitend miteinander. In einem nicht gezeigten Ausführungsbeispiel ist die elektrisch leitende Schicht 9 nicht unmittelbar auf die Seitenflächen 7 aufgebracht, sondern zwischen den Seitenflächen 7 und der elektrisch leitenden Schicht 9 ist eine Zwischenlage angeordnet, die beispielsweise wie eine „Rampe" geformt sein kann. Eine solche Rampe kann das gleichmäßige Aufbringen der elektrisch leitenden Schicht 9 erleichtern.
  • Die elektrisch leitende Schicht 9 weist typischerweise eine Dicke d von weniger als 100 μm auf, wenn sie aus einem gefüllten oder elektrisch leitenden Polymer hergestellt ist. Vorteilhaft sind beispielsweise Schichtdicken von 20 μm ≤ d ≤ 50 μm. Falls die elektrisch leitende Schicht 9 aus einem Metall hergestellt ist, weist sie typischerweise eine Schicht dicke d von wenigen Mikrometern oder Zehntelmikrometern auf, beispielsweise 0,1 μm ≤ d ≤ 2 μm.
  • Die elektrisch leitende Schicht 9 weist zumindest in Bereichen in den Zwischenräumen 16 Grenzflächen zu dem Träger 3 auf. Diese Grenzflächen werden in einem späteren Stadium des Verfahrens, wenn der Träger 3 entfernt wird, zu freiliegenden Kontaktbereichen 15, über die die elektrisch leitende Schicht 9 für eine elektrische Kontaktierung zugänglich ist.
  • In einem weiteren Verfahrensschritt werden, wie in 3 dargestellt, die Halbleiterchips 1 mit ihren Seitenflächen 7 und ihren zweiten Hauptoberflächen 8 in eine Vergussmasse 10 eingebettet. Auf diese Weise entsteht das Werkstück 12 als Verbundplatte aus Halbleiterchips 1, Vergussmasse 10 und elektrisch leitender Schicht 9.
  • Im Falle eines Aufbringens der elektrisch leitenden Schicht 9 als geschlossene Schicht ist die Trägerplatte 3 im gesamten Bereich der Zwischenräume 16 von der elektrisch leitenden Schicht 9 bedeckt. Unter einer geschlossenen Schicht wird dabei eine Schicht verstanden, die großflächig aufgebracht wird und den wesentlichen Teil der ersten Hauptoberfläche 11 des Werkstücks 12 außerhalb von Chipbereichen, die durch die ersten Hauptoberflächen der Halbleiterchips definiert sind, bedeckt. In diesem Fall liegen nach Entfernen der Trägerplatte 3 an der ersten Hauptoberfläche 11 des Werkstücks 12 die ersten Hauptoberflächen 5 der Halbleiterchips 1 und Bereiche der elektrisch leitenden Schicht 9, jedoch keine Vergussmasse 10 frei.
  • In einer alternativen Ausführungsform ist die elektrisch leitende Schicht 9 jedoch als Gitterstruktur ausgebildet und be deckt lediglich Bereiche der zweiten Hauptoberflächen 8 und gegebenenfalls der Seitenflächen 7 und der Zwischenräume 16. Die Gitterstruktur weist dabei beispielsweise Zeilen und Spalten aus der elektrisch leitenden Schicht 9 auf, wobei das Gitter derart engmaschig ist, dass sich auf der zweiten Hauptoberfläche 8 eines Halbleiterchips 1 jeweils zumindest eine Spalte mit einer Zeile kreuzt. In diesem Fall dringt die Vergussmasse 10 dazwischen bis zur Oberseite 4 der Trägerplatte 3 vor und liegt nach Entfernen der Trägerplatte 3 an der Vorderseite 11 des Werkstücks 12 frei.
  • Die Vorderseite 11 des Werkstücks 12 ist somit eine koplanare Fläche aus den ersten Hauptoberflächen 5 der Halbleiterchips 1 in den Halbleiterbauteilpositionen 2, Kontaktbereichen 15 der elektrisch leitenden Schicht 9 und gegebenenfalls Vergussmasse 10.
  • Die elektrisch leitende Schicht 9 ist beispielsweise aus einem leitfähigen Polymer, aus einem Metall oder aus einem Kunststoff mit elektrisch leitenden Partikeln ausgebildet. Das Aufbringen erfolgt beispielsweise durch Aufdrucken eines leitfähigen Polymers oder einer leitfähigen Tinte, durch Bedampfen, durch Sputtern oder durch Auflegen eines Metallnetzes oder eines Netzes oder eines Gaze-ähnlichen Gewebes aus einem leitfähigen Polymer.
  • Als Vergussmasse 10 ist ein Thermoplast oder ein Duroplast vorgesehen, der beispielsweise durch Spritzguss auf die elektrisch leitende Schicht 9 aufgebracht wird.
  • 4 zeigt schematisch einen Querschnitt durch das hergestellte Werkstück 12 nach Entfernen der Trägerplatte 3. Die ersten Hauptoberflächen 5 der Halbleiterchips 1, die in die ser Ausführungsform aktive Strukturen aufweisen, liegen an der ersten Hauptoberfläche 11 des Werkstücks 12 frei. Die erste Hauptoberfläche 11 des Werkstücks 12 ist eine koplanare Fläche aus den ersten Hauptoberflächen 5 der Halbleiterchips 1, Kontaktbereichen 15 der elektrisch leitenden Schicht 9 und gegebenenfalls Vergussmasse 10. In den Kontaktbereichen 15 liegt die elektrisch leitende Schicht 9 an der ersten Hauptoberfläche 11 des Werkstücks 12 frei und kann für eine Entladung des Werkstücks 12 oder zum Verhindern einer elektrostatischen Aufladung kontaktiert werden. Die zweite Hauptoberfläche 34 des Werkstücks 12 ist durch die Vergussmasse 10 gebildet.
  • 5 zeigt eine Draufsicht auf die erste Hauptoberfläche 11 des Werkstücks 12 nach Entfernen der Trägerplatte 3. In. diesem Ausführungsbeispiel ist das Werkstück als Nutzen mit in Zeilen und Spalten angeordneten Halbleiterchips 1 ausgebildet, der die Form und die Abmessungen eines Halbleiterwafers aufweist. Die elektrisch leitende Schicht 9 wurde in dieser Ausführungsform in kontinuierlichen Bändern 25 aufgebracht, die in ihrer Richtung den Zeilen 14 und Spalten 13 folgen, in denen die Halbleiterchips 1 in den Halbleiterbauteilpositionen 2 angeordnet sind. Dabei kreuzen sich jeweils zwei Bänder 25 aus Richtungen senkrecht zueinander auf der zweiten Hauptoberfläche 8 eines Halbleiterchips 1, so dass die elektrisch leitende Schicht 9 ein Gitter bildet, wobei auf den Gitterpunkten jeweils Halbleiterchips 1 angeordnet sind. Auf diese Weise können alle Halbleiterchips 1 eines Nutzens auf einfache Weise leitfähig miteinander verbunden werden.
  • Die leitfähigen Bänder 25, die jeweils die Zeilen 14 und Spalten 13 bilden, liegen in den Zwischenräumen 16 zwischen den Halbleiterchips 1 auf der ersten Hauptoberfläche 11 des Werkstücks 12 frei und bilden dort Kontaktbereiche 15 aus. Da jedoch nur diese leitfähigen Bänder 25 frei liegen und die übrige Fläche der ersten Hauptoberfläche 11 des Werkstücks 12, die nicht durch die ersten Hauptoberflächen 5 der Halbleiterchips 1 in Anspruch genommen wird, von Vergussmasse 10 gebildet wird, steht ausreichend elektrisch isolierende Fläche für die Anordnung anderer Elemente, beispielsweise von Außenkontaktflächen für Halbleiterbauteile, zur Verfügung.
  • Die erste Hauptoberfläche 11 des Werkstücks 12 ist eine koplanare Fläche aus den ersten Hauptoberflächen 5 der Halbleiterchips 1, Bereichen von Vergussmasse 10 und Kontaktbereichen 15 der elektrisch leitenden Schicht 9, wobei über die Kontaktbereiche 15 sämtliche Halbleiterchips 1 elektrisch kontaktiert werden können. Nach dem Entfernen der Trägerplatte 3 können auf die nun freiliegende erste Hauptoberfläche 11 des Werkstücks 12 eine Verdrahtungsstruktur mit Leiterbahnen und Außenkontakte aufgebracht werden.
  • In der gezeigten Ausführungsform ist die elektrisch leitende Schicht 9 als Gitterstruktur ausgebildet. In einem nicht gezeigten Ausführungsbeispiel ist das Gitter enger ausgeführt, so dass sich mehrere Zeilen 14 und Spalten 13 jeweils auf der zweiten Hauptoberfläche 8 eines Halbleiterchips 1 kreuzen.
  • Die elektrisch leitende Schicht 9 kann jedoch auch anders ausgebildet sein, beispielsweise als im wesentlichen geschlossene Schicht. Eine geschlossene Schicht hat den Vorteil, dass sie besonders einfach aufgebracht werden kann. Jedoch ist in diesem Fall der gesamte oder nahezu der gesamte Bereich der ersten Hauptoberfläche 11 des Werkstücks 12, der nicht durch die ersten Hauptoberflächen 5 der Halbleiterchips 1 in Anspruch genommen wird, von der leitfähigen Schicht 9 bedeckt. Um darauf Verdrahtungsstrukturen und/oder Außenkontakte auszubilden, muss zunächst wieder eine isolierende Schicht aufgebracht werden, wobei Kontaktbereiche 15 freigelassen werden können.
  • Die Kontaktbereiche 15 ermöglichen das elektrische Kontaktieren aller oder zumindest vieler Halbleiterchips 1, die untereinander zu einer Kontaktgruppe elektrisch leitend verbunden sind. Dadurch können elektrostatische Aufladungen des Werkstücks 12, beispielsweise eines Nutzens, beim Prozessieren verhindert bzw. möglichst schnell abgebaut werden. Dadurch ist es nicht notwendig, ESD-gefährdete Bauteile nur in einer speziell geschützten Umgebung zu handhaben und zu prozessieren, wozu verhältnismäßig aufwendige Einrichtungen wie Ionisatoren zur Erzeugung ionisierter Umgebungsluft und elektrisch leitfähige Arbeitsoberflächen benötigt werden, die das elektrostatische Aufladen der Bauteile möglichst ganz verhindern.
  • Stattdessen werden geringe Aufladungen des Werkstücks 12 während des Prozessierens gezielt durch Kontaktieren der elektrisch leitenden Schicht 9 in den Kontaktbereichen 15 abgebaut, bevor sie einen kritischen Wert erreichen. Dazu werden die Halbleiterchips 1 im Werkstück 12 durch eine Entladungsstruktur in Form der elektrisch leitenden Schicht 9 leitfähig untereinander verbunden und es werden Kontaktbereiche 15 auf der ersten Hauptoberfläche 11 des Werkstücks 12 geschaffen, über die die gesamte Entladungsstruktur leicht zugänglich ist, so dass jederzeit während des Prozessierens ein Potentialabgleich zum Abbau eventueller Aufladungen stattfinden kann.
  • Wenn die elektrisch leitende Schicht 9 zusammenhängend ist, reicht eine einzige Kontaktierung zur Entladung des gesamten Werkstücks 12 aus. Wenn das Werkstück 12 dagegen bereichsweise entladen werden soll, beispielsweise zeilen- oder spaltenweise, kann die elektrisch leitende Schicht auch aus mehreren, voneinander isolierten Teilbereichen ausgeführt werden.
  • Mit dem beschriebenen Verfahren ist das Aufbringen einer gegebenenfalls strukturierten Entladungsstruktur und insbesondere eine Kontaktierung der zweiten Hauptoberfläche 8 der Halbleiterchips 1 durch die elektrisch leitende Schicht 9 in einem einzigen Schritt auf dem gesamten Werkstück 12 möglich. Dies bringt eine enorme Zeit- und Kostenersparnis mit sich und macht auf diese Weise aufwendige Vorkehrungen für eine speziell geschützte Umgebung unnötig.
  • Da beim Potentialabgleich nur verhältnismäßig kleine Ströme erwartet werden, kann der Widerstand der elektrisch leitenden Schicht 9 auch größer als der einer metallischen Schicht sein. Es sind daher nicht nur Metalle als Materialien für die Schicht 9 denkbar, sondern beispielsweise auch elektrisch leitende Polymere oder Kunststoffe mit elektrisch leitenden Partikeln. Dies hat den Vorteil, dass das Material für die Schicht 9 nach anderen Kriterien, beispielsweise nach einer leichten Auftragbarkeit und Verarbeitbarkeit, ausgewählt werden kann.
  • 6 zeigt schematisch einen Querschnitt durch ein Halbleiterbauteil 17, das aus dem Werkstück 12 gemäß den 4 und 5 beispielsweise durch Sägen entlang von nicht gezeigten Trennspuren vereinzelt wurde.
  • Das Halbleiterbauteil 17 weist einen Halbleiterchip 1 auf, der in eine Vergussmasse 10 mit seinen Seitenflächen 7 und seiner zweiten Hauptoberfläche 8 eingebettet ist. Entlang der Halbleiterchipkontur ist auf den Seitenflächen 7 und der ersten Hauptoberfläche 8 eine elektrisch leitende Schicht 9 angeordnet. Bei diesem Ausführungsbeispiel sind lediglich Bereiche der ersten Hauptoberfläche 26 des Halbleiterbauteils 17 durch Kontaktbereiche der elektrisch leitenden Schicht 9 gebildet, wobei in der gezeigten Schnittansicht diese Kontaktbereiche nicht sichtbar sind. Die zweite Hauptoberfläche 37 des Halbleiterbauteils 17 ist durch die Vergussmasse 10 gebildet.
  • Das Halbleiterbauteil weist auf seiner ersten Hauptoberfläche 26 eine Verdrahtungsschicht 18, die typischerweise mehrlagig ist, und Außenkontakte 19 auf. Der Ausschnitt 20 ist in 7 im Detail dargestellt.
  • 7 zeigt den Ausschnitt 20 aus 6. Dabei ist erkennbar, dass die Verdrahtungsschicht 18 in diesem Fall drei Lagen umfasst, nämlich eine Lage eines Dielektrikums 22 unmittelbar auf der ersten Hauptoberfläche 5 des Halbleiterchips 1 bzw. auf der ersten Hauptoberfläche 26 des Halbleiterbauteils 17, eine elektrisch leitfähige Lage darauf, die Leiterbahnen 23 bildet, und eine weitere isolierende Lage eines Dielektrikums 24.
  • In dem Kontaktbereich 15 stößt die elektrisch leitende Schicht 9 an die erste Hauptoberfläche 26 des Halbleiterbauteils 17. An dieser Stelle steht die Leiterbahn 23 in elektrischem Kontakt mit der elektrisch leitenden Schicht 9. Auf diese Weise kann die elektrisch leitende Schicht auch bei dem fertigen Halbleiterbauteil 17, bei dem die Kontaktbereiche 15 selbst nicht mehr freiliegen, über die Außenkontakte des Halbleiterbauteils 17 kontaktiert werden. Die die elektrisch leitende Schicht 9 bedeckende Vergussmasse 10 bildet ein Kunststoffgehäuse für das Halbleiterbauteil 17.
  • 8 zeigt schematisch einen Schritt eines Verfahrens zur Herstellung eines Werkstücks gemäß einer zweiten Ausführungsform der Erfindung. Auch gemäß dieser Ausführungsform wird in einem ersten Verfahrensschritt eine Anzahl von Halbleiterchips 1 mit ihren ersten Hauptoberflächen 5 auf die Oberseite 4 einer Trägerplatte 3 aufgebracht, wobei zwischen den Halbleiterchips 1 Zwischenräume 16 angeordnet sind.
  • 9 zeigt einen weiteren Schritt des Verfahrens gemäß der zweiten Ausführungsform. Auf den zweiten Hauptoberflächen 8 der Halbleiterchips 1 und gegebenenfalls auch auf den Seitenflächen 7 wird zunächst eine Isolierlage 27 aus einem elektrisch isolierenden Material angeordnet. Als isolierendes Material wird beispielsweise Parylen oder Polyimid verwendet. Die Isolierlage 27 kann beispielsweise aufgedampft oder durch Auflegen einer elektrisch isolierenden Folie aufgebracht werden.
  • Die Abscheidung einer Parylenschicht als Isolierlage 27 erfolgt beispielsweise durch Gasphasenpolymerisation: Zunächst wird das Dimer der Verbindung verdampft. Die Darstellung des Dimers erfolgt beispielsweise durch dehydrierende pyrolytische Dimerisierung von p-Xylol und anschließendes Abschrecken in flüssigem p-Xylol. Man erhält auf diese Weise [2,2]-p-Cyclophan. Bei der anschließenden Pyrolyse des Dimers spaltet das Dimer in zwei bivalente radikale Monomere wie p-Xylen. Bei der Abscheidung der in der Gasphase vorliegenden Monomere auf den zu beschichtenden Oberflächen findet bei der Abküh lung die Polymerisation statt. Durch diesen Prozess lässt sich eine sehr reine Parylen-Beschichtung abscheiden. Die Verdampfung wird beispielsweise bei einer Temperatur von 160°C bis 180°C und einem Druck von 1–2 mbar und die Pyrolyse bei einer Temperatur von 660°C bis 690°C und einem Druck von 0,5–1 mbar durchgeführt. Die Polymerisation findet beispielsweise bei einer Temperatur von weniger als 35°C und einem Druck von 0,1–0,2 mbar statt. Dieser Prozess ermöglicht eine sehr gleichmäßige Abscheidung der Isolierlage 27, die dadurch in allen Bereichen nahezu die gleiche Dicke aufweist.
  • Anschließend wird auf die Isolierlage 27 die elektrisch leitende Schicht 9 aufgebracht, so dass die Isolierlage 27 zwischen den Halbleiterchips 1 und der elektrisch leitenden Schicht 9 angeordnet ist. Die elektrisch leitende Schicht 9 kann auch bei dieser Ausführungsform aus einem leitfähigen Polymer, aus einem Metall oder aus einem Kunststoff mit elektrisch leitenden Partikeln ausgebildet sein. Das Aufbringen erfolgt ebenfalls beispielsweise. durch Aufdrucken eines leitfähigen Polymers oder einer leitfähigen Tinte, durch Bedampfen, durch Sputtern oder durch Auflegen eines Metallnetzes oder eines Netzes oder eines Gaze-ähnlichen Gewebes aus einem leitfähigen Polymer.
  • Bei dieser Ausführungsform bildet die elektrisch leitende Schicht 9 eine elektromagnetische Abschirmung der Halbleiterchips 1. Eine solche Abschirmung schützt die Halbleiterchips 1 vor störenden Einflüssen elektromagnetischer Strahlung, was insbesondere bei Anwendungen wie Basisbandprozessoren, Power Management Units oder Hochfrequenz-Schaltkreisen notwendig ist.
  • Auf der elektrisch leitenden Schicht 9 wird in einem weiteren Verfahrensschritt, dessen Ergebnis in 10 gezeigt ist, eine Vergussmasse 10 angeordnet, so dass die zweite Hauptoberfläche 34 des Werkstücks 12 durch die Vergussmasse 10 gebildet ist. Als Vergussmasse 10 ist ein Thermoplast oder ein Duroplast vorgesehen, der beispielsweise durch Spritzguss auf die elektrisch leitende Schicht 9 aufgebracht wird. In der gezeigten Ausführungsform sind die Seitenflächen 7 und die zweiten Hauptoberflächen 8 der Halbleiterchips 1 in die Vergussmasse 10 eingebettet.
  • In der dargestellten Ausführungsform ist das Werkstück 12 als Nutzen mit in Zeilen und Spalten auf Halbleiterbauteilpositionen 2 angeordneten Halbleiterchips 1 ausgebildet. Das beschriebene Verfahren gemäß der zweiten Ausführungsform ermöglicht es, die elektromagnetische Abschirmung schon auf Waferebene auf sämtliche Halbleiterchips 1 eines Nutzens aufzubringen. Die Abschirmung wird demnach fest in das Gehäuse der Halbleiterbauteile integriert, so dass gleichzeitig ein besonders kompaktes Halbleiterbauteil und ein besonders einfaches Herstellungsverfahren bereitgestellt werden können.
  • In einem weiteren Verfahrensschritt, dessen Ergebnis in 11 gezeigt ist, wird die Trägerplatte 3 entfernt, so dass die ersten Hauptoberflächen 5 der Halbleiterchips 1 und Bereiche 28 der Isolierlage 27, die miteinander eine koplanare Fläche und die erste Hauptoberfläche 11 des Werkstücks 12 bilden, freiliegen. Auf die freiliegende erste Hauptoberfläche 11 kann nun wie oben beschrieben eine Verdrahtungsschicht aufgebracht werden.
  • 12 zeigt schematisch einen weiteren Verfahrensschritt. Die Trägerplatte ist von der ersten Hauptoberfläche 11 des Werkstücks 12 bereits entfernt und auf die erste Hauptoberfläche 11 ist eine Dielektrikumsschicht 31 als Teil einer Verdrahtungsschicht aufgebracht. In der Dielektrikumsschicht 31 werden Vias 29 oder Durchgangslöcher zur Abschirmung und Vias 30 zu Kontaktflächen 6 der Halbleiterchips 1 beispielsweise durch einen (Trocken- oder Nass-)Ätzprozess oder durch Laserablation geöffnet.
  • 13 zeigt einen weiteren Verfahrensschritt, bei dem eine Metallisierung 32 als Teil einer Verdrahtungsschicht aufgebracht wird. Mit der Metallisierung 32 werden durch die Vias 29 die elektrisch leitende Schicht 9 und durch die Vias 30 die Kontaktflächen 6 der Halbleiterchips 1 kontaktiert. Ferner werden Außenkontaktflächen 35 zum Aufbringen von Außenkontakten ausgebildet.
  • 14 zeigt einen darauf folgenden Verfahrensschritt, bei dem eine Lötstopplackschicht 33 auf die Dielektrikumsschicht 31 aufgebracht und strukturiert wurde, um die Außenkontaktflächen 35 zum Aufbringen von Außenkontakten freizulassen. Außenkontakte 19 werden beispielsweise in Form von Lotkugeln auf die Außenkontaktflächen 35 aufgebracht. Das Werkstück 12 kann im Folgenden entlang von Trennspuren, die durch die gestrichelten Linien 36 angedeutet sind, beispielsweise durch Sägen in einzelne Halbleiterbauteile aufgetrennt werden.
  • Ein gemäß der Erfindung hergestelltes, fertiges Halbleiterbauteil 17 gemäß der zweiten Ausführungsform der Erfindung ist in 15 gezeigt. Das Halbleiterbauteil 17 weist in dieser Ausführungsform einen Halbleiterchip 1 auf mit der ersten Hauptoberfläche 5, der zweiten Hauptoberfläche 8 und den Seitenflächen 7. Die auf dem Halbleiterchip 1 angeordnete elektrisch leitende Schicht 9, die zumindest auf Bereichen der zweiten Hauptoberfläche 8 angeordnet ist, bildet eine elektromagnetische Abschirmung des Halbleiterchips 1. Zwischen dem Halbleiterchip 1 und der elektrisch leitenden Schicht 9 ist die Isolierlage 27 angeordnet. Auf der elektrisch leitenden Schicht 9 ist die Vergussmasse 19 angeordnet, die das Kunststoffgehäuse des Halbleiterbauteils 17 bildet.
  • Bei dem Halbleiterbauteil 17 bilden Bereiche 28 der Isolierlage 27 mit der ersten Hauptoberfläche 5 des Halbleiterchips 1 an einer ersten Hauptoberfläche 26 des Halbleiterbauteils 17 eine koplanare Fläche.
  • Die erste Hauptoberfläche 26 des Halbleiterbauteils 17 weist eine Verdrahtungsstruktur oder Verdrahtungsschicht 18 auf, die zumindest die Dielektrikumsschicht 31, die Metallisierung 32 mit den Außenkontaktflächen 35 und die Lötstopplackschicht 33 umfasst. Die Verdrahtungsschicht 18 kann jedoch auch mehrlagig ausgebildet sein und mehrere Metallisierungslagen und weitere Durchkontakte aufweisen. Über die Außenkontakte 19 kann auch die elektrisch leitende Schicht 9 elektrisch kontaktiert und auf ein vorgegebenes Potential gelegt werden. Die zweite Hauptoberfläche 37 des Halbleiterbauteils 17 ist auch in dieser Ausführungsform durch die Vergussmasse 10 gebildet.
    • 1
    Halbleiterchip
    2
    Halbleiterbauteilpositionen
    3
    Trägerplatte
    4
    Oberseite
    5
    erste Hauptoberfläche der Halbleiterchips
    6
    Kontaktflächen
    7
    Seitenfläche der Halbleiterchips
    8
    zweite Hauptoberfläche der Halbleiterchips
    9
    elektrisch leitende Schicht
    10
    Kunststoffgehäusemasse
    11
    erste Hauptoberfläche des Werkstücks
    12
    Werkstück
    13
    Spalte
    14
    Zeile
    15
    Kontaktbereich
    16
    Zwischenraum
    17
    Halbleiterbauteil
    18
    Verdrahtungsschicht
    19
    Außenkontakt
    20
    Ausschnitt
    22
    Dielektrikum
    23
    Leiterbahn
    24
    Dielektrikum
    25
    Band
    26
    erste Hauptoberfläche des Halbleiterbauteils
    27
    Isolierlage
    28
    Bereich
    29
    Via zur Abschirmung
    30
    Via zu Kontaktflächen
    31
    Dielektrikumsschicht
    32
    Metallisierung
    33
    Lötstopplack
    34
    zweite Hauptoberfläche des Werkstücks
    35
    Außenkontaktfläche
    36
    gestrichelte Linie
    37
    zweite Hauptoberfläche des Halbleiterbauteils

Claims (42)

  1. Werkstück (12), umfassend – mindestens zwei Halbleiterchips (1), wobei jeder Halbleiterchip (1) eine erste Hauptoberfläche (5), die zumindest teilweise freiliegt, und eine zweite Hauptoberfläche (8) aufweist; – eine auf den mindestens zwei Halbleiterchips (1) angeordnete elektrisch leitende Schicht (9), wobei die elektrisch leitende Schicht (9) zumindest auf Bereichen der zweiten Hauptoberfläche (8) angeordnet ist; – eine auf der elektrisch leitenden Schicht (9) angeordnete Vergussmasse (10), wobei die elektrisch leitende Schicht (9) die mindestens zwei Halbleiterchips (1) elektrisch leitend miteinander verbindet und wobei die elektrisch leitende Schicht (9) als Gitterstruktur ausgebildet ist.
  2. Werkstück (12) nach Anspruch 1, wobei die elektrisch leitende Schicht (9) auch auf Bereichen von Seitenflächen (7) der Halbleiterchips (1) angeordnet ist.
  3. Werkstück (12) nach Anspruch 1 oder 2, wobei Bereiche der elektrisch leitenden Schicht (9) an einer ersten Hauptoberfläche (11) des Werkstücks (12) frei liegen.
  4. Werkstück (12), umfassend – mindestens zwei Halbleiterchips (1), wobei jeder Halbleiterchip (1) eine erste Hauptoberfläche (5), die zumindest teilweise freiliegt, und eine zweite Hauptoberfläche (8) aufweist; – eine auf den mindestens zwei Halbleiterchips (1) angeordnete elektrisch leitende Schicht (9), wobei die elektrisch leitende Schicht (9) zumindest auf Bereichen der zweiten Hauptoberfläche (8) angeordnet ist; – eine auf der elektrisch leitenden Schicht (9) angeordnete Vergussmasse (10), wobei jeweils zwischen dem Halbleiterchip (1) und der elektrisch leitenden Schicht (9) eine Isolierlage (27) aus einem elektrisch isolierenden Material angeordnet ist und Bereiche (28) der Isolierlage (27) miteinander eine koplanare Fläche und eine erste Hauptoberfläche (11) des Werkstücks (12) bilden und freiliegen.
  5. Werkstück (12) nach Anspruch 4, wobei die elektrisch leitende Schicht (9) eine elektromagnetische Abschirmung der Halbleiterchips (1) bildet.
  6. Werkstück (12) nach Anspruch 4 oder 5, wobei als isolierendes Material Parylen vorgesehen ist.
  7. Werkstück (12) nach Anspruch 4 oder 5, wobei als isolierendes Material Polyimid vorgesehen ist.
  8. Werkstück (12) nach einem der Ansprüche 1 bis 7, wobei die ersten Hauptoberflächen (5) der Halbleiterchips (5) aktive Strukturen der Halbleiterchips (1) aufweisen.
  9. Werkstück (12) nach einem der Ansprüche 1 bis 8, wobei die zweiten Hauptoberflächen (8) der Halbleiterchips (1) als passive Rückseiten der Halbleiterchips (1) ausgebildet sind.
  10. Werkstück (12) nach einem der Ansprüche 1 bis 9, wobei die Seitenflächen (7) der Halbleiterchips (1) in die Vergussmasse (10) eingebettet sind.
  11. Werkstück (12) nach einem der Ansprüche 1 bis 10, wobei die zweiten Hauptoberflächen (8) der Halbleiterchips (1) in die Vergussmasse (10) eingebettet sind.
  12. Werkstück (12) nach einem der Ansprüche 1 bis 11, wobei die elektrisch leitende Schicht (9) aus einem leitfähigen Polymer ausgebildet ist.
  13. Werkstück (12) nach einem der Ansprüche 1 bis 11, wobei die elektrisch leitende Schicht (9) aus einem Metall ausgebildet ist.
  14. Werkstück (12) nach einem der Ansprüche 1 bis 11, wobei die elektrisch leitende Schicht (9) aus einem Kunststoff mit elektrisch leitenden Partikeln ausgebildet ist.
  15. Werkstück (12) nach einem der Ansprüche 1 bis 14, wobei als Vergussmasse (10) ein Thermoplast vorgesehen ist.
  16. Werkstück (12) nach einem der Ansprüche 1 bis 14, wobei als Vergussmasse (10) ein Duroplast vorgesehen ist.
  17. Werkstück (12) nach einem der Ansprüche 1 bis 16, das als Nutzen mit in Zeilen (14) und Spalten (13) auf Halbleiterbauteilpositionen (2) angeordneten Halbleiterchips (1) ausgebildet ist.
  18. Halbleiterbauteil (17), umfassend: – mindestens einen Halbleiterchip (1) mit einer ersten Hauptoberfläche (5) und einer zweiten Hauptoberfläche (8); – eine auf dem Halbleiterchip (1) angeordnete Isolierlage (27) aus einem elektrisch isolierenden Material, wobei die Isolierlage (27) zumindest auf Bereichen der zweiten Hauptoberfläche (8) angeordnet ist; – eine auf der Isolierlage (27) angeordnete elektrisch leitende Schicht (9); – eine auf der elektrisch leitenden Schicht (9) angeordnete Vergussmasse (10), wobei Bereiche (28) der Isolierlage (27) miteinander eine koplanare Fläche und eine erste Hauptoberfläche (11) des Werkstücks (12) bilden und freiliegen.
  19. Halbleiterbauteil (17) nach Anspruch 18, wobei die elektrisch leitende Schicht (9) eine elektromagnetische Abschirmung des Halbleiterchips (1) bildet.
  20. Halbleiterbauteil (17) nach Anspruch 18 oder 19, wobei als isolierendes Material Parylen vorgesehen ist.
  21. Halbleiterbauteil (17) nach Anspruch 18 oder 19, wobei als isolierendes Material Polyimid vorgesehen ist.
  22. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 21, wobei die erste Hauptoberfläche (5) des Halbleiterchips (1) aktive Strukturen des Halbleiterchips (1) aufweist.
  23. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 22, wobei die zweite Hauptoberfläche (8) des Halbleiterchips (1) als passive Rückseite des Halbleiterchips (1) ausgebildet ist.
  24. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 23, wobei die Seitenflächen (7) des Halbleiterchips (1) in die Vergussmasse (10) eingebettet sind.
  25. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 24, wobei die zweite Hauptoberfläche (8) des Halbleiterchips (1) in die Vergussmasse (10) eingebettet ist.
  26. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 25, wobei die elektrisch leitende Schicht (9) aus einem leitfähigen Polymer ausgebildet ist.
  27. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 25, wobei die elektrisch leitende Schicht (9) aus einem Metall ausgebildet ist.
  28. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 27, wobei die elektrisch leitende Schicht (9) aus einem Kunststoff mit elektrisch leitenden Partikeln ausgebildet ist.
  29. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 28, wobei als Vergussmasse (10) ein Thermoplast vorgesehen ist.
  30. Halbleiterbauteil (17) nach einem der Ansprüche 18 bis 28, wobei als Vergussmasse (10) ein Duroplast vorgesehen ist.
  31. Verfahren zur Herstellung eines Werkstücks (12), das folgende Verfahrensschritte umfasst: – Bereitstellen von mindestens zwei Halbleiterchips (1) mit einer ersten Hauptoberfläche (5) und einer zweiten Hauptoberfläche (8); – Platzieren der Halbleiterchips (1) mit ihren ersten Hauptoberflächen (5) auf der Oberseite (4) einer Trägerplatte (3); – Aufbringen einer elektrisch leitenden Schicht (9) auf Bereiche der zweiten Hauptoberflächen (8), wobei die elektrisch leitende Schicht (9) derart angeordnet wird, dass die Halbleiterchips (1) miteinander elektrisch leitend verbunden werden und die elektrisch leitende Schicht (9) als Gitterstruktur aufgebracht wird; – Aufbringen einer Vergussmasse (10) auf die elektrisch leitende Schicht (9) und – Entfernen der Trägerplatte (3), so dass die ersten Hauptoberflächen (5) freigelegt werden.
  32. Verfahren nach Anspruch 31, wobei die elektrisch leitende Schicht (9) auch auf Bereiche der Oberseite (4) der Trägerplatte (3) in Zwischenräumen (16) zwischen den Halbleiterchips (1) aufgebracht wird.
  33. Verfahren nach Anspruch 31 oder 32, wobei die elektrisch leitende Schicht (9) auch auf Bereiche von Seitenflächen (7) der Halbleiterchips (1) aufgebracht wird.
  34. Verfahren nach einem der Ansprüche 31 bis 33, wobei die elektrisch leitende Schicht (9) durch Aufdrucken eines leitfähigen Polymers oder einer leitfähigen Tinte aufgebracht wird.
  35. Verfahren nach einem der Ansprüche 31 bis 33, wobei die elektrisch leitende Schicht (9) durch Bedampfen aufgebracht wird.
  36. Verfahren nach einem der Ansprüche 31 bis 33, wobei die elektrisch leitende Schicht (9) durch Sputtern aufgebracht wird.
  37. Verfahren nach einem der Ansprüche 31 bis 33, wobei die elektrisch leitende Schicht (9) durch Auflegen eines leitfähigen Netzes aufgebracht wird.
  38. Verfahren zur Herstellung eines Werkstücks (12), das folgende Verfahrensschritte umfasst: – Bereitstellen von mindestens zwei Halbleiterchips (1) mit einer ersten Hauptoberfläche (5) und einer zweiten Hauptoberfläche (8); – Platzieren der Halbleiterchips (1) mit ihren ersten Hauptoberflächen (5) auf der Oberseite (4) einer Trägerplatte (3); – Aufbringen einer Isolierlage (27) aus einem elektrisch isolierenden Material auf Bereiche der zweiten Hauptoberflächen (8) und in Zwischenräumen (16) zwischen den Halbleiterchips (1), so dass Bereiche (28) der Isolierlage (27) miteinander eine koplanare Fläche und eine erste Hauptoberfläche (11) des Werkstücks (12) bilden; – Aufbringen einer elektrisch leitenden Schicht (9) auf Bereiche der zweiten Hauptoberflächen (8); – Aufbringen einer Vergussmasse (10) auf die elektrisch leitende Schicht (9) und – Entfernen der Trägerplatte (3), so dass die ersten Hauptoberflächen (5) freigelegt werden.
  39. Verfahren nach Anspruch 38, wobei die Isolierlage (27) aufgedampft wird.
  40. Verfahren nach Anspruch 38, wobei die Isolierlage (27) durch Auflegen einer elektrisch isolierenden Folie aufgebracht wird.
  41. Verfahren nach einem der Ansprüche 31 bis 40, wobei das Werkstück (12) als Nutzen mit in Zeilen (14) und Spalten (13) auf Halbleiterbauteilpositionen (2) angeordneten Halbleiterchips (1) ausgebildet wird.
  42. Verfahren zur Herstellung eines Halbleiterbauteils (17), das folgende Merkmale aufweist: – Herstellen eines Nutzens nach Anspruch 41, – Auftrennen des Nutzens in Halbleiterbauteile (17) entlang von Trennspuren.
DE102007020656A 2007-04-30 2007-04-30 Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips Active DE102007020656B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102007020656A DE102007020656B4 (de) 2007-04-30 2007-04-30 Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US11/746,936 US8309454B2 (en) 2007-04-30 2007-05-10 Structure for electrostatic discharge in embedded wafer level packages
US11/939,938 US7687895B2 (en) 2007-04-30 2007-11-14 Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US13/673,318 US8779563B2 (en) 2007-04-30 2012-11-09 Workpiece with semiconductor chips, semiconductor device and method for producing a workpiece with semiconductor chips
US14/330,066 US9293423B2 (en) 2007-04-30 2014-07-14 Workpiece with semiconductor chips, semiconductor device and method for producing a workpiece with semiconductor chips
US15/041,127 US9601475B2 (en) 2007-04-30 2016-02-11 Workpiece with semiconductor chips, semiconductor device and method for producing a workpiece with semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007020656A DE102007020656B4 (de) 2007-04-30 2007-04-30 Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips

Publications (2)

Publication Number Publication Date
DE102007020656A1 DE102007020656A1 (de) 2008-11-06
DE102007020656B4 true DE102007020656B4 (de) 2009-05-07

Family

ID=39809567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007020656A Active DE102007020656B4 (de) 2007-04-30 2007-04-30 Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips

Country Status (2)

Country Link
US (4) US8309454B2 (de)
DE (1) DE102007020656B4 (de)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7648858B2 (en) * 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
US8093689B2 (en) 2007-07-02 2012-01-10 Infineon Technologies Ag Attachment member for semiconductor sensor device
US20090091005A1 (en) * 2007-10-09 2009-04-09 Huang Chung-Er Shielding structure for semiconductors and manufacturing method therefor
US20090184414A1 (en) * 2008-01-22 2009-07-23 Chang Jun Park Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same
US8008753B1 (en) * 2008-04-22 2011-08-30 Amkor Technology, Inc. System and method to reduce shorting of radio frequency (RF) shielding
US9123663B2 (en) * 2008-06-10 2015-09-01 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
WO2010056210A1 (en) * 2008-11-17 2010-05-20 Advanpack Solutions Private Limited Semiconductor substrate, package and device and manufacturing methods thereof
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
DE102009002376A1 (de) 2009-04-15 2010-10-21 Robert Bosch Gmbh Multichip-Sensormodul und Verfahren dessen Herstellung
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8409926B2 (en) * 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
DE102010029550B4 (de) 2010-06-01 2019-08-22 Robert Bosch Gmbh Verfahren zur Herstellung von Halbleiter-Bauelementen
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
WO2012016898A2 (de) 2010-08-05 2012-02-09 Epcos Ag Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
DE102010033551A1 (de) * 2010-08-05 2012-02-09 Epcos Ag Verfahren zur Herstellung einer Mehrzahl von elektronischen Bauelementen mit elektromagnetischer Schirmung und elektronisches Bauelement mit elektromagnetischer Schirmung
CN102446870A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 具有静电放电及防电磁波干扰的封装件
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
FR2974942B1 (fr) * 2011-05-06 2016-07-29 3D Plus Procede de fabrication de plaques reconstituees avec maintien des puces pendant leur encapsulation
US9196588B2 (en) * 2011-11-04 2015-11-24 Invensas Corporation EMI shield
JP5796692B2 (ja) 2013-02-28 2015-10-21 株式会社村田製作所 Ｅｓｄ保護デバイス
JPWO2014132938A1 (ja) 2013-02-28 2017-02-02 株式会社村田製作所 半導体装置およびｅｓｄ保護デバイス
CN205508776U (zh) 2013-02-28 2016-08-24 株式会社村田制作所 半导体装置
WO2014162795A1 (ja) * 2013-04-05 2014-10-09 株式会社村田製作所 Ｅｓｄ保護デバイス
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
US9960227B2 (en) * 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
US10586771B2 (en) * 2013-12-16 2020-03-10 Utac Headquarters Pte, Ltd Conductive shield for semiconductor package
US10242953B1 (en) * 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
TWI584387B (zh) * 2014-08-15 2017-05-21 矽品精密工業股份有限公司 封裝結構之製法
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9461005B2 (en) * 2015-02-12 2016-10-04 Ampleon Netherlands B.V. RF package with non-gaseous dielectric material
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
CN108701680B (zh) * 2016-03-31 2023-05-30 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
KR101858952B1 (ko) * 2016-05-13 2018-05-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법
US10204893B2 (en) * 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10080317B2 (en) * 2016-06-29 2018-09-18 Microsoft Technology Licensing, Llc Polymeric electromagnetic shield for electronic components
US10418341B2 (en) * 2016-08-31 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming SIP with electrical component terminals extending out from encapsulant
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
DE102017208075A1 (de) * 2017-05-12 2018-11-15 Magna Powertrain Bad Homburg GmbH Bauteil mit EMV Schutz für elektronische Platine
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US20190043794A1 (en) * 2017-08-03 2019-02-07 General Electric Company Electronics package including integrated structure with backside functionality and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
JP7001096B2 (ja) 2017-08-21 2022-01-19 株式会社村田製作所 電子部品モジュール及び電子部品モジュールの製造方法
CN111108595A (zh) * 2017-09-29 2020-05-05 长濑化成株式会社 安装结构体的制造方法及其中使用的层叠片材
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
KR102196173B1 (ko) * 2018-01-29 2020-12-30 주식회사 네패스 반도체 패키지 및 제조 방법
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
CN108601241B (zh) * 2018-06-14 2021-12-24 环旭电子股份有限公司 一种SiP模组及其制造方法
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
CN110875199B (zh) * 2018-09-04 2021-12-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
JP7106753B2 (ja) 2018-09-04 2022-07-26 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造
US10978421B2 (en) * 2018-09-04 2021-04-13 Ningbo Semiconductor International Corporation Wafer-level packaging method and package structure
CN110875204B (zh) * 2018-09-04 2022-03-18 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
WO2020250823A1 (ja) * 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
CN110718473B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构的形成方法
CN110534502B (zh) * 2019-07-26 2021-12-10 南通通富微电子有限公司 封装结构
CN110544677B (zh) * 2019-07-26 2023-03-14 通富微电子股份有限公司 封装结构
WO2021017898A1 (en) * 2019-07-26 2021-02-04 Nantong Tongfu Microelectronics Co., Ltd Packaging structure andformation method thereof
CN110534442B (zh) * 2019-07-26 2023-03-14 通富微电子股份有限公司 封装结构的形成方法
CN110473859B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
US20220270982A1 (en) * 2019-07-26 2022-08-25 Tongfu Microelectronics Co., Ltd. Packaging structure and fabrication method thereof
CN110518002B (zh) * 2019-07-26 2023-04-07 通富微电子股份有限公司 封装结构的形成方法
CN110718535B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
CN110473844B (zh) * 2019-07-26 2021-07-02 通富微电子股份有限公司 封装结构
CN110718536B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
US20030109077A1 (en) * 2001-12-07 2003-06-12 Samsung Electro-Mechanics Co., Ltd. Method for fabricating surface acoustic wave filter packages
FR2843485A1 (fr) * 2002-08-06 2004-02-13 Thales Sa Procede de fabrication d'un module de circuits integres et module correspondant

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6294731B1 (en) * 1999-03-16 2001-09-25 Performance Interconnect, Inc. Apparatus for multichip packaging
JP2000307289A (ja) * 1999-04-19 2000-11-02 Nec Corp 電子部品組立体
US6602740B1 (en) 1999-11-24 2003-08-05 Tessera, Inc. Encapsulation of microelectronic assemblies
JP2002198686A (ja) * 2000-12-27 2002-07-12 Sony Corp 電子部品用シートおよびその製造方法
EP1392391A4 (de) * 2001-05-07 2009-12-09 Cochlear Ltd Verfahren zur herstellung elektrisch leitender bauteile
DE10136743B4 (de) 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
TW498516B (en) 2001-08-08 2002-08-11 Siliconware Precision Industries Co Ltd Manufacturing method for semiconductor package with heat sink
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6591496B2 (en) * 2001-08-28 2003-07-15 3M Innovative Properties Company Method for making embedded electrical traces
JPWO2003021664A1 (ja) * 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6602739B1 (en) * 2001-10-31 2003-08-05 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
DE10164502B4 (de) 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US7045459B2 (en) 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US6946740B2 (en) 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US6794222B1 (en) * 2002-09-23 2004-09-21 Lockheed Martin Corporation HDI module with integral conductive electromagnetic shield
US7098074B2 (en) 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
US7423340B2 (en) * 2003-01-21 2008-09-09 Siliconware Precision Industries Co., Ltd. Semiconductor package free of substrate and fabrication method thereof
US6992400B2 (en) 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
GB2412996B (en) * 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
US7381583B1 (en) 2004-05-24 2008-06-03 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
KR100703090B1 (ko) 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
DE102005047106B4 (de) 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
US7517725B2 (en) * 2005-11-28 2009-04-14 Xci, Inc. System and method for separating and packaging integrated circuits
US7445968B2 (en) * 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US7626247B2 (en) * 2005-12-22 2009-12-01 Atmel Corporation Electronic package with integral electromagnetic radiation shield and methods related thereto
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US7687895B2 (en) 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
US20030109077A1 (en) * 2001-12-07 2003-06-12 Samsung Electro-Mechanics Co., Ltd. Method for fabricating surface acoustic wave filter packages
FR2843485A1 (fr) * 2002-08-06 2004-02-13 Thales Sa Procede de fabrication d'un module de circuits integres et module correspondant

Also Published As

Publication number Publication date
US8779563B2 (en) 2014-07-15
US8309454B2 (en) 2012-11-13
US20140332937A1 (en) 2014-11-13
US20080265421A1 (en) 2008-10-30
US20160163682A1 (en) 2016-06-09
US20130228904A1 (en) 2013-09-05
DE102007020656A1 (de) 2008-11-06
US9293423B2 (en) 2016-03-22
US9601475B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
DE102007020656B4 (de) Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
DE102010037292B4 (de) Herstellungsverfahren für Halbleiteranordnungen
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE10101875A1 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips
DE102014118464A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102006037532A1 (de) Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102012110188A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102015120745A1 (de) Chip-Schutzumhüllung und -verfahren
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE112014000943B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE4023776C2 (de) Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
WO2017045996A1 (de) Träger für ein bauelement, bauelement und verfahren zur herstellung eines trägers oder eines bauelements
WO2013045371A1 (de) Verfahren zur herstellung mindestens eines strahlungsemittierenden und/oder -empfangenden halbleiterbauteils und halbleiterbauteil
DE102022124574A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10324615A1 (de) Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE4435120C2 (de) Schutzschicht für Wafer und Verfahren zu deren Herstellung
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130314

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130314

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE