TWI463933B - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
TWI463933B
TWI463933B TW098118836A TW98118836A TWI463933B TW I463933 B TWI463933 B TW I463933B TW 098118836 A TW098118836 A TW 098118836A TW 98118836 A TW98118836 A TW 98118836A TW I463933 B TWI463933 B TW I463933B
Authority
TW
Taiwan
Prior art keywords
wiring
insulating layer
region
thickness
layer
Prior art date
Application number
TW098118836A
Other languages
English (en)
Other versions
TW201006338A (en
Inventor
Tadahiro Ohmi
Shigetoshi Sugawa
Hiroshi Imai
Akinobu Teramoto
Original Assignee
Univ Tohoku Nat Univ Corp
Found Advancement Int Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tohoku Nat Univ Corp, Found Advancement Int Science filed Critical Univ Tohoku Nat Univ Corp
Publication of TW201006338A publication Critical patent/TW201006338A/zh
Application granted granted Critical
Publication of TWI463933B publication Critical patent/TWI463933B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

多層配線基板
本發明係關於一種多層配線基板，包含用於裝載大型積體電路(LSI)、積體電路(IC)等半導體元件之基板，尤關於一般能減低於高頻用途之電訊號損失的半導體元件裝載基板及多層配線基板。
多層配線基板，係廣泛用於裝載半導體元件並與該半導體元件一起收納於同一封裝體並構成半導體裝置，或者裝載多數電子零件(半導體裝置或其他主動零件、電容器或電阻元件等被動零件等)並構成資訊設備、通信設備、顯示裝置等電子裝置(例如參照專利文獻1)。伴隨該等半導體裝置或資訊設備等的近年的高速傳送化及小型化，訊號頻率之高頻化及訊號配線密度之高密度化進展，要求能同時達成高頻訊號之傳送及高密度配線。
但，由於訊號頻率之高頻化及訊號配線密度之高密度化，傳送損失會增大，因此難以確保傳送訊號之可靠性，於同一基板達成訊號配線之高密度化及高頻訊號之傳送的問題尚未解決。
先前技術文獻 專利文獻
專利文獻1：日本特開2007-288180號公報
本發明有鑑於上述問題，目的在於提供一種多層配線基板，於同一基板上達成高頻訊號傳送部之傳送損失減低及低頻訊號傳送部之高密度化。
依照本發明可得到一種多層配線基板，包含：第1配線區域，多數第1配線層隔著第1絕緣層疊層；及第2配線區域，具有厚度為該第1絕緣層之厚度2倍以上之第2絕緣層且於該第2絕緣層上設置寬度為前述第1配線層之寬度2倍以上的第2配線層；第1配線區域與第2配線區域於同一基板一體構成。
如此種構成，可藉由於第1配線區域主要傳送1GHz以下頻率之訊號，於第2配線區域主要將超過1GHz之高頻訊號較佳為進行1cm以上之長距離高速傳送，藉此，可以第1配線區域維持高構裝密度，並利用第2配線區域抑制將高頻訊號長距離傳送時傳送訊號之劣化。亦即，第1配線區域主要作為低頻訊號傳送部，第2配線區域主要作為高頻訊號傳送部。
本發明中，「絕緣體」或「絕緣層」係指以JISC3005測定之比電阻為1kΩ-cm以上者。又，本發明中，「配線圖案」或「配線」，係指以JISC3005測定之比電阻不滿1kΩ-cm之材料形成之線路，為包含電路之概念。導體之剖面形狀不限矩形，可為圓形、橢圓形、其他形狀。又，絕緣體之剖面形狀也不特別限定。
本發明中，較佳為前述第2配線區域可包含：較前述第2絕緣層之厚度為厚之第3絕緣層，及較設置於該第3絕緣層上之前述第2配線層之寬度為寬之第3配線層之部分。
本發明中，較佳為：構成前述第2配線區域之絕緣層之介電體厚度為40μm以上、配線寬度為30μm以上，藉此可更有效抑制主要將超過1GHz之高頻訊號進行1cm以上之長距離傳送時之訊號損失劣化。
本發明中，較佳為：於前述第1配線區域與第2配線區域之交界部之絕緣層，藉由貫通該絕緣層形成導體，並將該導體接地，藉此抑制第1配線區域與第2配線區域之訊號彼此的電結合，並抑制來自彼此的訊號配線的放射雜訊。
現在一般使用之訊號配線之特性阻抗為50Ω，但是，藉由設計前述第1及第2配線區域之配線寬度與介電體(絕緣層)厚度及配線厚度，使得特性阻抗較佳為100Ω以上，能抑制於配線中流動之電流並減少傳送損失。
又，前述第1配線區域與第2配線區域之絕緣層藉由使用介電率2.7以下、介電正切0.015以下之絕緣材料，可抑制傳送訊號劣化。
依照本發明，可利用第1配線區域維持高構裝密度，且利用第2配線區域抑制將高頻訊號長距離傳送時之傳送訊號劣化，可於同一基板上達成多層配線基板之訊號配線之高密度化及傳送訊號之高頻化。
 (實施發明之形態) (第1實施形態)
以下依據圖式說明本發明之第1實施形態。
如圖1所示，作為本發明之第1實施形態之電路基板的多層配線基板100，具有第1配線區域(多層配線區域)101及第2配線區域(多層配線區域)102。第1配線區域(多層配線區域)101，係板狀或膜狀絕緣層104a、104b及配線103a交替疊層而成。第2配線區域(多層配線區域)102，係於第1配線區域101中相對於每1層之絕緣層厚度H1具有2倍以上絕緣層厚度H2之絕緣層104上具配線103b。配線103b之配線寬度W2，相對於第1配線區域101之配線103a之配線寬度W1定為2倍以上。105為導電膜。
第1實施形態之多層配線基板100，例如作為半導體元件封裝基板使用。該多層配線基板100中，主要從半導體元件之端子傳送的訊號的頻率超過1GHz且傳送距離超過1cm的用途，係使用第2配線區域102，除此以外，使用第1配線區域101。
第2配線區域102中之絕緣層厚度H2不特別限定，宜為40μm以上之膜厚，藉此可大幅減少1GHz以上之高頻訊號之傳送損失。配線103b之寬度W2不特別限定，宜為30μm以上之配線寬度，藉此可大幅減少1GHz以上之高頻訊號之傳送損失。
又，第1配線區域101之特性阻抗不特別限定，但是，第2配線區域102之配線寬度與介電體(絕緣層)厚度及配線厚度，藉由設計為使特性阻抗較佳為100Ω以上，能抑制於配線中流動之電流，特別是減低於高頻之傳送損失。
第1配線區域101中之配線間距離G1不特別限定。第1配線區域101與第2配線區域102之交界的配線間距離G2不特別限定，藉由為第2配線區域102之絕緣層厚度H2以上，能抑制配線間之結合，抑制串音雜訊。第1配線區域101中之配線層之厚度T1不特別限定。第2配線區域102中之配線層之厚度T2不特別限定，當令傳送訊號頻率為f、配線103b之導電率為σ、絕緣層104之透磁率為μ時，電磁波進入配線之深度d，宜為以下數式1表示之值d以上。
將第1配線區域101及第2配線區域102於同一基板一體構成之方法，例如以下列方式進行。
如圖2(a)所示，首先，將絕緣層104(圖1)之下部絕緣層104a以片狀形成。於該下部絕緣層104a的底面，形成導電膜105，同時於下部絕緣層104a之上部形成配線層103。導電膜105及配線層103可將例如Cu膜以電鍍法、濺鍍法、有機金屬CVD法、Cu等金屬膜之接著法等形成。
其次，如圖2(b)所示，將配線層103以光微影法等圖案化，形成所望圖案之配線103a。配線103a構成第1配線區域101中之配線圖案，但是，將第2配線區域102中之配線層以蝕刻法等除去。接著，於如圖2(c)所示形成有配線103a之下部絕緣層104a之上，形成上部絕緣層104b。上部絕緣層104b，例如與下部絕緣層104a同樣形成為片狀，並例如以沖壓法貼合在下部絕緣層104a之上。
之後，如圖2(d)所示，於上部絕緣層104b之上形成配線層103。接著，如圖2(e)所示，將上部絕緣層104b上之配線層103以光微影法等圖案化，將第1配線區域101之配線103a也形成於上部絕緣層104b上，同時，將第2配線區域102之配線103b形成於上部絕緣層104b上。
又，上部絕緣層104b，亦可利用例如旋塗法或塗佈法等形成。
(第2實施形態)
其次，參照圖3說明第2實施形態。
如圖3所示，第2實施形態中，於圖1說明之最上層之配線103a、103b上形成絕緣層104c，同時，於絕緣層104c上之第1配線區域101形成配線103a，且於第2配線區域102當中形成有配線103b之第1部分以外的第2部分形成配線103c。於第2配線區域102之第2部分，在最上層之配線103c之下之絕緣層不形成配線層，該絕緣層之厚度H3成為絕緣層厚度H1之3倍以上。且，配線103c之寬度W3亦宜大於第1部分之配線103b之寬度W2。第2實施形態中，第2配線區域(多層配線區域)102，具有絕緣層104，該絕緣層104相對於第1配線區域(多層配線區域)101之每1層之絕緣層厚度H1規定2倍以上之多種類的絕緣層厚度H2、H3，且具有配線103b、103c，該配線103b、103c相對於配線103a之配線寬度W1規定有2倍以上之多種類之配線寬度W2、W3，除此以外，與第1實施形態具同樣的構成。
以下，各實施形態中，與前述第1實施形態共通之構件標記相同符號，並省略其說明的一部分，以下僅就不同點詳細說明。
第2實施形態中，第2配線區域102中之具多種類絕緣層厚度之配線之中，配線下部之絕緣層厚度厚的構造者即厚度H3之絕緣層上之配線103c，較能抑制高頻訊號之傳送損失。又，圖3中，第2配線區域102中之配線以103b及103c的2種代表，但是，第2配線區域102中之配線構造之絕緣層厚度與配線寬度不限於2種。又，只要滿足與第1配線區域101之配線構造之關係，則第2配線區域102中之配線構造中之絕緣層厚度與配線寬度之組合不限。
(第3實施形態)
參照圖4說明第3實施形態。
第3實施形態，於第1配線區域101與第2配線區域102的交界區域，設有介層(VIA)孔，亦即將絕緣層於縱方向貫通之孔，該孔以導電體填埋並介由該導電體將配線106連接於接地電極105，除此點以外，與第1實施形態具有同樣構成。藉由配置連接於接地電極105之介層孔導電體及配線106，能抑制第1配線區域101中之配線之訊號與第2配線區域102中之配線之訊號的電結合，並能抑制對於在第2配線區域102中傳送的訊號的雜訊。
圖4中，配線106係連接於作為接地電極的導電膜105，但是，若配線106連接於接地電極即可，與接地電極之位置關係不限定。又，配線106之剖面構造或介層孔導電體之剖面構造不限於矩形。
又，如圖4所示，也可將以1個介層孔導電體連接於接地電極(幕電膜)105之構成改為：首先以貫通上部絕緣層104b之第1介層孔導電體連接設於下部絕緣層104a之表面的接合區，將該接合區與接地電極105以貫通下部絕緣層104a之第2介層孔導電體連接。該例於後以實施例2詳加說明。於此情形，第1介層孔導電體與第2介層孔導電體可不成一直線而錯開配置。
又，於圖4之構造上部，可如圖3所示形成絕緣層104c，同時，於絕緣層104c上之第2配線區域102內的配線103b與配線103c之間，於絕緣層104c上設置接地配線並介由介層孔導電體連接接地電極105。
[實施例]
以下，對於本發明進一步依據詳細的實施例說明，但是，本發明不限於該實施例。
(實施例1)
參照圖1，依照前述第1實施形態記載之多層配線構造的作為第1配線區域101的絕緣層104b的厚度H1為40μm，配線103a之配線寬度W1為104μm、配線厚度T1為12μm的微帶傳輸線構造，與作為第2配線區域102的絕緣層104的厚度H2為80μm、配線103b之配線寬度W2為215μm、配線厚度T2為12μm之微帶傳輸線構造，分別以前述第1實施形態記載之方法形成在相同基板上。
本實施例1中，第1配線區域101中之配線間距離G1為100μm、第1配線區域101之配線103a與第2配線區域102之配線103b之配線間距離G2為150μm。又，就絕緣層104而言，使用以空腔共振法求出之1GHz之比介電常數為2.5，且1GHz之介電正切為0.01的聚環狀烯烴系絕緣材料。又，配線103a、103b、作為導電膜105的電阻率為1.8μΩ-cm的金屬銅，以電鍍法形成。
以S參數法測定該多層配線基板100中於第2配線區域102之對於訊號頻率的傳送損失，結果於圖5以實線表示。
又，第1配線區域101之每1條配線的占有剖面積定為1時，實施例1中之多層配線基板100中之配線之占有剖面積為10.1。
(比較例1)
第2配線區域102，與第1配線區域101具有同一構造且具絕緣層104之厚度H2為40μm，配線103b之配線寬度W2為104μm之微帶傳輸線構造，除此點以外，與前述實施例1同樣進行，製造多層配線基板100。以S參數法測定該第2配線區域102對於訊號頻率的傳送損失，結果於圖5以虛線表示。
又，第1配線區域101之每1條配線的占有剖面積定為1時，比較例1中之多層配線基板100中之配線之占有剖面積為7.0。
(比較例2)
第1配線區域101，具有與第2配線區域102相同構造，且具有絕緣層厚度為80μm、配線寬度為215μm之微帶傳輸線構造，除此點以外，與前述實施例1同樣進行，製造多層配線基板100。
該多層配線基板100中之於第2配線區域102之對於訊號頻率的傳送損失，與實施例1之第2配線區域102之對於訊號頻率的傳送損失為同等之值。
又，第1配線區域101之每1條配線的占有剖面積定為1時，比較例2之多層配線基板100中之配線之占有剖面積為29.9。
如圖5所示，確認實施例1相較於比較例1，能更為減低高頻訊號之傳送損失。又，確認實施例1相較於比較例2，更能減小配線之占有剖面積。
圖6係就比介電常數εr =2.6、10GHz之介電正切tanδ=0.01之介電體之情形，求出配線寬度W、介電體厚度(絕緣層厚度)H與傳送損失之關係的特性圖。
又，圖7係將介電體厚度(絕緣層厚度)與傳送損失之關係，就比介電常數εr =2.6、10GHz之介電正切tanδ=0.01之介電體之情形求出之特性圖。如圖7所示，若絕緣層之厚度定為40μm以上，則傳送損失會極度減低。
另一方面，圖8顯示將10GHz之訊號傳送中之介電體厚度(絕緣層厚度)與傳送損失之關係，以比介電常數εr=2.6、10GHz之介電正切tanδ=0.01之介電體(圖中、左側)與比介電常數εr =3.4、10GHz之介電正切tanδ=0.023之介電體(圖中、右側)比較用之圖。
圖9顯示除了頻率5GHz以外與圖8以同條件下得到之介電體厚度(絕緣層厚度)與傳送損失之關係。如圖9之左側所示可知，若定為絕緣層之比介電常數εr =2.6、介電正切tanδ=0.01，相較於圖9之右側，傳送損失極度減低。
從圖6~圖9亦可確認與實施例1同樣，高頻訊號之傳送損失能減低，尤可確認介電體厚度亦即絕緣層厚度加厚、減小絕緣層之比介電常數及介電正切所得傳送損失之減低效果為顯著。又，傳送損失之減低效果，於比介電常數2.7以下、介電正切為0.015以下為顯著。
(實施例2)
參照圖10，對於圖3、圖4說明過之第2、第3實施形態組合得到之實施例的多層配線基板100加以說明。該多層配線基板100，可稱為多數介電體厚混雜之高阻抗印刷配線基板，其構造係抑制構裝密度之下降為最小限度，且於1片印刷配線基板100上具有能以低耗電傳送GHz帶域尤其10GHz以上之超高頻訊號的區域。
該多數介電體厚混雜之高阻抗印刷配線基板之特徵整理如下。
A)於1片印刷配線基板100上具有：用於傳送1GHz以下之低頻.直流電源的高密度構裝區域101，及能以低損失達成超過1GHz之高頻傳送的高頻傳送區域102。
B)高密度構裝區域101，係儘可能微細地形成配線寬度W，達成構裝密度之提升。介電體厚度H為了抑制配線損失，不進行極端薄膜化。又，為了使高密度構裝區域101之配線特性阻抗Z1保持在125Ω以上且達成低耗電，亦需要抑制介電體膜之薄膜化。例如，使用比介電常數εr=2.60之聚環狀烯烴樹脂薄膜，介電體膜厚為H1=40μm、配線高度T=10μm時，特性阻抗Z1=125Ω之配線寬度為W1=9.4μm。該配線，可利用平滑電鍍印刷配線技術達成。
C)高頻傳送區域102，具第1部分及第2部分。為了抑制配線金屬損失，介電體膜厚於第1部分定為高密度構裝區域101之介電體膜厚之2倍(H2=2×H1)或以上，於第2部分定為3倍(H2’=3×H1)或以上。該介電體膜厚，可藉由應用建成多層印刷配線基板之形成方法達成。亦即，將高頻傳送區域102中之下層介電體樹脂膜上之鍍銅配線於配線圖案化時以蝕刻除去，於其上建成第2層及第3層之樹脂膜，藉此可不必新導入特殊步驟而達成。高頻傳送區域102之特性阻抗Z2定為100Ω以上。此可降低耗電同時抑制伴隨介電體樹脂膜厚增加之配線寬度增加，並提升構裝密度。例如，使用比介電常數εr=2.60之介電體樹脂膜，介電體膜厚定為H2=80μm、配線高度T=10μm時，特性阻抗Z2=50Ω之配線寬度為W2=209μm。另一方面，以特性阻抗Z2=100Ω設計配線時，成為W2=52μm，可達成1/2之耗電同時抑制配線寬之增大。又，第2部分之配線之寬度W2’，定為大於第1部分之配線之寬度W2(宜為2倍以上)。
D)高頻傳送區域102與高密度構裝區域101之交界，為了減低配線間訊號之電結合並且抑制重疊於傳送訊號之串音雜訊，設有由介層孔構成之雜訊屏蔽體。於高頻傳送區域102中，亦為了減低第1部分與第2部分之配線間之訊號之電結合，設有介層孔導電體構成之雜訊屏蔽體。如前述圖4所示，以1個介層孔導電體連接於接地電極(導電膜)105之構成於本實施例改為採用以下構成。首先，利用貫通下部絕緣層104a之介層孔導電體將設於下部絕緣層104a之表面的接合區與接地電極(導電膜)105予以連接，接著，將設於下部絕緣層104a之表面的接合區，以貫通上部絕緣層104b之介層孔導電體連接，再將設於上部絕緣層104b之表面之接合區與設於絕緣層104c之表面的接合區，以介層孔導電體連接。
為了實際驗證實施例2之多數介電體厚混雜之高阻抗印刷配線基板之效果，進行以下實驗。
首先，依照圖11所示建成多層印刷配線基板之製作流程，試作多數介電體厚混雜之高阻抗印刷配線基板。介電體樹脂膜使用厚度H=40μm之聚環狀烯烴樹脂，將作為高密度構裝區域101之具介電體厚度H1=40μm、配線寬度W1=10μm、配線高T=10μm之配線的區域(特性阻抗Z1=123Ω)，及作為高頻傳送區域102之具有H2=80μm、W2=50μm、T=10μm的微帶傳輸線的配線區域(特性阻抗Z2=101Ω)試作於同一基板上，並實證多數介電體厚混雜之高阻抗印刷配線基板。
高頻傳送區域102中，藉由將第1層鍍銅配線於蝕刻時除去，使與第2層之介電體樹脂膜合計膜厚為2×H=H2=80μm。該處理流程，能以使用在聚環狀烯烴樹脂上形成平滑電鍍之技術的建成多層印刷配線基板之配線形成步驟達成。
其次，為了確認高頻傳送區域102之傳送特性，與圖11以同樣處理，形成微帶傳輸線構造，並且判定其高頻傳送特性。介電體膜厚，藉由將H=40μm之聚環狀烯烴樹脂重疊2層或3層，使為H2=80μm及H2’=120μm。配線之特性阻抗，試作Z0=50Ω及Z0=100Ω2種。試作之微帶傳輸線構造之配線尺寸，如圖12所示。
藉由比較上述微帶傳輸線之傳送特性，及H=40μm之微帶傳輸線之傳送特性之實測值，實際測定介電體膜厚之不同對於傳送特性給予的影響，並實證多數介電體厚混雜之高阻抗印刷配線基板之優越性。又，利用高頻RLGC模型解析上述多數介電體厚混雜之高阻抗印刷配線基板之傳送特性，確認其優越性。
圖13顯示使用低介電率、低介電損失、平滑電鍍介電體樹脂膜所製作之多數介電體厚混雜之高阻抗印刷配線基板之剖面光學顯微鏡觀察影像。圖中左側之高密度構裝區域，在H1=40μm之介電體膜逐層形成有寬度W1=10μm之配線，於圖中左側之高頻傳送區域，精確形成介電體膜2層分量之膜厚H2=80μm，配線寬度W2=50μm之配線。藉此，能以建成多層印刷配線基板處理形成多數介電體厚混雜之高阻抗印刷配線基板。
圖14顯示製作之微帶傳輸線之高頻傳送特性。使用低介電率、低介電損失、平滑電鍍介電體樹脂膜減低傳送損失，並將介電體膜厚定為H2=80μm或H2’=120μm，達成以-3dB/10cm之傳送損失進行超過10GHz之超高頻傳送。使以特性阻抗為Z0=100Ω將配線微細化，傳送損失與Z0=50Ω之微帶傳輸線為大致相同，實證損失受抑制。此係為了使配線金屬損失與配線電阻÷(特性阻抗)×2大致相等，即使利用配線之微細化使配線電阻增大，也能藉由增大特性阻抗而防止配線損失增大。因此，可藉由提高特性阻抗而將配線微細化，因此，即使於高頻訊號傳送區域，也可抑制面內之構裝密度下降，同時將超過10GHz之傳送訊號傳送10cm以上，且可將每1條配線的耗電抑制為以往的1/2以下。
圖15顯示與圖14為相同傳送特性之實測結果及利用高頻RLGC模型得到之傳送特性之計算結果。模型使用之聚環狀烯烴樹脂之介電體特性、配線尺寸，使用圖12之值。配線電阻率為ρ=1.72μΩ-cm，不考慮由於表面不平坦造成配線損失之增大。於各別的膜厚中，觀察到實測結果與高頻RLGC模型之計算結果頗為一致，可知介電體-金屬界面之不平坦或介電體樹脂膜之疊層所得之樹脂膜界面不影響傳送特性。
圖16顯示從製作之微帶傳輸線之傳送特性計算之可傳送距離。可傳送距離，定義為/S21/成為-3dB以下之訊號傳送距離。印刷配線基板上，若以大約必要之傳送距離10cm比較，實證能以H2=80μm、Z0=100Ω傳送fp=13.0GHz、H2’=120μm、Z0=100Ω傳送fp=16.1GHz，能進行超高頻傳送。
圖17顯示從該傳送特性計算之每1條配線傳送10cm時之耗電。藉由提高特性阻抗Z0為100Ω並降低傳送損失，相傳送10GHz之訊號時之1條配線傳送10cm之耗電於H2=80μm、Z0=100Ω時為Pboard =13.3mW、於H2’=120μm、Z0=100Ω為Pboard =12.6mW，相較於以往形成於環氧樹脂上之H=40μm、Z0=50Ω之微帶傳輸線之耗電為51.3mW，抑制為約1/4之耗電，達成大幅低耗電化。於低頻區域，亦確認由於特性阻抗定為2倍，耗電可減至1/2。
圖18顯示將試作之微帶傳輸線之傳送特性，就可抑制距離10cm為-3db之損失而傳送之頻率fp，與每1條配線之耗電Pboard 與習知例比較。藉由使用低介電率、低介電損失、平滑電鍍技術之聚環狀烯烴樹脂作為介電體樹脂膜之多數介電體厚混雜之配線構造，能使10GHz以上之訊號傳送以以往的1/2以下的低耗電，於維持構裝密度之狀態達成，可達成超高頻、低耗電、高密度印刷配線基板。
又，上述各實施例中，絕緣層104使用聚環狀烯烴系絕緣材料，但是，前述以JISC3005測定之比電阻只要係1kΩ-cm以上之絕緣體即可，不限於此等，例如：環氧樹脂、苯酚樹脂、聚醯亞胺樹脂、聚酯樹脂、氟樹脂、變性聚苯醚樹脂、雙馬來醯亞胺、三樹脂、變性聚苯氧樹脂、矽樹脂、丙烯酸樹脂、苯并環丁烯樹脂、聚萘二甲酸乙二酯樹脂、聚環狀烯烴樹脂、聚烯烴樹脂、氰酸酯樹脂及三聚氰胺樹脂等。又，實施例中，配線103a、103b及導電膜105之材料使用金屬銅，但是，只要前述JISC3005測定之比電阻不滿1kΩ-cm之材料即不限定，例如銅、金、銀、鋁、鎳、導電性碳等。又，配線103a、103b及導電膜105之形成方法不限於電鍍法，例如也可使用濺鍍法、有機金屬CVD法、銅等金屬膜之接著法等。
又，本發明不限於上述實施形態，可在本發明之範圍內進行各種改變。例如，本發明之配線構造，也可使用微帶配線構造以外之配線構造，例如帶配線構造，或其他多層配線構造。
以下記載本發明可採取的態樣。
(態樣1)
一種半導體裝置，特徵在於：以依照上述各實施形態之多層配線基板作為半導體元件之裝載基板。
(態樣2)
如態樣1之半導體裝置，其中，前述半導體元件及前述多層配線基板收納於同一封裝體。
(態樣3)
如態樣1或2之半導體裝置，其中，於前述第1配線區域傳送頻率為1GHz以下之訊號，對於前述第2配線區域傳送頻率超過1GHz之訊號。
(態樣4)
如態樣1至3中任一態樣之半導體裝置，其中，前述第2配線區域包含傳送訊號1cm以上之部分。
(態樣5)
一種電子裝置，特徵在於：將依照上述各實施形態之多層配線基板作為多數電子零件之裝載基板。
(態樣6)
如態樣5之電子裝置，其中，前述多數電子零件及前述多層配線基板係收納於同一容器。
(態樣7)
如態樣5或6之電子裝置，其中，於前述第1配線區域傳送頻率為1GHz以下之訊號，於前述第2配線區域傳送頻率超過1GHz之訊號。
(態樣8)
如態樣5至態樣7中任一態樣之電子裝置，其中，前述第2配線區域，包含訊號傳送1cm以上之部分。
G1‧‧‧距離
G2‧‧‧距離
H1‧‧‧厚度
H2‧‧‧厚度
H3‧‧‧厚度
T1‧‧‧厚度
T2‧‧‧厚度
W1‧‧‧配線寬度
W2‧‧‧配線寬度
W3‧‧‧配線寬度
100‧‧‧多層配線基板
101‧‧‧第1配線區域(高密度構裝區域)
102‧‧‧第2配線區域(高頻傳送區域)
103a‧‧‧配線
103‧‧‧配線層
103b、103c‧‧‧配線
104、104a、104b、104c‧‧‧絕緣層
105‧‧‧導電膜(接地電極)
106‧‧‧配線
圖1顯示本發明之第1實施形態之多層配線基板構造之剖面圖。
圖2顯示圖1所示多層配線基板之製作流程之剖面圖。
圖3顯示本發明第2實施形態之多層配線基板之構造的剖面圖。
圖4顯示本發明第3實施形態之多層配線基板之構造的剖面圖。
圖5顯示依照本發明之實施例1之傳送線路，及作為比較例於多層配線基板中之第2配線區域形成有微帶傳輸線構造之傳送線路之傳送損失及訊號頻率之關係。
圖6顯示就比介電常數2.6、10GHz之介電正切0.01之介電體之情形，求出配線寬度、介電體厚度(絕緣層厚度)及傳送損失之關係的特性圖。
圖7顯示介電體厚度(絕緣層厚度)及傳送損失之關係，就比介電常數2.6、10GHz之介電正切0.01之介電體之情形求出之特性圖。
圖8顯示將介電體厚度(絕緣層厚度)與傳送損失之關係就比介電常數及介電正切不同之情形比較之特性圖。
圖9顯示頻率條件以外與圖8於同條件下得到之介電體厚度(絕緣層厚度)與傳送損失之關係之特性圖。
圖10顯示依照本發明實施例2之多層配線基板構造之剖面圖。
圖11顯示圖10所示多層配線基板之製作流程圖。
圖12顯示實施例2中使用之微帶傳輸線之配線尺寸例。
圖13顯示試作作為實施例2之多層配線基板之剖面以光學顯微鏡觀察之影像的照片。
圖14顯示於實施例2製作之微帶傳輸線之傳送特性。
圖15顯示於實施例2製作之微帶傳輸線之傳送特性與高頻RLGC模型之計算結果。
圖16顯示於實施例2製作之微帶傳輸線之可傳送距離特性。
圖17顯示於實施例2製作之微帶傳輸線之耗電特性。
圖18顯示於實施例2製作之微帶傳輸線之傳送特性，就可將距離10cm壓抑為-3db之損失而傳送之頻率fp，及每1條配線之耗電Pboard ，與習知例比較之圖。
G1．．．距離
G2．．．距離
T1．．．厚度
T2．．．厚度
H1．．．厚度
H2．．．厚度
W1．．．配線寬度
W2．．．配線寬度
100．．．多層配線基板
101．．．第1配線區域(高密度構裝區域)
102．．．第2配線區域(高頻傳送區域)
103a．．．配線
103b．．．配線
104．．．絕緣層
104a．．．絕緣層
104b．．．絕緣層
105．．．導電膜(接地電極)

Claims (12)

  1. 一種多層配線基板，其特徵在於：包含：第1配線區域，係多數第1配線層隔著第1絕緣層而疊層，用以傳送頻率為1GHz以下之訊號；及第2配線區域，具有厚度為該第1絕緣層之厚度2倍以上的第2絕緣層，且於該第2絕緣層上設置寬度為該第1配線層之寬度2倍以上的第2配線層，用以傳送頻率超過1GHz之訊號；該第1配線區域與該第2配線區域一體形成於同一基板上。
  2. 如申請專利範圍第1項之多層配線基板，其中，該第2配線區域包含以下部分：第3絕緣層，厚度較該第2絕緣層之厚度更厚；及第3配線層，寬度較設置於該第3絕緣層上之該第2配線層之寬度更大。
  3. 如申請專利範圍第1或2項之多層配線基板，其中，該第2配線區域中的配線層之配線寬度為30μm以上，且絕緣層之厚度為40μm以上。
  4. 如申請專利範圍第1或2項之多層配線基板，其中，該第1配線區域與該第2配線區域的交界部之絕緣層，貫穿該絕緣層形成有導體，且該導體接地。
  5. 如申請專利範圍第1或2項之多層配線基板，其中，由該第2配線區域中的配線層所形成之配線圖案之特性阻抗為100Ω以上。
  6. 如申請專利範圍第1或2項之多層配線基板，其中，該第2配線區域中，絕緣層之比介電常數為2.7以下，且介電正切為0.015以下。
  7. 一種半導體裝置，其特徵在於：使用申請專利範圍第1至6項中任一項之多層配線基板作為半導體元件之裝載基板。
  8. 如申請專利範圍第7項之半導體裝置，其中，該半導體元件與該多層配線基板係收納於同一封裝體。
  9. 如申請專利範圍第7或8項之半導體裝置，其中，該第2配線區域包含將超過1GHz之訊號傳送1cm以上的部分。
  10. 一種電子裝置，其特徵在於：將申請專利範圍第1至6項中任一項之多層配線基板使用作為多數之電子零件之裝載基板。
  11. 如申請專利範圍第10項之電子裝置，其中，該多數之電子零件與該多層配線基板收納於同一容器。
  12. 如申請專利範圍第10或11項之電子裝置，其中，該第2配線區域包含將超過1GHz之訊號傳送1cm以上之部分。
TW098118836A 2008-06-06 2009-06-05 多層配線基板 TWI463933B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149911 2008-06-06

Publications (2)

Publication Number Publication Date
TW201006338A TW201006338A (en) 2010-02-01
TWI463933B true TWI463933B (zh) 2014-12-01

Family

ID=41398032

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118836A TWI463933B (zh) 2008-06-06 2009-06-05 多層配線基板

Country Status (7)

Country Link
US (1) US8633395B2 (zh)
EP (1) EP2284882B1 (zh)
JP (1) JP5388071B2 (zh)
KR (1) KR101573959B1 (zh)
CN (1) CN102057483B (zh)
TW (1) TWI463933B (zh)
WO (1) WO2009147956A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101909401B (zh) * 2009-06-05 2013-11-06 鸿富锦精密工业（深圳）有限公司 印刷电路板结构
US9401330B1 (en) * 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
TWI659322B (zh) * 2010-02-12 2019-05-11 新思科技股份有限公司 擴展具有不同傳輸線長度的模擬方法與裝置
US20130235545A1 (en) * 2010-11-12 2013-09-12 Zeon Corporation Multilayer wiring board
JP5211185B2 (ja) * 2011-02-10 2013-06-12 株式会社フジクラ プリント配線板
JP5859219B2 (ja) * 2011-04-22 2016-02-10 日本オクラロ株式会社 差動伝送線路、及び通信装置
US8513815B2 (en) 2011-07-21 2013-08-20 International Business Machines Corporation Implementing integrated circuit mixed double density and high performance wire structure
JP2013077769A (ja) * 2011-09-30 2013-04-25 Nippon Zeon Co Ltd 回路基板
US20130153266A1 (en) * 2011-12-19 2013-06-20 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN103260336B (zh) * 2012-02-20 2016-01-27 联想(北京)有限公司 一种pcb板及电子设备
WO2014192322A1 (ja) * 2013-05-31 2014-12-04 住友電気工業株式会社 高周波用プリント配線板及び配線材料
JP6483947B2 (ja) * 2013-05-31 2019-03-13 住友電気工業株式会社 高周波用フレキシブルプリント配線板
JP2015012197A (ja) * 2013-06-28 2015-01-19 住友電気工業株式会社 フレキシブルプリント配線板
TWI732753B (zh) * 2015-05-13 2021-07-11 日商新力股份有限公司 傳送線路
KR102346406B1 (ko) * 2015-05-13 2021-12-31 인텔 코포레이션 이중 층 유전체 구조물을 가진 패키지
JP6541528B2 (ja) * 2015-09-17 2019-07-10 富士通コンポーネント株式会社 光受信モジュール及び光受信モジュールの製造方法
US9986651B2 (en) * 2015-10-30 2018-05-29 Dell Products, Lp Method for mitigating signal attenuation in printed circuit board connections
JP6688667B2 (ja) * 2016-04-18 2020-04-28 日東電工株式会社 配線回路基板およびその製造方法
JP6909566B2 (ja) * 2016-09-06 2021-07-28 日東電工株式会社 配線回路基板およびその製造方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433408B1 (en) * 1999-01-08 2002-08-13 Nec Corporation Highly integrated circuit including transmission lines which have excellent characteristics
JP2003133471A (ja) * 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd 高周波信号用の配線基板
JP2008109331A (ja) * 2006-10-25 2008-05-08 Nec Corp 伝送線路及びこれを有する配線基板並びに半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878940A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール
JP3897401B2 (ja) * 1997-06-12 2007-03-22 沖電気工業株式会社 高周波用チップキャリアおよびそれを用いた半導体光制御素子の実装構造
JP3877132B2 (ja) 2000-11-20 2007-02-07 富士通株式会社 多層配線基板及び半導体装置
JP2006074014A (ja) * 2004-08-06 2006-03-16 Toyota Industries Corp 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 多層基板及びその製造方法
JP2006351647A (ja) 2005-06-14 2006-12-28 Hitachi Ltd 配線基板
JP2007288180A (ja) 2006-03-24 2007-11-01 Kyocera Corp 配線構造、多層配線基板および電子装置
JP4969993B2 (ja) * 2006-11-01 2012-07-04 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433408B1 (en) * 1999-01-08 2002-08-13 Nec Corporation Highly integrated circuit including transmission lines which have excellent characteristics
JP2003133471A (ja) * 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd 高周波信号用の配線基板
JP2008109331A (ja) * 2006-10-25 2008-05-08 Nec Corp 伝送線路及びこれを有する配線基板並びに半導体装置

Also Published As

Publication number Publication date
KR101573959B1 (ko) 2015-12-02
EP2284882A1 (en) 2011-02-16
CN102057483A (zh) 2011-05-11
US20110110052A1 (en) 2011-05-12
TW201006338A (en) 2010-02-01
KR20110015005A (ko) 2011-02-14
JP5388071B2 (ja) 2014-01-15
US8633395B2 (en) 2014-01-21
CN102057483B (zh) 2013-09-11
JPWO2009147956A1 (ja) 2011-10-27
WO2009147956A1 (ja) 2009-12-10
EP2284882A4 (en) 2012-06-27
EP2284882B1 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
TWI463933B (zh) 多層配線基板
JP3732927B2 (ja) 多層配線基板
KR100917508B1 (ko) 고주파 모듈 기판 장치
US6972646B2 (en) Filter circuit device and method of manufacturing the same
US8405953B2 (en) Capacitor-embedded substrate and method of manufacturing the same
US9437535B2 (en) Wireless module and production method for wireless module
JP4535995B2 (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
US9204533B2 (en) Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
TWI467610B (zh) 電容結構
CN112885811A (zh) 多层基板的垂直互连结构
WO2012043795A1 (ja) 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法
US20230262893A1 (en) Circuit board, manufacturing method thereof, and electronic device
JP4377725B2 (ja) 高周波用配線基板
US20230011786A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP2003218535A (ja) 電気配線板
US20230008582A1 (en) Wiring substrate and method for manufacturing wiring substrate
US20230335506A1 (en) Electronic packaging structure and manufacturing method thereof
US20230171884A1 (en) Wiring substrate and method for manufacturing wiring substrate
WO2003100852A1 (fr) Fil metallique de blindage dans une carte multicouches, puce a semi-conducteurs, element de circuit electronique et procede de production de ce fil
JP2004241426A (ja) 配線基板
JP2001077541A (ja) 多層配線基板
JP2001077542A (ja) 多層配線基板
JP2011103598A (ja) 伝送線路および高周波デバイス
JP2007317881A (ja) 多層プリント基板
JP2002057461A (ja) 多層配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees