JP2006351647A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2006351647A
JP2006351647A JP2005173118A JP2005173118A JP2006351647A JP 2006351647 A JP2006351647 A JP 2006351647A JP 2005173118 A JP2005173118 A JP 2005173118A JP 2005173118 A JP2005173118 A JP 2005173118A JP 2006351647 A JP2006351647 A JP 2006351647A
Authority
JP
Japan
Prior art keywords
wiring
signal
wiring board
signal line
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005173118A
Other languages
English (en)
Inventor
Toru Suzuki
徹 鈴木
Takayuki Koyanagi
隆行 小柳
Tadahiro Sezaki
直裕 瀬▲崎▼
Masaaki Kamemura
雅昭 亀村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005173118A priority Critical patent/JP2006351647A/ja
Publication of JP2006351647A publication Critical patent/JP2006351647A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

【課題】
誘電率や配線幅,絶縁層厚に依存せずに配線の特性インピーダンスを制御することができる配線基板を提供する。
【解決手段】
複数の並列導体からなる信号線と,前記複数の並列導体間を接続する導体と,前記信号線の上層もしくは下層あるいは上層および下層に位置する電源層もしくはグランド層を有し、前記信号線の特性インピーダンスを並列導体の並列本数で制御可能とする配線基板。
【選択図】 図1

Description

本発明は配線基板に関し,特に特性インピーダンス制御を実現する配線基板構造に関する。
配線基板は,信号線が配置される信号層や電源層,グランド層などの導体やそれぞれを電気的に絶縁するための絶縁層から構成される。信号層の両側に絶縁層を介して電源層やグランド層を配置した構造をストリップライン構造と称し,信号層の片側に絶縁層を介して電源層またはグランド層を配置した構造をマイクロストリップライン構造と称する。信号伝送を実現する場合,反射ノイズ等のノイズ要因を考慮して信号線の特性インピーダンスを最適に設定する必要がある。従来の配線基板は,信号配線の幅,絶縁層の厚さ,絶縁層を構成する絶縁体の誘電率などによって特性インピーダンスを最適になるように制御している。詳細には他の条件を変化しない場合,信号配線の幅を狭くすることで特性インピーダンスは高くなり,信号配線の幅を広くすることで特性インピーダンスは低くなる。また,絶縁層の厚さを厚くすることで特性インピーダンスは高くなり,絶縁層の厚さを薄くすることで特性インピーダンスは低くなる。絶縁層を構成する絶縁体の誘電率を低くすれば特性インピーダンスは高くなり,誘電率を高くすれば特性インピーダンスは低くなる。
これらの信号配線の幅,絶縁層の厚さ,絶縁体の誘電率以外による特性インピーダンスの制御方法として,特開平9−36504号公報は信号線路の真下の電源層,グランド層に所定の形状および大きさの切抜き部を配置することで特性インピーダンスを制御する方法を開示している。
また,特開2002−57467号公報は絶縁体の厚さを厚くすることで信号線の配線幅を太くしてインピーダンスコントロールを容易に行える配線基板を開示している。
特開平9−36504号公報 特開2002−57467号公報
絶縁体の誘電率は特性インピーダンスだけでなく,信号の伝播遅延時間にも影響を及ぼし,伝播遅延時間を短縮するには誘電率を小さくする必要がある。またコストの観点からも絶縁体の材質には制約が加えられる。これらの条件のために特性インピーダンスの制御のためだけに,所望の誘電率を有する絶縁体を用いることができないことが多い。
信号配線の配線幅にも制約がある。特性インピーダンスを下げるために配線幅を広くすると限られた配線領域に占める配線の割合が増してしまう。限られた配線領域に配線数を維持して幅が広い配線を配置する場合,配線間の間隔が狭くなることでクロストークノイズが大きくなってしまう。特性インピーダンスを高くするために配線を細くすると,配線断面積が小さくなるため導体損失が大きくなり伝送特性が低下する。また配線基板の製造上の制約から配線幅を極端に広くしたり狭めたりすることはできない。
絶縁層厚は配線基板の仕上がり寸法にも直接影響するため製品設計上の制約がある。また配線幅と同様に配線基板の製造上の制約があり,自由に設定できないことが多い。例えば市販の絶縁体材料は数種類のシート厚の材料に限られており,その絶縁体シートを重ねる枚数で絶縁層厚をコントロールしている。このためシート厚よりも薄い絶縁層厚を実現することは困難であるなど,絶縁層厚のコントロールに一定の制約がつく。
従って,前記の誘電率や配線幅,絶縁層厚の制約を受けないで特性インピーダンスを設定できる配線構造が求められていた。
上記課題を解決するために本発明では,次に述べる各手段を講じたことを特徴とするものである。
請求項1記載の発明は,信号線を複数の並列導体で構成することで,特性インピーダンスを並列導体の並列本数で制御可能とする特徴を持つ配線基板である。詳細には,並列本数を増すことで特性インピーダンスを低下させ,並列本数を減ずることで特性インピーダンスを高める。この発明によって誘電率や配線幅,絶縁層厚に依存せずに特性インピーダンスの値を設定することが可能となる。
請求項2記載の発明は,請求項1記載の配線基板であり,信号線を構成する並列導体を上下層に配置することを特徴とする配線基板である。上下層に配置することで,1並列信号配線が信号層1層あたりに占める面積を小さくすることができる。
請求項3記載の発明は,請求項1記載の配線基板であり,並列導体間を接続する導体を,信号線端部のスルーホール導体とすることを特徴とする配線基板である。この導体によって複数の並列導体間の同電位を保証する。
請求項4記載の発明は,請求項1記載の配線基板であり,信号線を構成する複数の並列導体の配線幅をそれぞれ任意の配線幅とし,並列本数によるインピーダンス制御と配線幅によるインピーダンス制御を組み合わせることで,並列本数の制御だけではインピーダンスが段階的にしか制御できない点を補い無段階の制御を可能とする。
請求項5記載の発明は,請求項1記載の配線基板であり,前記並列導体と並列導体がない単線の信号線を同一基板に混在配置することで,従来の単線による特性インピーダンスと並列導体による特性インピーダンスの両方を実現し,複数の信号伝送の形式に応じた最適の特性を有する配線を提供する配線基板である。
配線基板に本発明を採用することで,従来の配線基板で用いられてきた,絶縁体の誘電率や,信号配線の配線幅,絶縁層の厚さ等のパラメータによるコントロール以外の方法によって,配線の特性インピーダンスを制御することができる。複数の特性インピーダンスの信号配線を同一配線基板で実現する場合,前記の並列本数の異なる信号線や単線を混在させることで実現可能である。また本発明は従来の配線基板製造技術を有すれば,特段の製造技術開発の必要はなく平易に実現可能である。
以下に本発明の実施例を図1及び図2により説明する。図1は本発明の配線基板を信号線の信号伝達方向から見た断面図例であり,図2は信号線の信号伝達方向の側面から見た断面図例である。
図1において,本発明の並列導体を信号線10,11,12に示す。これらの信号線は絶縁体13によって並列導体間の距離および形状を保持している。信号線10,12は2本の並列導体からなる信号線であり,信号線11は3本の並列導体からなる信号線である。図1では上記並列本数のケースのみ示したが,これらの並列本数は任意に増減することができる。
信号線10の上下層の片側に絶縁体13を介して電源もしくはグランド層14を配置することで,信号線10に対してのマイクロストリップライン構造を構成する。
信号線11,12の上下層に絶縁体13を介して電源もしくはグランド層14を配置することで,信号線11,12に対してのストリップライン構造を構成する。
信号線15は配線幅を信号線10よりも幅広にすることで,信号線10よりも低いインピーダンスを実現する。同様に信号線16は2本並列の片側1本の配線幅を信号線12よりも幅広にすることで信号線12よりも低いインピーダンスを実現する。信号線15や16とは逆に配線幅を狭めることで信号線10や12よりも高いインピーダンスを実現することも可能である。このように配線幅を任意に増減することによって,並列本数によるインピーダンス制御では段階的なインピーダンスにしか制御できない点を補正する。
信号線17,18は電気的に接続された並列導体がない従来の単線のマイクロストリップラインとストリップラインを示す。図1のように信号線17で示す単線のマイクロストリップラインと,並列配線で構成される信号線10,15のマイクロストリップラインを混在すること,また信号線18で示す単線のストリップラインと,並列配線で構成される信号線11,12,16のストリップラインを混在することで,従来の単線による特性インピーダンスと並列導体による特性インピーダンスの両方を実現し,複数の信号伝送の形式に応じた最適の特性を有する配線を実現することができる。
信号線19および電源グランド層14−2は,絶縁層が薄く上下並列導体がなくても必要な特性インピーダンスが実現できる場合に,配線基板の体積あたりの信号線数を増やして配線効率を上げるために配置することができる。
図2において,本発明の並列導体間を電気的に接続し同電位を保証する仕組みの例について説明する。図2は信号線の信号伝達方向を側面から見た断面図例であり,例えば図1の信号線12を側面から見た断面図が図2の信号線20であり,図1の信号線18を側面から見た断面図が図2の信号線21である。
図2において,配線基板は導体からなる電源もしくはグランド層22と各導体間の非接触を維持する絶縁物からなる絶縁層23によって構成されている。必要に応じて信号線20,21を電源もしくはグランド層22と絶縁層23の間に配置する。
配線基板に搭載する半導体素子の入出力端子や他の信号層の信号配線との接続のため,電源もしくはグランド層22からクリアランス24によって電気的に分離した地点25と地点26を本発明の信号配線によって接続する場合,地点25および地点26から信号スルーホール27によって信号配線20に接続する。信号配線20は上下並列の導体であり,配線端部でスルーホール27によって同電位で電気的に接続している。信号配線20よりも高い特性インピーダンスで地点28と地点29を接続する必要がある場合は,上下並列導体がない単線の信号配線21と地点28と地点29をスルーホール27によって接続する。図2のスルーホール27は上層から信号線20や21までが導体となっているが,上層から下層までの貫通スルーホールでも本発明に適用可能である。
本発明の一実施例の配線基板を信号線の信号伝達方向から見た断面図である。 本発明の一実施例の配線基板を信号線の信号伝達方向の側面から見た断面図例である。
符号の説明
10…上下2層の並列導体によるマイクロストリップライン
11…上下3層の並列導体によるストリップライン
12…上下2層の並列導体によるストリップライン
13…絶縁体
14,14−2…電源もしくはグランド層
15…10より配線幅が広い上下2層の並列導体によるマイクロストリップライン
16…12より片側の配線幅が広い上下2層の並列導体によるストリップライン
17…並列導体がない単線によるマイクロストリップライン
18…並列導体がない単線によるストリップライン
19…絶縁層厚が薄く並列導体がない単線によるストリップライン
20…上下2層の並列導体によるストリップライン
21…並列導体がない単線によるストリップライン
22…電源もしくはグランド層
23…絶縁体
24…電源もしくはグランド層のクリアランス
25,26,28,29…接続端子
27…スルーホール導体

Claims (5)

  1. 複数の並列導体からなる信号線と,前記複数の並列導体間を接続する導体と,前記信号線の上層もしくは下層あるいは上層および下層に位置する電源層もしくはグランド層を有することを特徴とする配線基板。
  2. 前記複数の並列導体を上下層に配置することを特徴とする請求項1記載の配線基板。
  3. 前記並列導体間を接続する導体は信号線端部に設けられたスルーホールであることを特徴とする請求項2記載の配線基板。
  4. 前記並列導体を構成する各導体の配線幅は任意の配線幅であることを特徴とする請求項1記載の配線基板。
  5. 前記並列導体からなる信号線と並列導体がない単線の信号線とを同一基板に配置することを特徴とする請求項1記載の配線基板。
JP2005173118A 2005-06-14 2005-06-14 配線基板 Pending JP2006351647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005173118A JP2006351647A (ja) 2005-06-14 2005-06-14 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005173118A JP2006351647A (ja) 2005-06-14 2005-06-14 配線基板

Publications (1)

Publication Number Publication Date
JP2006351647A true JP2006351647A (ja) 2006-12-28

Family

ID=37647206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173118A Pending JP2006351647A (ja) 2005-06-14 2005-06-14 配線基板

Country Status (1)

Country Link
JP (1) JP2006351647A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010011043A (ja) * 2008-06-26 2010-01-14 Mitsubishi Electric Corp 伝送線路、ブランチラインカプラおよびウィルキンソン分配回路
CN102057483A (zh) * 2008-06-06 2011-05-11 国立大学法人东北大学 多层配线基板
JP2016081999A (ja) * 2014-10-14 2016-05-16 富士通株式会社 回路基板及び電子装置
WO2016163436A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 複合伝送線路および電子機器
WO2018150926A1 (ja) * 2017-02-16 2018-08-23 株式会社村田製作所 多層基板
JP2020167427A (ja) * 2017-01-27 2020-10-08 株式会社村田製作所 多層基板および電子機器
JPWO2019172336A1 (ja) * 2018-03-08 2021-03-25 京セラ株式会社 発光素子搭載用基板および発光装置
US11064603B2 (en) 2018-05-21 2021-07-13 Samsung Electronics Co., Ltd. Electronic apparatus having package base substrate
US12075560B2 (en) 2021-08-25 2024-08-27 Samsung Electronics Co., Ltd. Multi-level printed circuit boards and memory modules including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144451A (ja) * 1999-11-12 2001-05-25 Ibi Tech Co Ltd 積層配線板
JP2002151917A (ja) * 2000-08-29 2002-05-24 Toshiba Corp 配線基板及び電子機器
JP2002217656A (ja) * 2001-01-24 2002-08-02 Tdk Corp 高周波用パワーアンプ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144451A (ja) * 1999-11-12 2001-05-25 Ibi Tech Co Ltd 積層配線板
JP2002151917A (ja) * 2000-08-29 2002-05-24 Toshiba Corp 配線基板及び電子機器
JP2002217656A (ja) * 2001-01-24 2002-08-02 Tdk Corp 高周波用パワーアンプ

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057483A (zh) * 2008-06-06 2011-05-11 国立大学法人东北大学 多层配线基板
US8633395B2 (en) 2008-06-06 2014-01-21 National University Corporation Tohoku University Multilayer wiring board
JP2010011043A (ja) * 2008-06-26 2010-01-14 Mitsubishi Electric Corp 伝送線路、ブランチラインカプラおよびウィルキンソン分配回路
JP2016081999A (ja) * 2014-10-14 2016-05-16 富士通株式会社 回路基板及び電子装置
US9699888B2 (en) 2014-10-14 2017-07-04 Fujitsu Limited Circuit substrate and electronic device
CN106537684B (zh) * 2015-04-09 2019-11-01 株式会社村田制作所 复合传输线路以及电子设备
WO2016163436A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 複合伝送線路および電子機器
JP6048633B1 (ja) * 2015-04-09 2016-12-21 株式会社村田製作所 複合伝送線路および電子機器
CN106537684A (zh) * 2015-04-09 2017-03-22 株式会社村田制作所 复合传输线路以及电子设备
US9935352B2 (en) 2015-04-09 2018-04-03 Murata Manufacturing Co., Ltd. Composite transmission line and electronic device
JP2020167427A (ja) * 2017-01-27 2020-10-08 株式会社村田製作所 多層基板および電子機器
US11245170B2 (en) 2017-01-27 2022-02-08 Murata Manufacturing Co., Ltd. Multilayer board and electronic device
JP7408493B2 (ja) 2017-01-27 2024-01-05 株式会社村田製作所 多層基板および電子機器
US10986728B2 (en) 2017-02-16 2021-04-20 Murata Manufacturing Co., Ltd. Multilayer board
JPWO2018150926A1 (ja) * 2017-02-16 2019-11-07 株式会社村田製作所 多層基板
US20210204403A1 (en) * 2017-02-16 2021-07-01 Murata Manufacturing Co., Ltd. Multilayer board
US11659658B2 (en) * 2017-02-16 2023-05-23 Murata Manufacturing Co., Ltd. Multilayer board
WO2018150926A1 (ja) * 2017-02-16 2018-08-23 株式会社村田製作所 多層基板
JPWO2019172336A1 (ja) * 2018-03-08 2021-03-25 京セラ株式会社 発光素子搭載用基板および発光装置
JP7136884B2 (ja) 2018-03-08 2022-09-13 京セラ株式会社 発光素子搭載用基板および発光装置
JP2022173218A (ja) * 2018-03-08 2022-11-18 京セラ株式会社 発光素子搭載用基板および発光装置
JP7366214B2 (ja) 2018-03-08 2023-10-20 京セラ株式会社 発光素子搭載用基板および発光装置
US12046868B2 (en) 2018-03-08 2024-07-23 Kyocera Corporation Substrate for mounting a light-emitting element and light-emitting device
US11064603B2 (en) 2018-05-21 2021-07-13 Samsung Electronics Co., Ltd. Electronic apparatus having package base substrate
US12075560B2 (en) 2021-08-25 2024-08-27 Samsung Electronics Co., Ltd. Multi-level printed circuit boards and memory modules including the same

Similar Documents

Publication Publication Date Title
JP2006351647A (ja) 配線基板
US6515562B1 (en) Connection structure for overlapping dielectric waveguide lines
CN102570013B (zh) 天线单元
JP3982511B2 (ja) フラット型ケーブル製造方法
CN101772859B (zh) 波导管的连接结构
US5982249A (en) Reduced crosstalk microstrip transmission-line
CN105958167A (zh) 垂直基片集成波导及包括该波导的垂直连接结构
JP2006024618A (ja) 配線基板
US20170141450A1 (en) Microstrip circuit and apparatus for chip-to-chip interface comprising the same
JPH10135714A (ja) 積層型導波管線路の結合構造
JP5519328B2 (ja) 高周波用伝送線路基板
JP4818894B2 (ja) 高周波伝送線路
KR20150025706A (ko) 고품질계수와 단파장을 가지는 저속파 마이크로스트립 라인 구조체 및 그 제조방법
JP5207065B2 (ja) 高周波伝送線路
TWI395519B (zh) 具跳線結構之電路板
JP4203404B2 (ja) 導波管構造体の分岐構造およびアンテナ基板
JP3522120B2 (ja) 誘電体導波管線路の接続構造
JP2009130453A (ja) フィルタ機能付き伝送線路
JP2001196816A (ja) 電力分配回路
JP3439973B2 (ja) 誘電体導波管線路の分岐構造
JP6222747B2 (ja) 回路構造体
JP2014220628A (ja) 伝送線路
JP4203405B2 (ja) 導波管構造体の分岐構造およびアンテナ基板
JP3517097B2 (ja) 誘電体導波管線路の分岐構造
JP2006086825A (ja) 多層配線基板,及び、信号安定化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907