JP2002217656A - 高周波用パワーアンプ - Google Patents
高周波用パワーアンプInfo
- Publication number
- JP2002217656A JP2002217656A JP2001015499A JP2001015499A JP2002217656A JP 2002217656 A JP2002217656 A JP 2002217656A JP 2001015499 A JP2001015499 A JP 2001015499A JP 2001015499 A JP2001015499 A JP 2001015499A JP 2002217656 A JP2002217656 A JP 2002217656A
- Authority
- JP
- Japan
- Prior art keywords
- strip conductor
- strip
- power
- power amplifier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】本発明は高周波用パワーアンプに関し、直流電
源から最終段増幅用トランジスタに供給する電力の損失
を軽減し、ＰＡモジュール出力での電力効率と出力電力
の向上を可能にする。 【解決手段】最終段増幅器のトランジスタに直流電力を
供給するための電源供給ラインにチョークコイル等のイ
ンダクタを備え、該インダクタをストリップ導体とＧＮ
Ｄ電極を有するストリップラインにより構成し、ストリ
ップ導体を多層基板１の内部の複数層に分けて設定した
複数のストリップ導体パターン２−１、２−２、２−３
で構成し、各層のストリップ導体パターンの始端と終端
をそれぞれ短絡して端子Ｔ３、Ｔ４に接続した。
源から最終段増幅用トランジスタに供給する電力の損失
を軽減し、ＰＡモジュール出力での電力効率と出力電力
の向上を可能にする。 【解決手段】最終段増幅器のトランジスタに直流電力を
供給するための電源供給ラインにチョークコイル等のイ
ンダクタを備え、該インダクタをストリップ導体とＧＮ
Ｄ電極を有するストリップラインにより構成し、ストリ
ップ導体を多層基板１の内部の複数層に分けて設定した
複数のストリップ導体パターン２−１、２−２、２−３
で構成し、各層のストリップ導体パターンの始端と終端
をそれぞれ短絡して端子Ｔ３、Ｔ４に接続した。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ＧＳＭ／
ＤＣＳ規格の携帯電話機におけるアンテナ周辺回路など
に利用される高周波用パワーアンプに関する。
ＤＣＳ規格の携帯電話機におけるアンテナ周辺回路など
に利用される高周波用パワーアンプに関する。
【０００２】
【従来の技術】以下、従来例について説明する。
【０００３】(1) ：用語の説明 本明細書中において使用する用語は次の通りである。
【０００４】：ＧＳＭ（The Global System For Mobi
les ）は、ヨーロッパ標準のディジタル携帯電話システ
ムの名称である。ＧＳＭでは、８チャンネルを多重化す
るＴＤＭＡ／ＴＤＤを用いている。また、ＧＳＭには、
周波数９００ＭＨZ を使う「ＧＳＭ９００」、周波数
１．８ＧＨZ を使う「ＧＳＭ１８００」、周波数１．９
ＧＨZ を使う「ＧＳＭ１９００」がある。
les ）は、ヨーロッパ標準のディジタル携帯電話システ
ムの名称である。ＧＳＭでは、８チャンネルを多重化す
るＴＤＭＡ／ＴＤＤを用いている。また、ＧＳＭには、
周波数９００ＭＨZ を使う「ＧＳＭ９００」、周波数
１．８ＧＨZ を使う「ＧＳＭ１８００」、周波数１．９
ＧＨZ を使う「ＧＳＭ１９００」がある。
【０００５】：ＤＣＳ（Digital Cellular System ）
は、自動車、携帯電話システム等に使用される通信方式
の一種である。
は、自動車、携帯電話システム等に使用される通信方式
の一種である。
【０００６】：ＬＴＣＣ（Low Temperature Cofired
Ceramics）は、低温焼成セラミックのことである。
Ceramics）は、低温焼成セラミックのことである。
【０００７】：アンテナ出力等を示す「ｄＢｍtyp 」
の「typ 」（ティピィカル）は標準の意味であり、例え
ば、３３ｄＢｍtyp は標準出力が３３ｄＢｍであること
を意味する。
の「typ 」（ティピィカル）は標準の意味であり、例え
ば、３３ｄＢｍtyp は標準出力が３３ｄＢｍであること
を意味する。
【０００８】：ＰＡはパワーアンプのことである。
【０００９】：ＧＮＤは接地と同じ意味である。
【００１０】：電力効率は、ＰＡから負荷に供給され
る出力電力からＰＡに入力される入力電力を差し引いた
出力電力と、電源からＰＡへ供給される直流入力電力と
の比である。
る出力電力からＰＡに入力される入力電力を差し引いた
出力電力と、電源からＰＡへ供給される直流入力電力と
の比である。
【００１１】(2) ：高周波用パワーアンプの説明 図３は高周波用パワーアンプの回路図である。この高周
波用パワーアンプは、携帯電話機のアンテナ周辺回路に
使用されるものであり、図３では、３段増幅トランジス
タを用いたＰＡモジュールの概略回路構成図として図示
してある。
波用パワーアンプは、携帯電話機のアンテナ周辺回路に
使用されるものであり、図３では、３段増幅トランジス
タを用いたＰＡモジュールの概略回路構成図として図示
してある。
【００１２】図３において、ＩＮは入力端子、ＯＵＴは
出力端子、ＶＣＣは直流電源、Ｃ１〜Ｃ１０はコンデン
サ、Ｒ１は抵抗、Ｌ１〜Ｌ６はコイル、Ｔｒ１〜Ｔｒ３
は１〜３段増幅器を構成する増幅用トランジスタ（バイ
ポーラトランジスタ、ＦＥＴ、ＭＯＳ−ＦＥＴ等の各種
トランジスタを含む）である。
出力端子、ＶＣＣは直流電源、Ｃ１〜Ｃ１０はコンデン
サ、Ｒ１は抵抗、Ｌ１〜Ｌ６はコイル、Ｔｒ１〜Ｔｒ３
は１〜３段増幅器を構成する増幅用トランジスタ（バイ
ポーラトランジスタ、ＦＥＴ、ＭＯＳ−ＦＥＴ等の各種
トランジスタを含む）である。
【００１３】また、Ｃ１は入力用パスコン（入力信号の
交流成分のみを通過させるためのコンデンサ）、Ｃ１０
は出力用パスコン（出力信号の交流成分のみを通過させ
るためのコンデンサ）、Ｌ５、Ｃ７は高周波トラップ用
素子、Ｌ１、Ｌ２、Ｃ２は初段増幅器（トランジスタＴ
ｒ１）への電源供給ライン、Ｌ３、Ｃ４、Ｒ１、Ｃ３は
２段目増幅器（トランジスタＴｒ２）への電源供給ライ
ン、Ｃ６、Ｌ４は３段目増幅器（最終段トランジスタＴ
ｒ３）への電源供給ライン、Ｃ８、Ｌ６、Ｃ１０は出力
マッチング回路である。なお、前記素子Ｌ４は、チョー
クコイル等のインダクタ、空心コイル、ストリップライ
ンなどが使用されている。
交流成分のみを通過させるためのコンデンサ）、Ｃ１０
は出力用パスコン（出力信号の交流成分のみを通過させ
るためのコンデンサ）、Ｌ５、Ｃ７は高周波トラップ用
素子、Ｌ１、Ｌ２、Ｃ２は初段増幅器（トランジスタＴ
ｒ１）への電源供給ライン、Ｌ３、Ｃ４、Ｒ１、Ｃ３は
２段目増幅器（トランジスタＴｒ２）への電源供給ライ
ン、Ｃ６、Ｌ４は３段目増幅器（最終段トランジスタＴ
ｒ３）への電源供給ライン、Ｃ８、Ｌ６、Ｃ１０は出力
マッチング回路である。なお、前記素子Ｌ４は、チョー
クコイル等のインダクタ、空心コイル、ストリップライ
ンなどが使用されている。
【００１４】以下、動作概要を説明する。例えば、ＧＳ
Ｍの場合、アンテナ出力３３ｄＢｍtyp が要求されるた
め、０ｄＢｍの信号を入力端子ＩＮに入力し、３３ｄＢ
ｍtyp 以上の出力電力が出力端子ＯＵＴで得られる。通
常の携帯電話に使用されているバッテリでは、３．５Ｖ
typ をＶＣＣ端子に供給し、３３ｄＢｍ以上の電力を引
き出す為に、３段目増幅器のトランジスタＴｒ３に、素
子Ｌ４を有する電源供給ラインを通じ２Ａ程度の電流を
流し込んでいる。そして、各増幅器の増幅用トランジス
タで増幅された電力は、出力マッチング回路から、出力
端子ＯＵＴ側に接続されたアンテナに供給される。
Ｍの場合、アンテナ出力３３ｄＢｍtyp が要求されるた
め、０ｄＢｍの信号を入力端子ＩＮに入力し、３３ｄＢ
ｍtyp 以上の出力電力が出力端子ＯＵＴで得られる。通
常の携帯電話に使用されているバッテリでは、３．５Ｖ
typ をＶＣＣ端子に供給し、３３ｄＢｍ以上の電力を引
き出す為に、３段目増幅器のトランジスタＴｒ３に、素
子Ｌ４を有する電源供給ラインを通じ２Ａ程度の電流を
流し込んでいる。そして、各増幅器の増幅用トランジス
タで増幅された電力は、出力マッチング回路から、出力
端子ＯＵＴ側に接続されたアンテナに供給される。
【００１５】ところで、従来技術では、素子Ｌ４にチョ
ークコイル等で構成したインダクタが用いられ、その直
流抵抗は１００ｍΩ程度あり、ＶＣＣ端子に供給された
３．５Ｖは３段目増幅器を構成するトランジスタＴｒ３
の端子では、３．３Ｖまで電圧降下してしまう。
ークコイル等で構成したインダクタが用いられ、その直
流抵抗は１００ｍΩ程度あり、ＶＣＣ端子に供給された
３．５Ｖは３段目増幅器を構成するトランジスタＴｒ３
の端子では、３．３Ｖまで電圧降下してしまう。
【００１６】この場合、素子Ｌ４のインダクタンス値を
小さくすれば、直流抵抗も下がるが、増幅された高周波
信号の電源ラインへの回り込みを防ぐことができなくな
ってしまう。１／４波長共振器ラインなどのように、基
板にパターンで素子Ｌ４を作った場合でも、その導体抵
抗により、同じ電圧降下が発生していた。
小さくすれば、直流抵抗も下がるが、増幅された高周波
信号の電源ラインへの回り込みを防ぐことができなくな
ってしまう。１／４波長共振器ラインなどのように、基
板にパターンで素子Ｌ４を作った場合でも、その導体抵
抗により、同じ電圧降下が発生していた。
【００１７】前記のように、従来の高周波用ＰＡを構成
するＰＡモジュールには、最終段増幅器のトランジスタ
（Ｔｒ３）に直流電力を供給するための電源供給ライン
に、素子Ｌ４を備えていた。このような素子Ｌ４として
は、チョークコイル等のインダクタ、空心コイル、１／
４波長共振器ライン、１／８波長共振器ラインを用いた
ストリップラインなどが使用されていた。
するＰＡモジュールには、最終段増幅器のトランジスタ
（Ｔｒ３）に直流電力を供給するための電源供給ライン
に、素子Ｌ４を備えていた。このような素子Ｌ４として
は、チョークコイル等のインダクタ、空心コイル、１／
４波長共振器ライン、１／８波長共振器ラインを用いた
ストリップラインなどが使用されていた。
【００１８】この場合、前記インダクタや空心コイルに
は、コイルクラフト社の０６０３ＨＣ（１６０８）Surf
ace Mount Inductors や、Micro Spring Air Core Indu
ctors 等が使用され、１／４波長共振器ライン又は１／
８波長共振器ラインなどには、樹脂基板（例えば、ガラ
ス−エポキシ樹脂基板）やＬＴＣＣ基板の表面や内層に
分布定数回路として作りこまれていた。
は、コイルクラフト社の０６０３ＨＣ（１６０８）Surf
ace Mount Inductors や、Micro Spring Air Core Indu
ctors 等が使用され、１／４波長共振器ライン又は１／
８波長共振器ラインなどには、樹脂基板（例えば、ガラ
ス−エポキシ樹脂基板）やＬＴＣＣ基板の表面や内層に
分布定数回路として作りこまれていた。
【００１９】(3) ：ＰＡモジュール構造の説明 図４は従来のＰＡモジュールの構造説明図であり、Ａ図
は平面図（ストリップ導体パターンを設定した層の平面
図）、Ｂ図は断面図である。なお、図４では、ＰＡモジ
ュールの素子Ｌ４をストリップラインにより構成した例
であり、該ストリップライン部分のみを図示してある。
この場合、ストリップラインは、ストリップ導体と接地
導体（ＧＮＤ電極）を有する。
は平面図（ストリップ導体パターンを設定した層の平面
図）、Ｂ図は断面図である。なお、図４では、ＰＡモジ
ュールの素子Ｌ４をストリップラインにより構成した例
であり、該ストリップライン部分のみを図示してある。
この場合、ストリップラインは、ストリップ導体と接地
導体（ＧＮＤ電極）を有する。
【００２０】この例では、ＰＡモジュールを多層基板１
を用いて構成し、該多層基板１の内部の層に前記ストリ
ップ導体を構成するストリップ導体パターン２を厚膜パ
ターンにより設定し、前記ストリップ導体パターン２の
上下層（積層方向の上下層）には、前記接地導体（ＧＮ
Ｄ電極）を構成するＧＮＤ電極パターン３、４を厚膜パ
ターンにより設定する。
を用いて構成し、該多層基板１の内部の層に前記ストリ
ップ導体を構成するストリップ導体パターン２を厚膜パ
ターンにより設定し、前記ストリップ導体パターン２の
上下層（積層方向の上下層）には、前記接地導体（ＧＮ
Ｄ電極）を構成するＧＮＤ電極パターン３、４を厚膜パ
ターンにより設定する。
【００２１】また、前記ＧＮＤ電極パターン３を設定し
た層の一部に、前記ＧＮＤ電極パターン３と分離して端
子Ｔ１（トランジスタＴｒ３側）を形成し、一方の側面
側には端子Ｔ２（直流電源ＶＣＣ側）を形成する。そし
て、前記ストリップ導体パターン２の一方の端部を、ビ
ア５を介して多層基板１に設けた端子Ｔ１に接続し、前
記ストリップ導体パターン２の他方の端部を、多層基板
１の側面に設けた端子Ｔ２に接続する。
た層の一部に、前記ＧＮＤ電極パターン３と分離して端
子Ｔ１（トランジスタＴｒ３側）を形成し、一方の側面
側には端子Ｔ２（直流電源ＶＣＣ側）を形成する。そし
て、前記ストリップ導体パターン２の一方の端部を、ビ
ア５を介して多層基板１に設けた端子Ｔ１に接続し、前
記ストリップ導体パターン２の他方の端部を、多層基板
１の側面に設けた端子Ｔ２に接続する。
【００２２】(4) ：他のＰＡモジュールの実装構造の説
明 図５は従来の他のＰＡモジュールの実装説明図である。
この例は、前記素子Ｌ４として、ディスクリート部品と
してのインダクタ（空心コイル等）を使用した例であ
り、このインダクタをＰＡモジュールの表面に実装す
る。また、ＰＡモジュールの表面には、前記素子Ｌ４と
してのインダクタだけでなく、増幅器を構成する増幅用
トランジスタＴｒ１〜Ｔｒ３等の部品も搭載している。
明 図５は従来の他のＰＡモジュールの実装説明図である。
この例は、前記素子Ｌ４として、ディスクリート部品と
してのインダクタ（空心コイル等）を使用した例であ
り、このインダクタをＰＡモジュールの表面に実装す
る。また、ＰＡモジュールの表面には、前記素子Ｌ４と
してのインダクタだけでなく、増幅器を構成する増幅用
トランジスタＴｒ１〜Ｔｒ３等の部品も搭載している。
【００２３】この場合、直流電源ＶＣＣから最終段増幅
器のトランジスタＴｒ３に供給される電力は、素子Ｌ４
を介して供給される。この時、素子Ｌ４の抵抗成分によ
り、例えば、素子Ｌ４の両端で、約０．２Ｖの損失が発
生する。
器のトランジスタＴｒ３に供給される電力は、素子Ｌ４
を介して供給される。この時、素子Ｌ４の抵抗成分によ
り、例えば、素子Ｌ４の両端で、約０．２Ｖの損失が発
生する。
【００２４】
【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。
のにおいては、次のような課題があった。
【００２５】すなわち、前記素子Ｌ４（チョークコイル
等のインダクタ、ストリップラインなど）には直流抵抗
があり、高周波用パワーアンプに電力を供給する際に必
ず抵抗成分による電圧降下が発生する。そして、高周波
用パワーアンプの最終段増幅器を構成するトランジスタ
の電力供給端子において電圧降下が発生し、規格で決め
られた電源電圧下での電力効率や出力電力での特性劣化
を生じていた。
等のインダクタ、ストリップラインなど）には直流抵抗
があり、高周波用パワーアンプに電力を供給する際に必
ず抵抗成分による電圧降下が発生する。そして、高周波
用パワーアンプの最終段増幅器を構成するトランジスタ
の電力供給端子において電圧降下が発生し、規格で決め
られた電源電圧下での電力効率や出力電力での特性劣化
を生じていた。
【００２６】特に、ＧＳＭシステム（例えば、ＧＳＭ９
００と呼ばれるシステム）では、アンテナ出力３３ｄＢ
ｍtyp が要求され、ＰＡに供給する電流も２Ａ程度に達
する。従って、抵抗成分が０．１Ωでも、０．２Ｖの電
圧劣化があり、バッテリー駆動での下限電圧が２．７Ｖ
の場合、２．９Ｖまでしか動作できないことになってし
まい、抵抗分による損失に加え、携帯電話機の通話時間
に大きな劣化を与えていた。
００と呼ばれるシステム）では、アンテナ出力３３ｄＢ
ｍtyp が要求され、ＰＡに供給する電流も２Ａ程度に達
する。従って、抵抗成分が０．１Ωでも、０．２Ｖの電
圧劣化があり、バッテリー駆動での下限電圧が２．７Ｖ
の場合、２．９Ｖまでしか動作できないことになってし
まい、抵抗分による損失に加え、携帯電話機の通話時間
に大きな劣化を与えていた。
【００２７】本発明は、このような従来の課題を解決
し、直流電源から最終段増幅用トランジスタに供給する
電力の損失を軽減し、ＰＡモジュール出力での電力効率
と出力電力の向上を可能にすることを目的とする。ま
た、本発明は、ＰＡモジュールを構成する表面実装部品
を減らすことで、小型化を達成し、かつ、製作時の作業
性を向上させることを目的とする。
し、直流電源から最終段増幅用トランジスタに供給する
電力の損失を軽減し、ＰＡモジュール出力での電力効率
と出力電力の向上を可能にすることを目的とする。ま
た、本発明は、ＰＡモジュールを構成する表面実装部品
を減らすことで、小型化を達成し、かつ、製作時の作業
性を向上させることを目的とする。
【００２８】
【課題を解決するための手段】本発明は前記の目的を達
成するため、次のように構成した。
成するため、次のように構成した。
【００２９】すなわち、本発明は、最終段増幅器のトラ
ンジスタに直流電力を供給するための電源供給ラインに
インダクタを備えた高周波用パワーアンプにおいて、前
記インダクタを、ストリップ導体と接地導体を有するス
トリップラインにより構成すると共に、前記ストリップ
導体を構成するストリップ導体パターンを、多層基板内
部の複数層に分けて複数設定し、前記接地導体を構成す
る接地（ＧＮＤ）電極パターンを、前記多層基板の積層
方向で前記複数のストリップ導体パターンの両側の層に
それぞれ設定し、前記各層のストリップ導体パターンの
始端と終端をそれぞれ短絡して端子に接続した。
ンジスタに直流電力を供給するための電源供給ラインに
インダクタを備えた高周波用パワーアンプにおいて、前
記インダクタを、ストリップ導体と接地導体を有するス
トリップラインにより構成すると共に、前記ストリップ
導体を構成するストリップ導体パターンを、多層基板内
部の複数層に分けて複数設定し、前記接地導体を構成す
る接地（ＧＮＤ）電極パターンを、前記多層基板の積層
方向で前記複数のストリップ導体パターンの両側の層に
それぞれ設定し、前記各層のストリップ導体パターンの
始端と終端をそれぞれ短絡して端子に接続した。
【００３０】また、前記インダクタをチョークコイルで
構成した。また、前記ストリップ導体を、１／４波長共
振器ライン、又は１／８波長共振器ラインで構成した。
また、前記各ストリップ導体パターンを略同じ形状に構
成し、前記多層基板の積層方向で重なる位置に設定し
た。また、前記各ストリップ導体パターンは、前記各層
のストリップ導体パターンの始端と終端をそれぞれ短絡
すると共に、前記始端と終端間の任意の位置でビアによ
り短絡した。
構成した。また、前記ストリップ導体を、１／４波長共
振器ライン、又は１／８波長共振器ラインで構成した。
また、前記各ストリップ導体パターンを略同じ形状に構
成し、前記多層基板の積層方向で重なる位置に設定し
た。また、前記各ストリップ導体パターンは、前記各層
のストリップ導体パターンの始端と終端をそれぞれ短絡
すると共に、前記始端と終端間の任意の位置でビアによ
り短絡した。
【００３１】（作用）前記のようにすれば、各ストリッ
プ導体パターンは並列接続されており、１つのストリッ
プ導体パターンに比べて直流合成抵抗を小さくすること
ができる。従って、チョークコイル等のインダクタを構
成するストリップライン全体の直流抵抗を１／２、１／
３、１／４・・・と小さくすることにより、ＰＡモジュ
ールの最終段トランジスタに供給できる電圧の低下を減
少させることができる。
プ導体パターンは並列接続されており、１つのストリッ
プ導体パターンに比べて直流合成抵抗を小さくすること
ができる。従って、チョークコイル等のインダクタを構
成するストリップライン全体の直流抵抗を１／２、１／
３、１／４・・・と小さくすることにより、ＰＡモジュ
ールの最終段トランジスタに供給できる電圧の低下を減
少させることができる。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、従来例で説明した図
３の回路図は、本実施の形態でも同じなので、同図も参
照しながら説明する。
に基づいて詳細に説明する。なお、従来例で説明した図
３の回路図は、本実施の形態でも同じなので、同図も参
照しながら説明する。
【００３３】また、以下に説明するストリップライン
は、ストリップ導体と接地導体で構成されるが、図３に
示した回路素子を多層基板に実装したＰＡモジュールに
おいては、前記ストリップ導体は多層基板にパターニン
グしたストリップ導体パターン（厚膜パターン）で構成
し、前記接地導体は、多層基板にパターニングしたＧＮ
Ｄ電極パターン（厚膜パターン）で構成する。
は、ストリップ導体と接地導体で構成されるが、図３に
示した回路素子を多層基板に実装したＰＡモジュールに
おいては、前記ストリップ導体は多層基板にパターニン
グしたストリップ導体パターン（厚膜パターン）で構成
し、前記接地導体は、多層基板にパターニングしたＧＮ
Ｄ電極パターン（厚膜パターン）で構成する。
【００３４】§１：概要 図３に示した回路において、例えば、電源電圧３．５Ｖ
で２Ａの電流が直流抵抗０．２Ωを持つ素子Ｌ４に流れ
た場合、その電圧降下は０．４Ｖであり、高周波用パワ
ーアンプの最終段増幅器を構成するトランジスタＴｒ３
に供給できる電圧は３．１Ｖまで低下してしまう。
で２Ａの電流が直流抵抗０．２Ωを持つ素子Ｌ４に流れ
た場合、その電圧降下は０．４Ｖであり、高周波用パワ
ーアンプの最終段増幅器を構成するトランジスタＴｒ３
に供給できる電圧は３．１Ｖまで低下してしまう。
【００３５】特に、ＰＡモジュールを構成するＬＴＣＣ
基板内層に、ストリップラインを構成するストリップ導
体パターン（１／４λ共振器ライン、１／８λ共振器ラ
イン等）を設定し、このストリップ導体パターンとＧＮ
Ｄ電極パターンを用いて素子Ｌ４を構成した場合、前記
ストリップ導体パターンの導体膜厚により、樹脂基板の
銅導体に比較して高い抵抗値を示す。
基板内層に、ストリップラインを構成するストリップ導
体パターン（１／４λ共振器ライン、１／８λ共振器ラ
イン等）を設定し、このストリップ導体パターンとＧＮ
Ｄ電極パターンを用いて素子Ｌ４を構成した場合、前記
ストリップ導体パターンの導体膜厚により、樹脂基板の
銅導体に比較して高い抵抗値を示す。
【００３６】この問題を解決するために、ＬＴＣＣや樹
脂の多層基板内層に、２層以上（複数層）に分けてスト
リップ導体パターン（１／４波長共振器ライン、１／８
波長共振器ライン）を設定し、該複数のストリップ導体
パターンの始端と終端をそれぞれ短絡するか、又は始端
と終端の他に、該始端と終端の途中の任意の位置でビア
により接続して短絡する。
脂の多層基板内層に、２層以上（複数層）に分けてスト
リップ導体パターン（１／４波長共振器ライン、１／８
波長共振器ライン）を設定し、該複数のストリップ導体
パターンの始端と終端をそれぞれ短絡するか、又は始端
と終端の他に、該始端と終端の途中の任意の位置でビア
により接続して短絡する。
【００３７】このように、前記複数のストリップ導体パ
ターンを並列接続して、前記素子Ｌ４を構成するストリ
ップライン全体の直流抵抗を１／２、１／３、１／４・
・・とすることにより、ＰＡモジュールの最終段トラン
ジスタＴｒ３に供給できる電圧の低下を減少させる。こ
の場合、ストリップ導体パターン（１／４λ共振器ライ
ン、１／８λ共振器ライン）は、各層において略同じ形
状にして、多層基板の積層方向で重なるように設定す
る。
ターンを並列接続して、前記素子Ｌ４を構成するストリ
ップライン全体の直流抵抗を１／２、１／３、１／４・
・・とすることにより、ＰＡモジュールの最終段トラン
ジスタＴｒ３に供給できる電圧の低下を減少させる。こ
の場合、ストリップ導体パターン（１／４λ共振器ライ
ン、１／８λ共振器ライン）は、各層において略同じ形
状にして、多層基板の積層方向で重なるように設定す
る。
【００３８】なお、前記ストリップ導体パターンは、前
記のように各層において略同じ形状にして、多層基板の
積層方向で重なるように設定するのが理想的な構成では
あるが、各層において、異なった経路のパターンを用い
ても実施可能である。
記のように各層において略同じ形状にして、多層基板の
積層方向で重なるように設定するのが理想的な構成では
あるが、各層において、異なった経路のパターンを用い
ても実施可能である。
【００３９】§２：ＰＡモジュールの構造の説明 図１はＰＡモジュールの構造説明図であり、Ａ図は平面
図（ストリップ導体パターンを形成した層の平面図）、
Ｂ図は断面図、Ｃ図は他の例の断面図である。なお、図
１では、ＰＡモジュールを構成する素子Ｌ４（チョーク
コイル等のインダクタ）をストリップラインにより構成
した例であり、該ストリップライン部分のみを図示して
ある。
図（ストリップ導体パターンを形成した層の平面図）、
Ｂ図は断面図、Ｃ図は他の例の断面図である。なお、図
１では、ＰＡモジュールを構成する素子Ｌ４（チョーク
コイル等のインダクタ）をストリップラインにより構成
した例であり、該ストリップライン部分のみを図示して
ある。
【００４０】(1) ：例１の説明（図１のＡ図、Ｂ図参
照） 例１では、ＰＡモジュールを多層基板１（ＬＴＣＣ、又
はガラス−エポキシ樹脂による多層基板）で構成し、該
多層基板１の層７の内、内部の任意の３つの層に、それ
ぞれストリップ導体パターン２−１、２−２、２−３を
厚膜パターンにより設定し、前記ストリップ導体パター
ン２−１、２−２、２−３を挟んでその両側（積層方向
の両側）の層（表面）に、それぞれＧＮＤ電極パターン
３、４を厚膜パターンにより設定する。
照） 例１では、ＰＡモジュールを多層基板１（ＬＴＣＣ、又
はガラス−エポキシ樹脂による多層基板）で構成し、該
多層基板１の層７の内、内部の任意の３つの層に、それ
ぞれストリップ導体パターン２−１、２−２、２−３を
厚膜パターンにより設定し、前記ストリップ導体パター
ン２−１、２−２、２−３を挟んでその両側（積層方向
の両側）の層（表面）に、それぞれＧＮＤ電極パターン
３、４を厚膜パターンにより設定する。
【００４１】また、前記ＧＮＤ電極パターン３を設定し
た層上（表面）において、前記ＧＮＤ電極パターン３と
分離して端子Ｔ１（トランジスタＴｒ３側の端子）を厚
膜パターンにより設定し、一方の側面側には端子Ｔ４
（直流電源ＶＣＣ側の端子）を設定する。
た層上（表面）において、前記ＧＮＤ電極パターン３と
分離して端子Ｔ１（トランジスタＴｒ３側の端子）を厚
膜パターンにより設定し、一方の側面側には端子Ｔ４
（直流電源ＶＣＣ側の端子）を設定する。
【００４２】そして、ストリップ導体パターン２−１、
２−２、２−３の一方側の端部（始端）を短絡し、ビア
６により多層基板１の表面に設けた端子Ｔ３に接続する
と共に、前記ストリップ導体パターン２−１、２−２、
２−３の他方側の端部（終端）を短絡し、多層基板１の
側面に設けた端子Ｔ４に接続する。
２−２、２−３の一方側の端部（始端）を短絡し、ビア
６により多層基板１の表面に設けた端子Ｔ３に接続する
と共に、前記ストリップ導体パターン２−１、２−２、
２−３の他方側の端部（終端）を短絡し、多層基板１の
側面に設けた端子Ｔ４に接続する。
【００４３】この場合、ストリップ導体パターン２−
１、２−２、２−３は、略同じ形状に構成し、多層基板
１の積層方向で重なる位置に設定する。そして、ストリ
ップラインとするために、前記ストリップ導体パターン
２−１、２−２、２−３の上下層（積層方向での上下
層）にはＧＮＤ電極パターン３、４を設定（多層基板の
表裏両面に設定）する。
１、２−２、２−３は、略同じ形状に構成し、多層基板
１の積層方向で重なる位置に設定する。そして、ストリ
ップラインとするために、前記ストリップ導体パターン
２−１、２−２、２−３の上下層（積層方向での上下
層）にはＧＮＤ電極パターン３、４を設定（多層基板の
表裏両面に設定）する。
【００４４】(2) ：例２の説明（図１のＣ図参照） 図１のＣ図に示した他の例は、図１のＡ図、Ｂ図に示し
たＰＡモジュールの変形例である。この例では、図１の
Ｂ図に示した例のように、各ストリップ導体パターン２
−１、２−２、２−３の始端と終端をそれぞれ短絡する
だけでなく、前記始端と終端間の任意の位置でビア６に
より接続して短絡（例えば、中間の３箇で短絡）する。
たＰＡモジュールの変形例である。この例では、図１の
Ｂ図に示した例のように、各ストリップ導体パターン２
−１、２−２、２−３の始端と終端をそれぞれ短絡する
だけでなく、前記始端と終端間の任意の位置でビア６に
より接続して短絡（例えば、中間の３箇で短絡）する。
【００４５】このようにすれば、仮に、ストリップ導体
パターン２−１、２−２、２−３の一部で製造上の欠陥
等（例えば、ストリップ導体パターンの膜厚が他の部分
より薄くなっていたり、狭く成っていたりする場合等）
があったとしても、前記ビアによる短絡で前記欠陥等の
影響を最小限の区間に止めることができる。また、前記
ビアによる途中の短絡があっても、直流抵抗は、図１の
Ｂ図に示したものと殆ど変わらない。
パターン２−１、２−２、２−３の一部で製造上の欠陥
等（例えば、ストリップ導体パターンの膜厚が他の部分
より薄くなっていたり、狭く成っていたりする場合等）
があったとしても、前記ビアによる短絡で前記欠陥等の
影響を最小限の区間に止めることができる。また、前記
ビアによる途中の短絡があっても、直流抵抗は、図１の
Ｂ図に示したものと殆ど変わらない。
【００４６】§３：ＰＡモジュールのレイヤー構造の説
明 図２はＰＡモジュールのレイヤー構造説明図である。こ
のＰＡモジュールは、ＧＳＭ／ＤＣＳジュアルモードの
携帯電話機に利用される高周波用パワーアンプの素子を
多層基板に実装することで実現したＰＡモジュールの１
例である。なお、この場合のＰＡモジュールは、ＧＳＭ
側及びＤＣＳ側にそれぞれ図３に示した回路構成と実質
的に同じ構成の回路を用いている。
明 図２はＰＡモジュールのレイヤー構造説明図である。こ
のＰＡモジュールは、ＧＳＭ／ＤＣＳジュアルモードの
携帯電話機に利用される高周波用パワーアンプの素子を
多層基板に実装することで実現したＰＡモジュールの１
例である。なお、この場合のＰＡモジュールは、ＧＳＭ
側及びＤＣＳ側にそれぞれ図３に示した回路構成と実質
的に同じ構成の回路を用いている。
【００４７】図２に示したように、多層基板（ＬＴＣ
Ｃ、或いはガラス−エポキシ樹脂を使用した多層基板）
１には、第１層７−１〜第６層７−６が積層されてお
り、第１層７−１が最上層、第２層７−２〜第５層７−
５が内部層、第６層７−６が最下層である。
Ｃ、或いはガラス−エポキシ樹脂を使用した多層基板）
１には、第１層７−１〜第６層７−６が積層されてお
り、第１層７−１が最上層、第２層７−２〜第５層７−
５が内部層、第６層７−６が最下層である。
【００４８】そして、第１層７−１（最上層）上には、
増幅用トランジスタ等のディスクリート部品（トランジ
スタ等）が実装されている。第２層７−２には、ＧＮＤ
電極パターン３等が厚膜によりパターニングされてい
る。第３層７−３には、ストリップ導体パターン２−１
等が厚膜によりパターニングされている。第４層７−４
には、ストリップ導体パターン２−２等が厚膜によりパ
ターニングされている。第５層７−５には、ストリップ
導体パターン２−３等が厚膜によりパターニングされて
いる。第６層７−６の外側には、ＧＮＤ電極パターン４
等が厚膜によりパターニングされている。
増幅用トランジスタ等のディスクリート部品（トランジ
スタ等）が実装されている。第２層７−２には、ＧＮＤ
電極パターン３等が厚膜によりパターニングされてい
る。第３層７−３には、ストリップ導体パターン２−１
等が厚膜によりパターニングされている。第４層７−４
には、ストリップ導体パターン２−２等が厚膜によりパ
ターニングされている。第５層７−５には、ストリップ
導体パターン２−３等が厚膜によりパターニングされて
いる。第６層７−６の外側には、ＧＮＤ電極パターン４
等が厚膜によりパターニングされている。
【００４９】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。
のような効果がある。
【００５０】(1) ：最終段増幅器のトランジスタに直流
電力を供給するための電源供給ラインに設けた高周波チ
ョークコイル等のインダクタをストリップラインにより
構成し、該ストリップラインを構成するストリップ導体
パターンを複数並列接続することで、ストリップライン
全体の直流抵抗を少なくすることができる。その結果、
前記電源供給ラインにおける電圧降下を少なくすること
ができ、ＰＡモジュール出力端での電力効率と出力電力
を改善できる。
電力を供給するための電源供給ラインに設けた高周波チ
ョークコイル等のインダクタをストリップラインにより
構成し、該ストリップラインを構成するストリップ導体
パターンを複数並列接続することで、ストリップライン
全体の直流抵抗を少なくすることができる。その結果、
前記電源供給ラインにおける電圧降下を少なくすること
ができ、ＰＡモジュール出力端での電力効率と出力電力
を改善できる。
【００５１】すなわち、各ストリップ導体パターンは並
列接続されており、１つのストリップ導体パターンに比
べて合成抵抗を小さくすることができる。従って、チョ
ークコイル、或いはインダクタを構成するストリップラ
イン全体の直流抵抗を１／２、１／３、１／４・・・と
小さくすることにより、ＰＡモジュールの最終段トラン
ジスタに供給できる電圧の低下を減少させることができ
る。
列接続されており、１つのストリップ導体パターンに比
べて合成抵抗を小さくすることができる。従って、チョ
ークコイル、或いはインダクタを構成するストリップラ
イン全体の直流抵抗を１／２、１／３、１／４・・・と
小さくすることにより、ＰＡモジュールの最終段トラン
ジスタに供給できる電圧の低下を減少させることができ
る。
【００５２】また、直流電源から最終段増幅用トランジ
スタに供給する電力損失を軽減することができるので、
ＰＡモジュール出力での電力効率と出力電力の向上を可
能にすることができる。
スタに供給する電力損失を軽減することができるので、
ＰＡモジュール出力での電力効率と出力電力の向上を可
能にすることができる。
【００５３】(2) ：前記素子（インダクタ或いはチョー
クコイル）を多層基板に内蔵することができるので、Ｐ
Ａモジュールを構成する表面実装部品を減らすことがで
き、その結果、ＰＡモジュールの小型化を達成し、か
つ、製作時の作業性を向上させることができる。
クコイル）を多層基板に内蔵することができるので、Ｐ
Ａモジュールを構成する表面実装部品を減らすことがで
き、その結果、ＰＡモジュールの小型化を達成し、か
つ、製作時の作業性を向上させることができる。
【図１】本発明の実施の形態におけるＰＡモジュールの
構造説明図であり、Ａ図は平面図、Ｂ図は断面図、Ｃ図
は他の例の断面図である。
構造説明図であり、Ａ図は平面図、Ｂ図は断面図、Ｃ図
は他の例の断面図である。
【図２】本発明の実施の形態におけるＰＡモジュールの
レイヤー構造説明図である。
レイヤー構造説明図である。
【図３】本発明の実施の形態における高周波用パワーア
ンプの回路図である。
ンプの回路図である。
【図４】従来のＰＡモジュールの構造説明図であり、Ａ
図は平面図、Ｂ図は断面図である。
図は平面図、Ｂ図は断面図である。
【図５】従来の他のＰＡモジュールの実装説明図であ
る。
る。
１ 多層基板 ２、２−１、２−２、２−３ ストリップ導体パターン ３、４ ＧＮＤ電極パターン ６ ビア ７ 多層基板の層 ７−１〜７−６ 多層基板の第１層〜第６層 Ｔ１、Ｔ２、Ｔ３、Ｔ４ 端子 ＩＮ 入力端子 ＯＵＴ 出力端子 ＶＣＣ 直流電源 Ｃ１〜Ｃ１０ コンデンサ Ｒ１ 抵抗 Ｌ１〜Ｌ６ コイル Ｔｒ１〜Ｔｒ３ 増幅用トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 真佐樹 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 五所 邦仁男 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5E346 AA35 AA43 BB03 BB06 BB20 CC09 CC18 CC31 FF01 HH03 HH22 HH40 5J067 AA04 AA41 CA36 CA81 FA10 FA16 HA02 HA10 HA25 HA29 HA33 KA12 KA47 KA66 KA68 KS17 KS25 LS12 MA08 MA21 QA04 QS05 QS17 SA14 TA01
Claims (5)
- 【請求項１】最終段増幅器のトランジスタに直流電力を
供給するための電源供給ラインにインダクタを備えた高
周波用パワーアンプにおいて、 前記インダクタを、ストリップ導体と接地導体を有する
ストリップラインにより構成すると共に、 前記ストリップ導体を構成するストリップ導体パターン
を、多層基板内部の複数層に分けて複数設定し、前記接
地導体を構成する接地電極パターンを、前記多層基板の
積層方向で前記複数のストリップ導体パターンの両側の
層にそれぞれ設定し、 前記各層のストリップ導体パターンの始端と終端をそれ
ぞれ短絡して端子に接続したことを特徴とする高周波用
パワーアンプ。 - 【請求項２】前記インダクタをチョークコイルで構成し
たことを特徴とする請求項１記載の高周波用パワーアン
プ。 - 【請求項３】前記ストリップ導体を、１／４波長共振器
ライン又は１／８波長共振器ラインで構成したことを特
徴とする請求項１又は２記載の高周波用パワーアンプ。 - 【請求項４】前記各ストリップ導体パターンを略同じ形
状に構成し、前記多層基板の積層方向で重なる位置に設
定したことを特徴とする請求項１又は２記載の高周波用
パワーアンプ。 - 【請求項５】前記各ストリップ導体パターンは、前記各
層のストリップ導体パターンの始端と終端をそれぞれ短
絡すると共に、前記始端と終端間の任意の位置でビアに
より短絡したことを特徴とする請求項１乃至４の何れか
に記載の高周波用パワーアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015499A JP2002217656A (ja) | 2001-01-24 | 2001-01-24 | 高周波用パワーアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015499A JP2002217656A (ja) | 2001-01-24 | 2001-01-24 | 高周波用パワーアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217656A true JP2002217656A (ja) | 2002-08-02 |
Family
ID=18882039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001015499A Pending JP2002217656A (ja) | 2001-01-24 | 2001-01-24 | 高周波用パワーアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217656A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1549121A2 (en) * | 2003-12-26 | 2005-06-29 | TDK Corporation | Inductor element containing circuit board and power amplifier module |
| JP2006351647A (ja) * | 2005-06-14 | 2006-12-28 | Hitachi Ltd | 配線基板 |
| EP1841297A1 (en) * | 2006-03-31 | 2007-10-03 | TDK Corporation | High frequency module |
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
-
2001
- 2001-01-24 JP JP2001015499A patent/JP2002217656A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1549121A2 (en) * | 2003-12-26 | 2005-06-29 | TDK Corporation | Inductor element containing circuit board and power amplifier module |
| EP1549121A3 (en) * | 2003-12-26 | 2007-09-26 | TDK Corporation | Inductor element containing circuit board and power amplifier module |
| US7368998B2 (en) | 2003-12-26 | 2008-05-06 | Tdk Corporation | Inductor element containing circuit board and power amplifier module |
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
| CN101896036B (zh) * | 2004-09-16 | 2012-08-29 | Tdk株式会社 | 多层基板及其制造方法 |
| JP2006351647A (ja) * | 2005-06-14 | 2006-12-28 | Hitachi Ltd | 配線基板 |
| EP1841297A1 (en) * | 2006-03-31 | 2007-10-03 | TDK Corporation | High frequency module |
| US7612634B2 (en) | 2006-03-31 | 2009-11-03 | Tdk Corporation | High frequency module utilizing a plurality of parallel signal paths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10432152B2 (en) | RF amplifier output circuit device with integrated current path, and methods of manufacture thereof | |
| CN101488729B (zh) | 功率放大器系统的多个段的初级和多匝的次级变压器 | |
| JP2007142418A (ja) | 可変インダクタを備えた多層回路、及びその製造方法 | |
| JP5051062B2 (ja) | 薄膜バラン | |
| JP5240669B2 (ja) | 薄膜バラン | |
| JP2010050621A (ja) | 薄膜バラン | |
| US10608609B2 (en) | LC filter and method of manufacturing LC filter | |
| JPWO2013157161A1 (ja) | インダクタアレイチップ及びｄｃ−ｄｃコンバータ | |
| US6815796B2 (en) | Composite module and process of producing same | |
| JP2017027970A (ja) | 電子部品 | |
| JP4401981B2 (ja) | フィルタ | |
| JP2002217656A (ja) | 高周波用パワーアンプ | |
| US20020123313A1 (en) | High frequency circuit board and antenna switch module for high frequency using the same | |
| WO2017179583A1 (ja) | 複合部品内蔵回路基板、及び、複合部品 | |
| JP2001094315A (ja) | 方向性結合器 | |
| JPH10190308A (ja) | 積層型フィルタ | |
| JP2002290257A (ja) | 無線通信装置用フロントエンドモジュール | |
| JP2003197426A (ja) | インダクタンス素子を含む複合電子部品 | |
| JP2001185972A (ja) | 積層フィルタ | |
| JP4299488B2 (ja) | 高周波モジュールおよびその製造方法 | |
| JP2006080662A (ja) | 整合回路内蔵半導体トランジスタとモノリシック増幅器および多段増幅器 | |
| JP4678572B2 (ja) | 積層型バラントランス及びそれを用いた高周波スイッチモジュール | |
| JP6500678B2 (ja) | 無線通信装置 | |
| JP2005333675A (ja) | モジュール | |
| JP4487256B2 (ja) | 高周波スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050826 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051004 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051216 |