JP2003197426A - インダクタンス素子を含む複合電子部品 - Google Patents
インダクタンス素子を含む複合電子部品Info
- Publication number
- JP2003197426A JP2003197426A JP2001392938A JP2001392938A JP2003197426A JP 2003197426 A JP2003197426 A JP 2003197426A JP 2001392938 A JP2001392938 A JP 2001392938A JP 2001392938 A JP2001392938 A JP 2001392938A JP 2003197426 A JP2003197426 A JP 2003197426A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inductance element
- resin
- conductor
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】電気的特性の狭公差化、高Ｑ値化が得られるイ
ンダクタンス素子を内蔵した複合電子部品を提供するこ
とを目的とする。 【解決手段】機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層１に２列にスルーホール８を
形成する。第１の層１の上下面において異なる列のスル
ーホール８、８間を連絡するように導体パターン２、３
を形成する。スルーホール８内導体と導体パターン２、
３と共に第１の層１の面方向にヘリカル状のコイルを構
成する。上下の導体パターン２、３をそれぞれ覆うよう
に前記複合材料または前記樹脂により第２の層４、５を
形成する。
ンダクタンス素子を内蔵した複合電子部品を提供するこ
とを目的とする。 【解決手段】機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層１に２列にスルーホール８を
形成する。第１の層１の上下面において異なる列のスル
ーホール８、８間を連絡するように導体パターン２、３
を形成する。スルーホール８内導体と導体パターン２、
３と共に第１の層１の面方向にヘリカル状のコイルを構
成する。上下の導体パターン２、３をそれぞれ覆うよう
に前記複合材料または前記樹脂により第２の層４、５を
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、機能材料粉末と樹
脂とを混合した複合材料または樹脂を用いて構成される
インダクタンス素子を含む複合電子部品に関する。
脂とを混合した複合材料または樹脂を用いて構成される
インダクタンス素子を含む複合電子部品に関する。
【０００２】
【従来の技術】インダクタンス素子を含む複合電子部品
における内蔵インダクタンス素子の一例として、機能材
料粉末と樹脂とを混合した複合材料または樹脂からなる
コア基板の表裏面にフォトリソ工法を用いてスパイラル
状にコイルを形成したものがある。また、他の従来例と
して、フェライト等の磁性体セラミックスや誘電体セラ
ミックスからなる積層インダクタを内蔵する複合電子部
品に代表されるように、１／２〜３／４ターン巻きの導
体パターンを多層積層することにより、積層方向にヘリ
カル状のコイルを巻上げたものがある。
における内蔵インダクタンス素子の一例として、機能材
料粉末と樹脂とを混合した複合材料または樹脂からなる
コア基板の表裏面にフォトリソ工法を用いてスパイラル
状にコイルを形成したものがある。また、他の従来例と
して、フェライト等の磁性体セラミックスや誘電体セラ
ミックスからなる積層インダクタを内蔵する複合電子部
品に代表されるように、１／２〜３／４ターン巻きの導
体パターンを多層積層することにより、積層方向にヘリ
カル状のコイルを巻上げたものがある。
【０００３】
【発明が解決しようとする課題】前記従来のインダクタ
ンス素子のうち、スパイラル状にコイルを形成したもの
は、フォトリソ工法を用いているので、パターン精度が
高くとれ、インダクタンス値の狭公差化は図れるもの
の、コイル形状がスパイラル状をなすことから、自己共
振周波数とＱ値が低いという問題点がある。
ンス素子のうち、スパイラル状にコイルを形成したもの
は、フォトリソ工法を用いているので、パターン精度が
高くとれ、インダクタンス値の狭公差化は図れるもの
の、コイル形状がスパイラル状をなすことから、自己共
振周波数とＱ値が低いという問題点がある。
【０００４】一方、前記のように導体パターンを積層方
向に多層積層してヘリカル状のコイルを形成したもの
は、Ｑ値は高くとれるが、多層構造であるため、各層間
の導体パターンの位置合わせを高精度に行うことが困難
であるため、狭公差化が図れないという問題点がある。
向に多層積層してヘリカル状のコイルを形成したもの
は、Ｑ値は高くとれるが、多層構造であるため、各層間
の導体パターンの位置合わせを高精度に行うことが困難
であるため、狭公差化が図れないという問題点がある。
【０００５】本発明の目的は、上記の実情に鑑み、電気
的特性の狭公差化、高Ｑ値化が得られるインダクタンス
素子を含む複合電子部品を提供することを目的とする。
また本発明は、自己共振周波数の高周波化が図れるイン
ダクタンス素子を含む複合電子部品を提供することを他
の目的とする。
的特性の狭公差化、高Ｑ値化が得られるインダクタンス
素子を含む複合電子部品を提供することを目的とする。
また本発明は、自己共振周波数の高周波化が図れるイン
ダクタンス素子を含む複合電子部品を提供することを他
の目的とする。
【０００６】
【課題を解決するための手段】請求項１のインダクタン
ス素子を含む複合電子部品は、機能材料粉末と樹脂とを
混合した複合材料または樹脂でなる第１の層に２列に形
成されたスルーホールと、前記第１の層の上下面におい
て異なる列のスルーホール間を連絡するように形成され
て前記スルーホール内導体と共に第１の層の面方向にヘ
リカル状のコイルを構成する導体パターンと、該上下の
導体パターンをそれぞれ覆うように前記複合材料または
前記樹脂により形成された第２の層とにより構成された
インダクタンス素子を内蔵していることを特徴とする。
ス素子を含む複合電子部品は、機能材料粉末と樹脂とを
混合した複合材料または樹脂でなる第１の層に２列に形
成されたスルーホールと、前記第１の層の上下面におい
て異なる列のスルーホール間を連絡するように形成され
て前記スルーホール内導体と共に第１の層の面方向にヘ
リカル状のコイルを構成する導体パターンと、該上下の
導体パターンをそれぞれ覆うように前記複合材料または
前記樹脂により形成された第２の層とにより構成された
インダクタンス素子を内蔵していることを特徴とする。
【０００７】このような構成とすれば、導体パターンは
フォトリソ工法等のようにパターン精度の高い形成工程
によって実現できる上、第１の層（コア基板）の平坦部
に導体パターンが形成されるので、導体パターンの位置
精度が高められ、多層積層による場合のパターンのずれ
による特性のばらつきが少ないため、電気的特性の狭公
差化が達成できる。また、積層工程でヘリカル状コイル
を構成するのではなく、平面的導体パターンの形成によ
ってコイルを構成するので、コイルを短時間で構成でき
る上、電気的特性の狭公差化により、特性調整のための
トリミングが不要となるので、コストダウンが図れる。
また、前記のように導体パターンの位置精度を高めるこ
とができるので、Ｑ値の小さい樹脂または複合材料を用
いることが可能であることともあいまって、Ｑ値の向上
とこれに伴う損失の低減が可能となる。
フォトリソ工法等のようにパターン精度の高い形成工程
によって実現できる上、第１の層（コア基板）の平坦部
に導体パターンが形成されるので、導体パターンの位置
精度が高められ、多層積層による場合のパターンのずれ
による特性のばらつきが少ないため、電気的特性の狭公
差化が達成できる。また、積層工程でヘリカル状コイル
を構成するのではなく、平面的導体パターンの形成によ
ってコイルを構成するので、コイルを短時間で構成でき
る上、電気的特性の狭公差化により、特性調整のための
トリミングが不要となるので、コストダウンが図れる。
また、前記のように導体パターンの位置精度を高めるこ
とができるので、Ｑ値の小さい樹脂または複合材料を用
いることが可能であることともあいまって、Ｑ値の向上
とこれに伴う損失の低減が可能となる。
【０００８】請求項２のインダクタンス素子を含む複合
電子部品は、機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層の互いに対向する２つの側面
に、導体内蔵のスルーホールの切断により形成された導
体と、前記第１の層の上下面において前記対向する側面
の導体間を連絡するように形成されて前記側面の導体と
共に第１の層の面方向にヘリカル状のコイルを構成する
導体パターンと、該上下の導体パターンをそれぞれ覆う
ように前記複合材料または前記樹脂により形成された第
２の層とにより構成されたインダクタンス素子を内蔵し
ていることを特徴とする。
電子部品は、機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層の互いに対向する２つの側面
に、導体内蔵のスルーホールの切断により形成された導
体と、前記第１の層の上下面において前記対向する側面
の導体間を連絡するように形成されて前記側面の導体と
共に第１の層の面方向にヘリカル状のコイルを構成する
導体パターンと、該上下の導体パターンをそれぞれ覆う
ように前記複合材料または前記樹脂により形成された第
２の層とにより構成されたインダクタンス素子を内蔵し
ていることを特徴とする。
【０００９】このように、コイル形成用の導体パターン
を対向する側面間に形成することにより、コイル導体を
長く形成することが可能となり、さらなるＱ値の向上と
これに伴う損失の低減、およびインダクタンス値の向上
が図れる。
を対向する側面間に形成することにより、コイル導体を
長く形成することが可能となり、さらなるＱ値の向上と
これに伴う損失の低減、およびインダクタンス値の向上
が図れる。
【００１０】請求項３のインダクタンス素子を含む複合
電子部品は、請求項１または２において、前記第１の層
と第２の層との間に、前記第１の層および第２の層より
低誘電率の第３の層を設け、該第３の層により前記導体
パターンを覆ってなるインダクタンス素子を内蔵してい
ることを特徴とする。
電子部品は、請求項１または２において、前記第１の層
と第２の層との間に、前記第１の層および第２の層より
低誘電率の第３の層を設け、該第３の層により前記導体
パターンを覆ってなるインダクタンス素子を内蔵してい
ることを特徴とする。
【００１１】このように、低誘電率の第３の層を設ける
ことにより、隣接するコイル導体間の容量結合を防止す
ることができ、自己共振周波数が高くなり、電気的特性
の高周波化が図れる。
ことにより、隣接するコイル導体間の容量結合を防止す
ることができ、自己共振周波数が高くなり、電気的特性
の高周波化が図れる。
【００１２】請求項４のインダクタンス素子を含む複合
電子部品は、請求項１から３までのいずれかにおいて、
前記導体パターンは、シート状に設けられた導体にレー
ザ加工によってスリットを設けることにより形成されて
いることを特徴とする。
電子部品は、請求項１から３までのいずれかにおいて、
前記導体パターンは、シート状に設けられた導体にレー
ザ加工によってスリットを設けることにより形成されて
いることを特徴とする。
【００１３】このように、コイルの導体パターンをレー
ザ加工によって形成することにより、狭いコイル導体間
隔も形成可能となり、小型化が図れる。
ザ加工によって形成することにより、狭いコイル導体間
隔も形成可能となり、小型化が図れる。
【００１４】
【発明の実施の形態】図１（Ａ）は本発明によるインダ
クタンス素子を含む複合電子部品の一実施の形態を積層
フィルタ（バンドパスフィルタ）を示す層構造図、図１
（Ｂ）はその回路図である。図１（Ｂ）に示すように、
該複合電子部品は、コンデンサＣ１〜Ｃ３とインダクタ
ンス素子Ｌ１、Ｌ２とからなる。
クタンス素子を含む複合電子部品の一実施の形態を積層
フィルタ（バンドパスフィルタ）を示す層構造図、図１
（Ｂ）はその回路図である。図１（Ｂ）に示すように、
該複合電子部品は、コンデンサＣ１〜Ｃ３とインダクタ
ンス素子Ｌ１、Ｌ２とからなる。
【００１５】図１（Ａ）において、１は機能材料粉末と
樹脂とを混合してなる複合材料または樹脂でなる第１の
層であり、本例では該第１の層１を２つの層１ａ、１ｂ
の積層したもので構成している。２、３はその表裏面に
設けられた導体パターンであり、これらの導体パターン
２、３はそれぞれ両端が対応する導体パターンの端部に
不図示のスルーホール内導体を介して接続されることに
より、第１の層１の面方向（紙面における左右方向）に
巻上げられたコイル（インダクタンス素子）を構成す
る。４、５はこれらの導体パターン２、３を覆うように
第１の層１の表裏面に重ねて形成された第２の層であ
り、該第２の層４、５も複合材料または樹脂を用いて形
成される。この例では、紙面に垂直方向に２つのインダ
クタンス素子Ｌ１、Ｌ２が構成される。
樹脂とを混合してなる複合材料または樹脂でなる第１の
層であり、本例では該第１の層１を２つの層１ａ、１ｂ
の積層したもので構成している。２、３はその表裏面に
設けられた導体パターンであり、これらの導体パターン
２、３はそれぞれ両端が対応する導体パターンの端部に
不図示のスルーホール内導体を介して接続されることに
より、第１の層１の面方向（紙面における左右方向）に
巻上げられたコイル（インダクタンス素子）を構成す
る。４、５はこれらの導体パターン２、３を覆うように
第１の層１の表裏面に重ねて形成された第２の層であ
り、該第２の層４、５も複合材料または樹脂を用いて形
成される。この例では、紙面に垂直方向に２つのインダ
クタンス素子Ｌ１、Ｌ２が構成される。
【００１６】９、１０はコンデンサ電極、１１は両電極
間に介在させる誘電体層でありこれらによりコンデンサ
が構成される。１２、１３はこのコンデンサの上下に設
けられた誘電体層である。誘電体層１１〜１３は機能材
料粉末と樹脂とを混合してなる複合材料または樹脂でな
る。本例ではこれらのコンデンサは紙面に垂直方向に複
数個構成される。６、７はこの素子の両端に設けられた
端子電極である。なお、インダクタ素子Ｌ１、Ｌ２やコ
ンデンサＣ１〜Ｃ３は、スルーホールまたは外部電極
（いずれも図示せず）により接続される。コンデンサ電
極９、１０および誘電体層１１は複数層設けてもよい。
間に介在させる誘電体層でありこれらによりコンデンサ
が構成される。１２、１３はこのコンデンサの上下に設
けられた誘電体層である。誘電体層１１〜１３は機能材
料粉末と樹脂とを混合してなる複合材料または樹脂でな
る。本例ではこれらのコンデンサは紙面に垂直方向に複
数個構成される。６、７はこの素子の両端に設けられた
端子電極である。なお、インダクタ素子Ｌ１、Ｌ２やコ
ンデンサＣ１〜Ｃ３は、スルーホールまたは外部電極
（いずれも図示せず）により接続される。コンデンサ電
極９、１０および誘電体層１１は複数層設けてもよい。
【００１７】図２は図１（Ａ）の内蔵インダクタンス素
子の製造工程図であり、多数個取りされる素材の各工程
において、それぞれ内蔵インダクタンス素子の１個分に
ついて示している。図２において、（ａ１）〜（ａ４）
は素材の表面を示し、（ｂ１）〜（ｂ４）は素材の裏面
を示し、（ｃ１）〜（ｃ４）は断面を示す。これらの図
は左右に並べた図がそれぞれ対応している。（ｃ２）、
（ｃ３）はそれぞれ（ａ２）、（ａ３）のＥ−Ｅ、Ｆ−
Ｆ断面図である。
子の製造工程図であり、多数個取りされる素材の各工程
において、それぞれ内蔵インダクタンス素子の１個分に
ついて示している。図２において、（ａ１）〜（ａ４）
は素材の表面を示し、（ｂ１）〜（ｂ４）は素材の裏面
を示し、（ｃ１）〜（ｃ４）は断面を示す。これらの図
は左右に並べた図がそれぞれ対応している。（ｃ２）、
（ｃ３）はそれぞれ（ａ２）、（ａ３）のＥ−Ｅ、Ｆ−
Ｆ断面図である。
【００１８】（ａ１）〜（ｃ１）に示す第１の層１に
は、磁性粉末としてのフェライト粉末とエポキシ樹脂と
を混合した複合材料を用い、その硬化後のコア基板の厚
みを０．４ｍｍとした。このコア基板に、（ａ２）〜
（ｃ２）に示すように、レーザ加工により０．０７ｍｍ
の直径のスルーホール８を片側に７個、他側に６個、２
列に並ぶように設けた。
は、磁性粉末としてのフェライト粉末とエポキシ樹脂と
を混合した複合材料を用い、その硬化後のコア基板の厚
みを０．４ｍｍとした。このコア基板に、（ａ２）〜
（ｃ２）に示すように、レーザ加工により０．０７ｍｍ
の直径のスルーホール８を片側に７個、他側に６個、２
列に並ぶように設けた。
【００１９】次に（ａ３）〜（ｃ３）に示すように、フ
ォトリソ工法を用いて、銅により導体幅０．０４ｍｍ、
厚み０．０４ｍｍの導体パターン２、３を形成する。ま
た、スルーホール８内にも銅をめっきにより形成し、こ
れにより第１の層１の面方向に巻上げられたヘリカル状
のコイルを構成した。
ォトリソ工法を用いて、銅により導体幅０．０４ｍｍ、
厚み０．０４ｍｍの導体パターン２、３を形成する。ま
た、スルーホール８内にも銅をめっきにより形成し、こ
れにより第１の層１の面方向に巻上げられたヘリカル状
のコイルを構成した。
【００２０】次に（ａ４）〜（ｃ４）に示すように、磁
性粉末としてのフェライト粉末とエポキシ樹脂とを混合
した複合材料をコア基板（第１の層）１の表裏面に印刷
して覆い、硬化させた。その後、前記誘電体層１２、コ
ンデンサ電極９をプリプレグの熱圧着およびフォトリソ
工法またはエッチングにより積層し、同様に誘電体層１
１、コンデンサ電極１０、誘電体層１３の積層を行っ
た。これらの作業を複数回繰り返して多層化してもよ
い。
性粉末としてのフェライト粉末とエポキシ樹脂とを混合
した複合材料をコア基板（第１の層）１の表裏面に印刷
して覆い、硬化させた。その後、前記誘電体層１２、コ
ンデンサ電極９をプリプレグの熱圧着およびフォトリソ
工法またはエッチングにより積層し、同様に誘電体層１
１、コンデンサ電極１０、誘電体層１３の積層を行っ
た。これらの作業を複数回繰り返して多層化してもよ
い。
【００２１】このように内部インダクタンス素子を構成
すれば、従来例より大きなインピーダンス値（インダク
タンス値）が得られる。また、導体パターン２、３をフ
ォトリソ工法等により構成できる上、平面上に導体パタ
ーン２、３を高精度に形成できるので、インピーダンス
値のばらつきが大幅に小さくなり、電気的特性の狭公差
化が達成できた。特に１ＧＨｚ以上のものにおいて、従
来より高いインダクタンス値が得られる。
すれば、従来例より大きなインピーダンス値（インダク
タンス値）が得られる。また、導体パターン２、３をフ
ォトリソ工法等により構成できる上、平面上に導体パタ
ーン２、３を高精度に形成できるので、インピーダンス
値のばらつきが大幅に小さくなり、電気的特性の狭公差
化が達成できた。特に１ＧＨｚ以上のものにおいて、従
来より高いインダクタンス値が得られる。
【００２２】また、積層工程でヘリカル状コイルを順次
巻上げて構成するのではなく、平面的導体パターンの形
成と、スルーホールとによってコイルを構成するので、
コイルを短時間で構成できる上、電気的特性の狭公差化
により、特性調整のためのトリミングが不要となるの
で、コストダウンが図れる。
巻上げて構成するのではなく、平面的導体パターンの形
成と、スルーホールとによってコイルを構成するので、
コイルを短時間で構成できる上、電気的特性の狭公差化
により、特性調整のためのトリミングが不要となるの
で、コストダウンが図れる。
【００２３】また、コイルに流れる電流による磁束が第
１の層１の面方向に通る構成であり、隣接するコイル用
導体間の間隔を一定にすることができる上、前記のよう
に導体パターン２、３の位置精度を高めることができる
ので、樹脂または複合材料と用いることでＱ値を向上さ
せることができ、損失を低減できる。
１の層１の面方向に通る構成であり、隣接するコイル用
導体間の間隔を一定にすることができる上、前記のよう
に導体パターン２、３の位置精度を高めることができる
ので、樹脂または複合材料と用いることでＱ値を向上さ
せることができ、損失を低減できる。
【００２４】なお、図１（Ａ）、図２に示した構造、製
造工程を同一とし、第１の層１と第２の層４、５の材料
を、誘電体粉末としてのシリカ粉末とビニルベンジル樹
脂とを混合したもののような低誘電率複合材料に変えた
インダクタンス素子を作製することもできる。
造工程を同一とし、第１の層１と第２の層４、５の材料
を、誘電体粉末としてのシリカ粉末とビニルベンジル樹
脂とを混合したもののような低誘電率複合材料に変えた
インダクタンス素子を作製することもできる。
【００２５】このようなインダクタンス素子は、前記例
と同様にインダクタンス特性が狭公差化される。また、
低誘電率の複合材料により素子を構成したので、自己共
振周波数がより高くなる。また、ビニルベンジル樹脂が
エポキシ樹脂より誘電損失が小さいため、高Ｑ特性のイ
ンダクタンス素子を得ることができる。
と同様にインダクタンス特性が狭公差化される。また、
低誘電率の複合材料により素子を構成したので、自己共
振周波数がより高くなる。また、ビニルベンジル樹脂が
エポキシ樹脂より誘電損失が小さいため、高Ｑ特性のイ
ンダクタンス素子を得ることができる。
【００２６】図１（Ｃ）は本発明によるインダクタンス
素子を含む複合電子部品の他の実施の形態を示す断面
図、図３はその製造工程を示す図である。本実施の形態
においては、図１（Ｃ）に示すように、前記第１の層１
と第２の層４、５との間に、前記第１の層１および第２
の層４、５より低誘電率の第３の層１４、１５を設け、
該第３の層１４、１５により前記導体パターン２、３を
覆ったものである。
素子を含む複合電子部品の他の実施の形態を示す断面
図、図３はその製造工程を示す図である。本実施の形態
においては、図１（Ｃ）に示すように、前記第１の層１
と第２の層４、５との間に、前記第１の層１および第２
の層４、５より低誘電率の第３の層１４、１５を設け、
該第３の層１４、１５により前記導体パターン２、３を
覆ったものである。
【００２７】図３の工程図において、（ａ１）〜（ａ
５）は素材の表面を示し、（ｂ１）〜（ｂ５）は素材の
裏面を示し、（ｃ１）〜（ｃ５）は断面を示す。図３の
実施の形態においては、第１の層１に磁性粉末としての
フェライト粉末とエポキシ樹脂とを混合した複合材料を
用いた。このコア基板に、（ａ２）〜（ｃ２）に示すよ
うに、レーザ加工により０．０７ｍｍの直径のスルーホ
ール８を前述の場合と同様に片側に７個、他側に６個、
２列に並ぶように設けた。
５）は素材の表面を示し、（ｂ１）〜（ｂ５）は素材の
裏面を示し、（ｃ１）〜（ｃ５）は断面を示す。図３の
実施の形態においては、第１の層１に磁性粉末としての
フェライト粉末とエポキシ樹脂とを混合した複合材料を
用いた。このコア基板に、（ａ２）〜（ｃ２）に示すよ
うに、レーザ加工により０．０７ｍｍの直径のスルーホ
ール８を前述の場合と同様に片側に７個、他側に６個、
２列に並ぶように設けた。
【００２８】次に（ａ３）〜（ｃ３）に示すように、フ
ォトリソ工法を用いて、銅により導体幅０．０４ｍｍ、
厚み０．０４ｍｍの導体パターン２、３を形成する。ま
た、スルーホール８内にも銅をめっきにより形成し、こ
れにより第１の層１の面方向に巻上げられたヘリカル状
のコイルを構成した。
ォトリソ工法を用いて、銅により導体幅０．０４ｍｍ、
厚み０．０４ｍｍの導体パターン２、３を形成する。ま
た、スルーホール８内にも銅をめっきにより形成し、こ
れにより第１の層１の面方向に巻上げられたヘリカル状
のコイルを構成した。
【００２９】次に（ａ４）〜（ｃ４）に示すように、低
誘電率複合材料としてのシリカ粉末とビニルベンジル樹
脂との混合材料を前記導体パターン２、３を覆うように
印刷し、乾燥することにより、第３の層１４、１５を形
成した。
誘電率複合材料としてのシリカ粉末とビニルベンジル樹
脂との混合材料を前記導体パターン２、３を覆うように
印刷し、乾燥することにより、第３の層１４、１５を形
成した。
【００３０】次に（ａ５）〜（ｃ５）に示すように、磁
性粉末としてのフェライト粉末とエポキシ樹脂とを混合
した複合材料をコア基板（第１の層）１およびの表裏面
に印刷して覆った。
性粉末としてのフェライト粉末とエポキシ樹脂とを混合
した複合材料をコア基板（第１の層）１およびの表裏面
に印刷して覆った。
【００３１】このような構造とすれば、第３の層１４、
１５が低誘電率であることから、導体パターン２、３の
隣接する導体間の容量結合が低減されるため、自己共振
周波数が高くなり、かつより高い周波数帯域まで高いイ
ンピーダンス値を得ることが可能となった。
１５が低誘電率であることから、導体パターン２、３の
隣接する導体間の容量結合が低減されるため、自己共振
周波数が高くなり、かつより高い周波数帯域まで高いイ
ンピーダンス値を得ることが可能となった。
【００３２】図１（Ａ）、（Ｃ）に示すようなインダク
タンス素子とコンデンサとの組み合わせ構造の複合電子
部品あるいは複数のインダクタンス素子を含む構造は、
バンドパスフィルタ以外に、バルン、カプラ、分配器、
アンテナ、ローパスフィルタ、ハイパスフィルタ、ＬＣ
トラップ、トランス等に用いることができる。
タンス素子とコンデンサとの組み合わせ構造の複合電子
部品あるいは複数のインダクタンス素子を含む構造は、
バンドパスフィルタ以外に、バルン、カプラ、分配器、
アンテナ、ローパスフィルタ、ハイパスフィルタ、ＬＣ
トラップ、トランス等に用いることができる。
【００３３】図４は本発明による内蔵インダクタンス素
子の他の実施の形態を示す製造工程図である。図４にお
いても、（ａ１）〜（ａ４）は素材の表面を示し、（ｂ
１）〜（ｂ４）は素材の裏面を示し、（ｃ１）〜（ｃ
４）は断面を示す。本実施の形態が図３のものと異なる
点は、スルーホール８Ａを楕円形状（長孔でもよい）に
して対向する両側面となる箇所に複数個ずつ形成し、そ
のスルーホール８Ａの内部に銅をメッキにより形成する
と共に、スルーホール８Ａ、８Ａ間を接続するように導
体パターン２Ａ、３Ａを設けてコイルを構成したもので
ある。素材の切断により、スルーホール８Ａはそのほぼ
中央部で切断されるため、チップ状態では側面電極１６
として残る。この場合も、層１、４、５の材料として
は、前記磁性粉末または誘電体粉末と樹脂との混合材料
を用いることができる。
子の他の実施の形態を示す製造工程図である。図４にお
いても、（ａ１）〜（ａ４）は素材の表面を示し、（ｂ
１）〜（ｂ４）は素材の裏面を示し、（ｃ１）〜（ｃ
４）は断面を示す。本実施の形態が図３のものと異なる
点は、スルーホール８Ａを楕円形状（長孔でもよい）に
して対向する両側面となる箇所に複数個ずつ形成し、そ
のスルーホール８Ａの内部に銅をメッキにより形成する
と共に、スルーホール８Ａ、８Ａ間を接続するように導
体パターン２Ａ、３Ａを設けてコイルを構成したもので
ある。素材の切断により、スルーホール８Ａはそのほぼ
中央部で切断されるため、チップ状態では側面電極１６
として残る。この場合も、層１、４、５の材料として
は、前記磁性粉末または誘電体粉末と樹脂との混合材料
を用いることができる。
【００３４】このようにスルーホール８Ａ、８Ａを設け
る構成とすれば、特性の狭公差化は勿論のこと、導体パ
ターン２Ａ、３Ａを長くすることができるので、高いイ
ンダクタンス値が得られ、高いＱ値のインダクタンス素
子が得られる。また、シリカ粉末とビニルベンジル樹脂
との混合材料を層１、４、５に用いることにより、高い
共振周波数のものが得られる。図３に示したような第３
の層１４、１５を有する構造を図４のインダクタンス素
子にも適用することができる。
る構成とすれば、特性の狭公差化は勿論のこと、導体パ
ターン２Ａ、３Ａを長くすることができるので、高いイ
ンダクタンス値が得られ、高いＱ値のインダクタンス素
子が得られる。また、シリカ粉末とビニルベンジル樹脂
との混合材料を層１、４、５に用いることにより、高い
共振周波数のものが得られる。図３に示したような第３
の層１４、１５を有する構造を図４のインダクタンス素
子にも適用することができる。
【００３５】図５は本発明による内蔵インダクタンス素
子の他の実施の形態を示す製造工程図である。図５にお
いて、（ａ１）〜（ａ５）は素材の表面を示し、（ｂ
１）〜（ｂ５）は素材の裏面を示し、（ｃ１）〜（ｃ
５）は断面を示す。図５の実施の形態が図２のものと異
なる点は、（ａ３）〜（ｃ３）に示すように、コア基板
１の表裏面にフォトリソ工法またはエッチングにより平
板状の導体パターン１７、１８を形成した後、（ａ４）
〜（ｃ４）に示すように、レーザ加工により切り込み１
９、２０を入れて導体パターン２、３を形成したことに
ある。
子の他の実施の形態を示す製造工程図である。図５にお
いて、（ａ１）〜（ａ５）は素材の表面を示し、（ｂ
１）〜（ｂ５）は素材の裏面を示し、（ｃ１）〜（ｃ
５）は断面を示す。図５の実施の形態が図２のものと異
なる点は、（ａ３）〜（ｃ３）に示すように、コア基板
１の表裏面にフォトリソ工法またはエッチングにより平
板状の導体パターン１７、１８を形成した後、（ａ４）
〜（ｃ４）に示すように、レーザ加工により切り込み１
９、２０を入れて導体パターン２、３を形成したことに
ある。
【００３６】このようにレーザ加工によって導体パター
ン２、３を形成すれば、導体パターンの間隔を狭くでき
るため、インダクタンス値、Ｑ値ともに高くすることが
できる。なお、図３、図４の構造を図５のインダクタン
ス素子にも適用することができる。
ン２、３を形成すれば、導体パターンの間隔を狭くでき
るため、インダクタンス値、Ｑ値ともに高くすることが
できる。なお、図３、図４の構造を図５のインダクタン
ス素子にも適用することができる。
【００３７】図６（Ａ）は本発明の他の実施の形態を示
す層構造図、図６（Ｂ）はその回路図であり、携帯電話
等の移動体通信機器用の電圧制御発振器（ＶＣＯ）を構
成するものである。図６（Ｂ）に示すように、この電圧
制御発振器は、制御端子２４に加える電圧（２５は電源
端子）により、出力端子２６から出力される信号の周波
数が変化するもので、Ｃ１〜Ｃ９はコンデンサ、Ｌ１〜
Ｌ３はインダクタンス素子、Ｒ１〜Ｒ４は抵抗、ＶＤは
バリキャップダイオード、Ｌａは共振器、Ｑ１、Ｑ２は
トランジスタである。
す層構造図、図６（Ｂ）はその回路図であり、携帯電話
等の移動体通信機器用の電圧制御発振器（ＶＣＯ）を構
成するものである。図６（Ｂ）に示すように、この電圧
制御発振器は、制御端子２４に加える電圧（２５は電源
端子）により、出力端子２６から出力される信号の周波
数が変化するもので、Ｃ１〜Ｃ９はコンデンサ、Ｌ１〜
Ｌ３はインダクタンス素子、Ｒ１〜Ｒ４は抵抗、ＶＤは
バリキャップダイオード、Ｌａは共振器、Ｑ１、Ｑ２は
トランジスタである。
【００３８】図６（Ａ）に示すように、前記した第１の
層１の上下面に形成する導体パターン２、３およびスル
ーホール内導体（図示せず）により、前記インダクタン
ス素子Ｌ１〜Ｌ３等のインダクタンス素子を構成する。
また、コンデンサ電極９、１０および誘電体層１１、さ
らにはその上下の層１２、１３により、コンデンサＣ１
〜Ｃ９の一部または全部を構成する。ストリップライン
２２とグランド電極２３は共振器Ｌａを構成する。ま
た、搭載部品２１は前記トランジスタＱ１、Ｑ２や抵抗
Ｒ１〜Ｒ４あるいはコンデンサの一部等でなる。
層１の上下面に形成する導体パターン２、３およびスル
ーホール内導体（図示せず）により、前記インダクタン
ス素子Ｌ１〜Ｌ３等のインダクタンス素子を構成する。
また、コンデンサ電極９、１０および誘電体層１１、さ
らにはその上下の層１２、１３により、コンデンサＣ１
〜Ｃ９の一部または全部を構成する。ストリップライン
２２とグランド電極２３は共振器Ｌａを構成する。ま
た、搭載部品２１は前記トランジスタＱ１、Ｑ２や抵抗
Ｒ１〜Ｒ４あるいはコンデンサの一部等でなる。
【００３９】図６（Ａ）において、インダクタンス素子
の第１の層１、第２の層４、５を、シリカ粉末等のよう
に誘電率が低く、Ｑ値が高い機能材料粉末とビニルベン
ジル樹脂等のように誘電率が低い有機材料を混合した複
合材料を用い、かつ第１の層１の面方向にコイルを構成
することにより、自己共振周波数が高く、Ｑ値が高く、
電気的特性の狭公差化されたＶＣＯを構成することが可
能となる。
の第１の層１、第２の層４、５を、シリカ粉末等のよう
に誘電率が低く、Ｑ値が高い機能材料粉末とビニルベン
ジル樹脂等のように誘電率が低い有機材料を混合した複
合材料を用い、かつ第１の層１の面方向にコイルを構成
することにより、自己共振周波数が高く、Ｑ値が高く、
電気的特性の狭公差化されたＶＣＯを構成することが可
能となる。
【００４０】図６（Ａ）のような複合電子部品は、携帯
電話等の移動体通信機器におけるＰＡ（パワーアンプ）
モジュール、フロントエンドモジュール、高周波重畳モ
ジュール、ＰＬＬ（位相ロックドループ）モジュール、
ＴＣＸＯ（温度補償水晶発振器）モジュール、ＲＦ（高
周波）ユニット、アンテナ−フロントエンドモジュー
ル、ＰＡ−アイソレータモジュール、チューナーユニッ
ト、ＤＣ−ＤＣコンバータ等にも適用可能である。
電話等の移動体通信機器におけるＰＡ（パワーアンプ）
モジュール、フロントエンドモジュール、高周波重畳モ
ジュール、ＰＬＬ（位相ロックドループ）モジュール、
ＴＣＸＯ（温度補償水晶発振器）モジュール、ＲＦ（高
周波）ユニット、アンテナ−フロントエンドモジュー
ル、ＰＡ−アイソレータモジュール、チューナーユニッ
ト、ＤＣ−ＤＣコンバータ等にも適用可能である。
【００４１】図６（Ａ）において、第１の層１や第２の
層４、５として、フェライトのように透磁率が高く、損
失の大きな機能材料粉末と、エポキシ樹脂等の樹脂との
複合材料を用いることにより、小型で、前記低誘電率の
複合材料または樹脂を用いた場合よりも比較的低周波領
域でＬ、Ｑ値の優れたインダクタンス素子を含む複合電
子部品を構成することができる。
層４、５として、フェライトのように透磁率が高く、損
失の大きな機能材料粉末と、エポキシ樹脂等の樹脂との
複合材料を用いることにより、小型で、前記低誘電率の
複合材料または樹脂を用いた場合よりも比較的低周波領
域でＬ、Ｑ値の優れたインダクタンス素子を含む複合電
子部品を構成することができる。
【００４２】図６（Ｃ）は複合電子部品の他の実施の形
態を示す層構造図である。本実施の形態は、図３に示し
たように、スルーホール内導体とでコイルを構成する導
体パターン２、３を覆うように第３の層１４、１５を設
けたものである。これにより、自己共振周波数が高いイ
ンダクタンス素子を複合電子部品に内蔵させることがで
きる。
態を示す層構造図である。本実施の形態は、図３に示し
たように、スルーホール内導体とでコイルを構成する導
体パターン２、３を覆うように第３の層１４、１５を設
けたものである。これにより、自己共振周波数が高いイ
ンダクタンス素子を複合電子部品に内蔵させることがで
きる。
【００４３】本発明を実施する場合、樹脂としては、前
記のもの以外に、ＢＴレジン、ポリイミド樹脂、フェノ
ール樹脂、フッ素樹脂あるいはその他の樹脂を用いるこ
とができる。また、樹脂または複合材料中には、必要に
応じて補強のためのガラス繊維を設けてもよい。また、
導体パターン２、３の形成は、フォトリソ工法やエッチ
ング以外にスパッタリングやＣＶＤ等によっても形成す
ることができる。また、複合材料に混合する機能材料粉
末としては、フェライトやシリカ以外のガラス系セラミ
ック、フォルステライト系セラミック、チタン酸系セラ
ミック等の粉末を使用することができる。
記のもの以外に、ＢＴレジン、ポリイミド樹脂、フェノ
ール樹脂、フッ素樹脂あるいはその他の樹脂を用いるこ
とができる。また、樹脂または複合材料中には、必要に
応じて補強のためのガラス繊維を設けてもよい。また、
導体パターン２、３の形成は、フォトリソ工法やエッチ
ング以外にスパッタリングやＣＶＤ等によっても形成す
ることができる。また、複合材料に混合する機能材料粉
末としては、フェライトやシリカ以外のガラス系セラミ
ック、フォルステライト系セラミック、チタン酸系セラ
ミック等の粉末を使用することができる。
【００４４】
【発明の効果】請求項１によれば、インダクタンス素子
を内蔵する複合電子部品において、インダクタンス素子
を構成する第１の層（コア基板）の平坦部にフォトリソ
法等により導体パターンが形成されるので、電気的特性
の狭公差化が達成できる。また、コイルを構成する導体
パターンが平面部において形成され、コイル形成が短時
間に行える上、特性調整のためのトリミングが不要とな
り、大幅なコストダウンが可能となる。
を内蔵する複合電子部品において、インダクタンス素子
を構成する第１の層（コア基板）の平坦部にフォトリソ
法等により導体パターンが形成されるので、電気的特性
の狭公差化が達成できる。また、コイルを構成する導体
パターンが平面部において形成され、コイル形成が短時
間に行える上、特性調整のためのトリミングが不要とな
り、大幅なコストダウンが可能となる。
【００４５】また、前記のように導体パターンの位置精
度を高めることができる上、複合材料や樹脂を用いてい
るので、Ｑ値を向上させることができる。
度を高めることができる上、複合材料や樹脂を用いてい
るので、Ｑ値を向上させることができる。
【００４６】請求項２によれば、コイル形成用の導体パ
ターンを対向する側面間に形成することにより、コイル
導体を長く形成することが可能となり、さらなるＱ値の
向上およびインダクタンス値の向上が図れる。
ターンを対向する側面間に形成することにより、コイル
導体を長く形成することが可能となり、さらなるＱ値の
向上およびインダクタンス値の向上が図れる。
【００４７】請求項３によれば、低誘電率の第３の層を
設けたので、隣接するコイル導体間の容量結合を防止す
ることができ、自己共振周波数が高くなり、電気的特性
の高周波化が図れる。
設けたので、隣接するコイル導体間の容量結合を防止す
ることができ、自己共振周波数が高くなり、電気的特性
の高周波化が図れる。
【００４８】請求項４によれば、コイルの導体パターン
をレーザ加工によって形成することにより、狭いコイル
導体間隔も形成可能となり、小型化が図れる。
をレーザ加工によって形成することにより、狭いコイル
導体間隔も形成可能となり、小型化が図れる。
【図１】（Ａ）、（Ｂ）はそれぞれ本発明によるインダ
クタンス素子を含む複合電子部品の一実施の形態を示す
層構造図および回路図、（Ｃ）は本発明の複合電子部品
の他の実施の形態を示す層構造図である。
クタンス素子を含む複合電子部品の一実施の形態を示す
層構造図および回路図、（Ｃ）は本発明の複合電子部品
の他の実施の形態を示す層構造図である。
【図２】図１（Ａ）の内蔵インダクタンス素子部の製造
工程図である。
工程図である。
【図３】図１（Ｃ）の内蔵インダクタンス素子部の製造
工程図である。
工程図である。
【図４】本発明による他の実施の形態を示すインダクタ
ンス素子部の製造工程図である。
ンス素子部の製造工程図である。
【図５】本発明による他の実施の形態を示すインダクタ
ンス素子部の製造工程図である。
ンス素子部の製造工程図である。
【図６】（Ａ）、（Ｂ）はそれぞれ本発明によるインダ
クタンス素子を含む複合電子部品の一実施の形態を示す
層構造図および回路図、（Ｃ）は本発明の複合電子部品
の他の実施の形態を示す層構造図である。
クタンス素子を含む複合電子部品の一実施の形態を示す
層構造図および回路図、（Ｃ）は本発明の複合電子部品
の他の実施の形態を示す層構造図である。
１：第１の層、２、２Ａ、３、３Ａ：導体パターン、
４、５：第２の層、６、７：端子電極、８、８Ａ：スル
ーホール、９、１０：コンデンサ電極、１１〜１３：誘
電体層、１４、１５：第３の層、１６：側面導体、１
７、１８：導体パターン、１９、２０：スリット、２
１：搭載部品、２２：ストリップライン、２３：グラン
ド電極
４、５：第２の層、６、７：端子電極、８、８Ａ：スル
ーホール、９、１０：コンデンサ電極、１１〜１３：誘
電体層、１４、１５：第３の層、１６：側面導体、１
７、１８：導体パターン、１９、２０：スリット、２
１：搭載部品、２２：ストリップライン、２３：グラン
ド電極
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5E070 AA01 AA05 AB01 AB06 BA12
BB03 CB13 CB16
5E082 AA01 AB01 AB03 BB01 BB07
DD07 EE04 FF05 FG26 MM05
Claims (4)
- 【請求項１】機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層に２列に形成されたスルーホ
ールと、 前記第１の層の上下面において異なる列のスルーホール
間を連絡するように形成されて前記スルーホール内導体
と共に第１の層の面方向にヘリカル状のコイルを構成す
る導体パターンと、 該上下の導体パターンをそれぞれ覆うように前記複合材
料または前記樹脂により形成された第２の層とにより構
成されたインダクタンス素子を内蔵していることを特徴
とするインダクタンス素子を含む複合電子部品。 - 【請求項２】機能材料粉末と樹脂とを混合した複合材料
または樹脂でなる第１の層の互いに対向する２つの側面
に、導体内蔵のスルーホールの切断により形成された導
体と、 前記第１の層の上下面において前記対向する側面の導体
間を連絡するように形成されて前記側面の導体と共に第
１の層の面方向にヘリカル状のコイルを構成する導体パ
ターンと、 該上下の導体パターンをそれぞれ覆うように前記複合材
料または前記樹脂により形成された第２の層とにより構
成されたインダクタンス素子を内蔵していることを特徴
とするインダクタンス素子を含む複合電子部品。 - 【請求項３】請求項１または２に記載のインダクタンス
素子を含む複合電子部品において、 前記第１の層と第２の層との間に、前記第１の層および
第２の層より低誘電率の第３の層を設け、該第３の層に
より前記導体パターンを覆ってなるインダクタンス素子
を内蔵していることを特徴とするインダクタンス素子を
含む複合電子部品。 - 【請求項４】請求項１から３までのいずれかに記載のイ
ンダクタンス素子を含む複合電子部品において、 前記導体パターンは、シート状に設けられた導体にレー
ザ加工によってスリットを設けることにより形成されて
いることを特徴とするインダクタンス素子を含む複合電
子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392938A JP2003197426A (ja) | 2001-12-25 | 2001-12-25 | インダクタンス素子を含む複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392938A JP2003197426A (ja) | 2001-12-25 | 2001-12-25 | インダクタンス素子を含む複合電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197426A true JP2003197426A (ja) | 2003-07-11 |
Family
ID=27600055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001392938A Withdrawn JP2003197426A (ja) | 2001-12-25 | 2001-12-25 | インダクタンス素子を含む複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003197426A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031766A1 (ja) * | 2003-09-29 | 2005-04-07 | Tamura Corporation | 積層型磁性部品を内蔵した多層積層基板 |
| US7081803B2 (en) | 2003-01-31 | 2006-07-25 | Tdk Corporation | Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module |
| US7167071B2 (en) | 2003-03-17 | 2007-01-23 | Tdk Corporation | Inductive device and method for producing the same |
| JP2008027982A (ja) * | 2006-07-18 | 2008-02-07 | Tdk Corp | Ｌｃ複合部品 |
| JP2008066671A (ja) * | 2006-09-11 | 2008-03-21 | Fuji Electric Device Technology Co Ltd | 薄型磁気部品及びその製造方法 |
| WO2008133018A1 (ja) * | 2007-04-13 | 2008-11-06 | Murata Manufacturing Co., Ltd. | 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法 |
| JP2009219152A (ja) * | 2009-06-22 | 2009-09-24 | Murata Mfg Co Ltd | ノイズフィルタ |
| JP2009302803A (ja) * | 2008-06-12 | 2009-12-24 | Sony Corp | インダクタモジュール、シリコンチューナモジュールおよび半導体装置 |
| JP2010141827A (ja) * | 2008-12-15 | 2010-06-24 | Murata Mfg Co Ltd | ノイズフィルタ |
-
2001
- 2001-12-25 JP JP2001392938A patent/JP2003197426A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7081803B2 (en) | 2003-01-31 | 2006-07-25 | Tdk Corporation | Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module |
| US7167071B2 (en) | 2003-03-17 | 2007-01-23 | Tdk Corporation | Inductive device and method for producing the same |
| WO2005031766A1 (ja) * | 2003-09-29 | 2005-04-07 | Tamura Corporation | 積層型磁性部品を内蔵した多層積層基板 |
| JP2008027982A (ja) * | 2006-07-18 | 2008-02-07 | Tdk Corp | Ｌｃ複合部品 |
| JP2008066671A (ja) * | 2006-09-11 | 2008-03-21 | Fuji Electric Device Technology Co Ltd | 薄型磁気部品及びその製造方法 |
| WO2008133018A1 (ja) * | 2007-04-13 | 2008-11-06 | Murata Manufacturing Co., Ltd. | 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法 |
| GB2461443A (en) * | 2007-04-13 | 2010-01-06 | Murata Manufacturing Co | Magnetic field coupling type antenna, magnetic field coupling type antenna module, magnetic field coupling type antenna device,and their manufacturing methods |
| GB2461443B (en) * | 2007-04-13 | 2012-06-06 | Murata Manufacturing Co | Magnetic field coupling antenna module arrangements including a magnetic core embedded in an insulating layer and their manufacturing methods. |
| JP2009302803A (ja) * | 2008-06-12 | 2009-12-24 | Sony Corp | インダクタモジュール、シリコンチューナモジュールおよび半導体装置 |
| US8338912B2 (en) | 2008-06-12 | 2012-12-25 | Sony Corporation | Inductor module, silicon tuner module and semiconductor device |
| JP2010141827A (ja) * | 2008-12-15 | 2010-06-24 | Murata Mfg Co Ltd | ノイズフィルタ |
| JP2009219152A (ja) * | 2009-06-22 | 2009-09-24 | Murata Mfg Co Ltd | ノイズフィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100580689B1 (ko) | 인덕턴스 소자와 적층전자부품과 적층전자부품 모듈과이들의 제조방법 | |
| JP4992345B2 (ja) | 伝送線路型共振器と、これを用いた高周波フィルタ、高周波モジュールおよび無線機器 | |
| US8773232B2 (en) | High-frequency transformer, high-frequency component, and communication terminal device | |
| JP2003059722A (ja) | 積層型インダクタ及びその製造方法 | |
| KR100643145B1 (ko) | 집중 정수형 비상반소자 | |
| WO2003050908A1 (fr) | Circuit de filtrage | |
| WO2004021373A1 (ja) | インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子 | |
| JP2002111226A (ja) | 複合多層基板およびそれを用いたモジュール | |
| JP2003197426A (ja) | インダクタンス素子を含む複合電子部品 | |
| JP3858853B2 (ja) | ２ポート型アイソレータ及び通信装置 | |
| WO2003100853A1 (fr) | Substrat a multiples couches avec une bobine integree, puce a semi-conducteurs, procedes de facturation | |
| JP2004363553A (ja) | 基板と積層電子部品と基板の製造方法 | |
| JP2004127966A (ja) | インダクティブ素子とその製造方法 | |
| JP3979402B2 (ja) | ２ポート型アイソレータ、その特性調整方法および通信装置 | |
| JP2003197427A (ja) | インダクタンス素子 | |
| JP2006054208A (ja) | 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子 | |
| JP2001185972A (ja) | 積層フィルタ | |
| JP4130347B2 (ja) | 積層電子部品モジュール | |
| JP5374808B2 (ja) | 可変受動デバイス及びこれを用いた半導体装置 | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP4209850B2 (ja) | アンテナスイッチ | |
| JP2003283284A (ja) | 平面化フィルタ | |
| JP2005276878A (ja) | インダクティブデバイス及びその製造方法 | |
| JP2003297633A (ja) | 積層部品 | |
| JP2003017968A (ja) | 積層フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060922 |