JP2002111226A - 複合多層基板およびそれを用いたモジュール - Google Patents
複合多層基板およびそれを用いたモジュールInfo
- Publication number
- JP2002111226A JP2002111226A JP2000292486A JP2000292486A JP2002111226A JP 2002111226 A JP2002111226 A JP 2002111226A JP 2000292486 A JP2000292486 A JP 2000292486A JP 2000292486 A JP2000292486 A JP 2000292486A JP 2002111226 A JP2002111226 A JP 2002111226A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- glass cloth
- glass
- cavity
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】薄型化が可能であってしかも強度を確保でき、
重要部品の内蔵が可能となる複合多層基板とそれを用い
たモジュールを提供する。 【解決手段】樹脂４または樹脂４に機能粉末３を混合し
てなる複合材料にガラスクロス２を埋設してなるガラス
クロス層５を最外上下層のうちの少なくともどちらか一
方に有する。該ガラスクロス層５以外の層に、樹脂４ま
たは樹脂４に機能粉末３を混合してなる複合材料からな
るガラスクロスレス層１２を有するガラスクロス層とガ
ラスクロスレス層からなる多層基板にキャビティを形成
し、そのキャビティに半導体部品やチップ部品を搭載収
容する。
重要部品の内蔵が可能となる複合多層基板とそれを用い
たモジュールを提供する。 【解決手段】樹脂４または樹脂４に機能粉末３を混合し
てなる複合材料にガラスクロス２を埋設してなるガラス
クロス層５を最外上下層のうちの少なくともどちらか一
方に有する。該ガラスクロス層５以外の層に、樹脂４ま
たは樹脂４に機能粉末３を混合してなる複合材料からな
るガラスクロスレス層１２を有するガラスクロス層とガ
ラスクロスレス層からなる多層基板にキャビティを形成
し、そのキャビティに半導体部品やチップ部品を搭載収
容する。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラスクロス入り
樹脂層およびガラスクロスレスの樹脂層とからなる複合
多層基板とそれを用いたモジュールに関する。
樹脂層およびガラスクロスレスの樹脂層とからなる複合
多層基板とそれを用いたモジュールに関する。
【０００２】
【従来の技術】図７（Ａ）は従来の多層基板の一例を示
す断面図である。この従来の多層基板は、図７（Ｂ）に
示されるガラス繊維１をネット状に編み込んだガラスク
ロス２を、誘電体粉末または磁性体粉末からなる機能粉
末３を含有するエポキシ等の樹脂４に埋設してプリプレ
グ５を構成し、このプリプレグ５の片面または両面に銅
箔を貼り付けてエッチング等によりパターニングして導
体パターン６を形成し、それらを積み重ね、熱を加えな
がらプレスすることにより、多層基板７を構成してい
る。前記プリプレグ５は、シート状のガラスクロス２を
溶剤に溶かした樹脂中に浸漬した後、ローラにより一定
厚みに成形し、乾燥することにより製造される。
す断面図である。この従来の多層基板は、図７（Ｂ）に
示されるガラス繊維１をネット状に編み込んだガラスク
ロス２を、誘電体粉末または磁性体粉末からなる機能粉
末３を含有するエポキシ等の樹脂４に埋設してプリプレ
グ５を構成し、このプリプレグ５の片面または両面に銅
箔を貼り付けてエッチング等によりパターニングして導
体パターン６を形成し、それらを積み重ね、熱を加えな
がらプレスすることにより、多層基板７を構成してい
る。前記プリプレグ５は、シート状のガラスクロス２を
溶剤に溶かした樹脂中に浸漬した後、ローラにより一定
厚みに成形し、乾燥することにより製造される。
【０００３】このような多層基板を用いて構成したモジ
ュールの１つの従来例を図７（Ｃ）に示し、他の例を図
７（Ｄ）に示す。図７（Ｃ）は移動体通信機器に用いら
れる電圧制御発振器の例、図７（Ｄ）は同じくＲＦ（高
周波）ユニットの例である。
ュールの１つの従来例を図７（Ｃ）に示し、他の例を図
７（Ｄ）に示す。図７（Ｃ）は移動体通信機器に用いら
れる電圧制御発振器の例、図７（Ｄ）は同じくＲＦ（高
周波）ユニットの例である。
【０００４】図７（Ｃ）の電圧制御発振器は、前記ガラ
スクロス２をエポキシ樹脂４に埋設したプリプレグ５の
片面または両面に、銅箔を貼り付けてエッチングにより
パターニングした導体パターン６を形成し、この導体パ
ターン６を形成したプリプレグ５を積層し、熱圧着して
多層基板７を得てベース基板とし、該ベース基板７上に
半導体部品８やチップ部品９を搭載し、これらの半導体
部品８やチップ部品９を覆うようにシールドケース１０
を被せたものである。前記多層基板７内には、配線パタ
ーンや、ストリップラインにより構成された共振器や、
パターン形成されたインダクタが内蔵される。
スクロス２をエポキシ樹脂４に埋設したプリプレグ５の
片面または両面に、銅箔を貼り付けてエッチングにより
パターニングした導体パターン６を形成し、この導体パ
ターン６を形成したプリプレグ５を積層し、熱圧着して
多層基板７を得てベース基板とし、該ベース基板７上に
半導体部品８やチップ部品９を搭載し、これらの半導体
部品８やチップ部品９を覆うようにシールドケース１０
を被せたものである。前記多層基板７内には、配線パタ
ーンや、ストリップラインにより構成された共振器や、
パターン形成されたインダクタが内蔵される。
【０００５】図７（Ｄ）のＲＦユニットは、前記電圧制
御発振器と同様に、ガラスクロス入り多層基板７上に、
ダイオード等の半導体部品８やＩＣ１４等を搭載し、そ
れらの部品を覆うようにシールドケース１０を被せ、さ
らに多層基板７上にチップアンテナ１１をシールドケー
ス１０からアンテナ特性に影響の無い程度距離を離して
実装して構成したものである。このＲＦユニットにおい
ても、多層基板７内には配線パターン、ストリップライ
ン等が形成されている。
御発振器と同様に、ガラスクロス入り多層基板７上に、
ダイオード等の半導体部品８やＩＣ１４等を搭載し、そ
れらの部品を覆うようにシールドケース１０を被せ、さ
らに多層基板７上にチップアンテナ１１をシールドケー
ス１０からアンテナ特性に影響の無い程度距離を離して
実装して構成したものである。このＲＦユニットにおい
ても、多層基板７内には配線パターン、ストリップライ
ン等が形成されている。
【０００６】
【発明が解決しようとする課題】図７（Ａ）に示した従
来の多層基板７は、各プリプレグ５にガラスクロス２を
埋設して構成されるので、一層の厚みをガラスクロスの
厚みより薄くすることができない。このため、薄型化が
困難であるという問題点がある。
来の多層基板７は、各プリプレグ５にガラスクロス２を
埋設して構成されるので、一層の厚みをガラスクロスの
厚みより薄くすることができない。このため、薄型化が
困難であるという問題点がある。
【０００７】また、ガラスクロスの存在により、樹脂４
とガラスクロス２との間の界面に空気中の湿分による水
分が浸入して信頼性上の問題があった。また、ガラスク
ロスがあることにより、一層当たりの厚みが所定値以下
に設定できず、樹脂本来のＱ値等の特性が得られないと
いう問題点もあった。しかしながら、ガラスクロス２を
無くしてしまうと、基板の強度が保てないという問題が
発生する。
とガラスクロス２との間の界面に空気中の湿分による水
分が浸入して信頼性上の問題があった。また、ガラスク
ロスがあることにより、一層当たりの厚みが所定値以下
に設定できず、樹脂本来のＱ値等の特性が得られないと
いう問題点もあった。しかしながら、ガラスクロス２を
無くしてしまうと、基板の強度が保てないという問題が
発生する。
【０００８】また、図７（Ｃ）、（Ｄ）に示した電圧制
御発振器やＲＦユニットは、各層がすべてガラスクロス
入りの多層基板であるため、厚みが厚くなり、また、前
記水分浸入の問題から、基板内に重要部品を内蔵するこ
とができず、多層基板７上に搭載する部品８、９の点数
が多くなり、工数がかかると共に、実装面積の縮小を阻
害する原因となっていた。
御発振器やＲＦユニットは、各層がすべてガラスクロス
入りの多層基板であるため、厚みが厚くなり、また、前
記水分浸入の問題から、基板内に重要部品を内蔵するこ
とができず、多層基板７上に搭載する部品８、９の点数
が多くなり、工数がかかると共に、実装面積の縮小を阻
害する原因となっていた。
【０００９】本発明は、上記問題点に鑑み、薄型化が可
能であってしかも強度を確保でき、重要部品の内蔵が可
能となり、信頼性の向上が図れる複合多層基板とそれを
用いたモジュールを提供することを目的とする。また、
本発明は、搭載部品の数を削減し、工数の削減と実装面
積の縮小が図れて小型化に寄与することができる複合多
層基板とモジュールを提供することを目的とする。
能であってしかも強度を確保でき、重要部品の内蔵が可
能となり、信頼性の向上が図れる複合多層基板とそれを
用いたモジュールを提供することを目的とする。また、
本発明は、搭載部品の数を削減し、工数の削減と実装面
積の縮小が図れて小型化に寄与することができる複合多
層基板とモジュールを提供することを目的とする。
【００１０】
【課題を解決するための手段と作用、効果】請求項１の
複合多層基板は、樹脂または樹脂に機能粉末を混合して
なる複合材料にガラスクロスを埋設してなるガラスクロ
ス層を最外上下層のうちのどちらか一方に有し、該ガラ
スクロス層以外の層に、樹脂または樹脂に機能粉末を混
合してなる複合材料からなるガラスクロスレス層を有す
ることを特徴とする。
複合多層基板は、樹脂または樹脂に機能粉末を混合して
なる複合材料にガラスクロスを埋設してなるガラスクロ
ス層を最外上下層のうちのどちらか一方に有し、該ガラ
スクロス層以外の層に、樹脂または樹脂に機能粉末を混
合してなる複合材料からなるガラスクロスレス層を有す
ることを特徴とする。
【００１１】このように、ガラスクロス層を上下面のい
ずれかに設けることにより、多層基板としての強度を確
保することができる。また、ガラスクロスレス層はコン
デンサ等を形成した層としてガラスクロス層より薄く形
成することができ、全体として薄型化が達成される。ま
た、ガラスクロスレス層はガラスクロスによる例えばＱ
値等が低下するおそれがなく、樹脂特有の特性を発揮す
ることができ、特性の向上が図れる。また、ガラスクロ
ス層中に機能上重要な部品を内蔵させることにより、湿
分による影響が少なく、信頼性の高い多層基板が得られ
る。また、樹脂中に機能粉末（誘電体粉末または磁性体
粉末）を混入すれば、その材質、含有率を調整すること
により、目的とする特性が容易に得られる。また、ガラ
スクロスレス層に多くのコンデンサを構成することがで
きるため、実装部品数と実装工数を削減でき、かつ実装
面積の縮小による小型化が図れる。
ずれかに設けることにより、多層基板としての強度を確
保することができる。また、ガラスクロスレス層はコン
デンサ等を形成した層としてガラスクロス層より薄く形
成することができ、全体として薄型化が達成される。ま
た、ガラスクロスレス層はガラスクロスによる例えばＱ
値等が低下するおそれがなく、樹脂特有の特性を発揮す
ることができ、特性の向上が図れる。また、ガラスクロ
ス層中に機能上重要な部品を内蔵させることにより、湿
分による影響が少なく、信頼性の高い多層基板が得られ
る。また、樹脂中に機能粉末（誘電体粉末または磁性体
粉末）を混入すれば、その材質、含有率を調整すること
により、目的とする特性が容易に得られる。また、ガラ
スクロスレス層に多くのコンデンサを構成することがで
きるため、実装部品数と実装工数を削減でき、かつ実装
面積の縮小による小型化が図れる。
【００１２】請求項２の複合多層基板は、樹脂または樹
脂に機能粉末を混合してなる複合材料にガラスクロスを
埋設してなるガラスクロス層を最外上下層に有し、これ
らのガラスクロス層の間に、樹脂または樹脂に機能粉末
を混合してなる複合材料からなるガラスクロスレス層を
有することを特徴とする。
脂に機能粉末を混合してなる複合材料にガラスクロスを
埋設してなるガラスクロス層を最外上下層に有し、これ
らのガラスクロス層の間に、樹脂または樹脂に機能粉末
を混合してなる複合材料からなるガラスクロスレス層を
有することを特徴とする。
【００１３】このように、ガラスクロス層を多層基板の
最該上下層に配置することにより、請求項１と同様の効
果を上げることができる。また、最外上下層にガラスク
ロス層を設けたので、ガラスクロスレス層とガラスクロ
ス層との熱膨張率の差によるそりを防止することができ
る。
最該上下層に配置することにより、請求項１と同様の効
果を上げることができる。また、最外上下層にガラスク
ロス層を設けたので、ガラスクロスレス層とガラスクロ
ス層との熱膨張率の差によるそりを防止することができ
る。
【００１４】請求項３のモジュールは、請求項１または
２の複合多層基板の表面または内部にキャビティを設
け、該キャビティに半導体部品または半導体部品とチッ
プ部品を搭載したことを特徴とする。
２の複合多層基板の表面または内部にキャビティを設
け、該キャビティに半導体部品または半導体部品とチッ
プ部品を搭載したことを特徴とする。
【００１５】このようにモジュールにキャビティを設け
て該キャビティに半導体部品等を搭載することにより、
モジュールの薄型化が達成される。
て該キャビティに半導体部品等を搭載することにより、
モジュールの薄型化が達成される。
【００１６】請求項４のモジュールは、請求項３のモジ
ュールにおいて、前記キャビティを前記ガラスクロスレ
ス層に設けたことを特徴とする。
ュールにおいて、前記キャビティを前記ガラスクロスレ
ス層に設けたことを特徴とする。
【００１７】このように、キャビティをガラスクロスレ
ス層に設けることにより、ガラスクロス層には広い面積
を有するストリップライン等を配置することができ、内
蔵部品の設計が容易となる。また、ガラスクロス層はキ
ャビティ無く一連に形成されるので、強度が得やすい。
ス層に設けることにより、ガラスクロス層には広い面積
を有するストリップライン等を配置することができ、内
蔵部品の設計が容易となる。また、ガラスクロス層はキ
ャビティ無く一連に形成されるので、強度が得やすい。
【００１８】請求項５のモジュールは、請求項３のモジ
ュールにおいて、前記キャビティを前記ガラスクロス層
に設けたことを特徴とする。
ュールにおいて、前記キャビティを前記ガラスクロス層
に設けたことを特徴とする。
【００１９】このように、キャビティをガラスクロス層
に設けることにより、ガラスクロスレス層の面積を確保
することができ、薄型化がさらに容易となる。
に設けることにより、ガラスクロスレス層の面積を確保
することができ、薄型化がさらに容易となる。
【００２０】請求項６のモジュールは、請求項３のモジ
ュールにおいて、前記キャビティを前記ガラスクロス層
とガラスクロスレス層にまたがって設けたことを特徴と
する。
ュールにおいて、前記キャビティを前記ガラスクロス層
とガラスクロスレス層にまたがって設けたことを特徴と
する。
【００２１】このように、ガラスクロス層とガラスクロ
スレス層にまたがって設ける構造は、搭載部品の厚みと
の関係により、搭載部品がモジュールから突出しないよ
うにする場合の設計を容易化する。
スレス層にまたがって設ける構造は、搭載部品の厚みと
の関係により、搭載部品がモジュールから突出しないよ
うにする場合の設計を容易化する。
【００２２】請求項７のモジュールは、請求項３のモジ
ュールにおいて、前記キャビティを前記ガラスクロスレ
ス層に設け、かつ該キャビティを両面からガラスクロス
層により挟んだことを特徴とする。
ュールにおいて、前記キャビティを前記ガラスクロスレ
ス層に設け、かつ該キャビティを両面からガラスクロス
層により挟んだことを特徴とする。
【００２３】このように、キャビティが上下両面のガラ
スクロス層で挟まれる構成とすれば、ガラスクロス層に
グランド層を形成することにより、シールドケースが不
要となる構成も実現できる。
スクロス層で挟まれる構成とすれば、ガラスクロス層に
グランド層を形成することにより、シールドケースが不
要となる構成も実現できる。
【００２４】請求項８のモジュールは、請求項３から７
までのいずれかのモジュールにおいて、前記キャビティ
内に搭載した半導体部品またはおよびチップ部品の熱を
外部に導くサーマルビアを、キャビティからモジュール
の実装面にわたって設けたことを特徴とする。
までのいずれかのモジュールにおいて、前記キャビティ
内に搭載した半導体部品またはおよびチップ部品の熱を
外部に導くサーマルビアを、キャビティからモジュール
の実装面にわたって設けたことを特徴とする。
【００２５】このように、キャビティ内に部品を搭載し
てサーマルビアを介して放熱する構造とすれば、サーマ
ルビアの形成部分の厚みが薄くなり、キャビティ内の搭
載部品の放熱が良好に行われる。
てサーマルビアを介して放熱する構造とすれば、サーマ
ルビアの形成部分の厚みが薄くなり、キャビティ内の搭
載部品の放熱が良好に行われる。
【００２６】請求項９のモジュールは、請求項３から８
までのいずれかのモジュールにおいて、前記ガラスクロ
スレス層にコンデンサを設け、前記ガラスクロス層にイ
ンダクタまたは／およびストリップラインを設けたこと
を特徴とする。
までのいずれかのモジュールにおいて、前記ガラスクロ
スレス層にコンデンサを設け、前記ガラスクロス層にイ
ンダクタまたは／およびストリップラインを設けたこと
を特徴とする。
【００２７】このように、ガラスクロスレス層にコンデ
ンサを設ければ、ガラスクロスレス層がガラスクロスに
よるＱ値の劣化の影響を受けず、特性の良いコンデンサ
等が得られる。また、ガラスクロスレス層はガラスクロ
スの厚みによる厚みの制限を受けず、必要な容量値を容
易に得ることができる。また、誘電体粉末の混入によ
り、さらに容量値の獲得が容易となる。一方、ガラスク
ロス層は層の厚みが厚いが、インダクタやストリップラ
インは比較的広い面積が必要ではあるものの、層間の電
極の近接は必要としない場合が多いため、コンデンサや
インダクタにとってそれぞれの電極配置構造に好適な構
造が得られる。
ンサを設ければ、ガラスクロスレス層がガラスクロスに
よるＱ値の劣化の影響を受けず、特性の良いコンデンサ
等が得られる。また、ガラスクロスレス層はガラスクロ
スの厚みによる厚みの制限を受けず、必要な容量値を容
易に得ることができる。また、誘電体粉末の混入によ
り、さらに容量値の獲得が容易となる。一方、ガラスク
ロス層は層の厚みが厚いが、インダクタやストリップラ
インは比較的広い面積が必要ではあるものの、層間の電
極の近接は必要としない場合が多いため、コンデンサや
インダクタにとってそれぞれの電極配置構造に好適な構
造が得られる。
【００２８】
【発明の実施の形態】図１（Ａ）は本発明による複合多
層基板の一実施の形態を示す断面図である。この多層基
板は、実装面である最下層には、機能粉末３を混合した
樹脂４中にガラスクロス２を埋設したプリプレグに導体
パターン６を形成したガラスクロス層５が配設される。
該ガラスクロス層５上には、前記機能粉末３と同種また
は異種の機能粉末３を混入した樹脂層からなる複数のガ
ラスクロスレス層１２が積層される。ガラスクロスレス
層１２にもコンデンサ電極や配線としての導体パターン
６が形成される。
層基板の一実施の形態を示す断面図である。この多層基
板は、実装面である最下層には、機能粉末３を混合した
樹脂４中にガラスクロス２を埋設したプリプレグに導体
パターン６を形成したガラスクロス層５が配設される。
該ガラスクロス層５上には、前記機能粉末３と同種また
は異種の機能粉末３を混入した樹脂層からなる複数のガ
ラスクロスレス層１２が積層される。ガラスクロスレス
層１２にもコンデンサ電極や配線としての導体パターン
６が形成される。
【００２９】ガラスクロス層５は、前述の通り、シート
状のガラスクロス２を溶剤に溶かした樹脂中または機能
粉末を混合した樹脂中に浸漬した後、ローラにより一定
厚みに成形し、乾燥することにより製造される。ガラス
クロス層５は、５０μｍ〜２００μｍの厚みに形成す
る。また、ガラスクロスレス層１２は、ドクターブレー
ド法等によって樹脂または樹脂に機能粉末を混合したハ
イブリッド材をシート状にして構成する。ガラスクロス
レス層１２は２μｍ〜５０μｍの厚みに形成する。
状のガラスクロス２を溶剤に溶かした樹脂中または機能
粉末を混合した樹脂中に浸漬した後、ローラにより一定
厚みに成形し、乾燥することにより製造される。ガラス
クロス層５は、５０μｍ〜２００μｍの厚みに形成す
る。また、ガラスクロスレス層１２は、ドクターブレー
ド法等によって樹脂または樹脂に機能粉末を混合したハ
イブリッド材をシート状にして構成する。ガラスクロス
レス層１２は２μｍ〜５０μｍの厚みに形成する。
【００３０】前記樹脂４としては、エポキシ樹脂、ビニ
ルベンジル樹脂、フェノール樹脂、ビスマレイミドトリ
アジン樹脂（ＢＴ樹脂）、ポリフェニレンエーテル樹脂
（ＰＰＥ樹脂）、ポリビニルベンジルエーテル化合物等
が上げられる。特にポリビニルベンジルエーテル化合物
を用いれば、低い誘電率と高いＱ値が得られ、高周波用
として好適な基板が得られる。樹脂中に難燃剤を混入し
たものも用いられる。
ルベンジル樹脂、フェノール樹脂、ビスマレイミドトリ
アジン樹脂（ＢＴ樹脂）、ポリフェニレンエーテル樹脂
（ＰＰＥ樹脂）、ポリビニルベンジルエーテル化合物等
が上げられる。特にポリビニルベンジルエーテル化合物
を用いれば、低い誘電率と高いＱ値が得られ、高周波用
として好適な基板が得られる。樹脂中に難燃剤を混入し
たものも用いられる。
【００３１】また、樹脂中に混合する機能粉末３には、
誘電体粉末として、BaTiO3-BaZrO3系、BaO-TiO2-Nd2O3
系、BaO-4TiO2系等のセラミック誘電体や誘電体単結晶
粉、誘電体被膜を施した金属粉が用いられ、磁性体粉末
として、Mn-Mg-Zn系フェライト粉、金属磁性粉、磁性単
結晶粉、絶縁被膜を有する磁性金属粉等が用いられる。
誘電体被膜を施した金属粉を用いれば、その含有率を変
化させることにより、単に誘電体粉末を用いる場合に比
較して誘電率を広い範囲で変化させることができる。ま
た絶縁性の被膜を施した磁性金属粉を用いれば、被覆の
ない金属粉を用いる場合に比較して高い絶縁性が確保さ
れ、しかもフェライトでは使用できない高周波領域でも
高いインダクタンスが得られる。また、このような金属
粉を球形とすることにより、分散性が向上し、安定した
性能が得られる。
誘電体粉末として、BaTiO3-BaZrO3系、BaO-TiO2-Nd2O3
系、BaO-4TiO2系等のセラミック誘電体や誘電体単結晶
粉、誘電体被膜を施した金属粉が用いられ、磁性体粉末
として、Mn-Mg-Zn系フェライト粉、金属磁性粉、磁性単
結晶粉、絶縁被膜を有する磁性金属粉等が用いられる。
誘電体被膜を施した金属粉を用いれば、その含有率を変
化させることにより、単に誘電体粉末を用いる場合に比
較して誘電率を広い範囲で変化させることができる。ま
た絶縁性の被膜を施した磁性金属粉を用いれば、被覆の
ない金属粉を用いる場合に比較して高い絶縁性が確保さ
れ、しかもフェライトでは使用できない高周波領域でも
高いインダクタンスが得られる。また、このような金属
粉を球形とすることにより、分散性が向上し、安定した
性能が得られる。
【００３２】図１（Ｂ）は本発明の多層基板の他の実施
の形態を示す断面図である。本実施の形態は、前記ガラ
スクロス層５を最上層に形成したものである。本実施の
形態においても、図１（Ａ）と同様の効果が得られる。
の形態を示す断面図である。本実施の形態は、前記ガラ
スクロス層５を最上層に形成したものである。本実施の
形態においても、図１（Ａ）と同様の効果が得られる。
【００３３】図１（Ｃ）は本発明の多層基板の他の実施
の形態を示す断面図である。本実施の形態は、多層基板
の最外上下層にガラスクロス層５を設けたものであり他
の構成は前記図１（Ａ）、（Ｂ）の実施の形態と同様で
ある。本実施の形態においては、ガラスクロス層５でガ
ラスクロスレス層１２を挟んで構成したので、ガラスク
ロスレス層１２とガラスクロス層６との熱膨張率の差に
よるそりの発生を防止することができる。
の形態を示す断面図である。本実施の形態は、多層基板
の最外上下層にガラスクロス層５を設けたものであり他
の構成は前記図１（Ａ）、（Ｂ）の実施の形態と同様で
ある。本実施の形態においては、ガラスクロス層５でガ
ラスクロスレス層１２を挟んで構成したので、ガラスク
ロスレス層１２とガラスクロス層６との熱膨張率の差に
よるそりの発生を防止することができる。
【００３４】図２は本発明による多層基板を用いたモジ
ュールの一実施の形態を示すもので、（Ａ）は断面図、
（Ｂ）は平面図、（Ｃ）は斜視図である。図２におい
て、５は前記ガラスクロス層、１２は前記ガラスクロス
レス層であり、１３はガラスクロスレス層１２の積層部
の中央部を無くすることにより形成したキャビティであ
る。１４は１層または２層以上のガラスクロス層５上の
導体パターンに半田や導電性接着剤により固着した半導
体集積回路（ＩＣ）である。ガラスクロス層５には配線
やストリップラインやインダクタンスを構成し、ガラス
クロスレス層１２にはコンデンサを構成する。図２
（Ｂ）、（Ｃ）において、１５、１６はコンデンサやイ
ンダクタ等の内蔵素子に接続する導体パターンおよびス
ルーホールである。
ュールの一実施の形態を示すもので、（Ａ）は断面図、
（Ｂ）は平面図、（Ｃ）は斜視図である。図２におい
て、５は前記ガラスクロス層、１２は前記ガラスクロス
レス層であり、１３はガラスクロスレス層１２の積層部
の中央部を無くすることにより形成したキャビティであ
る。１４は１層または２層以上のガラスクロス層５上の
導体パターンに半田や導電性接着剤により固着した半導
体集積回路（ＩＣ）である。ガラスクロス層５には配線
やストリップラインやインダクタンスを構成し、ガラス
クロスレス層１２にはコンデンサを構成する。図２
（Ｂ）、（Ｃ）において、１５、１６はコンデンサやイ
ンダクタ等の内蔵素子に接続する導体パターンおよびス
ルーホールである。
【００３５】図２に示すように、モジュールにキャビテ
ィ１３を設けて該キャビティ１３にＩＣ１４等の半導体
部品等を搭載することにより、モジュールの薄型化が達
成される。また、キャビティ１３を前記ガラスクロスレ
ス層１２に設けることにより、ガラスクロス層には広い
面積を有するストリップライン等を配置することがで
き、内蔵部品の設計が容易となる。また、ガラスクロス
層５はキャビティが無く一連に形成されるので、強度が
得やすい。
ィ１３を設けて該キャビティ１３にＩＣ１４等の半導体
部品等を搭載することにより、モジュールの薄型化が達
成される。また、キャビティ１３を前記ガラスクロスレ
ス層１２に設けることにより、ガラスクロス層には広い
面積を有するストリップライン等を配置することがで
き、内蔵部品の設計が容易となる。また、ガラスクロス
層５はキャビティが無く一連に形成されるので、強度が
得やすい。
【００３６】図３（Ａ）は本発明のモジュールの他の実
施の形態を示す断面図であり、前記多層基板にキャビテ
ィ１３を前記ガラスクロス層１２の積層部に設けたもの
である。図３（Ａ）に示すように、キャビティ１３をガ
ラスクロス層１２に設けることにより、ガラスクロスレ
ス層５の面積を確保することができ、薄型化がさらに容
易となる。
施の形態を示す断面図であり、前記多層基板にキャビテ
ィ１３を前記ガラスクロス層１２の積層部に設けたもの
である。図３（Ａ）に示すように、キャビティ１３をガ
ラスクロス層１２に設けることにより、ガラスクロスレ
ス層５の面積を確保することができ、薄型化がさらに容
易となる。
【００３７】図３（Ｂ）は本発明のモジュールの他の実
施の形態を示す断面図であり、前記キャビティ１３を前
記ガラスクロス層５とガラスクロスレス層１２にまたが
って設けたものである。図３（Ｂ）に示すように、搭載
される半導体部品１４の厚みに応じてキャビティ１３を
設けた構造とすることにより、半導体部品１４の上面を
モジュールの上面に容易に合わせることができる。
施の形態を示す断面図であり、前記キャビティ１３を前
記ガラスクロス層５とガラスクロスレス層１２にまたが
って設けたものである。図３（Ｂ）に示すように、搭載
される半導体部品１４の厚みに応じてキャビティ１３を
設けた構造とすることにより、半導体部品１４の上面を
モジュールの上面に容易に合わせることができる。
【００３８】図３（Ｃ）は本発明のモジュールの他の実
施の形態を示す断面図であり、前記キャビティ１３を前
記ガラスクロスレス層１２に設け、かつ該キャビティ１
３を両面からガラスクロス層５により挟んだものであ
る。図３（Ｃ）に示すように、キャビティ１３が上下両
面のガラスクロス層５で挟まれる構成とすることによ
り、強度を得やすいばかりでなく、一連にグランドパタ
ーンを形成することができるので、シールドケースが不
要となる。
施の形態を示す断面図であり、前記キャビティ１３を前
記ガラスクロスレス層１２に設け、かつ該キャビティ１
３を両面からガラスクロス層５により挟んだものであ
る。図３（Ｃ）に示すように、キャビティ１３が上下両
面のガラスクロス層５で挟まれる構成とすることによ
り、強度を得やすいばかりでなく、一連にグランドパタ
ーンを形成することができるので、シールドケースが不
要となる。
【００３９】図４（Ａ）、（Ｂ）はそれぞれ前記多層基
板を用いて構成された電圧制御発振器の断面図および斜
視図、図４（Ｃ）はその等価回路図である。図４
（Ａ）、（Ｂ）において、キャビティ１３はガラスクロ
スレス層１２に形成され、半導体部品８およびチップ部
品９は、ガラスクロス層５上に形成された導体パターン
上に半田あるいは導電性接着剤により固定してキャビテ
ィ１３内に収容される。
板を用いて構成された電圧制御発振器の断面図および斜
視図、図４（Ｃ）はその等価回路図である。図４
（Ａ）、（Ｂ）において、キャビティ１３はガラスクロ
スレス層１２に形成され、半導体部品８およびチップ部
品９は、ガラスクロス層５上に形成された導体パターン
上に半田あるいは導電性接着剤により固定してキャビテ
ィ１３内に収容される。
【００４０】図４（Ａ）、（Ｂ）において、ガラスクロ
スレス層１２には図４（Ｃ）に示すコンデンサＣ１〜Ｃ
１２や配線が形成される。ガラスクロス層５にはインダ
クタＬ１、Ｌ２、ストリップラインＬ３および配線が形
成される。抵抗Ｒ１〜Ｒ３はチップ部品９としてキャビ
ティ１３内に収容して搭載され、可変容量ダイオードＶ
ＤやトランジスタＱ１、Ｑ２は半導体部品８として同様
にキャビティ１３内に搭載される。
スレス層１２には図４（Ｃ）に示すコンデンサＣ１〜Ｃ
１２や配線が形成される。ガラスクロス層５にはインダ
クタＬ１、Ｌ２、ストリップラインＬ３および配線が形
成される。抵抗Ｒ１〜Ｒ３はチップ部品９としてキャビ
ティ１３内に収容して搭載され、可変容量ダイオードＶ
ＤやトランジスタＱ１、Ｑ２は半導体部品８として同様
にキャビティ１３内に搭載される。
【００４１】図４（Ｂ）において、１７はスルーホール
をメッキし、そのスルーホール部分で切断することによ
り形成された端子電極であり、内部回路間の接続や外部
回路との接続に用いられる。図４（Ａ）、（Ｂ）の構成
においても、図２について説明した効果が得られる。
をメッキし、そのスルーホール部分で切断することによ
り形成された端子電極であり、内部回路間の接続や外部
回路との接続に用いられる。図４（Ａ）、（Ｂ）の構成
においても、図２について説明した効果が得られる。
【００４２】図５（Ａ）〜（Ｄ）は本発明による電圧制
御発振器の他の実施の形態を示す断面図である。図５
（Ａ）の電圧制御発振器は、ガラスクロス層５を２層と
して２層の重なる部分にストリップライン、インダク
タ、配線等の導体パターン６ａを形成し、２層のガラス
クロス層を挟むようにグランド層６ｂを形成している。
御発振器の他の実施の形態を示す断面図である。図５
（Ａ）の電圧制御発振器は、ガラスクロス層５を２層と
して２層の重なる部分にストリップライン、インダク
タ、配線等の導体パターン６ａを形成し、２層のガラス
クロス層を挟むようにグランド層６ｂを形成している。
【００４３】また、該ガラスクロス層５にキャビティ１
３を形成し、キャビティ１３の部分には半導体部品８お
よびチップ部品９を搭載したものである。ガラスクロス
層５はキャビティ１３を囲むように環状に形成されてい
るので、ある程度長さを必要とするストリップラインや
インダクタを構成するには適している。また、ストリッ
プラインやインダクタの場合、導体パターンの積層方向
の間隔もある程度大きい方がよいので、ガラスクロス層
５にストリップラインやインダクタを構成することが好
ましい。ガラスクロスレス層１２には、容量を得るため
に間隔を狭くすることのできるコンデンサを構成してい
る。
３を形成し、キャビティ１３の部分には半導体部品８お
よびチップ部品９を搭載したものである。ガラスクロス
層５はキャビティ１３を囲むように環状に形成されてい
るので、ある程度長さを必要とするストリップラインや
インダクタを構成するには適している。また、ストリッ
プラインやインダクタの場合、導体パターンの積層方向
の間隔もある程度大きい方がよいので、ガラスクロス層
５にストリップラインやインダクタを構成することが好
ましい。ガラスクロスレス層１２には、容量を得るため
に間隔を狭くすることのできるコンデンサを構成してい
る。
【００４４】図５（Ｂ）の実施の形態は、ガラスクロス
層５とガラスクロスレス層１２との間にストリップライ
ン、インダクタ、配線となる導体パターン６ａを形成
し、ガラスクロスレス層５の積層部の中央部にグランド
層６ｂを形成し、ガラスクロス層５の表面にもグランド
層６ｂを形成している。また、ガラスクロスレス層１２
の積層部の最上面には、キャビティ１３内の半導体部品
８またはチップ部品９にストリップライン、インダクタ
等を接続するための導体パターン６ｃを形成している。
ガラスクロスレス層１２にはコンデンサや配線が構成さ
れる。
層５とガラスクロスレス層１２との間にストリップライ
ン、インダクタ、配線となる導体パターン６ａを形成
し、ガラスクロスレス層５の積層部の中央部にグランド
層６ｂを形成し、ガラスクロス層５の表面にもグランド
層６ｂを形成している。また、ガラスクロスレス層１２
の積層部の最上面には、キャビティ１３内の半導体部品
８またはチップ部品９にストリップライン、インダクタ
等を接続するための導体パターン６ｃを形成している。
ガラスクロスレス層１２にはコンデンサや配線が構成さ
れる。
【００４５】このように、ストリップライン、インダク
タおよび配線となる導体パターン６ａと部品との接続用
導体パターン６ｃをガラスクロスレス層１２とガラスク
ロス層５とが重なる面に設ければ、スルーホールを設け
ることなくインダクタやストリップラインを部品８、９
に接続することができ、損失を低減でき、高特性の電圧
制御発振器が提供できる。
タおよび配線となる導体パターン６ａと部品との接続用
導体パターン６ｃをガラスクロスレス層１２とガラスク
ロス層５とが重なる面に設ければ、スルーホールを設け
ることなくインダクタやストリップラインを部品８、９
に接続することができ、損失を低減でき、高特性の電圧
制御発振器が提供できる。
【００４６】図５（Ｃ）はキャビティ１３をガラスクロ
スレス層１２側に形成し、キャビティ１３の開口面を実
装面としたものである。実装面には、実装のための端子
となる導体パターン６ｄを形成するか、あるいは側面に
前記したスルーホールをめっきし切断することにより端
子電極を形成する。このように、キャビティ１３の開口
面側を実装面とすることにより、ガラスクロス層５の表
面にグランドパターンを形成することができるので、シ
ールドケース等が不要となり、電圧制御発振器のコスト
を大幅に削減できる。ガラスクロスレス層１２にはコン
デンサや配線を形成し、ガラスクロス層５にストリップ
ラインやインダクタや配線を形成することは前記実施の
形態と同様である。
スレス層１２側に形成し、キャビティ１３の開口面を実
装面としたものである。実装面には、実装のための端子
となる導体パターン６ｄを形成するか、あるいは側面に
前記したスルーホールをめっきし切断することにより端
子電極を形成する。このように、キャビティ１３の開口
面側を実装面とすることにより、ガラスクロス層５の表
面にグランドパターンを形成することができるので、シ
ールドケース等が不要となり、電圧制御発振器のコスト
を大幅に削減できる。ガラスクロスレス層１２にはコン
デンサや配線を形成し、ガラスクロス層５にストリップ
ラインやインダクタや配線を形成することは前記実施の
形態と同様である。
【００４７】図５（Ｄ）の実施の形態はキャビティ１３
に収容されるＩＣやダイオードあるいはトランジスタ等
の半導体部品１４（発熱部品）の熱をマザー基板（図示
せず）に放熱するためのサーマルビア１８を、ガラスク
ロス層５に設けたものである。
に収容されるＩＣやダイオードあるいはトランジスタ等
の半導体部品１４（発熱部品）の熱をマザー基板（図示
せず）に放熱するためのサーマルビア１８を、ガラスク
ロス層５に設けたものである。
【００４８】このように、キャビティ１３内に部品１４
を搭載してサーマルビア１８を介して放熱する構造とす
れば、サーマルビア１８の形成部分の厚みが薄くなり、
キャビティ１３内の搭載部品の放熱が良好に行われる。
を搭載してサーマルビア１８を介して放熱する構造とす
れば、サーマルビア１８の形成部分の厚みが薄くなり、
キャビティ１３内の搭載部品の放熱が良好に行われる。
【００４９】図６（Ａ）、（Ｂ）はそれぞれ本発明によ
る携帯電話等の移動体通信機器のＲＦユニットの一実施
の形態を示す断面図および斜視図である。ＲＦユニット
の場合、使用する半導体は、ＬＮＡ、ミキサー等のＩＣ
や、トランジスタ、ダイオード等であり、これらはガラ
スクロスレス層１２やガラスクロス層５に内蔵すること
はできず、基板上に搭載する必要がある。図６（Ａ）、
（Ｂ）においては、ガラスクロス層５でなる基板上にこ
れら半導体部品８やチップ部品９を搭載している。これ
らの部品８、９の収容スぺースとなるキャビティ１３は
ガラスクロスレス層５に形成される。この場合も、ガラ
スクロス層５にはストリップライン、インダクタおよび
配線が形成される。ガラスクロスレス層１２にコンデン
サ、配線を構成する。また、ガラスクロスレス層１２の
上面には、環状のパッチアンテナ１９が形成されてい
る。６ｅはアンテナ１９に対向するグランド層である。
該グランド層６ｅはガラスクロスレス層１２に埋設され
る。他の構成については電圧制御発振器の場合と同様で
ある。ＲＦユニットは、ＬＣを組み合わせたフィルタや
バルントランス等の機能部品も備えているが、これらは
インダクタンス成分をガラスクロス層５に、容量成分を
ガラスクロスレス層１２に構成する。
る携帯電話等の移動体通信機器のＲＦユニットの一実施
の形態を示す断面図および斜視図である。ＲＦユニット
の場合、使用する半導体は、ＬＮＡ、ミキサー等のＩＣ
や、トランジスタ、ダイオード等であり、これらはガラ
スクロスレス層１２やガラスクロス層５に内蔵すること
はできず、基板上に搭載する必要がある。図６（Ａ）、
（Ｂ）においては、ガラスクロス層５でなる基板上にこ
れら半導体部品８やチップ部品９を搭載している。これ
らの部品８、９の収容スぺースとなるキャビティ１３は
ガラスクロスレス層５に形成される。この場合も、ガラ
スクロス層５にはストリップライン、インダクタおよび
配線が形成される。ガラスクロスレス層１２にコンデン
サ、配線を構成する。また、ガラスクロスレス層１２の
上面には、環状のパッチアンテナ１９が形成されてい
る。６ｅはアンテナ１９に対向するグランド層である。
該グランド層６ｅはガラスクロスレス層１２に埋設され
る。他の構成については電圧制御発振器の場合と同様で
ある。ＲＦユニットは、ＬＣを組み合わせたフィルタや
バルントランス等の機能部品も備えているが、これらは
インダクタンス成分をガラスクロス層５に、容量成分を
ガラスクロスレス層１２に構成する。
【００５０】このように、パッチアンテナ１９を多層基
板上面に形成することにより、多層基板のスペースを有
効に使用することができる。ガラスクロスレス層１２は
キャビティ１３を囲むように環状に構成されているの
で、環状のパッチアンテナを形成するには適している。
板上面に形成することにより、多層基板のスペースを有
効に使用することができる。ガラスクロスレス層１２は
キャビティ１３を囲むように環状に構成されているの
で、環状のパッチアンテナを形成するには適している。
【００５１】図６（Ｃ）は本発明によるＲＦユニットの
他の実施の形態を示す断面図ある。本実施の形態におい
ては、ガラスクロス層５の上面のアンテナパターン１９
ａと内層のアンテナパターン１９ｂとを形成している。
ガラスクロス層５の積層部にはキャビティ１３が形成さ
れ、該キャビティ１３に半導体部品８やチップ部品（図
示せず）が搭載される。
他の実施の形態を示す断面図ある。本実施の形態におい
ては、ガラスクロス層５の上面のアンテナパターン１９
ａと内層のアンテナパターン１９ｂとを形成している。
ガラスクロス層５の積層部にはキャビティ１３が形成さ
れ、該キャビティ１３に半導体部品８やチップ部品（図
示せず）が搭載される。
【００５２】本実施の形態においてもガラスクロス層５
はキャビティ１３を囲むように環状に構成されているの
で、環状のパッチアンテナ素子を構成するのに適してい
る。また、アンテナ素子を２層とすることにより、デュ
アル化や広帯域化の手法をとることが可能となる。ま
た、層の厚みもある程度大きい方がよいので、ガラスク
ロス層５を構成することにはまったく問題がない。この
場合は、ガラスクロスレス層１２にはコンデンサや配線
以外に、ストリップラインやインダクタも構成される。
はキャビティ１３を囲むように環状に構成されているの
で、環状のパッチアンテナ素子を構成するのに適してい
る。また、アンテナ素子を２層とすることにより、デュ
アル化や広帯域化の手法をとることが可能となる。ま
た、層の厚みもある程度大きい方がよいので、ガラスク
ロス層５を構成することにはまったく問題がない。この
場合は、ガラスクロスレス層１２にはコンデンサや配線
以外に、ストリップラインやインダクタも構成される。
【００５３】図６（Ｄ）は本発明によるＲＦユニットの
他の実施の形態を示す断面図である。本実施の形態は、
多層基板の上面と下面にガラスクロス層５を形成し、キ
ャビティ１３は上面からガラスクロスレス層１２の途中
の部分まで形成している。上面のガラスクロス層５に
は、上面にアンテナパターン１９を形成し、ガラスクロ
スレス層１２との合わせ面にグランド層６ｅを形成して
いる。この場合もガラスクロスレス層１２にはコンデン
サや配線が形成され、下層のガラスクロス層５にはスト
リップライン、フィルタおよび配線が形成される。この
ような構成とすることにより、キャビティ１３の周囲の
ガラスクロスレス層１２にもコンデンサを形成すること
ができるので、より一層の小型化が可能である。
他の実施の形態を示す断面図である。本実施の形態は、
多層基板の上面と下面にガラスクロス層５を形成し、キ
ャビティ１３は上面からガラスクロスレス層１２の途中
の部分まで形成している。上面のガラスクロス層５に
は、上面にアンテナパターン１９を形成し、ガラスクロ
スレス層１２との合わせ面にグランド層６ｅを形成して
いる。この場合もガラスクロスレス層１２にはコンデン
サや配線が形成され、下層のガラスクロス層５にはスト
リップライン、フィルタおよび配線が形成される。この
ような構成とすることにより、キャビティ１３の周囲の
ガラスクロスレス層１２にもコンデンサを形成すること
ができるので、より一層の小型化が可能である。
【００５４】図６（Ｅ）は本発明によるＲＦユニットの
他の実施の形態を示す断面図である。本実施の形態は、
多層基板の上面と下面にガラスクロス層５を形成し、キ
ャビティ１３は上下面のガラスクロス層５で閉塞し、キ
ャビティ１３内にＲＦユニット用の半導体部品８とチッ
プ部品９を搭載し、上面のガラスクロス層５にアンテナ
パターン１９を形成したものである。６ｅはアンテナパ
ターン１９に対向するグランド層である。このような構
成にすることによってアンテナパターン１９を部品の全
面積を利用して形成することが可能になるので、アンテ
ナ特性を上げることができる。また、部品強度をより高
めることができると共に、キャビティ１３の周辺のガラ
スクロスレス層１２にコンデンサを配置することができ
るので、小型化も可能となる。
他の実施の形態を示す断面図である。本実施の形態は、
多層基板の上面と下面にガラスクロス層５を形成し、キ
ャビティ１３は上下面のガラスクロス層５で閉塞し、キ
ャビティ１３内にＲＦユニット用の半導体部品８とチッ
プ部品９を搭載し、上面のガラスクロス層５にアンテナ
パターン１９を形成したものである。６ｅはアンテナパ
ターン１９に対向するグランド層である。このような構
成にすることによってアンテナパターン１９を部品の全
面積を利用して形成することが可能になるので、アンテ
ナ特性を上げることができる。また、部品強度をより高
めることができると共に、キャビティ１３の周辺のガラ
スクロスレス層１２にコンデンサを配置することができ
るので、小型化も可能となる。
【図１】（Ａ）〜（Ｃ）はそれぞれ本発明による複合多
層基板の一実施の形態を示す断面図である。
層基板の一実施の形態を示す断面図である。
【図2】（Ａ）は本発明によるモジュールの一実施の形
態を示す断面図、（Ｂ）はその平面図、（Ｃ）はその斜
視図である。
態を示す断面図、（Ｂ）はその平面図、（Ｃ）はその斜
視図である。
【図３】（Ａ）〜（Ｃ）はそれぞれ本発明によるモジュ
ールの実施の形態を示す断面図である。
ールの実施の形態を示す断面図である。
【図４】（Ａ）は本発明によるモジュールの一例である
電圧制御発振器の一実施の形態を示す断面図、（Ｂ）は
その斜視図、（Ｃ）はその等価回路図である。
電圧制御発振器の一実施の形態を示す断面図、（Ｂ）は
その斜視図、（Ｃ）はその等価回路図である。
【図５】（Ａ）〜（Ｃ）はそれぞれ本発明による電圧制
御発振器の実施の形態を示す断面図である。
御発振器の実施の形態を示す断面図である。
【図６】（Ａ）は本発明によるモジュールの一例である
ＲＦユニットの一実施の形態を示す断面図、（Ｂ）はそ
の斜視図、（Ｃ）〜（Ｅ）はそれぞれ本発明によるＲＦ
ユニットの他の実施の形態を示す断面図である。
ＲＦユニットの一実施の形態を示す断面図、（Ｂ）はそ
の斜視図、（Ｃ）〜（Ｅ）はそれぞれ本発明によるＲＦ
ユニットの他の実施の形態を示す断面図である。
【図７】（Ａ）は従来の多層基板を示す断面図、（Ｂ）
はその基板に用いるガラスクロスの構造を示す図、
（Ｃ）、（Ｄ）はそれぞれ従来の電圧制御発振器、ＲＦ
ユニットの構造を示す断面図である。
はその基板に用いるガラスクロスの構造を示す図、
（Ｃ）、（Ｄ）はそれぞれ従来の電圧制御発振器、ＲＦ
ユニットの構造を示す断面図である。
１：ガラス繊維、２：ガラスクロス、３：機能粉末、
４：樹脂、５：ガラスクロス層、６、６ａ〜６ｄ：導体
パターン、６e：グランド層、８：半導体部品、９：チ
ップ部品、１２：ガラスクロスレス層、１３：キャビテ
ィ、１４：ＩＣ、１５：接続用導体パターン、１６：ス
ルーホール、１７：端子電極、１８：サーマルビア、１
９、１９ａ、１９ｂ：アンテナパターン
４：樹脂、５：ガラスクロス層、６、６ａ〜６ｄ：導体
パターン、６e：グランド層、８：半導体部品、９：チ
ップ部品、１２：ガラスクロスレス層、１３：キャビテ
ィ、１４：ＩＣ、１５：接続用導体パターン、１６：ス
ルーホール、１７：端子電極、１８：サーマルビア、１
９、１９ａ、１９ｂ：アンテナパターン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１０月１２日（２００１．１０．
１２）
１２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】このように、ガラスクロス層を多層基板の
最外上下層に配置することにより、請求項１と同様の効
果を上げることができる。また、最外上下層にガラスク
ロス層を設けたので、ガラスクロスレス層とガラスクロ
ス層との熱膨張率の差によるそりを防止することができ
る。
最外上下層に配置することにより、請求項１と同様の効
果を上げることができる。また、最外上下層にガラスク
ロス層を設けたので、ガラスクロスレス層とガラスクロ
ス層との熱膨張率の差によるそりを防止することができ
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】請求項３のモジュールは、請求項１または
２の複合多層基板の表面または内部にキャビティを設
け、該キャビティに半導体部品または／およびチップ部
品を搭載したことを特徴とする。
２の複合多層基板の表面または内部にキャビティを設
け、該キャビティに半導体部品または／およびチップ部
品を搭載したことを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】このように、ガラスクロスレス層にコンデ
ンサを設ければ、ガラスクロスレス層がガラスクロスに
よるＱ値の劣化の影響を受けず、特性の良いコンデンサ
等が得られる。また、ガラスクロスレス層はガラスクロ
スの厚みによる厚みの制限を受けず、必要な容量値を容
易に得ることができる。また、誘電体粉末の混入によ
り、さらに容量値の獲得が容易となる。一方、ガラスク
ロス層は層の厚みが厚いが、インダクタやストリップラ
インは比較的広い面積が必要ではあるものの、層間の電
極の近接は必要としない場合が多いため、コンデンサや
インダクタにとってそれぞれの電極配置構造に好適な構
造が得られる。請求項１０のモジュールは、請求項１ま
たは２の複合多層基板あるいは請求項３から９までのい
ずれかのモジュールは電圧制御発振器を構成するもので
あることを特徴とする。請求項１１のモジュールは、請
求項１または２の複合多層基板あるいは請求項３から９
までのいずれかのモジュールはＲＦユニットを構成する
ものであることを特徴とする。請求項１２のモジュール
は、請求項１１のＲＦユニットはアンテナパターンを有
することを特徴とする。
ンサを設ければ、ガラスクロスレス層がガラスクロスに
よるＱ値の劣化の影響を受けず、特性の良いコンデンサ
等が得られる。また、ガラスクロスレス層はガラスクロ
スの厚みによる厚みの制限を受けず、必要な容量値を容
易に得ることができる。また、誘電体粉末の混入によ
り、さらに容量値の獲得が容易となる。一方、ガラスク
ロス層は層の厚みが厚いが、インダクタやストリップラ
インは比較的広い面積が必要ではあるものの、層間の電
極の近接は必要としない場合が多いため、コンデンサや
インダクタにとってそれぞれの電極配置構造に好適な構
造が得られる。請求項１０のモジュールは、請求項１ま
たは２の複合多層基板あるいは請求項３から９までのい
ずれかのモジュールは電圧制御発振器を構成するもので
あることを特徴とする。請求項１１のモジュールは、請
求項１または２の複合多層基板あるいは請求項３から９
までのいずれかのモジュールはＲＦユニットを構成する
ものであることを特徴とする。請求項１２のモジュール
は、請求項１１のＲＦユニットはアンテナパターンを有
することを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】図２は本発明による多層基板を用いたモジ
ュールの一実施の形態を示すもので、（Ａ）は断面図、
（Ｂ）は平面図、（Ｃ）は斜視図である。図２におい
て、５は前記ガラスクロス層、１２は前記ガラスクロス
レス層であり、１３はガラスクロスレス層１２の積層部
の中央部を無くすることにより形成したキャビティであ
る。１４は１層または２層以上のガラスクロス層５上の
導体パターンに半田や導電性接着剤により固着した半導
体集積回路（ＩＣ）である。ガラスクロス層５には配線
やストリップラインやインダクタを構成し、ガラスクロ
スレス層１２にはコンデンサを構成する。図２（Ｂ）、
（Ｃ）において、１５、１６はコンデンサやインダクタ
等の内蔵素子に接続する導体パターンおよびスルーホー
ルである。
ュールの一実施の形態を示すもので、（Ａ）は断面図、
（Ｂ）は平面図、（Ｃ）は斜視図である。図２におい
て、５は前記ガラスクロス層、１２は前記ガラスクロス
レス層であり、１３はガラスクロスレス層１２の積層部
の中央部を無くすることにより形成したキャビティであ
る。１４は１層または２層以上のガラスクロス層５上の
導体パターンに半田や導電性接着剤により固着した半導
体集積回路（ＩＣ）である。ガラスクロス層５には配線
やストリップラインやインダクタを構成し、ガラスクロ
スレス層１２にはコンデンサを構成する。図２（Ｂ）、
（Ｃ）において、１５、１６はコンデンサやインダクタ
等の内蔵素子に接続する導体パターンおよびスルーホー
ルである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】図６（Ｅ）は本発明によるＲＦユニットの
他の実施の形態を示す断面図である。本実施の形態は、
多層基板の上面と下面にガラスクロス層５を形成し、キ
ャビティ１３は上下面のガラスクロス層５で閉塞し、キ
ャビティ１３内にＲＦユニット用の半導体部品８とチッ
プ部品９を搭載し、上面のガラスクロス層５にアンテナ
パターン１９を形成したものである。６ｅはアンテナパ
ターン１９に対向するグランド層である。このような構
成にすることによってアンテナパターン１９を部品の全
面積を利用して形成することが可能になるので、アンテ
ナ特性を上げることができる。また、部品強度をより高
めることができると共に、キャビティ１３の周辺のガラ
スクロスレス層１２にコンデンサを配置することができ
るので、小型化も可能となる。また、キャビティに搭載
するのは大容量コンデンサや誘電体フィルタ等のチップ
部品のみでもよい。
他の実施の形態を示す断面図である。本実施の形態は、
多層基板の上面と下面にガラスクロス層５を形成し、キ
ャビティ１３は上下面のガラスクロス層５で閉塞し、キ
ャビティ１３内にＲＦユニット用の半導体部品８とチッ
プ部品９を搭載し、上面のガラスクロス層５にアンテナ
パターン１９を形成したものである。６ｅはアンテナパ
ターン１９に対向するグランド層である。このような構
成にすることによってアンテナパターン１９を部品の全
面積を利用して形成することが可能になるので、アンテ
ナ特性を上げることができる。また、部品強度をより高
めることができると共に、キャビティ１３の周辺のガラ
スクロスレス層１２にコンデンサを配置することができ
るので、小型化も可能となる。また、キャビティに搭載
するのは大容量コンデンサや誘電体フィルタ等のチップ
部品のみでもよい。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 敏一 東京都中央区日本橋一丁目13番１号 ティ −ディ−ケイ株式会社内 Ｆターム(参考） 5E346 AA12 CC04 CC09 CC10 CC12 CC13 EE06 EE07 FF45 HH22 5F036 AA01 BB21
Claims (9)
- 【請求項１】樹脂または樹脂に機能粉末を混合してなる
複合材料にガラスクロスを埋設してなるガラスクロス層
を最外上下層のうちのどちらか一方に有し、 該ガラスクロス層以外の層に、樹脂または樹脂に機能粉
末を混合してなる複合材料からなるガラスクロスレス層
を有することを特徴とする複合多層基板。 - 【請求項２】樹脂または樹脂に機能粉末を混合してなる
複合材料にガラスクロスを埋設してなるガラスクロス層
を最外上下層に有し、 これらのガラスクロス層の間に、樹脂または樹脂に機能
粉末を混合してなる複合材料からなるガラスクロスレス
層を有することを特徴とする複合多層基板。 - 【請求項３】請求項１または２の複合多層基板の表面ま
たは内部にキャビティを設け、 該キャビティに半導体部品または半導体部品とチップ部
品を搭載したことを特徴とするモジュール。 - 【請求項４】請求項３のモジュールにおいて、 前記キャビティを前記ガラスクロスレス層に設けたこと
を特徴とするモジュール。 - 【請求項５】請求項３のモジュールにおいて、 前記キャビティを前記ガラスクロス層に設けたことを特
徴とするモジュール。 - 【請求項６】請求項３のモジュールにおいて、 前記キャビティを前記ガラスクロス層とガラスクロスレ
ス層にまたがって設けたことを特徴とするモジュール。 - 【請求項７】請求項３のモジュールにおいて、 前記キャビティを前記ガラスクロスレス層に設け、かつ
該キャビティを両面からガラスクロス層により挟んだこ
とを特徴とするモジュール。 - 【請求項８】請求項３から７までのいずれかのモジュー
ルにおいて、 前記キャビティ内に搭載した半導体部品または／および
チップ部品の熱を外部に導くサーマルビアを、キャビテ
ィからモジュールの実装面にわたって設けたことを特徴
とするモジュール。 - 【請求項９】請求項３から８までのいずれかのモジュー
ルにおいて、 前記ガラスクロスレス層にコンデンサを設け、前記ガラ
スクロス層にインダクタまたは／およびストリップライ
ンを設けたことを特徴とするモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292486A JP2002111226A (ja) | 2000-09-26 | 2000-09-26 | 複合多層基板およびそれを用いたモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000292486A JP2002111226A (ja) | 2000-09-26 | 2000-09-26 | 複合多層基板およびそれを用いたモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111226A true JP2002111226A (ja) | 2002-04-12 |
Family
ID=18775420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000292486A Pending JP2002111226A (ja) | 2000-09-26 | 2000-09-26 | 複合多層基板およびそれを用いたモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111226A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344100A (ja) * | 2001-05-21 | 2002-11-29 | Sumitomo Electric Ind Ltd | 基板用誘電体材料及びその製造方法 |
| JP2007149870A (ja) * | 2005-11-25 | 2007-06-14 | Denso Corp | 回路基板及び回路基板の製造方法。 |
| US7271415B2 (en) | 2003-01-10 | 2007-09-18 | Nec Corporation | Flexible electronic device and production method of the same |
| JP2008010555A (ja) * | 2006-06-28 | 2008-01-17 | Nec Toppan Circuit Solutions Inc | 配線基板及びその製造方法 |
| DE102007010731A1 (de) * | 2007-02-26 | 2008-08-28 | Würth Elektronik GmbH & Co. KG | Verfahren zum Einbetten von Chips und Leiterplatte |
| JP2008263220A (ja) * | 2008-06-20 | 2008-10-30 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
| JP2008294387A (ja) * | 2007-04-24 | 2008-12-04 | Hitachi Chem Co Ltd | 半導体装置用ビルドアップ配線板 |
| JP2010129942A (ja) * | 2008-12-01 | 2010-06-10 | Fujitsu Ltd | 回路基板及びその製造方法並びに半導体装置及びその製造方法 |
| JP2010272880A (ja) * | 2010-07-13 | 2010-12-02 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| US20110121947A1 (en) * | 2008-09-30 | 2011-05-26 | Nof Corporation | Rf tag and method for producing same |
| JP2014011510A (ja) * | 2012-06-27 | 2014-01-20 | Sharp Corp | 撮像装置 |
| USRE45146E1 (en) | 2002-05-30 | 2014-09-23 | Taiyo Yuden Co., Ltd | Composite multi-layer substrate and module using the substrate |
| WO2015107616A1 (ja) * | 2014-01-14 | 2015-07-23 | 富士通株式会社 | 回路基板及びその製造方法、並びに電子装置 |
| JP2016063214A (ja) * | 2014-09-19 | 2016-04-25 | インテル・コーポレーション | 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御 |
| JP2018139334A (ja) * | 2015-01-13 | 2018-09-06 | 日立化成株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
| KR20190019803A (ko) * | 2017-08-18 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| US10700024B2 (en) | 2017-08-18 | 2020-06-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| US12009318B2 (en) | 2022-04-06 | 2024-06-11 | Intel Corporation | Control of warpage using ABF GC cavity for embedded die package |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196866A (ja) * | 1992-12-25 | 1994-07-15 | Shin Kobe Electric Mach Co Ltd | 多層回路板の製造法 |
| JPH1074858A (ja) * | 1996-08-30 | 1998-03-17 | Kyocera Corp | 配線基板及びその製造方法 |
| JPH11186677A (ja) * | 1997-12-25 | 1999-07-09 | Shin Etsu Polymer Co Ltd | プリント配線板用積層板 |
| JPH11192620A (ja) * | 1997-12-27 | 1999-07-21 | Tdk Corp | プリプレグおよび基板 |
| JPH11214851A (ja) * | 1994-05-23 | 1999-08-06 | Tdk Corp | 高周波モジュール |
| JP2001244368A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 電気素子内蔵配線基板 |
-
2000
- 2000-09-26 JP JP2000292486A patent/JP2002111226A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196866A (ja) * | 1992-12-25 | 1994-07-15 | Shin Kobe Electric Mach Co Ltd | 多層回路板の製造法 |
| JPH11214851A (ja) * | 1994-05-23 | 1999-08-06 | Tdk Corp | 高周波モジュール |
| JPH1074858A (ja) * | 1996-08-30 | 1998-03-17 | Kyocera Corp | 配線基板及びその製造方法 |
| JPH11186677A (ja) * | 1997-12-25 | 1999-07-09 | Shin Etsu Polymer Co Ltd | プリント配線板用積層板 |
| JPH11192620A (ja) * | 1997-12-27 | 1999-07-21 | Tdk Corp | プリプレグおよび基板 |
| JP2001244368A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 電気素子内蔵配線基板 |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344100A (ja) * | 2001-05-21 | 2002-11-29 | Sumitomo Electric Ind Ltd | 基板用誘電体材料及びその製造方法 |
| USRE45146E1 (en) | 2002-05-30 | 2014-09-23 | Taiyo Yuden Co., Ltd | Composite multi-layer substrate and module using the substrate |
| US7271415B2 (en) | 2003-01-10 | 2007-09-18 | Nec Corporation | Flexible electronic device and production method of the same |
| CN100370348C (zh) * | 2003-01-10 | 2008-02-20 | 日本电气株式会社 | 柔性电子器件及其制造方法 |
| US7652292B2 (en) | 2003-01-10 | 2010-01-26 | Nec Corporation | Flexible electronic device and production method of the same |
| US7736997B2 (en) | 2003-01-10 | 2010-06-15 | Nec Corporation | Production method of flexible electronic device |
| JP2007149870A (ja) * | 2005-11-25 | 2007-06-14 | Denso Corp | 回路基板及び回路基板の製造方法。 |
| JP2008010555A (ja) * | 2006-06-28 | 2008-01-17 | Nec Toppan Circuit Solutions Inc | 配線基板及びその製造方法 |
| DE102007010731A1 (de) * | 2007-02-26 | 2008-08-28 | Würth Elektronik GmbH & Co. KG | Verfahren zum Einbetten von Chips und Leiterplatte |
| JP2008294387A (ja) * | 2007-04-24 | 2008-12-04 | Hitachi Chem Co Ltd | 半導体装置用ビルドアップ配線板 |
| JP2008263220A (ja) * | 2008-06-20 | 2008-10-30 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
| JP5263297B2 (ja) * | 2008-09-30 | 2013-08-14 | 日油株式会社 | Ｒｆタグ及びその製造方法 |
| US20110121947A1 (en) * | 2008-09-30 | 2011-05-26 | Nof Corporation | Rf tag and method for producing same |
| EP2330542A1 (en) * | 2008-09-30 | 2011-06-08 | NOF Corporation | Rf tag and method for producing same |
| EP2330542A4 (en) * | 2008-09-30 | 2013-08-28 | Nof Corp | RF LABEL AND METHOD FOR MANUFACTURING THE RF LABEL |
| KR101345011B1 (ko) * | 2008-09-30 | 2013-12-24 | 니치유 가부시키가이샤 | Ｒｆ 태그 및 그 제조 방법 |
| JP2010129942A (ja) * | 2008-12-01 | 2010-06-10 | Fujitsu Ltd | 回路基板及びその製造方法並びに半導体装置及びその製造方法 |
| JP2010272880A (ja) * | 2010-07-13 | 2010-12-02 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2014011510A (ja) * | 2012-06-27 | 2014-01-20 | Sharp Corp | 撮像装置 |
| WO2015107616A1 (ja) * | 2014-01-14 | 2015-07-23 | 富士通株式会社 | 回路基板及びその製造方法、並びに電子装置 |
| JP2016063214A (ja) * | 2014-09-19 | 2016-04-25 | インテル・コーポレーション | 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御 |
| US9941219B2 (en) | 2014-09-19 | 2018-04-10 | Intel Corporation | Control of warpage using ABF GC cavity for embedded die package |
| US10658307B2 (en) | 2014-09-19 | 2020-05-19 | Intel Corporation | Control of warpage using ABF GC cavity for embedded die package |
| US11322457B2 (en) | 2014-09-19 | 2022-05-03 | Intel Corporation | Control of warpage using ABF GC cavity for embedded die package |
| JP2018139334A (ja) * | 2015-01-13 | 2018-09-06 | 日立化成株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
| KR20190019803A (ko) * | 2017-08-18 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102029544B1 (ko) * | 2017-08-18 | 2019-10-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| US10700024B2 (en) | 2017-08-18 | 2020-06-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| US12009318B2 (en) | 2022-04-06 | 2024-06-11 | Intel Corporation | Control of warpage using ABF GC cavity for embedded die package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100917508B1 (ko) | 고주파 모듈 기판 장치 | |
| US7100276B2 (en) | Method for fabricating wiring board provided with passive element | |
| US7599190B2 (en) | High-frequency module, and method of producing same | |
| JP2002111226A (ja) | 複合多層基板およびそれを用いたモジュール | |
| US6914500B2 (en) | Filter circuit device and method of manufacturing the same | |
| US7808434B2 (en) | Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| US7064630B2 (en) | High-frequency module and its manufacturing method | |
| US20040130877A1 (en) | Substrate for high-frequency module and high-frequency module | |
| JP2002344146A (ja) | 高周波モジュールとその製造方法 | |
| CN112310611A (zh) | 片式天线 | |
| JP3436525B2 (ja) | 多層基板と電子部品と多層基板の製造方法 | |
| JP2003197426A (ja) | インダクタンス素子を含む複合電子部品 | |
| JP2004127966A (ja) | インダクティブ素子とその製造方法 | |
| JP2005210074A (ja) | 多層基板及びパワーアンプモジュール | |
| JPH09167825A (ja) | 複合マイクロ波集積回路 | |
| JP2008078184A (ja) | 高周波チップ搭載用多層配線板および高周波回路モジュール | |
| JP4595240B2 (ja) | 高周波モジュール基板装置及びその製造方法 | |
| JPH06291520A (ja) | 高周波多層集積回路 | |
| JP2002344346A (ja) | 移動体通信機器用モジュール | |
| JP2003151856A (ja) | 積層電子部品とその製造方法 | |
| JP2004266205A (ja) | 抵抗体内蔵多層基板、該基板を用いた電子部品および抵抗体内蔵多層基板の製造方法 | |
| JPH062746U (ja) | 多層印刷配線基板 | |
| JPH1051235A (ja) | 多層基板を用いたｖｃｏ等の高周波回路 | |
| JPH0681104U (ja) | 多層ストリップ線路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |