JP2016063214A - 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御 - Google Patents

埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御 Download PDF

Info

Publication number
JP2016063214A
JP2016063214A JP2015151066A JP2015151066A JP2016063214A JP 2016063214 A JP2016063214 A JP 2016063214A JP 2015151066 A JP2015151066 A JP 2015151066A JP 2015151066 A JP2015151066 A JP 2015151066A JP 2016063214 A JP2016063214 A JP 2016063214A
Authority
JP
Japan
Prior art keywords
die
cavity
core
device package
reinforcing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015151066A
Other languages
English (en)
Other versions
JP6220828B2 (ja
Inventor
エー． ラオレネ、ディグヴィジェイ
A Rorane Digvijay
エー． ラオレネ、ディグヴィジェイ
エン ユーン チン、イアン
En Yoon Chin Ian
エン ユーン チン、イアン
エヌ． ソビエスキ、ダニエル
N Sobieski Daniel
エヌ． ソビエスキ、ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016063214A publication Critical patent/JP2016063214A/ja
Application granted granted Critical
Publication of JP6220828B2 publication Critical patent/JP6220828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】反りを改善した埋め込みデバイスパッケージおよびデバイスパッケージを形成するための方法を提供する。
【解決手段】パッケージは、ダイ側補強層２１０を通して形成された空洞を有するダイ側補強層２１０を含む。第１の面２４２およびデバイス面を含む反対側の第２の面２４１を有するダイ２３０は、ダイ２３０の第１の面２４２がダイ側補強層２１０の第１の面と実質的に同一平面となる状態で空洞２２０に配置される。ビルドアップ構造が、ダイ２３０の第２の面２４１に結合される。ビルドアップ構造は、パターニングされた導電性材料および絶縁材料の複数の交互層を含む。
【選択図】図２Ｅ

Description

複数の実施形態は、概して半導体デバイスに関連する。より具体的には、複数の実施形態は、半導体ダイをパッケージングするための複数の方法および複数の装置に関連する。
半導体パッケージの厚さ（つまり、Ｚ高さ）の減少は、主に、基板およびダイの薄型化の結果である。しかしながら、基板およびダイは厚さが減少し続けると、反りの量が増加する。反りは、基板とダイとの間の熱膨張係数（ＣＴＥ）の不一致によって本質的に引き起こされる。例えば、典型的なパッケージ基板は、約２０ｐｐｍのＣＴＥを有してよいのに対して、シリコンダイのＣＴＥは、約３．０ｐｐｍである。
半導体ダイは、パッケージ組立工程でパッケージ化される。スループットを向上させるために、複数のダイは、単一のパネル上にパッケージ化され得る。パネルは、その後、それぞれ単一ダイを含み得る個々のパッケージにダイスカットされてよい。過剰な反りは、パネルレベルおよびパッケージが個片化された後の両方における複数のアセンブリの課題に対して重要な原因となる。このように、反りが適切に制御されない場合、その結果、パッケージ組立工程では歩留りが悪くなり得る。例えば、パッケージの反りは、表面実装技術（ＳＭＴ）がパッケージをプリント基板（ＰＣＢ）に確実に実装することができないというリスクを高め得る。そのため、反り制御は、半導体ダイパッケージ組立工程の全体を通じて必要とされる。
例えば、歩留りの損失およびスループットの減少は、パネル積み下ろし装置が反ったパネルを操作できないことにより、反ったパネルを処理ツールまたはパネルキャリアに適切に積み込むことができないときに生じ得る。また、反ったパネルは、焦点深度に依存する処理の信頼性を低下させる。例えば、レーザでパネル上に施されたマーキングは、反った表面がパネルのいくつかの領域を焦点から外すので、不正確となり得る。さらに、ストリップ識別子マークを検査するパネルリーダは、反ったパネルの一部に位置する識別子マークを正確に読み取ることができない。さらに、反りが存在するとき、取り付けの課題が生じ得る。例えば、半田ブリッジ、非接触開放（ＮＣＯ）およびボールアタッチの課題は、反ったパッケージにより引き起こされる。さらに、反りは、テストピンを配置することの困難性を高め得る。
反りを制御するいくつかの方法が用いられてきたが、それぞれ重要な欠点を含む。コアパッケージでは、金属補強材はコアのダイ側の面に取り付けられた。金属補強材を追加することは、パッケージのＺ高さを増やし、スループットを減少させ、コストを高める追加的な処理操作を加える。バンプレスビルドアップ層（ＢＢＵＬ）パッケージングなどのコアレスパッケージでは、空洞銅箔構造が用いられている。しかしながら、そのようなパッケージは、６またはそれ以上の追加的な処理操作を必要とし得る。
図１Ａ−１Ｅは、空洞銅箔構造を利用する処理の図である。まず、図１Ａでは、エッチング停止層１０１がＢＢＵＬコア１０２の複数の表面上に形成され、銅箔層１０３が複数のエッチング停止層１０１上に積層されている。エッチング停止層１０１は、空洞の形成中にコアがエッチング除去されることを防ぐべく、空洞銅箔構造が用いられるときに必要とされる。そして、図１Ｂでは、ドライフィルムレジスト（ＤＦＲ）層１０４が銅箔層１０３上に積層されている。ＤＦＲ層１０４は、それから、図１Ｃに示されるように、露出およびＤＦＲエッチングプロセスでパターニングされる。図１Ｄを参照すると、露出された銅箔１０３は、空洞１２０を形成すべくエッチング除去される。空洞１２０が形成された後、ＤＦＲ層１０４がはがし取られてよい。最終的に、図１Ｅに示されるように、ダイ１３０は、エッチング停止層１０１に取り付けられてよく、誘電体層１０５は、ダイ１３０の上面および銅箔１０３上に積層されてよい。よって、空洞銅箔構造に必要な追加的な処理操作がスループットを激しく低下させ、製造のコストを増大させる。
図１Ａは、空洞銅箔構造を有するダイパッケージを形成するための処理の断面図である。 図１Ｂは、空洞銅箔構造を有するダイパッケージを形成するための処理の断面図である。 図１Ｃは、空洞銅箔構造を有するダイパッケージを形成するための処理の断面図である。 図１Ｄは、空洞銅箔構造を有するダイパッケージを形成するための処理の断面図である。 図１Ｅは、空洞銅箔構造を有するダイパッケージを形成するための処理の断面図である。 図２Ａは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｂは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｃは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｄは、本発明の一実施形態に従って、ダイ側補強層を通して形成された複数の空洞を有するクォータパネルの平面図である。 図２Ｅは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｆは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｇは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｈは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｉは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図２Ｊは、本発明の複数の実施形態に従って、ダイ側補強層を有するダイパッケージを形成するための処理の断面図である。 図３は、本発明の一実施形態に従って、ダイ側補強層とともに形成された半導体パッケージの断面図である。 図４は、本発明の一実施形態に従って、ダイ側補強層とともに形成された半導体パッケージの断面図である。 図５は、本発明の一実施形態に従って、半導体パッケージを利用するコンピュータシステムの概略的なブロック図である。
本発明の複数の実施形態は、デバイスパッケージの反り制御が改善された装置およびそのようなデバイスを形成する方法を提供する。
本発明の一実施形態によれば、デバイスパッケージは、第１の面および反対側の第２の面を有するダイ側補強層を含んでよい。例えば、ダイ側補強層は、ガラスクロス層であってよい。一実施形態において、空洞は、ダイ側補強層を通って形成され、第１の面と、複数の接点を持つデバイス面を含む反対側の第２の面とを有するダイは、空洞に配置される。一実施形態によれば、ダイの第１の面は、ダイ側補強層の第１の面と実質的に同一平面である。複数の実施形態はまた、ダイの第２の面に結合されたビルドアップ構造を含んでよい。例えば、ビルドアップ構造は、パターニングされた導電性材料の複数の層のうちの少なくとも１つがダイの複数の接点のうちの１つに結合された状態で、パターニングされた導電性材料および絶縁材料の複数の交互層を含んでよい。
本発明のさらなる実施形態によれば、デバイスパッケージを形成するための方法は、コアの表面上にダイ側補強層を形成する段階を含んでよい。例えば、ダイ側補強層は、ガラスクロス層であってよい。方法は、コアの表面の一部を露出すべく、ダイ側補強層を通して空洞を形成する段階をさらに含んでよい。一実施形態において、空洞は、レーザアブレーション処理で形成される。例えば、レーザは、コアの表面が露出されるまでダイ側補強層の複数の部分を削るために用いられてよい。一実施形態において、ダイは、コアの露出された表面に取り付けられてよい。ダイは、第１の面と、複数の接点を持つデバイス面を含む反対側の第２の面とを含んでよい。
本発明の複数の実施形態は、それぞれのパッケージがまだパネルに取り付けられているとき、およびデバイスパッケージが個片化されたときを含む、デバイスパッケージングプロセス全体の中での反りの減少をもたらす。パッケージングプロセス中の反りの減少は、パッケージのダイ側における補強層の使用によりもたらされる。ダイ側補強層は、パッケージに対して増大された剛性を提供する。補強層のＣＴＥがパッケージに用いられる誘電体層のＣＴＥよりも低いので、ダイ側補強層が含まれるとき、パッケージの反りもまた減少する。さらに、パッケージのダイ側における補強層の存在は、補強層がビルドアップ構造内または上方にも用いられるとき、パッケージのＣＴＥに改善された対称性をもたらす。
本発明の複数の実施形態によれば、パッケージ内のダイ側補強層の存在は、ダイ側補強層を含まない実質的に同様なパッケージと比較して、完全なクォータパネルの反りを約４０％減少し得る。ダイ側補強層がダイパッケージに含まれないとき、反りは、低いＣＴＥの上部補強層の存在に起因して凸状に反っている非ダイ領域によって主に引き起こされる。パッケージのダイ側における追加的な低いＣＴＥの補強層がなければ、パッケージ内のＣＴＥの対称性が悪く、反りが大きくなる。ダイ側補強層の追加は、パッケージの複数の層におけるＣＴＥの対称性を改善し、また、剛性を高める。このように、反りは減少され、処理しやすい、全体的により平坦なクォータパネル形状となる。よって、反りの減少の結果として、スループットおよび歩留りが向上する。
同様に、本発明の複数の実施形態に係るダイ側補強層を有する個片化されたダイパッケージの反りは、ダイ側補強層を欠く実質的に同様のダイパッケージと比較して減少される。例えば、ダイ側補強層の存在は、ダイ側補強層を欠く実質的に同様なパッケージと比較して、常温の完全な反り（the absolute room temperature warpage）を約２５％、および、高温の完全な反り（the absolute high temperature warpage）を約１５％減少し得る。
さらに、本発明の複数の実施形態は、反りの減少を提供し、一方で、それと同時に処理操作の数を減らす。例えば、空洞銅箔構造を含むパッケージは、上記のとおり、少なくとも６つの異なる処理操作を必要とする。増大した処理時間は、スループットを低下させ、製造のコストを増大させる。対照的に、本明細書に記載の複数の実施形態は、より少ない処理操作およびツールを必要とする空洞構造を含む。このように、複数の実施形態は、より大きなスループットおよび減少された製造のコストを提供する。
図２Ａ〜２Ｈを参照すると、反りが減少された半導体パッケージを形成する方法が一実施形態に従って示される。図２Ａは、デバイスパッケージが形成され得るコア２２２の一部の断面図である。一実施形態において、コア２２２は、バンプレスビルドアップ層（ＢＢＵＬ）パッケージングに適したコアであってよい。例えば、コア２２２は、絶縁材料２２５の両側に形成された内側箔層２２６、２２７を含んでよい。例えば、内側箔層２２６、２２７は、銅箔であってよい。第１のおよび第２のコア層２２３、２２４は、次に内側箔層２２６、２２７のそれぞれの上に形成されてよい。一実施形態によれば、内側箔層２２６、２２７は、第１のおよび第２のコア層２２３、２２４より短くてよい。このような一実施形態において、絶縁材料２２５は、内側箔層２２６、２２７を第１のおよび第２のコア層２２３、２２４のいずれかに固定するために、内側箔層２２６、２２７と、第１のおよび第２のコア層２２３、２２４とに接着してよい。一実施形態において、第１のおよび第２のコア層２２３、２２４は、銅などのコアのために典型的に用いられる材料であってよく、絶縁材料２２５は、プリプレグ材料であってよい。
図２Ｂを参照すると、ダイ側補強層２１０は、第１のおよび第２のコア層２２３、２２４の表面上に形成される。複数の実施形態において、ダイ側補強層２１０は、第１のおよび第２のコア層２２３、２２４に直接形成される。複数の実施形態によれば、ダイ側補強層２１０は、コア２２２の露出された表面上に積層されてよい。一実施形態において、ダイ側補強層２１０は、ガラスクロス材料である。例えば、ガラスクロスは、エポキシマトリックス内に懸濁された織りガラスファイバーを含んでよい。複数の実施形態は、また、エポキシマトリックス内に懸濁された微粒子をさらに含むガラスクロスを含んでよい。
一実施形態によれば、ダイ側補強層２１０のＣＴＥは、材料内のガラスファイバーの容量パーセントおよび/または微粒子の容量パーセントを変更することにより、所望のレベルに適合され得る。例えば、ダイ側補強層２１０のＣＴＥは、１０ｐｐｍおよび４０ｐｐｍの間であってよい。さらに、ガラスファイバーおよび微粒子の重量パーセントは、ダイ側補強層２１０の剛性を増減させるべく変化を持たせてよい。例示によって、補強層２１０は、材料の重量の７５％および８５％の間の割合を占めるファイバを有してよい。さらなる実施形態によれば、ファイバは、補強層２１０の重量の約８０％を含んでよい。
一実施形態において、ダイ側補強層２１０の厚さＴは、所望レベルの反りの減少をパッケージに提供するように選択される。例えば、より厚みのある補強層は、より大きな程度の、反りの減少を提供するであろう。しかしながら、極端に大きくなるように選択された厚さＴは、実際には反りの減少のレベルを低下させ得る点に留意すべきである。ある時点にて、増大された厚さは、パッケージ内で生じる反りを過補償し始め、反りのもとになり得る。例えば、ダイ側補強層２１０が存在しないときに、パッケージの反りが事実上、凹状である場合、その結果、過度に厚いダイ側補強層２１０の使用が、凹状の反りを過補償し、事実上、凸状の反りを引き起こし始める。当業者が理解するように、ダイ側補強層２１０が過補償し始め、反りのもととなる厚さＴは、これらに限定されるものではないが、例えば、パッケージの形状、パッケージング層用に選択された材料およびダイの厚さなど、さまざまな要因に依存する。よって、本発明の複数の実施形態は、約１０μｍおよび７５０μｍの間であるダイ側補強層２１０の厚さＴを含んでよい。本発明の複数の実施形態は、また、約５０μｍおよび１５０μｍの間であるダイ側補強層２１０の厚さＴを含んでよい。一実施形態において、ダイ側補強層２１０の厚さＴは、パッケージ化されるダイの厚さに依存する。例えば、ダイ側補強層２１０の厚さＴは、ダイと大体同じ厚さ、ダイよりも薄く、または、ダイより厚くなるように選択されてよい。
実施形態において、ダイ側補強層２１０は、補強材料の単一のラミネート層で形成されてよい。さらに、実施形態は、複数の補強材料層を積層して、ダイ側補強層２１０の所望の厚さＴを得ることを含んでよい。例えば、１００μｍの厚さを有する補強材料の第１の層は、コア２２２上に積層されてよい。５０μｍの厚さを有する補強材料の第２の層は、その後、補強材料の第１の層の露出された表面上に積層されてよい。このように、１５０μｍに等しい厚さＴを有するダイ側補強層２１０は、２つのラミネート層の組み合わせによって形成されてよい。
図２Ｃを参照すると、空洞２２０は、ダイ側補強層２１０を通して形成される。一実施形態において、空洞２２０は、レーザアブレーション処理で形成される。一実施形態において、レーザ放射は、紫外線（ＵＶ）レーザ放射であってよく、レーザ放射源は、二酸化炭素（ＣＯ２）レーザ、一酸化炭素（ＣＯ）レーザ、様々な調和でネオジムドープされたイットリウムアルミニウムガーネット（Ｎｄ：ＹＡＧ）レーザ、エキシマーレーザー、または、任意の他の適したタイプのレーザ放射源であってよい。他の実施形態では、レーザ放射源は、連続レーザとすることができる。本発明の複数の実施形態は、コア２２２の表面が露出されるまでレーザがダイ側補強層２１０の複数の部分を削るレーザアブレーション処理を含む。例示によって、レーザスカイビング処理は、パスごとに約１．０μｍおよび１０μｍの間で取り除いてよい。一実施形態において、レーザは、それぞれのパスの間で補強層２１０の約６．０μｍを取り除いてよい。スカイビング処理は、厚さ全体を貫いて削除することと比較して、一度に材料の薄い部分を取り除くべく低い強度のレーザを使用可能にする。例えば、レーザの強度は、約４．０Ｊ/ｃｍ２および９．０Ｊ/ｃｍ２の間で設定されてよい。一実施形態は、コア２２２の表面が露出されるまで反復ラスタパターン内における補強材料の複数の部分の上方でレーザを通過させることを含む。さらなる実施形態によれば、空洞２２０は、レーザ投影パターニング（ＬＰＰ）処理で形成されてよい。ＬＰＰは、ラスタリングおよびスカイビングなしで、すべての選択された領域を露出させるべく、幾つかの実施形態で用いられてよい。
上記に記載された空洞銅箔構造とは対照的に、空洞は、本発明の複数の実施形態に従って、最小限の処理操作で作成することができる。レジスト形成、レジストパターニング、銅エッチング、レジストストリッピングおよび追加的な操作を必要とする代わりに、実施形態は、ダイ側補強層２１０およびコア２２２の外側の層２２３および２２４の間の熱分解温度の違いを利用して、コア２２２に対してダイ側補強層２１０の複数の部分を選択的に取り除くことができる。このように、実施形態は、ダイ側補強層２１０の完全な除去を可能とし、コア表面２２２を全部露出する。さらに、実施形態は、デスミア処理を必要とすることなく、空洞２２０のダイ側補強材料を完全に取り除くことができる。
図２Ｄに示される平面図に示されるように、クォータパネル２００は、複数の空洞２２０を含んでよい。一実施形態において、空洞は、実質的に矩形または正方形であるが、実施形態は、そのような構成に限定されない。一実施形態において、単一レーザは、空洞のそれぞれを形成するために用いられる。さらなる実施形態は、複数の空洞２２０を形成すべく同時に操作される複数のレーザを用いてよく、それによってスループットをさらに向上させる。一実施形態において、パネル２００の第１の面上の複数の空洞２２０は、レーザで形成される。その後、パネル２２０は、ひっくり返され、パネル２００の第２の面上の複数の空洞２２０が形成されてよい。一実施形態において、第１のレーザは、パネル２００の第１の面上に方向付けられ、第２のレーザは、パネル２００の第２の面上に方向付けられてよい。そのような構成において、パネル２００の両面上の複数の空洞２２０は、スループットを向上させるべく実質的に同時に形成されてよい。一実施形態において、空洞２２０を形成するために用いられるレーザは、ダイ側補強層２１０の上面における後続の処理に必要なアライメントマークを形成するためにも、用いられてよい。したがって、アライメントマークを形成する別個のツールは必要ではなく、スループットを向上させることができる。
図２Ｅを参照すると、ダイ２３０は空洞２２０に取り付けられる。一実施形態において、ダイ２３０は、第１の面２４２および第１の面とは反対側の第２の面２４１を有してよい。ダイの第１の面２４２は、露出されたコア表面２２２に接合されてよい。例示によって、ダイの第１の面２４２は、ダイ背面フィルム（ＤＢＦ）を含んでよい。一実施形態において、ＤＢＦは、露出されたコア表面２２２に接合される。実施形態は、デバイス面を含むダイ２３０の第２の面２４１を含む。例えば、デバイス面は、シリコンなどの半導体材料上に形成された電気回路を含んでよい。ダイの第２の面２４１は、ダイ２３０のデバイス面に形成された電気回路に電気的に結合された接点２３４を含んでよい。
一実施形態によれば、ダイ２３０の厚さは、ダイ側補強層２１０の厚さに大体等しい。一実施形態において、ダイ２３０は、ダイ側補強層２１０の厚さより大きいまたは小さい厚さを有してよい。本発明の複数の実施形態は、空洞２２０の幅と実質的に等しい幅を有するダイ２３０を含んでよい。例えば、ダイ２３０の複数の側壁は、空洞の複数の側壁２３２に直接接触してよい。そのような実施形態は、改善された機械的連続性をパッケージに提供し、向上された反り制御を提供できる。図２Ｅに示される実施形態は、空洞２２０に取り付けられた単一ダイ２３０を示すが、実施形態は、そのような構成に限定されない。例えば、２又はより多いダイ２３０は、単一の空洞２２０に取り付けられてよい。さらに、本発明の複数の実施形態は、２又はより多い空洞２２０を含むパッケージを含んでよい。そのような一実施形態において、１つ又は複数のダイ２３０は、それぞれの空洞２２０に取り付けられてよい。
図２Ｆを参照すると、誘電体層２５１は、ダイ側補強層２１０およびダイ２３０の上面に形成され得る。一実施形態において、誘電体層２５１は、ダイ側補強層２１０およびダイ２３０の露出された表面上に積層された複数のフィルムまたはシートであってよい。その後、一実施形態によれば、図２Ｇにおいて、複数のパターニングされた導電配線２６３および複数のビア２６４を含むビルドアップ構造は、ダイ側補強層２１０およびダイ２３０上に形成される。示されるように、導電配線２６３は、誘電材料の複数の部分によって、隣接する複数の導電配線２６３から電気的に絶縁されてよい。
単一の層として示されているが、誘電材料２５１は、複数の層として形成されてよい。例えば、開口は、第１の誘電体層を通して形成され、ダイ２３０の複数の接点２３４へのアクセスを提供してよい。一実施形態において、誘電体層を通る複数の開口は、レーザドリルプロセスで形成されてよい。実施形態は、レーザドリルに続くデスミア処理をさらに含んでよい。銅などの導電性材料は、その後複数の開口に堆積され、複数の導通ビア２６４を形成する。導電性材料の堆積は、誘電体層２５１の露出された表面上に導電性材料の層も形成してよい。一実施形態において、導電性材料は、無電解めっき処理で堆積される。無電解めっき処理の後に続けて、誘電材料の表面上に堆積された導電性材料は、パターニングされ、導電配線２６３を形成してよい。本発明の複数の実施形態において、誘電材料の後続の層は、複数の導電配線２６３上に形成されてよく、レーザドリル、ビア形成および導電配線形成は、所望の数の層が形成されるまで繰り返されてよい。
一実施形態において、ビルドアップ構造の最上層は、上部補強層２７１を含んでよい。一実施形態において、上部補強層２７１は、ダイ側補強層２１０と同じ材料であってよい。例えば、上部補強層２７１は、ガラスクロス材料であってよい。一実施形態において、上部補強層２７１を通して複数の開口が形成され、導電性材料は、複数の開口内に堆積され、複数のビア２６４を形成してよい。導電配線２６３は、上部補強層２７１の露出された表面上にパターニングされてよい。
図２Ｇに示されるように、ダイ側補強層２１０を通る空洞に取り付けられたダイを有するダイパッケージは、コア２２２の第１のおよび第２のコア層２２３および２２４上に形成されてよい。一実施形態において、ダイが形成されたパネル２００は、線２６１に沿って個片化されてよい。個片化は、内側箔層２２６、２２７を第１のおよび第２のコア層２２３、２２４に取り付ける任意の接着剤を取り除く。このように、内側箔層２２６、２２７は、図２Ｈに示されるように、第１のおよび第２のコア層２２３、２２４から分離される。
一実施形態において、エッチングプロセスは、その後、図２Ｉに示されるように、コア２２２の第１のおよび第２のコア層２２３または２２４の複数の部分を取り除くために用いられる。ダイパッケージからコア２２２の残りの部分を取り除くエッチングプロセスは、上記の一つのように、空洞銅箔構造が用いられるときに必要とされるコア除去エッチングプロセスと比較して簡素化される。本発明の複数の実施形態によれば、エッチング停止層が要求されないので、プロセスは、簡素化される。ダイをエッチング停止層に接合することに代えて、空洞銅箔構造と同様に、本明細書に記載された実施形態は、ダイをコア２２３および２２４の露出された表面に直接接合されることを可能にする。このように、エッチング停止層を取り除くことを必要とする追加的なエッチングプロセスは、本発明の複数の実施形態により除去され、それによって、スループットを向上させる。
図２Ｊを参照すると、追加的な誘電体層２８１は、露出され、パターニングされた複数の配線２６３上に堆積されてよく、誘電体層２８１を通して複数の開口を形成すべくパターニングされてよい。一実施形態において、誘電体層２８１は、ソルダレジスト層であってよい。一実施形態によれば、ダイパッケージは、半田レジスト層内の開口を通じて形成された半田バンプ２８２により基板２８３に電気的に結合されてよい。一実施形態において、基板２８３は、プリント基板（ＰＣＢ）であってよい。個片化プロセスの後に続けて形成されたものとして示されているが、半田レジスト層はパッケージ個片化の前に形成されてよいことが理解されるべきである。例えば、ソルダレジスト層は、ビルドアップ構造の形成の直後に形成されてよい。
図３を参照すると、さらなる実施形態に係るダイパッケージ３００の断面図が示される。補強層３１０内の空洞がダイ３３０の幅より大きい幅を有することを除いて、ダイパッケージ３００は、図２Ａ〜２Ｊに関して上記に記載されたダイパッケージと実質的に同様である。示されるように、空洞の幅は、幅Ｇを有する間隙が空洞の側壁３５２およびダイ３３０の側壁の間に形成されるように選択される。一実施形態において、幅Ｇは、反りを減少させるべく、ダイパッケージ３００に所望の剛性を提供するように選択される。例えば、Ｇのより小さい値は、Ｇのより大きい値と比較してより大きな剛性を提供する。本発明の複数の実施形態によれば、側壁３５２およびダイ３３０の間の幅Ｇは、１μｍおよび１．０ｍｍの間であってよい。示されるように、側壁３５２およびダイ３３０の間の間隙は、誘電材料で充填されてよい。例えば、誘電材料は、ビルドアップ構造を形成するために用いられる誘電材料と同じであってよい。
図４を参照すると、さらなる実施形態に係るダイパッケージ４００の断面図が示される。ダイパッケージ４００は、中間補強層４９１がビルドアップ構造に形成されることを除いていて、図３に関して記載されたダイパッケージ３００と実質的に同様である。単一の中間補強層４９１が示されているが、実施形態は、複数の中間補強層４９１を含んでよい。一実施形態において、中間補強層４９１は、ダイ側補強層４１０および上部補強層４７１の間のパッケージ４００における任意の位置で形成されてよい。一実施形態において、中間補強層４９１は、ダイ側補強層４１０と同じ材料であってよい。例えば、追加的な補強層（または複数の層）４９１は、ガラスクロス材料であってよい。中間補強層４９１の包含は、ダイパッケージに追加的な剛性を提供し得る。このように、反りの減少は、このような実施形態に従ってさらに向上され得る。
図５は、一実施形態に係るコンピューティングデバイス５００を示す。コンピューティングデバイス５００は、ボード５０２を収容する。ボード５０２は、これらに限定されるものではないが、プロセッサ５０４および少なくとも１つの通信チップ５０６を含む、複数の構成要素を含んでよい。プロセッサ５０４は、ボード５０２に対して物理的および電気的に結合される。いくつかの実施例において、少なくとも１つの通信チップ５０６もまた、ボード５０２に対して物理的および電気的に結合される。さらなる実施例において、通信チップ５０６は、プロセッサ５０４の一部である。
複数の用途に応じて、コンピューティングデバイス５００は、ボード５０２に物理的および電気的に結合されてよく、または結合されなくてもよい他の複数の構成要素を含んでよい。これら他の複数の構成要素としては、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラー、バッテリー、音声コーデック、映像コーデック、出力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、マイクロ電子機械システム（ＭＥＭＳ）、スピーカ、カメラおよび（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量記憶デバイスを含むが、これらに限定されるものではない。
通信チップ５０６は、コンピューティングデバイス５００へのまたはコンピューティングデバイス５００からのデータの転送のための無線通信を可能にする。「無線」という用語およびその派生語は、非個体の媒体を通じて、変調された電磁放射の使用を介してデータを通信し得る回路、デバイス、システム、方法、技術、通信チャンネル等に用いられてよい。この用語は、幾つかの実施形態ではそうではないかもしれないが、関連付けられたデバイスに有線がいっさい含まれていないことを意味するものではない。通信チップ５０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物、同様に、３Ｇ、４Ｇ、５Ｇおよび以降に指定された任意の他の無線プロトコルを含む複数の無線規格または無線プロトコルのいずれかを実装してよいが、これらに限定されるものではない。コンピューティングデバイス５００は、複数の通信チップ５０６を含んでよい。例えば、第１の通信チップ５０６は、Ｗｉ−ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）などの短距離無線通信に専用化されてよいし、第２の通信チップ５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ、およびその他のような長距離無線通信に専用化されてよい。
コンピューティングデバイス５００のプロセッサ５０４は、プロセッサ５０４内にパッケージ化された集積回路ダイを含む。幾つかの実施形態において、プロセッサの集積回路ダイは、一実施形態に従って補強層を通して形成された空洞を有する補強層を含む半導体パッケージ内にパッケージ化される。「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理して、この電子データを、レジスタおよび／またはメモリに貯蔵され得る他の電子データに変換する、任意のデバイスまたはデバイスの一部分のことを指してよい。
通信チップ５０６もまた、通信チップ５０６内にパッケージ化された集積回路ダイを含む。他の実施形態によれば、通信チップの集積回路ダイは、一実施形態に従って、補強層を通して形成された空洞を有する補強層を含む半導体パッケージ内にパッケージ化される。
さらなる実施例において、コンピューティングデバイス５００内に収容された他の構成要素は、一実施形態に従って、補強層を通して形成された空洞を有する補強層を含む半導体パッケージ内にパッケージ化されたデバイスなどの１つ又は複数のデバイスを含む集積回路ダイを含んでよい。
様々な実施例において、コンピューティングデバイス５００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップ型コンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、携帯音楽プレイヤ、または、デジタルビデオレコーダであってよい。さらなる実施例において、コンピューティングデバイス５００は、データを処理する任意の他の電子デバイスであってよい。
さらなる実施形態によれば、補強層を通して形成された空洞を有する補強層を含むパッケージは、また、マイクロ電子機械システム（ＭＥＭＳ）をパッケージするために用いられ得る。例えば、空洞内にダイを取り付けることに加えて、１つ又は複数のＭＥＭＳが空洞内に取り付けられ得る。
本発明の一実施形態は、第１の面および反対側の第２の面を有するダイ側補強層と、第１の面および複数の接点を有するデバイス面を含む反対側の第２の面を有するダイと、ダイの第２の面に結合されたビルドアップ構造とを備え、空洞は、ダイ側補強層を通して形成され、ダイは、ダイの第１の面がダイ側補強層の第１の面と実質的に同一平面となる状態で空洞に配置され、ビルドアップ構造は、パターニングされた導電性材料および絶縁材料の複数の交互層を有し、パターニングされた導電性材料の複数の層のうちの少なくとも１つは、ダイの複数の接触点のうちの１つに結合される、デバイスパッケージを含む。さらなる実施形態は、デバイスパッケージを含み、ダイ側補強層は、ガラスクロス材料である。さらなる実施形態は、デバイスパッケージを含み、間隙は、ダイ側補強層を通して形成された空洞の側壁からダイの側壁を分離する。さらなる実施形態は、デバイスパッケージを含み、間隙の幅は、デバイスパッケージに対して所望の剛性を提供するように選択される。さらなる実施形態は、デバイスパッケージを含み、間隙の幅は、１．０μｍおよび１．０ｍｍの間である。さらなる実施形態は、デバイスパッケージを含み、空洞の側壁からダイの側壁を分離する間隙は、絶縁材料で充填される。さらなる実施形態は、デバイスパッケージを含み、空洞の側壁からダイの側壁を分離する間隙に充填する絶縁材料は、ビルドアップ構造に用いられる絶縁材料と同じである。さらなる実施形態は、デバイスパッケージを含み、ダイの側壁は、ダイ側補強層を通して形成された空洞の側壁に接触する。さらなる実施形態は、デバイスパッケージを含み、ダイ側補強層は、ダイの厚さよりも薄い厚さを有する。さらなる実施形態は、デバイスパッケージを含み、ダイの第１の面は、ダイ背面フィルム（ＤＢＦ）を含み、ＤＢＦの表面は、ダイ側補強層の第１の面と実質的に同一平面である。さらなる実施形態は、デバイスパッケージを含み、ダイ側補強層は、互いに積層された複数の層を有する。さらなる実施形態は、デバイスパッケージを含み、ビルドアップ構造は、１つ又は複数の中間ガラスクロス補強層をさらに有する。さらなる実施形態は、デバイスパッケージを含み、複数の接点を有するデバイス面を含む第１の面および反対側の第２の面を有する複数のダイをさらに備え、複数のダイは、第２のダイの第１の面がダイ側補強層の第１の面と実質的に同一平面となる状態で空洞内に配置される。さらなる実施形態は、デバイスパッケージを含み、ダイ側補強層を通して形成された複数の空洞をさらに備え、１つ又は複数のダイは、複数の空洞のそれぞれに配置される。
本発明の一実施形態は、デバイスパッケージを形成するための方法を含み、方法は、コアの表面上にダイ側補強層を形成する段階と、コアの表面の一部を露出させるべく、ダイ側補強層を通して空洞を形成する段階と、第１の面および複数の接点を有するデバイス面を含む反対側の第２の面を有するダイをコアの露出された表面に取り付ける段階と、を備え、ダイは、ダイの第１の面がコアの表面に接触した状態で空洞内に配置される。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、ダイ側補強層を通る空洞は、レーザアブレーション処理により形成される。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、レーザアブレーション処理は、コアの表面が露出されるまで反復ラスタパターンでダイ側補強層の複数の部分を削ることを含む。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、レーザアブレーション処理に用いられるレーザは、二酸化炭素（ＣＯ２）レーザ、一酸化炭素（ＣＯ）レーザ、ネオジムドープされたイットリウムアルミニウムガーネット（Ｎｄ：ＹＡＧ）レーザ、またはエキシマーレーザーである。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、レーザアブレーション処理は、それぞれのパスの間に、約６μｍの厚さであるダイ側補強層の複数の部分を削る。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、レーザアブレーション処理は、レーザ保護パターニング処理である。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、ダイ側補強層およびダイの第２の面上にビルドアップ構造を形成する段階をさらに備え、ビルドアップ構造は、パターニングされた導電性材料および絶縁材料の複数の交互層を有し、パターニングされた導電性材料の複数の層のうちの少なくとも１つは、ダイの複数の接触点のうちの１つに結合される。
本発明の一実施形態は、デバイスパッケージを形成するための方法を含み、コアの表面上にダイ側補強層を形成する段階と、コアの表面が露出されるまで、反復ラスタパターンでダイ側補強層の複数の部分を削ることを含むレーザアブレーション処理でコアの表面の一部を露出させるべく、ダイ側補強層を通して空洞を形成する段階と、第１の面および複数の接点を有するデバイス面を含む反対側の第２の面を有するダイをコアの露出された表面に取り付ける段階と、ダイ側補強層およびダイの第２の面上にビルドアップ構造を形成する段階と、エッチングプロセスで、ダイ側補強層の底面およびダイの第２の面からコアを除去する段階とを備え、ダイは、ダイの第１の面がコアの表面に接触した状態で空洞内に配置され、ビルドアップ構造は、パターニングされた導電性材料および絶縁材料の複数の交互層を有し、パターニングされた導電性材料の複数の層のうちの少なくとも１つは、ダイの複数の接触点のうちの１つに結合される。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、空洞は、ダイの幅よりも広く、誘電材料で充填された間隙は、ダイ側補強層を通して形成された空洞の側壁からダイの側壁を分離する。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、間隙の幅は、デバイスパッケージに対して所望の剛性を提供するように選択される。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、第１の面および複数の接点を有するデバイス面を含む反対側の第２の面を有する複数のダイを、コアの露出された表面に取り付ける段階をさらに備え、複数のダイのそれぞれは、ダイの第１の面がコアの表面に接触した状態で空洞内に配置される。さらなる実施形態は、デバイスパッケージを形成するための方法を含み、ダイ側補強層を通して複数の空洞を形成する段階と、複数の空洞のそれぞれに、１つ又は複数のダイを取り付ける段階とをさらに備える。

Claims (25)

  1. 第１の面および反対側の第２の面を有するダイ側補強層と、
    第１の面および、複数の接点を含むデバイス面を含む反対側の第２の面を有するダイと、
    前記ダイの第２の面に結合されたビルドアップ構造と
    を備え、
    前記ダイ側補強層を通して空洞が形成され、
    前記ダイは、前記ダイの前記第１の面が前記ダイ側補強層の前記第１の面と実質的に同一平面となる状態で前記空洞に配置され、
    前記ビルドアップ構造は、パターニングされた導電性材料および絶縁材料の複数の交互層を有し、
    パターニングされた導電性材料の複数の層のうちの少なくとも１つは、前記ダイの前記複数の接点のうちの１つに結合される、デバイスパッケージ。
  2. 前記ダイ側補強層は、ガラスクロス材料である、請求項１に記載のデバイスパッケージ。
  3. 前記ダイ側補強層を通して形成された前記空洞の複数の側壁から前記ダイの複数の側壁を間隙が分離する、請求項１または２に記載のデバイスパッケージ。
  4. 前記間隙の幅は、前記デバイスパッケージに対して所望の剛性を提供するように選択される、請求項３に記載のデバイスパッケージ。
  5. 前記間隙の前記幅は、１．０μｍおよび１．０ｍｍの間である、請求項４に記載のデバイスパッケージ。
  6. 前記空洞の前記複数の側壁から前記ダイの前記複数の側壁を分離する前記間隙は、絶縁材料で充填される、請求項３から５のいずれか１項に記載のデバイスパッケージ。
  7. 前記空洞の前記複数の側壁から前記ダイの前記複数の側壁を分離する前記間隙を埋める前記絶縁材料は、前記ビルドアップ構造に用いられる絶縁材料と同じである、請求項６に記載のデバイスパッケージ。
  8. 前記ダイの側壁は、前記ダイ側補強層を通して形成された前記空洞の側壁に接触する、請求項１に記載のデバイスパッケージ。
  9. 前記ダイ側補強層は、前記ダイの厚さよりも薄い厚さを有する、請求項１から８のいずれか１項に記載のデバイスパッケージ。
  10. 前記ダイの前記第１の面は、ダイ背面フィルム（ＤＢＦ）を含み、前記ＤＢＦの表面は、前記ダイ側補強層の前記第１の面と実質的に同一平面である、請求項１から９のいずれか１項に記載のデバイスパッケージ。
  11. 前記ダイ側補強層は、互いに積層された複数の層を有する、請求項１から１０のいずれか１項に記載のデバイスパッケージ。
  12. 前記ビルドアップ構造は、１つ又は複数の中間ガラスクロス補強層をさらに有する、請求項１から１１のいずれか１項に記載のデバイスパッケージ。
  13. 第１の面および、複数の接点を含むデバイス面を含む反対側の第２の面を有する複数のダイをさらに備え、
    前記複数のダイは、前記複数のダイのそれぞれの前記第１の面が前記ダイ側補強層の前記第１の面と実質的に同一平面となる状態で前記空洞内に配置される、請求項１から１２のいずれか１項に記載のデバイスパッケージ。
  14. 前記ダイ側補強層を通して形成された複数の空洞をさらに備え、
    １つ又は複数のダイは、前記複数の空洞のそれぞれに配置される、請求項１から１３のいずれか１項に記載のデバイスパッケージ。
  15. コアの表面上にダイ側補強層を形成する段階と、
    前記コアの前記表面の一部を露出させるべく、前記ダイ側補強層を通して空洞を形成する段階と、
    第１の面および、複数の接点を含むデバイス面を含む反対側の第２の面を有するダイを前記コアの露出された前記表面に取り付ける段階と
    を備え、
    前記ダイは、前記ダイの前記第１の面が前記コアの前記表面に接触した状態で前記空洞内に配置される、デバイスパッケージを形成するための方法。
  16. 前記ダイ側補強層を通る前記空洞は、レーザアブレーション処理により形成される、請求項１５に記載の方法。
  17. 前記レーザアブレーション処理は、前記コアの前記表面が露出されるまで、反復ラスタパターンで前記ダイ側補強層の複数の部分を削ることを含む、請求項１６に記載の方法。
  18. 前記レーザアブレーション処理に用いられる前記レーザは、二酸化炭素（ＣＯ２）レーザ、一酸化炭素（ＣＯ）レーザ、ネオジムドープされたイットリウムアルミニウムガーネット（Ｎｄ：ＹＡＧ）レーザ、またはエキシマーレーザーである、請求項１７に記載の方法。
  19. 前記レーザアブレーション処理は、それぞれのパスの間に、約６μｍの厚さである前記ダイ側補強層の複数の部分を削る、請求項１７または１８に記載の方法。
  20. 前記レーザアブレーション処理は、レーザ投影パターニング処理である、請求項１６から１９のいずれか１項に記載の方法。
  21. 前記ダイ側補強層および前記ダイの前記第２の面上にビルドアップ構造を形成する段階をさらに備え、
    前記ビルドアップ構造は、パターニングされた導電性材料および絶縁材料の複数の交互層を有し、
    前記パターニングされた導電性材料の複数の層のうちの少なくとも１つは、前記ダイの前記複数の接点のうちの１つに結合される、請求項１５から２０のいずれか１項に記載の方法。
  22. コアの表面上にダイ側補強層を形成する段階と、
    前記コアの前記表面が露出されるまで、反復ラスタパターンで前記ダイ側補強層の複数の部分を削ることを含むレーザアブレーション処理で前記コアの前記表面の一部を露出させるべく、前記ダイ側補強層を通して空洞を形成する段階と、
    第１の面および、複数の接点を含むデバイス面を含む反対側の第２の面を有するダイを前記コアの露出された前記表面に取り付ける段階と、
    前記ダイ側補強層および前記ダイの前記第２の面上にビルドアップ構造を形成する段階と、
    エッチングプロセスで、前記ダイ側補強層の底面および前記ダイの前記第２の面から前記コアを除去する段階と
    を備え、
    前記ダイは、前記ダイの前記第１の面が前記コアの前記表面に接触した状態で前記空洞内に配置され、
    前記ビルドアップ構造は、パターニングされた導電性材料および絶縁材料の複数の交互層を有し、パターニングされた導電性材料の複数の層のうちの少なくとも１つは、前記ダイの前記複数の接点のうちの１つに結合される、
    デバイスパッケージを形成するための方法。
  23. 前記空洞は、前記ダイの幅よりも広く、誘電材料で充填された間隙は、前記ダイ側補強層を通して形成された前記空洞の複数の側壁から前記ダイの複数の側壁を分離し、
    前記間隙の幅は、前記デバイスパッケージに対して所望の剛性を提供するように選択される、請求項２２に記載の方法。
  24. 第１の面および、複数の接点を含むデバイス面を含む反対側の第２の面を有する複数のダイを、前記コアの露出された前記表面に取り付ける段階をさらに備え、
    前記複数のダイのそれぞれは、前記ダイの前記第１の面が前記コアの前記表面に接触した状態で前記空洞内に配置される、請求項２２または２３に記載の方法。
  25. 前記ダイ側補強層を通して複数の空洞を形成する段階と、
    前記複数の空洞のそれぞれに、１つ又は複数のダイを取り付ける段階と
    をさらに備える、請求項２２から２４のいずれか１項に記載の方法。
JP2015151066A 2014-09-19 2015-07-30 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御 Active JP6220828B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/491,892 2014-09-19
US14/491,892 US9941219B2 (en) 2014-09-19 2014-09-19 Control of warpage using ABF GC cavity for embedded die package

Publications (2)

Publication Number Publication Date
JP2016063214A true JP2016063214A (ja) 2016-04-25
JP6220828B2 JP6220828B2 (ja) 2017-10-25

Family

ID=54258793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015151066A Active JP6220828B2 (ja) 2014-09-19 2015-07-30 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御

Country Status (5)

Country Link
US (4) US9941219B2 (ja)
JP (1) JP6220828B2 (ja)
CN (2) CN105448867B (ja)
GB (2) GB2530647B (ja)
TW (1) TWI550730B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006408A (ja) * 2016-06-28 2018-01-11 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP2020141152A (ja) * 2020-06-10 2020-09-03 株式会社アムコー・テクノロジー・ジャパン 半導体アセンブリおよび半導体アセンブリの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6780710B2 (ja) * 2016-12-28 2020-11-04 株式会社村田製作所 回路モジュール
EP3483921A1 (en) 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
US10847471B2 (en) * 2018-07-17 2020-11-24 Intel Corporation Dielectric filler material in conductive material that functions as fiducial for an electronic device
CN109637981B (zh) * 2018-11-20 2021-10-12 奥特斯科技(重庆)有限公司 制造部件承载件的方法、部件承载件以及半制成产品
US11705389B2 (en) * 2019-06-11 2023-07-18 Intel Corporation Vias for package substrates
US11552029B2 (en) * 2020-09-04 2023-01-10 Micron Technology, Inc. Semiconductor devices with reinforced substrates
CN112435970A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
US11728285B2 (en) 2021-08-26 2023-08-15 Nxp Usa, Inc. Semiconductor device packaging warpage control

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002111226A (ja) * 2000-09-26 2002-04-12 Tdk Corp 複合多層基板およびそれを用いたモジュール
JP2007048868A (ja) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp 積層指示装置、多層基板製造システム、及び多層基板製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2007126090A1 (ja) * 2006-04-27 2007-11-08 Nec Corporation 回路基板、電子デバイス装置及び回路基板の製造方法
US20080006936A1 (en) * 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
JP2008300636A (ja) * 2007-05-31 2008-12-11 Meiko:Kk プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP2013115136A (ja) * 2011-11-25 2013-06-10 Ibiden Co Ltd 電子部品内蔵基板及びその製造方法
JP2013524491A (ja) * 2010-04-16 2013-06-17 インテル・コーポレーション コアレスパッケージを使用した機能化キャリア構造の形成

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP2007059689A (ja) * 2005-08-25 2007-03-08 Shinko Electric Ind Co Ltd ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法
KR100726240B1 (ko) 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
TWI294678B (en) 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US7892882B2 (en) 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
US7598610B2 (en) 2007-01-04 2009-10-06 Phoenix Precision Technology Corporation Plate structure having chip embedded therein and the manufacturing method of the same
US8535978B2 (en) * 2011-12-30 2013-09-17 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
CN102208391A (zh) * 2010-03-31 2011-10-05 飞思卡尔半导体公司 具有凹陷的单元片接合区域的引线框
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
WO2012049822A1 (ja) * 2010-10-14 2012-04-19 パナソニック株式会社 ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
US8508037B2 (en) * 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US9601421B2 (en) * 2011-12-30 2017-03-21 Intel Corporation BBUL material integration in-plane with embedded die for warpage control
KR20140023820A (ko) * 2012-08-17 2014-02-27 삼성전기주식회사 점착 테이프 및 이를 이용한 기판의 제조 방법
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US20140175657A1 (en) 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US8994170B2 (en) * 2013-02-27 2015-03-31 Invensas Corporation Microelectronic unit and package with positional reversal
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
CN103594451B (zh) * 2013-11-18 2016-03-16 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法
JP2015115334A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN103972217B (zh) * 2014-04-26 2016-08-24 华进半导体封装先导技术研发中心有限公司 集成无源电容扇出型晶圆级封装结构及制作方法
CN103972218B (zh) * 2014-04-26 2016-08-24 华进半导体封装先导技术研发中心有限公司 集成无源器件扇出型晶圆级封装结构及制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002111226A (ja) * 2000-09-26 2002-04-12 Tdk Corp 複合多層基板およびそれを用いたモジュール
JP2007048868A (ja) * 2005-08-09 2007-02-22 Fujifilm Holdings Corp 積層指示装置、多層基板製造システム、及び多層基板製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2007126090A1 (ja) * 2006-04-27 2007-11-08 Nec Corporation 回路基板、電子デバイス装置及び回路基板の製造方法
US20080006936A1 (en) * 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
JP2008300636A (ja) * 2007-05-31 2008-12-11 Meiko:Kk プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP2013524491A (ja) * 2010-04-16 2013-06-17 インテル・コーポレーション コアレスパッケージを使用した機能化キャリア構造の形成
JP2013115136A (ja) * 2011-11-25 2013-06-10 Ibiden Co Ltd 電子部品内蔵基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006408A (ja) * 2016-06-28 2018-01-11 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP2020141152A (ja) * 2020-06-10 2020-09-03 株式会社アムコー・テクノロジー・ジャパン 半導体アセンブリおよび半導体アセンブリの製造方法

Also Published As

Publication number Publication date
CN108962870A (zh) 2018-12-07
US20220230972A1 (en) 2022-07-21
CN105448867B (zh) 2019-06-28
GB2530647A (en) 2016-03-30
US9941219B2 (en) 2018-04-10
US10658307B2 (en) 2020-05-19
JP6220828B2 (ja) 2017-10-25
US20180301423A1 (en) 2018-10-18
GB2540057A (en) 2017-01-04
GB201514666D0 (en) 2015-09-30
US20200251426A1 (en) 2020-08-06
CN105448867A (zh) 2016-03-30
GB201614003D0 (en) 2016-09-28
US12009318B2 (en) 2024-06-11
GB2540057B (en) 2018-05-02
TWI550730B (zh) 2016-09-21
US11322457B2 (en) 2022-05-03
TW201614742A (en) 2016-04-16
GB2530647B (en) 2018-05-02
CN108962870B (zh) 2022-10-28
US20160086894A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
JP6220828B2 (ja) 埋め込みダイパッケージ用のａｂｆｇｃ空洞を用いた反りの制御
US9812422B2 (en) Embedded die-down package-on-package device
KR101613009B1 (ko) 패키지 어셈블리, 집적 회로 패키지 어셈블리의 제조 방법 및 컴퓨팅 디바이스
US10453799B2 (en) Logic die and other components embedded in build-up layers
US9202803B2 (en) Laser cavity formation for embedded dies or components in substrate build-up layers
JP4862063B2 (ja) トレンチ基板の製造方法
US11791269B2 (en) Electrical interconnect bridge
US20180145014A1 (en) High density second level interconnection for bumpless build up layer (bbul) packaging technology
KR20150020107A (ko) 투사 패턴화를 이용한 내장 다이를 갖는 기판의 제조 및 연관된 패키지 구성들
KR20200111097A (ko) 유리 적층 기판 상의 emib 패치
US9041207B2 (en) Method to increase I/O density and reduce layer counts in BBUL packages
KR102515383B1 (ko) 일체형의 부착 구조체를 가진 매립형 트레이스를 구비한 마이크로 전자 기판
TW201701372A (zh) 帶著具有凹處之中介件的積體電路結構
KR101150489B1 (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6220828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250