JP2015115334A - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP2015115334A
JP2015115334A JP2013253836A JP2013253836A JP2015115334A JP 2015115334 A JP2015115334 A JP 2015115334A JP 2013253836 A JP2013253836 A JP 2013253836A JP 2013253836 A JP2013253836 A JP 2013253836A JP 2015115334 A JP2015115334 A JP 2015115334A
Authority
JP
Japan
Prior art keywords
layer
resin
conductor
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013253836A
Other languages
English (en)
Inventor
宏幸 西岡
Hiroyuki Nishioka
宏幸 西岡
慎介 石川
Shinsuke Ishikawa
慎介 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013253836A priority Critical patent/JP2015115334A/ja
Priority to KR1020140174909A priority patent/KR20150067056A/ko
Priority to US14/564,122 priority patent/US9578756B2/en
Priority to CN201410748792.0A priority patent/CN104703385B/zh
Publication of JP2015115334A publication Critical patent/JP2015115334A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 上層との密着性の高い樹脂絶縁層及び導体層を備えるプリント配線板を提供する。【解決手段】 第１樹脂絶縁層５０Ａと第１導体層５８Ａとにμ波プラズマ処理による樹脂改質層８２Ａ、導体改質層８４Ａが形成されているため、該樹脂改質層８２Ａ、導体改質層８４Ａを介して第１樹脂絶縁層５０Ａ及び第１導体層５８Ａと上層の第２樹脂絶縁層５０Ｂとの密着性が改善される。【選択図】 図１

Description

本発明は、導体層及び樹脂絶縁層を交互に積層されてなるプリント配線板、及び該プリント配線板の製造方法に関する。
ビルドアップ式の多層基板においては、樹脂絶縁層に高い密着性が求められる。特許文献１は、層間樹脂絶縁層に、可溶性粒子、難溶性粒子を含む難溶性樹脂を用い、層間樹脂絶縁層表面に露出する可溶性粒子を溶解することで、蛸壺状の粗化層を形成し、上層の樹脂絶縁層との密着性を高めている。また、導体層には酸化−還元処理により粗化層を設け、上層の樹脂絶縁層、ソルダーレジスト層との密着性を確保している。
特開２０００−３０７２２５号公報
ファイン化の目的で導体層のライン幅を狭めるため、樹脂絶縁層に平滑性を高めることが求められる。特許文献１のように、可溶性粒子を溶解して蛸壺状の粗化層を形成する方法では、所定以上導体層のライン幅を狭めることが困難になった。
本発明の目的は、上層との密着性の高い樹脂絶縁層及び導体層を備えるプリント配線板及び該プリント配線板の製造方法を提供することである。
本発明に係るプリント配線板は、樹脂絶縁層と、前記樹脂絶縁層の表面に形成された導体層と、前記樹脂絶縁層を貫通し、該樹脂絶縁層の両面の前記導体層を接続するビア導体とを備え、前記導体層及び前記樹脂絶縁層が交互に積層されてなる。そして、前記樹脂絶縁層と該樹脂絶縁層上の導体層とにプラズマ処理による改質層が形成され、前記樹脂絶縁層上の改質層と、前記導体層上の改質層との種類が異なる。
本発明のプリント配線板の製造方法は、樹脂絶縁層上に導体層を形成することと、前記樹脂絶縁層及び前記導体層に、窒素ガスと水素ガスとの混合雰囲気中でμ波プラズマ処理を施し、前記樹脂絶縁層上、前記導体層上に種類を異とする改質層を形成することとを有する。
本願発明のプリント配線板では、樹脂絶縁層と該樹脂絶縁層上の導体層とにプラズマ処理による改質層が形成されているため、該改質層を介して上層の樹脂絶縁層、又は、ソルダーレジスト層との密着性を改善することができる。このため、樹脂絶縁層に溶解性の粒子を含ませ、該粒子を溶解することで、蛸壺状の粗化面を形成して、樹脂絶縁層間の密着性を保つ必要が無くなる。即ち、樹脂絶縁層の表面が平坦性の高い状態で導体層を設けることができるため、導体層をファインピッチに形成することができる。また、導体層に粗化層を設け、上層の樹脂絶縁層との密着性を高める必要が無いため、上層の樹脂絶縁層が粗化層によって波打たず、該上層の樹脂絶縁層上の導体層をファインピッチに形成することができる。
例えば、樹脂絶縁層上の改質層がＣ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨである場合、樹脂絶縁層表面にＣ−Ｎ系極性基を導入してあるため、上層の樹脂絶縁層との密着性が改善できる。また、樹脂絶縁層上にソルダーレジスト層が積層される場合、樹脂絶縁層側のＣ≡ＮＨ+、Ｃ−ＮＨ2+とソルダーレジスト層側のカルボン酸ＣＯＯ-と水素結合し、密着性が改善される。
本発明のプリント配線板の製造方法では、樹脂絶縁層及び導体層に、窒素ガスと水素ガスとの混合雰囲気中でμ波プラズマ処理を施し、樹脂絶縁層上、導体層上に改質層を形成する。例えば、樹脂絶縁層上の改質層として、Ｃ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨが形成され、導体層上の改質層としてＣ≡Ｎ＋Ｃ−ＮＨ2が形成される。改質層を介して上層の樹脂絶縁層、又は、ソルダーレジスト層との密着性を改善することができる。このため、樹脂絶縁層の表面が平坦性の高い状態で、導体層を設けることができるため、導体層をファインピッチに形成することができる。また、導体層に粗化層を設け、上層の樹脂絶縁層との密着性を高める必要が無いため、上層の樹脂絶縁層が粗化層によって波打たず、該上層の樹脂絶縁層上の導体層をファインピッチに形成することができる。
図１（Ａ）は、本発明の第１実施形態に係るプリント配線板の断面図、図１（Ｂ）は平面図、図１（Ｃ）は、図１（Ａ）の一部拡大図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 プラズマ処理の模式図
図１（Ａ）は、第１実施形態のプリント配線板の断面図であり、図１（Ｂ）は、図１（Ａ）のプリント配線板にＩＣチップを実装した応用例の断面図であり、図１（Ｃ）は、図１（Ａ）の一部拡大図である。
図１（Ｃ）に示されるようにプリント配線板１０は、第１樹脂絶縁層５０Ａと、第２樹脂絶縁層５０Ｂとを備える。第１樹脂絶縁層５０Ａの下面には凹部５１Ａが形成され、該凹部５１Ａ内にパッド３１が形成されている。該パッド３１上に半田バンプ７４が形成されている。プリント配線板の下面側は凹部５１Ａ内に半田バンプを形成するソルダーレジスト層の無い構成である。第１樹脂絶縁層５０Ａ上面には第１導体層５８Ａが形成され、第１導体層５８Ａとパッド３１とは第１樹脂絶縁層５０Ａを貫通するビア導体６０Ａで接続されている。第１導体層５８Ａはビア導体６０Ａのビアランドを含む。第２樹脂絶縁層５０Ｂ上面には第２導体層５８Ｂが形成されており、第２導体層５８Ｂと第１導体層５８Ａとは第２樹脂絶縁層５０Ｂを貫通するビア導体６０Ｂを介して接続されている。第２導体層５８Ｂはビア導体６０Ｂのビアランドを含む。第２導体層５８Ｂ及び第２樹脂絶縁層５０は、ソルダーレジスト層７０に被覆されており、第２導体層５８Ｂのパッド部７１Ｐはソルダーレジスト層７０に形成された開口７１により露出され、該パッド部７１Ｐには半田バンプ７６が形成されている。
第１樹脂絶縁層５０Ａの表面にはμ波プラズマ処理により樹脂改質層８２Ａが形成され、第１導体層５８Ａには該μ波プラズマ処理により導体改質層８４Ａが形成され、樹脂改質層８２Ａ、導体改質層８４Ａを介して第１樹脂絶縁層５０Ａ、第１導体層５８Ａと上層の第２樹脂絶縁層５０Ｂとの密着性が高められている。第２樹脂絶縁層５０Ｂの表面には樹脂改質層８２Ｂが形成され、第２導体層５８Ｂには導体改質層８４Ｂが形成され、樹脂改質層８２Ｂ、導体改質層８４Ｂを介して第２樹脂絶縁層５０Ｂ、第２導体層５８Ｂと上層のソルダーレジスト層７０との密着性が高められている。
第１樹脂絶縁層５０Ａ、第２樹脂絶縁層５０Ｂは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、又は、フッ素樹脂を主として成り、樹脂改質層８２Ａ、８２Ｂは、Ｃ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨから成る。第１導体層５８Ａ、第２導体層５８Ｂは銅めっきにより形成され、導体改質層８４Ａ、８４Ｂは、Ｃ≡Ｎ＋Ｃ−ＮＨ2から成る。樹脂改質層８２Ａ、８２Ｂの厚みは１〜３ｎｍであり、導体改質層８４Ａ、８４Ｂの厚みは１〜１０ｎｍである。ソルダーレジスト層７０はカルボン酸を有する。
樹脂改質層８２Ａ、８２Ｂ、導体改質層８４Ａ、８４Ｂを形成するμ波プラズマ処理は、窒素ガスと水素ガスとの混合雰囲気中で行われている。第１、第２導体層５８Ａ、５８Ｂ上の導体改質層８４Ａ、８４Ｂは、該導体層５８Ａ、５８Ｂの粗化層の上に形成されることも、第１、第２導体層５８Ａ、５８Ｂ上に粗化層を設けることなく導体改質層８４Ａ、８４Ｂを設けることもできる。
ここで、粗化層を形成せず、導体改質層８４Ａ、８４Ｂを形成した場合、第１導体層５８Ａ上層の第２樹脂絶縁層５０Ｂが粗化層によって波打たず、該上層の樹脂絶縁層５０Ｂ上の第２導体層５８Ｂをファインピッチに形成することができる。
第１実施形態のプリント配線板では、第１樹脂絶縁層５０Ａと該樹脂絶縁層上の第１導体層５８Ａとにμ波プラズマ処理による樹脂改質層８２Ａ、導体改質層８４Ａが形成され、第２樹脂絶縁層５０Ｂと該樹脂絶縁層上の第２導体層５８Ｂとにμ波プラズマ処理による樹脂改質層８２Ｂ、導体改質層８４Ｂが形成されているため、該樹脂改質層８２Ａ、導体改質層８４Ａを介して第１樹脂絶縁層５０Ａ及び第１導体層５８Ａと上層の第２樹脂絶縁層５０Ｂとの密着性が改善され、該樹脂改質層８２Ｂ、導体改質層８４Ｂを介して第２樹脂絶縁層５０Ｂ及び第２導体層５８Ｂと上層のソルダーレジスト層７０との密着性が改善される。このため、樹脂絶縁層に溶解性の粒子を含ませ、該粒子を溶解することで、蛸壺状の粗化面を形成して、樹脂絶縁層間の密着性を保つ必要が無くなる。即ち、第１、第２樹脂絶縁層５０Ａ、５０Ｂの表面が平坦性の高い状態で第１、第２導体層５８Ａ、５８Ｂを設けることができるため、導体層５８Ａ、５８Ｂをファインピッチに形成することができる。
第１樹脂絶縁層５０Ａ上の樹脂改質層８２ＡはＣ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨである。この場合、第１樹脂絶縁層表面にＣ−Ｎ系極性基を導入してあるため、上層の第２樹脂絶縁層５０Ｂとの密着性が改善できる。また、第２樹脂絶縁層５０Ｂ上の樹脂改質層８２ＢもＣ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨである。この場合、第２樹脂絶縁層５０Ｂ側のＣ≡ＮＨ+、Ｃ−ＮＨ2+とソルダーレジスト層７０側のカルボン酸ＣＯＯ-と水素結合し、第２樹脂絶縁層とソルダーレジスト層との密着性が改善される。
[第１実施形態の製造方法]
図２〜図５を参照して第１実施形態のプリント配線板の製造方法が以下に説明されている。
（１）図２（Ａ）に示される下面には凹部５１Ａが形成され、該凹部５１Ａ内にパッド３１が形成されている第１樹脂絶縁層５０Ａが用意される。第１樹脂絶縁層５０Ａの下面側は図示しない支持板により保持され、プリント配線板の完成と共に該支持板からプリント配線板が分離される。このパッド３１を備える第１樹脂絶縁層５０Ａは、例えば、特開２０１２−１９１２０４号公報の製造方法で製造される。
第１樹脂絶縁層５０Ａ、エポキシ樹脂からなり無機フィラー等を含んでいる。又、例えばガラス繊維の布にエポキシ樹脂を含浸させて熱硬化処理し、得られるフィルム状のガラスクロス入り樹脂絶縁層でもよい。ただし、これに限定されず、各樹脂絶縁層の材料は任意である。
（２）レーザにより第１樹脂絶縁層５０Ａにパッド３１に至る開口５３が形成される（図２（Ｂ））。ここで、開口５３はビア導体が形成されるビア用開口である。
（３）無電解銅めっき処理により、第１樹脂絶縁層５０Ａの表面及び開口５３内に厚み１μｍの銅シード層５２が形成される（図４（Ｃ））。
（４）所定パターンの銅めっきレジスト５４が銅シード層５２上に形成される（図２（Ｄ））。
（５）電解銅めっき処理により、銅めっきレジスト非形成部に電解銅めっき膜５６が形成される（図３（Ａ））。この際に、開口５３内壁の銅シード層５２内に電解銅めっき膜が充填されビア導体６０Ａが形成され、また、銅シード層５２及び電解銅めっき膜５６から成る第１導体層５８Ａが上面側に形成される。第１導体層５８Ａの厚みは１５μｍ〜２０μｍである。
（６）銅めっきレジストが剥離される（図３（Ｂ））。電解銅めっき膜５６非形成部分の銅シード層５２が除去され、第１樹脂絶縁層５０Ａ上に第１導体層５８Ａの形成された第１中間体１０１が完成する（図３（Ｃ））。
（７）第１中間体１０１にμ波プラズマ処理が施され、第１導体層５８Ａの表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る導体改質層８４Ａが、第１樹脂絶縁層５０Ａの表面にＣ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨから成る樹脂改質層８２Ａが形成される（図４（Ａ））。樹脂改質層８２Ａの厚みは１〜３ｎｍであり、導体改質層８４Ａの厚みは１〜１０ｎｍである。μ波プラズマ処理は、μ波プラズマ処理装置の真空チャンバー内で第１中間体を収容して行われる。真空チャンバー内は、窒素ガスと水素ガスとの混合雰囲気にされる。なお、μ波プラズマ処理は等方性処理なので、第１導体層５８Ａの表面と共に、側面もほぼ同じ厚み改質層が形成されている。
μ波プラズマ処理は、発生するラジカル濃度が非常に高く、反応性が高い。即ち、周波数が高く、常に新しい電子を加速させるため、プラズマ濃度が高く、且つ、プラズマ発生部位から基板（第１中間体１０１）までの距離が長いため、プラズマ中のイオン・電子は再結合消失し、化学修飾やアッシングに効果の高いラジカルだけ残る。また、μ波プラズマ処理は、低温で化学修飾でき基板（第１中間体１０１）への損傷が低い。即ち、プラズマは誘電体を通過させて真空チャンバー内へ導かれるため、誘電体を通過する際にエネルギーが吸収され、真空チャンバー内にマイクロ波が入ってこないため、基板上のプラズマは電子エネルギーが低く、基板温度の上昇が抑制される。
μ波プラズマ処理で、窒素ガスと水素ガスとの混合雰囲気中の水素ガス濃度は、体積比で０．１〜５％の範囲であり、圧力は２５〜１００Ｐａ、ガス流量は、３００〜１２００sccm（Ｎ2）、１０〜５０sccm（Ｈ2）、マイクロ波の周波数は２．５６ＧＨｚ、投入電力は３ＫＷ、処理時間は２０〜６０秒、処理温度は１５０℃以下３０℃以上である。
図６は、μ波プラズマ処理による樹脂絶縁層、導体層の表面改質の模式図である。
図６（Ａ）に示す樹脂から成る樹脂絶縁層及びＣｕから成る導体層に、Ｎ2＋Ｈ2プラズマが加えられ、高濃度ＮＨ＊ラジカルによって、導体層の表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xが、樹脂の表面にＣ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨが形成され、官能基が付与される（図６（Ｂ））。該官能基を介して、下側の樹脂絶縁層（第１樹脂絶縁層５０Ａ）と上側の樹脂絶縁層（第２樹脂絶縁層５０Ｂ）との密着性が改善される（図６（Ｃ））。
（８）導体改質層８４Ａの形成された第１導体層５８Ａ、樹脂改質層８２Ａの形成された第１樹脂絶縁層５０Ａ上に、該第１樹脂絶縁層と同じ材質の第２樹脂絶縁層５０Ｂが積層される（図４（Ｂ））。上述したように、官能基（樹脂改質層８２Ａ、導体改質層８４Ａ）を介して、第１樹脂絶縁層５０Ａと第２樹脂絶縁層５０Ｂとの密着性が改善される。
（９）図２（Ｂ）〜図３（Ｃ）と同様な工程を経て、ビア導体６０Ｂを備える第２樹脂絶縁層５０Ｂ上に第２導体層５８Ｂの形成された第２中間体１０２が完成する（図４（Ｃ））。
（１０）第２中間体１０２に図４（Ａ）と同様なμ波プラズマ処理が施され、第２導体層５８Ｂの表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る導体改質層８４Ｂが、第２樹脂絶縁層５０Ｂの表面にＣ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨから成る樹脂改質層８２Ｂが形成される（図５（Ａ））。樹脂改質層８２Ｂの厚みは１〜３ｎｍであり、導体改質層８４Ｂの厚みは１〜１０ｎｍである。
図６を参照して上述されたように、図６（Ａ）に示す樹脂から成る樹脂絶縁層及びＣｕから成る導体層に、Ｎ2＋Ｈ2プラズマが加えられ、高濃度ＮＨ＊ラジカルによって、導体層の表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xが、樹脂の表面にＣ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨが形成され、官能基が付与される（図６（Ｂ））。該官能基がソルダーレジスト層中のカルボン酸（ＣＯＯ-）と水素結合し、樹脂絶縁層（第２樹脂絶縁層５０Ｂ）とソルダーレジスト層（ソルダーレジスト層７０）との密着性が改善される（図６（Ｄ））。
（１１）導体改質層８４Ｂの形成された第２導体層５８Ｂ、樹脂改質層８２Ｂの形成された第２樹脂絶縁層５０Ｂ上に、ソルダーレジスト組成物７０αが塗布され（図５（Ｂ））、露光．現像を経て、第２導体層のパッド部７１Ｐを露出する開口７１を備えるソルダーレジスト層７０が形成される（図５（Ｃ））。上述したように、官能基がソルダーレジスト層中のカルボン酸（ＣＯＯ-）と水素結合し、樹脂絶縁層（第２樹脂絶縁層５０Ｂ）とソルダーレジスト層（ソルダーレジスト層７０）との密着性が改善される。ここで、上述した図示しない支持板とプリント配線板とが分離される。なお、パッド部７１Ｐ、パッド３１にＮｉ／Ａｕ膜、Ｎｉ／Ｐｄ／Ａｕ膜、Ｓｎ膜等の金属膜又はＯＳＰ膜を形成することができる。
（１２）パッド部７１Ｐ、パッド３１に半田ボールが搭載され、リフローを経て半田バンプ７６、７４が形成され、プリント配線板１０が完成する（図１（Ａ））。
プリント配線板の半田バンプ７６を介して、ＩＣチップのパッド９２が接続され、該プリント配線板にＩＣチップ９０が実装される（図１（Ｂ））。
第１実施形態のプリント配線板の製造方法では、樹脂絶縁層及び導体層に、窒素ガスと水素ガスとの混合雰囲気中でμ波プラズマ処理を施し、樹脂絶縁層上に樹脂改質層、導体層上に導体改質層を形成する。例えば、第１、第２樹脂絶縁層５０Ａ、５０Ｂ上の樹脂改質層８２Ａ、８２Ｂとして、Ｃ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨが形成され、第１、第２導体層５８Ａ、５８Ｂ上の導体改質層８４Ａ、８４ＢとしてＣ≡Ｎ＋Ｃ−ＮＨ2が形成される。樹脂改質層、導体改質層を介して上層の樹脂絶縁層、又は、ソルダーレジスト層との密着性を改善することができる。このため、第１、第２樹脂絶縁層５０Ａ、５０Ｂの表面が平坦性の高い状態で、第１、第２導体層５８Ａ、５８Ｂを設けることができるため、第１、第２導体層をファインピッチに形成することができる。また、第１導体層に粗化層を設け、第２樹脂絶縁層５０Ｂとの密着性を高める必要が無いため、上層の第２樹脂絶縁層５０Ｂが粗化層によって波打たず、該第２樹脂絶縁層上の第２導体層５８Ｂをファインピッチに形成することができる。
上述した実施形態では、コアレスのビルドアップ積層プリント配線板を例示したが、本発明の構成をコア基板を備えるビルドアッププリント配線板に適用することも可能である。
１０ プリント配線板
５０Ａ 第１樹脂絶縁層
５０Ｂ 第２樹脂絶縁層
５８Ａ 第１導体層
６０Ａ ビア導体
７０ ソルダーレジスト層
８２Ａ、８２Ｂ 樹脂改質層
８４Ａ、８４Ｂ 導体改質層

Claims (11)

  1. 樹脂絶縁層と、
    前記樹脂絶縁層の表面に形成された導体層と、
    前記樹脂絶縁層を貫通し、該樹脂絶縁層の両面の前記導体層を接続するビア導体とを備え、前記導体層及び前記樹脂絶縁層が交互に積層されてなるプリント配線板であって、
    前記樹脂絶縁層と該樹脂絶縁層上の導体層とにプラズマ処理による改質層が形成され、
    前記樹脂絶縁層上の改質層と、前記導体層上の改質層との種類が異なる。
  2. 請求項１のプリント配線板であって、
    前記樹脂絶縁層は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、又は、フッ素樹脂を主として成り、
    前記樹脂絶縁層上の改質層は、Ｃ≡Ｎ、Ｃ−ＮＨ2、−ＣＯＯＨから成り、
    前記導体層は銅めっきにより形成され、その改質層はＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る。
  3. 請求項２のプリント配線板であって、
    前記導体層上の改質層の厚みは1〜10ｎｍである。
  4. 請求項１のプリント配線板であって、
    前記プラズマ処理は、窒素ガスと水素ガスとの混合雰囲気中で行われている。
  5. 請求項１のプリント配線板であって、
    前記導体層上の改質層は、該導体層の粗化層の上に形成されている。
  6. 請求項１のプリント配線板であって、
    前記改質層の形成された樹脂絶縁層と導体層上にソルダーレジスト層が形成されている。
  7. プリント配線板の製造方法であって、
    樹脂絶縁層上に導体層を形成することと、
    前記樹脂絶縁層及び前記導体層に、窒素ガスと水素ガスとの混合雰囲気中でμ波プラズマ処理を施し、前記樹脂絶縁層上、前記導体層上に種類を異とする改質層を形成することとを有する。
  8. 請求項７のプリント配線板の製造方法であって、
    前記樹脂絶縁層は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、又は、フッ素樹脂を主として成り、
    前記樹脂絶縁層上の改質層としてＣ≡Ｎ、Ｃ−ＮＨ2、ＣＯＯＨが形成され
    前記導体層は銅めっきにより形成され、
    前記導体層上の改質層としてＣｕ3Ｎ＋Ｃｕ（ＮＨ）xが形成される。
  9. 請求項７のプリント配線板の製造方法であって、
    前記μ波プラズマ処理は、圧力２５〜１００Ｐａで、前記水素ガス濃度は体積比０．１〜５％で、処理温度は１５０℃以下、３０℃以上である。
  10. 請求項７のプリント配線板の製造方法であって、
    前記改質層の形成された前記樹脂絶縁層、前記導体層上にソルダーレジスト層を更に形成する。
  11. 請求項７のプリント配線板の製造方法であって、
    前記樹脂絶縁層上に前記導体層を形成後、前記樹脂絶縁層及び前記導体層に前記改質層を形成する前に、前記導体層上に粗化処理を施す。
JP2013253836A 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法 Pending JP2015115334A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013253836A JP2015115334A (ja) 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法
KR1020140174909A KR20150067056A (ko) 2013-12-09 2014-12-08 프린트 배선판 및 프린트 배선판의 제조 방법
US14/564,122 US9578756B2 (en) 2013-12-09 2014-12-09 Printed wiring board and method for manufacturing printed wiring board
CN201410748792.0A CN104703385B (zh) 2013-12-09 2014-12-09 印刷电路板和印刷电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013253836A JP2015115334A (ja) 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2015115334A true JP2015115334A (ja) 2015-06-22

Family

ID=53272574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013253836A Pending JP2015115334A (ja) 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法

Country Status (4)

Country Link
US (1) US9578756B2 (ja)
JP (1) JP2015115334A (ja)
KR (1) KR20150067056A (ja)
CN (1) CN104703385B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022211042A1 (ja) * 2021-03-31 2022-10-06

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US9735028B2 (en) 2015-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with fine line pitch and fine end-to-end space
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
JP2019161003A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
JP7192674B2 (ja) * 2019-06-20 2022-12-20 味の素株式会社 樹脂シート
CN118169544A (zh) * 2024-05-15 2024-06-11 淄博芯材集成电路有限责任公司 用于检测导通性的附连板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4416725A (en) * 1982-12-30 1983-11-22 International Business Machines Corporation Copper texturing process
US4526806A (en) * 1983-11-22 1985-07-02 Olin Corporation One-step plasma treatment of copper foils to increase their laminate adhesion
US4524089A (en) * 1983-11-22 1985-06-18 Olin Corporation Three-step plasma treatment of copper foils to enhance their laminate adhesion
US7033648B1 (en) * 1995-02-06 2006-04-25 International Business Machines Corporations Means of seeding and metallizing polyimide
JP2000307225A (ja) 1999-04-21 2000-11-02 Ibiden Co Ltd 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
KR20020071437A (ko) * 2001-03-06 2002-09-12 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
JP4409134B2 (ja) * 2001-10-09 2010-02-03 パナソニック株式会社 実装システム
FR2840550B1 (fr) * 2002-06-06 2004-08-27 Framatome Connectors Int Procede de metallisation de supports en matiere plastique
KR100794961B1 (ko) * 2006-07-04 2008-01-16 주식회사제4기한국 인쇄회로기판 제조용 ｐｓａｐ 방법
US20090056994A1 (en) * 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
CN101578929A (zh) * 2007-09-20 2009-11-11 揖斐电株式会社 印刷线路板及其制造方法
JP5487473B2 (ja) * 2008-07-22 2014-05-07 国立大学法人東北大学 配線基板及びその製造方法
JPWO2010029635A1 (ja) * 2008-09-11 2012-02-02 パイオニア株式会社 金属配線の形成方法、及び金属配線を備えた電子部品
JP5455539B2 (ja) * 2009-10-13 2014-03-26 藤森工業株式会社 積層体の製造方法及び積層体、それを用いた包装容器
US8745860B2 (en) 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2015115335A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022211042A1 (ja) * 2021-03-31 2022-10-06
JP7298786B2 (ja) 2021-03-31 2023-06-27 大日本印刷株式会社 プリント配線基板用積層体および多層プリント配線基板用接合体

Also Published As

Publication number Publication date
CN104703385A (zh) 2015-06-10
KR20150067056A (ko) 2015-06-17
US20150163900A1 (en) 2015-06-11
US9578756B2 (en) 2017-02-21
CN104703385B (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
JP2015115334A (ja) プリント配線板及びプリント配線板の製造方法
TWI345940B (ja)
KR20100024449A (ko) 배선 기판의 제조 방법
US9907164B2 (en) Printed circuit board and method for manufacturing the same
TWI737852B (zh) 以催化積層或黏著劑整合積體電路晶圓
JP2015115335A (ja) プリント配線板及びプリント配線板の製造方法
WO2014084050A1 (ja) 配線基板およびその実装構造体
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JP2013102062A (ja) 半導体実装部材及びその製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP2004031731A (ja) 積層樹脂配線基板及びその製造方法
TWI494037B (zh) 線路板及其製造方法
KR101046255B1 (ko) 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법
JP2004186354A (ja) 多層配線基板の製造方法
CN116234175A (zh) 制造部件承载件的方法以及部件承载件
KR20110038462A (ko) 인쇄회로기판의 제조방법
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
WO2022265047A1 (ja) 配線基板の製造方法及び積層板
JP2014027172A (ja) 配線基板
WO2016104519A1 (ja) プリント配線板の製造方法
JP2013197416A (ja) 半導体パッケージの製造方法及び半導体パッケージ
TWI524829B (zh) 配線基板之製造方法
KR102480712B1 (ko) 인쇄회로기판
JP2015138831A (ja) プリント配線板の製造方法