JP2015115335A - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP2015115335A
JP2015115335A JP2013253837A JP2013253837A JP2015115335A JP 2015115335 A JP2015115335 A JP 2015115335A JP 2013253837 A JP2013253837 A JP 2013253837A JP 2013253837 A JP2013253837 A JP 2013253837A JP 2015115335 A JP2015115335 A JP 2015115335A
Authority
JP
Japan
Prior art keywords
formed
copper plating
plating film
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013253837A
Other languages
English (en)
Inventor
宏幸 西岡
Hiroyuki Nishioka
宏幸 西岡
慎介 石川
Shinsuke Ishikawa
慎介 石川
Original Assignee
イビデン株式会社
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社, Ibiden Co Ltd filed Critical イビデン株式会社
Priority to JP2013253837A priority Critical patent/JP2015115335A/ja
Publication of JP2015115335A publication Critical patent/JP2015115335A/ja
Application status is Pending legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Abstract

【課題】 ファインパターンの導体層を備えるプリント配線板を提供する。
【解決手段】 無電解銅めっき膜52上にCu3N+Cu(NH)xから成る中間化合物55が形成された状態で、めっきレジストを設け、電解銅めっき膜56を形成する。中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層58A、58Bをファインピッチに形成することが可能になる。
【選択図】 図1

Description

本発明は、無電解銅めっき膜を形成し、無電解銅めっき膜上にめっきレジストを形成し、めっきレジスト非形成部に電解めっき膜を析出させ導体層を形成するプリント配線板、及び該プリント配線板の製造方法に関する。

特許文献1は、層間樹脂絶縁層上に無電解銅めっき膜を形成し、無電解銅めっき膜上にめっきレジストを形成し、めっきレジスト非形成部に電解めっき膜を析出させ、めっきレジストを剥離し、電解めっき膜非形成部の無電解銅めっき膜を剥離し、無電解銅めっき膜及び電解めっき膜からなる導体層をセミアディティブ法で形成するプリント配線板の製造方法を開示している。

特開2000−307225号公報

高集積化の目的で導体層のスペース幅を狭めるため、めっきレジストをファインピッチで形成する必要がある。しかしながら、特許文献1のようにセミアディティブ法で導体層を形成すると、めっきレジストと無電解銅めっき膜との密着性が低いため、小面積のめっきレジストが無電解銅めっき膜から剥離し、スペース幅の狭い配線層の形成が困難になった。

本発明の目的は、ファインパターンの導体層を備えるプリント配線板及び該プリント配線板の製造方法を提供することである。

本発明に係るプリント配線板は、樹脂絶縁層と、前記樹脂絶縁層の表面に形成された導体層と、前記樹脂絶縁層を貫通し、該樹脂絶縁層の前記導体層を反対面へ接続するビア導体とを備え、前記導体層及び前記樹脂絶縁層が交互に積層されてなる。そして、前記導体層、及び、前記ビア導体は、無電解銅めっき膜と、前記無電解めっき膜上に形成されたCu3N+Cu(NH)xから成る中間化合物と、前記中間化合物上に形成された電解銅めっき膜とから成る。

本発明のプリント配線板の製造方法は、樹脂絶縁層にレーザでビア用開口を形成することと、前記樹脂絶縁層表面、前記ビア用開口内に無電解めっきで無電解銅めっき膜を形成することと、前記無電解銅めっき膜にμ波プラズマ処理を加えて該無電解銅めっき膜上にCu3N+Cu(NH)xから成る中間化合物を形成することと、前記中間化合物上にめっきレジストを積層し、露光・現像によりめっきレジストパターンを形成することと、電解めっき処理により、前記めっきレジストパターンの非形成部に電解銅めっき膜を形成し、前記ビア用開口内に前記無電解銅めっき膜、前記中間化合物、電解銅めっき膜から成るビア導体を形成すると共に、前記樹脂絶縁層表面に前記無電解銅めっき膜、前記中間化合物、前記電解銅めっき膜から成る導体層を形成することと、前記めっきレジストパターンを剥離することと、前記電解銅めっき膜の非形成部分の前記中間化合物及び前記無電解銅めっき膜を除去することと、を有する。

本願発明のプリント配線板では、導体層及びビア導体は、無電解銅めっき膜と、無電解めっき膜上に形成されたCu3N+Cu(NH)xから成る中間化合物と、中間化合物上に形成された電解銅めっき膜とから成る。即ち、無電解銅めっき膜上にCu3N+Cu(NH)xから成る中間化合物が形成された状態で、めっきレジストを設け、電解銅めっき膜を形成する。Cu3N+Cu(NH)xから成る中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層をファインピッチに形成することが可能になる。

本発明のプリント配線板の製造方法では、樹脂絶縁層表面、ビア用開口内に無電解めっきで無電解銅めっき膜を形成し、無電解銅めっき膜にμ波プラズマ処理を加えて該無電解銅めっき膜上にCu3N+Cu(NH)xから成る中間化合物を形成し、中間化合物上にめっきレジストを積層し、露光・現像によりめっきレジストパターンを形成する。そして、電解めっき処理により、めっきレジストパターンの非形成部に電解銅めっき膜を形成し、無電解銅めっき膜、中間化合物、電解銅めっき膜から成るビア導体、導体層を形成する。無電解銅めっき膜上にCu3N+Cu(NH)xから成る中間化合物を形成し、中間化合物上にめっきレジストを形成し、Cu3N+Cu(NH)xから成る中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層をファインピッチに形成することが可能になる。

図1(A)は、本発明の第1実施形態に係るプリント配線板の断面図、図1(B)は平面図、図1(C)は、図1(A)の一部拡大図 第1実施形態のプリント配線板の製造工程図 第1実施形態のプリント配線板の製造工程図 第1実施形態のプリント配線板の製造工程図 第1実施形態のプリント配線板の製造工程図 プラズマ処理の模式図

図1(A)は、第1実施形態のプリント配線板の断面図であり、図1(B)は、図1(A)のプリント配線板にICチップを実装した応用例の断面図であり、図1(C)は、図1(A)の一部拡大図である。

図1(A)に示されるようにプリント配線板10は、第1樹脂絶縁層50Aと、第2樹脂絶縁層50Bとを備える。第1樹脂絶縁層50Aの下面には凹部51Aが形成され、該凹部51A内にパッド31が形成されている。該パッド31上に半田バンプ74が形成されている。プリント配線板の下面側は凹部51A内に半田バンプを形成するソルダーレジスト層の無い構成である。第1樹脂絶縁層50A上面には第1導体層58Aが形成され、第1導体層58Aとパッド31とは第1樹脂絶縁層50Aを貫通する第1ビア導体60Aで接続されている。第1導体層58Aは第1ビア導体60Aのビアランドを含む。第2樹脂絶縁層50B上面には第2導体層58Bが形成されており、第2導体層58Bと第1導体層58Aとは第2樹脂絶縁層50Bを貫通する第2ビア導体60Bを介して接続されている。第2導体層58Bは第2ビア導体60Bのビアランドを含む。第2導体層58B及び第2樹脂絶縁層50は、ソルダーレジスト層70で被覆されており、第2導体層58Bのパッド部71Pはソルダーレジスト層70に形成された開口71により露出され、該パッド部71Pには半田バンプ76が形成されている。

図1(C)に示されるように第1導体層58A、第2導体層58B、第1ビア導体60A、第2ビア導体60Bは、無電解めっき処理で形成される無電解銅めっき膜52と、μ波プラズマ処理で形成されC≡N+C−NH2から成る中間化合物55と、電解めっき処理で形成される電解銅めっき膜56との3層で構成される。

第1樹脂絶縁層50A、第2樹脂絶縁層50Bは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、又は、フッ素樹脂を主として成る。第1導体層58A、第2導体層58Bの中間化合物55、55の厚みは1〜10nmである。中間化合物55を形成するμ波プラズマ処理は、窒素ガスと水素ガスとの混合雰囲気中で行われている。

第1実施形態のプリント配線板では、第1導体層58A、第2導体層58B、第1ビア導体60A、第2ビア導体60Bは、無電解めっき処理で形成される無電解銅めっき膜52と、無電解めっき膜52上に形成されたCu3N+Cu(NH)xから成る中間化合物55と、中間化合物上に形成された電解銅めっき膜56とから成る。即ち、無電解銅めっき膜52上にCu3N+Cu(NH)xから成る中間化合物55が形成された状態で、めっきレジストを設け、電解銅めっき膜56を形成する。Cu3N+Cu(NH)xから成る中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、第1、第2導体層58A、58Bをファインピッチに形成することが可能になる。即ち、図1(C)中に示すように、第1導体層の配線ラインのライン幅L1:3μm、スペース幅S1:3μmのファインピッチが構成できる。第1実施形態では、ライン幅10μm、スペース幅10μmまで好適に形成できる。なお、ライン幅10μm、スペース幅10μmを越える場合、既存の方法でも信頼性が低下することが無い。

[第1実施形態の製造方法]
図2〜図6を参照して第1実施形態のプリント配線板の製造方法が以下に説明されている。
(1)図2(A)に示される下面には凹部51Aが形成され、該凹部51A内にパッド31が形成されている第1樹脂絶縁層50Aが用意される。第1樹脂絶縁層50Aの下面側は図示しない支持板により保持され、プリント配線板の完成と共に該支持板からプリント配線板が分離される。このパッド31を備える第1樹脂絶縁層50Aは、例えば、特開2012−191204号公報の製造方法で製造される。

第1樹脂絶縁層50A、エポキシ樹脂からなり無機フィラー等を含んでいる。又、例えばガラス繊維の布にエポキシ樹脂を含浸させて熱硬化処理し、得られるフィルム状のガラスクロス入り樹脂絶縁層でもよい。ただし、これに限定されず、各樹脂絶縁層の材料は任意である。

(2)レーザにより第1樹脂絶縁層50Aにパッド31に至る開口53が形成される(図2(B))。ここで、開口53はビア導体が形成されるビア用開口である。

(3)無電解銅めっき処理により、第1樹脂絶縁層50Aの表面及び開口53内に厚み1μmの無電解銅めっき膜52が形成され、第1中間体101が完成する(図2(C))。

(4)第1中間体101にμ波プラズマ処理が施され、無電解銅めっき膜52の表面にCu3N+Cu(NH)xから成る中間化合物55が形成される(図2(D))。中間化合物55の厚みは1〜10nmである。μ波プラズマ処理は、μ波プラズマ処理装置の真空チャンバー内に第1中間体を収容して行われる。真空チャンバー内は、窒素ガスと水素ガスとの混合雰囲気にされる。

μ波プラズマ処理は、発生するラジカル濃度が非常に高く、反応性が高い。即ち、周波数が高く、常に新しい電子を加速させるため、プラズマ濃度が高く、且つ、プラズマ発生部位から基板(第1中間体101)までの距離が長いため、プラズマ中のイオン・電子は再結合消失し、化学修飾やアッシングに効果の高いラジカルだけ残る。また、μ波プラズマ処理は、低温で化学修飾でき基板(第1中間体101)への損傷が低い。即ち、プラズマは誘電体を通過させて真空チャンバー内へ導かれるため、誘電体を通過する際にエネルギーが吸収され、真空チャンバー内にマイクロ波が入ってこないため、基板上のプラズマは電子エネルギーが低く、基板温度の上昇が抑制される。

μ波プラズマ処理で、窒素ガスと水素ガスとの混合雰囲気中の水素ガス濃度は、体積比で0.1〜5%の範囲であり、圧力は25〜100Pa、ガス流量は、300〜1200sccm(N2)、10〜50sccm(H2)、マイクロ波の周波数は2.56GHz、投入電力は3KW、処理時間は20〜60秒、処理温度は150℃以下30℃以上である。

図6は、μ波プラズマ処理による導体層の表面改質の模式図である。
図6(A)に示すCuから成る無電解銅めっき膜の表面にはCu2Oの酸化膜が生じている。N2+H2プラズマが加えられ、高濃度NH*ラジカルによって、酸化膜Cu2OがCuに還元し、Cu3Nが導入され、無電解銅めっき膜の表面にCu3N+Cu(NH)xが形成され、官能基が付与される(図6(B))。該Cu3NによりO2やH2OによるCu酸化を防止することで、Cuとめっきレジストとの密着性を高めることができる(図6(C))。

(5)中間化合物55上にめっきレジスト組成物54αが塗布され(図3(A))、露光・現像により所定パターンのめっきレジスト層54が形成される(図3(B))。上述したように、官能基(中間化合物55)を介して、中間化合物55をめっきレジスト層54との密着性が改善される。図1(C)を参照して上述された、S1:3μmのスペース幅に相当する細いレジスト層が剥離しない。

(6)電解銅めっき処理により、銅めっきレジスト非形成部に電解銅めっき膜56が形成される(図3(C))。この際に、開口53内壁の無電解銅めっき膜52、中間化合物55内に電解銅めっき膜が充填され第1ビア導体60Aが形成され、また、無電解銅めっき膜52及び電解銅めっき膜56から成る第1導体層58Aが上面側に形成される。第1導体層58Aの厚みは15μm〜20μmである。

(7)銅めっきレジストが剥離される(図3(D))。電解銅めっき膜56非形成部分の中間化合物55及び無電解銅めっき膜52が除去され、第1樹脂絶縁層50A上に第1導体層58Aが完成される(図4(A))。

(8)第1導体層58Aの形成された第1樹脂絶縁層50A上に、該第1樹脂絶縁層と同じ材質の第2樹脂絶縁層50Bが積層される(図4(B))。

(9)図2(B)と同様な工程を経て開口53Bが形成され、図2(C)と同様な工程を経て、厚み1μmの無電解銅めっき膜52が形成され、第2中間体102が完成する(図4(C))。

(10)第2中間体102にμ波プラズマ処理が施され、無電解銅めっき膜52の表面にCu3N+Cu(NH)xから成る中間化合物55が形成される(図4(D))。中間化合物55の厚みは1〜10nmである。μ波プラズマ処理は、μ波プラズマ処理装置の真空チャンバー内で第1中間体を収容して行われる。

(11)図3(A)〜図3(D)を参照して上述したと同様に、第2樹脂絶縁層50B内に第2ビア導体60Bが、第2樹脂絶縁層50B上に第2導体層58Bが形成される(図5(A))。

(12)第2樹脂絶縁層50B上に、ソルダーレジスト組成物70αが塗布され(図5(B))、露光.現像を経て、第2導体層のパッド部71Pを露出する開口71を備えるソルダーレジスト層70が形成される(図5(C))。ここで、上述した図示しない支持板とプリント配線板とが分離される。なお、パッド部71P、パッド31にNi/Au膜、Ni/Pd/Au膜、Sn膜等の金属膜又はOSP膜を形成することができる。

(13)パッド部71P、パッド31に半田ボールが搭載され、リフローを経て半田バンプ76、74が形成され、プリント配線板10が完成する(図1(A))。

プリント配線板の半田バンプ76を介して、ICチップのパッド92が接続され、該プリント配線板にICチップ90が実装される(図1(B))。

第1実施形態のプリント配線板の製造方法では、樹脂絶縁層50A、50B表面、ビア用開口53、53B内に無電解めっきで無電解銅めっき膜52を形成し、無電解銅めっき膜52にμ波プラズマ処理を加えて該無電解銅めっき膜上にCu3N+Cu(NH)xから成る中間化合物55を形成し、中間化合物55上にめっきレジスト組成物54αを被覆し、露光・現像によりめっきレジストパターン54を形成する。そして、電解めっき処理により、めっきレジストパターン54の非形成部に電解銅めっき膜56を形成し、無電解銅めっき膜52、中間化合物55、電解銅めっき膜56から成るビア導体60A、60B、導体層58A、58Bを形成する。無電解銅めっき膜上にCu3N+Cu(NH)xから成る中間化合物を形成し、中間化合物上にめっきレジストを形成し、Cu3N+Cu(NH)xから成る中間化合物55はめっきレジスト層54との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層58A、58Bをファインピッチに形成することが可能になる。

上述した実施形態では、コアレスのビルドアップ積層プリント配線板を例示したが、本発明の構成をコア基板を備えるビルドアッププリント配線板に適用することも可能である。

10 プリント配線板
50A 第1樹脂絶縁層
50B 第2樹脂絶縁層
52 無電解銅めっき膜
55 中間化合物
56 電解銅めっき膜
58A 第1導体層
60A ビア導体
70 ソルダーレジスト層

Claims (8)

  1. 樹脂絶縁層と、
    前記樹脂絶縁層の表面に形成された導体層と、
    前記樹脂絶縁層を貫通し、該樹脂絶縁層の前記導体層を反対面へ接続するビア導体とを備え、前記導体層及び前記樹脂絶縁層が交互に積層されてなるプリント配線板であって、
    前記導体層、及び、前記ビア導体は、無電解銅めっき膜と、前記無電解めっき膜上に形成されたCu3N+Cu(NH)xから成る中間化合物と、前記中間化合物上に形成された電解銅めっき膜とから成る。
  2. 請求項1のプリント配線板であって、
    前記中間化合物は、窒素ガスと水素ガスとの混合雰囲気中のμ波プラズマ処理により形成されている。
  3. 請求項2のプリント配線板であって、
    前記無電解銅めっき膜上の中間化合物の厚みは1〜10nmである。
  4. 請求項1のプリント配線板であって、前記導体層のライン/スペースは、3/3μm〜10/10μmである。
  5. プリント配線板の製造方法であって、
    樹脂絶縁層にレーザでビア用開口を形成することと、
    前記樹脂絶縁層表面、前記ビア用開口内に無電解めっきで無電解銅めっき膜を形成することと、
    前記無電解銅めっき膜にμ波プラズマ処理を加えて該無電解銅めっき膜上にCu3N+Cu(NH)xから成る中間化合物を形成することと、
    前記中間化合物上にめっきレジストを積層し、露光・現像によりめっきレジストパターンを形成することと、
    電解めっき処理により、前記めっきレジストパターンの非形成部に電解銅めっき膜を形成し、前記ビア用開口内に前記無電解銅めっき膜、前記中間化合物、電解銅めっき膜から成るビア導体を形成すると共に、前記樹脂絶縁層表面に前記無電解銅めっき膜、前記中間化合物、前記電解銅めっき膜から成る導体層を形成することと、
    前記めっきレジストパターンを剥離することと、
    前記電解銅めっき膜の非形成部分の前記中間化合物及び前記無電解銅めっき膜を除去することと、を有する。
  6. 請求項5のプリント配線板の製造方法であって、
    前記μ波プラズマ処理は、窒素ガスと水素ガスとの混合雰囲気中で行う。
  7. 請求項6のプリント配線板の製造方法であって、
    前記μ波プラズマ処理は、圧力25〜100Paで、前記水素ガス濃度は体積比0.1〜5%で、処理温度は150℃以下、30℃以上である。
  8. 請求項5のプリント配線板の製造方法であって、
    前記導体層のライン/スペースは、3/3μm〜10/10μmである。
JP2013253837A 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法 Pending JP2015115335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013253837A JP2015115335A (ja) 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013253837A JP2015115335A (ja) 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法
US14/564,126 US9591771B2 (en) 2013-12-09 2014-12-09 Printed wiring board and method for manufacturing printed wiring board

Publications (1)

Publication Number Publication Date
JP2015115335A true JP2015115335A (ja) 2015-06-22

Family

ID=53272575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013253837A Pending JP2015115335A (ja) 2013-12-09 2013-12-09 プリント配線板及びプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US9591771B2 (ja)
JP (1) JP2015115335A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115334A (ja) * 2013-12-09 2015-06-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017057253A (ja) * 2015-09-15 2017-03-23 パナソニックIpマネジメント株式会社 プリプレグ、金属張積層板及びプリント配線板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4526806A (en) * 1983-11-22 1985-07-02 Olin Corporation One-step plasma treatment of copper foils to increase their laminate adhesion
US7033648B1 (en) * 1995-02-06 2006-04-25 International Business Machines Corporations Means of seeding and metallizing polyimide
JP2000307225A (ja) 1999-04-21 2000-11-02 Ibiden Co Ltd 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法
JP4058943B2 (ja) * 1999-11-26 2008-03-12 株式会社日立製作所 金属層を有する部材およびその製造方法、並びにその用途
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP4409134B2 (ja) * 2001-10-09 2010-02-03 パナソニック株式会社 実装システム
WO2009004774A1 (ja) * 2007-07-02 2009-01-08 Panasonic Corporation 金属積層ポリイミド基盤及びその製造方法
US20090056994A1 (en) * 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP5284147B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板
KR20120135354A (ko) * 2008-07-22 2012-12-12 가부시키가이샤 다이쇼덴시 배선 기판 및 그 제조 방법
US20110168430A1 (en) * 2008-09-11 2011-07-14 Takuya Hata Method of forming metal wiring and electronic part including metal wiring
JP5455539B2 (ja) * 2009-10-13 2014-03-26 藤森工業株式会社 積層体の製造方法及び積層体、それを用いた包装容器
US8745860B2 (en) 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board

Also Published As

Publication number Publication date
US20150163901A1 (en) 2015-06-11
US9591771B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
US9232656B2 (en) Wiring board and method for manufacturing the same
US9888581B2 (en) Method for manufacturing wiring board
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR101208378B1 (ko) 배선판 및 배선판의 제조 방법
US8829357B2 (en) Wiring board and method for manufacturing the same
CN102265709B (zh) 印刷电路板及其制造方法
US9215805B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US9119322B2 (en) Wiring board and method for manufacturing the same
US20120188734A1 (en) Wiring board and method for manufacturing the same
TWI345940B (ja)
TW595296B (en) Wiring substrate
US8065798B2 (en) Method of manufacturing printed circuit board
JP5219276B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP4395098B2 (ja) Bgaパッケージおよびその製造方法
JP2007129180A (ja) プリント配線板、多層プリント配線板及びその製造方法
EP2647267B1 (en) Method for manufacturing printed circuit board
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
US8276270B2 (en) Method for manufacturing printed circuit board
US9603248B2 (en) Wiring board and method for manufacturing the same
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JPWO2009069791A1 (ja) 配線基板、実装構造体及び配線基板の製造方法
JP2015122545A (ja) 多層配線基板及びその製造方法
US20120211464A1 (en) Method of manufacturing printed circuit board having metal bump
US20110300307A1 (en) Method for manufacturing wiring board
WO2005107350A1 (ja) 多層プリント配線板