JP2015115335A - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2015115335A JP2015115335A JP2013253837A JP2013253837A JP2015115335A JP 2015115335 A JP2015115335 A JP 2015115335A JP 2013253837 A JP2013253837 A JP 2013253837A JP 2013253837 A JP2013253837 A JP 2013253837A JP 2015115335 A JP2015115335 A JP 2015115335A
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- plating film
- wiring board
- printed wiring
- intermediate compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title description 12
- 238000007747 plating Methods 0.000 claims abstract description 119
- 239000010949 copper Substances 0.000 claims abstract description 102
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910052802 copper Inorganic materials 0.000 claims abstract description 78
- 239000004020 conductor Substances 0.000 claims abstract description 69
- 150000001875 compounds Chemical class 0.000 claims abstract description 33
- 229910018069 Cu3N Inorganic materials 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims description 47
- 229920005989 resin Polymers 0.000 claims description 47
- 238000009413 insulation Methods 0.000 claims description 31
- 238000009832 plasma treatment Methods 0.000 claims description 16
- 238000007772 electroless plating Methods 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims 1
- WYFCZWSWFGJODV-MIANJLSGSA-N 4-[[(1s)-2-[(e)-3-[3-chloro-2-fluoro-6-(tetrazol-1-yl)phenyl]prop-2-enoyl]-5-(4-methyl-2-oxopiperazin-1-yl)-3,4-dihydro-1h-isoquinoline-1-carbonyl]amino]benzoic acid Chemical compound O=C1CN(C)CCN1C1=CC=CC2=C1CCN(C(=O)\C=C\C=1C(=CC=C(Cl)C=1F)N1N=NN=C1)[C@@H]2C(=O)NC1=CC=C(C(O)=O)C=C1 WYFCZWSWFGJODV-MIANJLSGSA-N 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 97
- 229910000679 solder Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 description 2
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000036470 plasma concentration Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- -1 polyphenylene Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 ファインパターンの導体層を備えるプリント配線板を提供する。
【解決手段】 無電解銅めっき膜５２上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５が形成された状態で、めっきレジストを設け、電解銅めっき膜５６を形成する。中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層５８Ａ、５８Ｂをファインピッチに形成することが可能になる。
【選択図】 図１
【解決手段】 無電解銅めっき膜５２上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５が形成された状態で、めっきレジストを設け、電解銅めっき膜５６を形成する。中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層５８Ａ、５８Ｂをファインピッチに形成することが可能になる。
【選択図】 図１
Description
本発明は、無電解銅めっき膜を形成し、無電解銅めっき膜上にめっきレジストを形成し、めっきレジスト非形成部に電解めっき膜を析出させ導体層を形成するプリント配線板、及び該プリント配線板の製造方法に関する。
特許文献１は、層間樹脂絶縁層上に無電解銅めっき膜を形成し、無電解銅めっき膜上にめっきレジストを形成し、めっきレジスト非形成部に電解めっき膜を析出させ、めっきレジストを剥離し、電解めっき膜非形成部の無電解銅めっき膜を剥離し、無電解銅めっき膜及び電解めっき膜からなる導体層をセミアディティブ法で形成するプリント配線板の製造方法を開示している。
高集積化の目的で導体層のスペース幅を狭めるため、めっきレジストをファインピッチで形成する必要がある。しかしながら、特許文献１のようにセミアディティブ法で導体層を形成すると、めっきレジストと無電解銅めっき膜との密着性が低いため、小面積のめっきレジストが無電解銅めっき膜から剥離し、スペース幅の狭い配線層の形成が困難になった。
本発明の目的は、ファインパターンの導体層を備えるプリント配線板及び該プリント配線板の製造方法を提供することである。
本発明に係るプリント配線板は、樹脂絶縁層と、前記樹脂絶縁層の表面に形成された導体層と、前記樹脂絶縁層を貫通し、該樹脂絶縁層の前記導体層を反対面へ接続するビア導体とを備え、前記導体層及び前記樹脂絶縁層が交互に積層されてなる。そして、前記導体層、及び、前記ビア導体は、無電解銅めっき膜と、前記無電解めっき膜上に形成されたＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物と、前記中間化合物上に形成された電解銅めっき膜とから成る。
本発明のプリント配線板の製造方法は、樹脂絶縁層にレーザでビア用開口を形成することと、前記樹脂絶縁層表面、前記ビア用開口内に無電解めっきで無電解銅めっき膜を形成することと、前記無電解銅めっき膜にμ波プラズマ処理を加えて該無電解銅めっき膜上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物を形成することと、前記中間化合物上にめっきレジストを積層し、露光・現像によりめっきレジストパターンを形成することと、電解めっき処理により、前記めっきレジストパターンの非形成部に電解銅めっき膜を形成し、前記ビア用開口内に前記無電解銅めっき膜、前記中間化合物、電解銅めっき膜から成るビア導体を形成すると共に、前記樹脂絶縁層表面に前記無電解銅めっき膜、前記中間化合物、前記電解銅めっき膜から成る導体層を形成することと、前記めっきレジストパターンを剥離することと、前記電解銅めっき膜の非形成部分の前記中間化合物及び前記無電解銅めっき膜を除去することと、を有する。
本願発明のプリント配線板では、導体層及びビア導体は、無電解銅めっき膜と、無電解めっき膜上に形成されたＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物と、中間化合物上に形成された電解銅めっき膜とから成る。即ち、無電解銅めっき膜上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物が形成された状態で、めっきレジストを設け、電解銅めっき膜を形成する。Ｃｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層をファインピッチに形成することが可能になる。
本発明のプリント配線板の製造方法では、樹脂絶縁層表面、ビア用開口内に無電解めっきで無電解銅めっき膜を形成し、無電解銅めっき膜にμ波プラズマ処理を加えて該無電解銅めっき膜上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物を形成し、中間化合物上にめっきレジストを積層し、露光・現像によりめっきレジストパターンを形成する。そして、電解めっき処理により、めっきレジストパターンの非形成部に電解銅めっき膜を形成し、無電解銅めっき膜、中間化合物、電解銅めっき膜から成るビア導体、導体層を形成する。無電解銅めっき膜上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物を形成し、中間化合物上にめっきレジストを形成し、Ｃｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層をファインピッチに形成することが可能になる。
図１（Ａ）は、第１実施形態のプリント配線板の断面図であり、図１（Ｂ）は、図１（Ａ）のプリント配線板にＩＣチップを実装した応用例の断面図であり、図１（Ｃ）は、図１（Ａ）の一部拡大図である。
図１（Ａ）に示されるようにプリント配線板１０は、第１樹脂絶縁層５０Ａと、第２樹脂絶縁層５０Ｂとを備える。第１樹脂絶縁層５０Ａの下面には凹部５１Ａが形成され、該凹部５１Ａ内にパッド３１が形成されている。該パッド３１上に半田バンプ７４が形成されている。プリント配線板の下面側は凹部５１Ａ内に半田バンプを形成するソルダーレジスト層の無い構成である。第１樹脂絶縁層５０Ａ上面には第１導体層５８Ａが形成され、第１導体層５８Ａとパッド３１とは第１樹脂絶縁層５０Ａを貫通する第１ビア導体６０Ａで接続されている。第１導体層５８Ａは第１ビア導体６０Ａのビアランドを含む。第２樹脂絶縁層５０Ｂ上面には第２導体層５８Ｂが形成されており、第２導体層５８Ｂと第１導体層５８Ａとは第２樹脂絶縁層５０Ｂを貫通する第２ビア導体６０Ｂを介して接続されている。第２導体層５８Ｂは第２ビア導体６０Ｂのビアランドを含む。第２導体層５８Ｂ及び第２樹脂絶縁層５０は、ソルダーレジスト層７０で被覆されており、第２導体層５８Ｂのパッド部７１Ｐはソルダーレジスト層７０に形成された開口７１により露出され、該パッド部７１Ｐには半田バンプ７６が形成されている。
図１（Ｃ）に示されるように第１導体層５８Ａ、第２導体層５８Ｂ、第１ビア導体６０Ａ、第２ビア導体６０Ｂは、無電解めっき処理で形成される無電解銅めっき膜５２と、μ波プラズマ処理で形成されＣ≡Ｎ＋Ｃ−ＮＨ2から成る中間化合物５５と、電解めっき処理で形成される電解銅めっき膜５６との３層で構成される。
第１樹脂絶縁層５０Ａ、第２樹脂絶縁層５０Ｂは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、又は、フッ素樹脂を主として成る。第１導体層５８Ａ、第２導体層５８Ｂの中間化合物５５、５５の厚みは１〜１０ｎｍである。中間化合物５５を形成するμ波プラズマ処理は、窒素ガスと水素ガスとの混合雰囲気中で行われている。
第１実施形態のプリント配線板では、第１導体層５８Ａ、第２導体層５８Ｂ、第１ビア導体６０Ａ、第２ビア導体６０Ｂは、無電解めっき処理で形成される無電解銅めっき膜５２と、無電解めっき膜５２上に形成されたＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５と、中間化合物上に形成された電解銅めっき膜５６とから成る。即ち、無電解銅めっき膜５２上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５が形成された状態で、めっきレジストを設け、電解銅めっき膜５６を形成する。Ｃｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物はめっきレジスト層との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、第１、第２導体層５８Ａ、５８Ｂをファインピッチに形成することが可能になる。即ち、図１（Ｃ）中に示すように、第１導体層の配線ラインのライン幅Ｌ１：３μｍ、スペース幅Ｓ１：３μｍのファインピッチが構成できる。第１実施形態では、ライン幅１０μｍ、スペース幅１０μｍまで好適に形成できる。なお、ライン幅１０μｍ、スペース幅１０μｍを越える場合、既存の方法でも信頼性が低下することが無い。
[第１実施形態の製造方法]
図２〜図６を参照して第１実施形態のプリント配線板の製造方法が以下に説明されている。
（１）図２（Ａ）に示される下面には凹部５１Ａが形成され、該凹部５１Ａ内にパッド３１が形成されている第１樹脂絶縁層５０Ａが用意される。第１樹脂絶縁層５０Ａの下面側は図示しない支持板により保持され、プリント配線板の完成と共に該支持板からプリント配線板が分離される。このパッド３１を備える第１樹脂絶縁層５０Ａは、例えば、特開２０１２−１９１２０４号公報の製造方法で製造される。
図２〜図６を参照して第１実施形態のプリント配線板の製造方法が以下に説明されている。
（１）図２（Ａ）に示される下面には凹部５１Ａが形成され、該凹部５１Ａ内にパッド３１が形成されている第１樹脂絶縁層５０Ａが用意される。第１樹脂絶縁層５０Ａの下面側は図示しない支持板により保持され、プリント配線板の完成と共に該支持板からプリント配線板が分離される。このパッド３１を備える第１樹脂絶縁層５０Ａは、例えば、特開２０１２−１９１２０４号公報の製造方法で製造される。
第１樹脂絶縁層５０Ａ、エポキシ樹脂からなり無機フィラー等を含んでいる。又、例えばガラス繊維の布にエポキシ樹脂を含浸させて熱硬化処理し、得られるフィルム状のガラスクロス入り樹脂絶縁層でもよい。ただし、これに限定されず、各樹脂絶縁層の材料は任意である。
（２）レーザにより第１樹脂絶縁層５０Ａにパッド３１に至る開口５３が形成される（図２（Ｂ））。ここで、開口５３はビア導体が形成されるビア用開口である。
（３）無電解銅めっき処理により、第１樹脂絶縁層５０Ａの表面及び開口５３内に厚み１μｍの無電解銅めっき膜５２が形成され、第１中間体１０１が完成する（図２（Ｃ））。
（４）第１中間体１０１にμ波プラズマ処理が施され、無電解銅めっき膜５２の表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５が形成される（図２（Ｄ））。中間化合物５５の厚みは１〜１０ｎｍである。μ波プラズマ処理は、μ波プラズマ処理装置の真空チャンバー内に第１中間体を収容して行われる。真空チャンバー内は、窒素ガスと水素ガスとの混合雰囲気にされる。
μ波プラズマ処理は、発生するラジカル濃度が非常に高く、反応性が高い。即ち、周波数が高く、常に新しい電子を加速させるため、プラズマ濃度が高く、且つ、プラズマ発生部位から基板（第１中間体１０１）までの距離が長いため、プラズマ中のイオン・電子は再結合消失し、化学修飾やアッシングに効果の高いラジカルだけ残る。また、μ波プラズマ処理は、低温で化学修飾でき基板（第１中間体１０１）への損傷が低い。即ち、プラズマは誘電体を通過させて真空チャンバー内へ導かれるため、誘電体を通過する際にエネルギーが吸収され、真空チャンバー内にマイクロ波が入ってこないため、基板上のプラズマは電子エネルギーが低く、基板温度の上昇が抑制される。
μ波プラズマ処理で、窒素ガスと水素ガスとの混合雰囲気中の水素ガス濃度は、体積比で０．１〜５％の範囲であり、圧力は２５〜１００Ｐａ、ガス流量は、３００〜１２００sccm（Ｎ2）、１０〜５０sccm（Ｈ2）、マイクロ波の周波数は２．５６ＧＨｚ、投入電力は３ＫＷ、処理時間は２０〜６０秒、処理温度は１５０℃以下３０℃以上である。
図６は、μ波プラズマ処理による導体層の表面改質の模式図である。
図６（Ａ）に示すＣｕから成る無電解銅めっき膜の表面にはＣｕ2Ｏの酸化膜が生じている。Ｎ2＋Ｈ2プラズマが加えられ、高濃度ＮＨ＊ラジカルによって、酸化膜Ｃｕ2ＯがＣｕに還元し、Ｃｕ3Ｎが導入され、無電解銅めっき膜の表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xが形成され、官能基が付与される（図６（Ｂ））。該Ｃｕ3ＮによりＯ2やＨ2ＯによるＣｕ酸化を防止することで、Ｃｕとめっきレジストとの密着性を高めることができる（図６（Ｃ））。
図６（Ａ）に示すＣｕから成る無電解銅めっき膜の表面にはＣｕ2Ｏの酸化膜が生じている。Ｎ2＋Ｈ2プラズマが加えられ、高濃度ＮＨ＊ラジカルによって、酸化膜Ｃｕ2ＯがＣｕに還元し、Ｃｕ3Ｎが導入され、無電解銅めっき膜の表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xが形成され、官能基が付与される（図６（Ｂ））。該Ｃｕ3ＮによりＯ2やＨ2ＯによるＣｕ酸化を防止することで、Ｃｕとめっきレジストとの密着性を高めることができる（図６（Ｃ））。
（５）中間化合物５５上にめっきレジスト組成物５４αが塗布され（図３（Ａ））、露光・現像により所定パターンのめっきレジスト層５４が形成される（図３（Ｂ））。上述したように、官能基（中間化合物５５）を介して、中間化合物５５をめっきレジスト層５４との密着性が改善される。図１（Ｃ）を参照して上述された、Ｓ１：３μｍのスペース幅に相当する細いレジスト層が剥離しない。
（６）電解銅めっき処理により、銅めっきレジスト非形成部に電解銅めっき膜５６が形成される（図３（Ｃ））。この際に、開口５３内壁の無電解銅めっき膜５２、中間化合物５５内に電解銅めっき膜が充填され第１ビア導体６０Ａが形成され、また、無電解銅めっき膜５２及び電解銅めっき膜５６から成る第１導体層５８Ａが上面側に形成される。第１導体層５８Ａの厚みは１５μｍ〜２０μｍである。
（７）銅めっきレジストが剥離される（図３（Ｄ））。電解銅めっき膜５６非形成部分の中間化合物５５及び無電解銅めっき膜５２が除去され、第１樹脂絶縁層５０Ａ上に第１導体層５８Ａが完成される（図４（Ａ））。
（８）第１導体層５８Ａの形成された第１樹脂絶縁層５０Ａ上に、該第１樹脂絶縁層と同じ材質の第２樹脂絶縁層５０Ｂが積層される（図４（Ｂ））。
（９）図２（Ｂ）と同様な工程を経て開口５３Ｂが形成され、図２（Ｃ）と同様な工程を経て、厚み１μｍの無電解銅めっき膜５２が形成され、第２中間体１０２が完成する（図４（Ｃ））。
（１０）第２中間体１０２にμ波プラズマ処理が施され、無電解銅めっき膜５２の表面にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５が形成される（図４（Ｄ））。中間化合物５５の厚みは１〜１０ｎｍである。μ波プラズマ処理は、μ波プラズマ処理装置の真空チャンバー内で第１中間体を収容して行われる。
（１１）図３（Ａ）〜図３（Ｄ）を参照して上述したと同様に、第２樹脂絶縁層５０Ｂ内に第２ビア導体６０Ｂが、第２樹脂絶縁層５０Ｂ上に第２導体層５８Ｂが形成される（図５（Ａ））。
（１２）第２樹脂絶縁層５０Ｂ上に、ソルダーレジスト組成物７０αが塗布され（図５（Ｂ））、露光．現像を経て、第２導体層のパッド部７１Ｐを露出する開口７１を備えるソルダーレジスト層７０が形成される（図５（Ｃ））。ここで、上述した図示しない支持板とプリント配線板とが分離される。なお、パッド部７１Ｐ、パッド３１にＮｉ／Ａｕ膜、Ｎｉ／Ｐｄ／Ａｕ膜、Ｓｎ膜等の金属膜又はＯＳＰ膜を形成することができる。
（１３）パッド部７１Ｐ、パッド３１に半田ボールが搭載され、リフローを経て半田バンプ７６、７４が形成され、プリント配線板１０が完成する（図１（Ａ））。
プリント配線板の半田バンプ７６を介して、ＩＣチップのパッド９２が接続され、該プリント配線板にＩＣチップ９０が実装される（図１（Ｂ））。
第１実施形態のプリント配線板の製造方法では、樹脂絶縁層５０Ａ、５０Ｂ表面、ビア用開口５３、５３Ｂ内に無電解めっきで無電解銅めっき膜５２を形成し、無電解銅めっき膜５２にμ波プラズマ処理を加えて該無電解銅めっき膜上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５を形成し、中間化合物５５上にめっきレジスト組成物５４αを被覆し、露光・現像によりめっきレジストパターン５４を形成する。そして、電解めっき処理により、めっきレジストパターン５４の非形成部に電解銅めっき膜５６を形成し、無電解銅めっき膜５２、中間化合物５５、電解銅めっき膜５６から成るビア導体６０Ａ、６０Ｂ、導体層５８Ａ、５８Ｂを形成する。無電解銅めっき膜上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物を形成し、中間化合物上にめっきレジストを形成し、Ｃｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物５５はめっきレジスト層５４との密着性が高いため、ファインパターンにめっきレジスト層を形成でき、導体層５８Ａ、５８Ｂをファインピッチに形成することが可能になる。
上述した実施形態では、コアレスのビルドアップ積層プリント配線板を例示したが、本発明の構成をコア基板を備えるビルドアッププリント配線板に適用することも可能である。
１０ プリント配線板
５０Ａ 第１樹脂絶縁層
５０Ｂ 第２樹脂絶縁層
５２ 無電解銅めっき膜
５５ 中間化合物
５６ 電解銅めっき膜
５８Ａ 第１導体層
６０Ａ ビア導体
７０ ソルダーレジスト層
５０Ａ 第１樹脂絶縁層
５０Ｂ 第２樹脂絶縁層
５２ 無電解銅めっき膜
５５ 中間化合物
５６ 電解銅めっき膜
５８Ａ 第１導体層
６０Ａ ビア導体
７０ ソルダーレジスト層
Claims (8)
- 樹脂絶縁層と、
前記樹脂絶縁層の表面に形成された導体層と、
前記樹脂絶縁層を貫通し、該樹脂絶縁層の前記導体層を反対面へ接続するビア導体とを備え、前記導体層及び前記樹脂絶縁層が交互に積層されてなるプリント配線板であって、
前記導体層、及び、前記ビア導体は、無電解銅めっき膜と、前記無電解めっき膜上に形成されたＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物と、前記中間化合物上に形成された電解銅めっき膜とから成る。 - 請求項１のプリント配線板であって、
前記中間化合物は、窒素ガスと水素ガスとの混合雰囲気中のμ波プラズマ処理により形成されている。 - 請求項２のプリント配線板であって、
前記無電解銅めっき膜上の中間化合物の厚みは1〜１０ｎｍである。 - 請求項１のプリント配線板であって、前記導体層のライン／スペースは、３／３μｍ〜１０／１０μｍである。
- プリント配線板の製造方法であって、
樹脂絶縁層にレーザでビア用開口を形成することと、
前記樹脂絶縁層表面、前記ビア用開口内に無電解めっきで無電解銅めっき膜を形成することと、
前記無電解銅めっき膜にμ波プラズマ処理を加えて該無電解銅めっき膜上にＣｕ3Ｎ＋Ｃｕ（ＮＨ）xから成る中間化合物を形成することと、
前記中間化合物上にめっきレジストを積層し、露光・現像によりめっきレジストパターンを形成することと、
電解めっき処理により、前記めっきレジストパターンの非形成部に電解銅めっき膜を形成し、前記ビア用開口内に前記無電解銅めっき膜、前記中間化合物、電解銅めっき膜から成るビア導体を形成すると共に、前記樹脂絶縁層表面に前記無電解銅めっき膜、前記中間化合物、前記電解銅めっき膜から成る導体層を形成することと、
前記めっきレジストパターンを剥離することと、
前記電解銅めっき膜の非形成部分の前記中間化合物及び前記無電解銅めっき膜を除去することと、を有する。 - 請求項５のプリント配線板の製造方法であって、
前記μ波プラズマ処理は、窒素ガスと水素ガスとの混合雰囲気中で行う。 - 請求項６のプリント配線板の製造方法であって、
前記μ波プラズマ処理は、圧力２５〜１００Ｐａで、前記水素ガス濃度は体積比０．１〜５％で、処理温度は１５０℃以下、３０℃以上である。 - 請求項５のプリント配線板の製造方法であって、
前記導体層のライン／スペースは、３／３μｍ〜１０／１０μｍである。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013253837A JP2015115335A (ja) | 2013-12-09 | 2013-12-09 | プリント配線板及びプリント配線板の製造方法 |
| US14/564,126 US9591771B2 (en) | 2013-12-09 | 2014-12-09 | Printed wiring board and method for manufacturing printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013253837A JP2015115335A (ja) | 2013-12-09 | 2013-12-09 | プリント配線板及びプリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015115335A true JP2015115335A (ja) | 2015-06-22 |
Family
ID=53272575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013253837A Pending JP2015115335A (ja) | 2013-12-09 | 2013-12-09 | プリント配線板及びプリント配線板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9591771B2 (ja) |
| JP (1) | JP2015115335A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017057253A (ja) * | 2015-09-15 | 2017-03-23 | パナソニックＩｐマネジメント株式会社 | プリプレグ、金属張積層板及びプリント配線板 |
| JP2017069399A (ja) * | 2015-09-30 | 2017-04-06 | 凸版印刷株式会社 | インターポーザ、半導体装置及び半導体装置の製造方法 |
| US11503709B2 (en) | 2020-02-18 | 2022-11-15 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115334A (ja) * | 2013-12-09 | 2015-06-22 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| CN112739016B (zh) * | 2020-12-10 | 2023-03-14 | 惠州市特创电子科技股份有限公司 | 叠孔电路板及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4526806A (en) * | 1983-11-22 | 1985-07-02 | Olin Corporation | One-step plasma treatment of copper foils to increase their laminate adhesion |
| US7033648B1 (en) * | 1995-02-06 | 2006-04-25 | International Business Machines Corporations | Means of seeding and metallizing polyimide |
| JP2000307225A (ja) | 1999-04-21 | 2000-11-02 | Ibiden Co Ltd | 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法 |
| WO2001038086A1 (fr) * | 1999-11-26 | 2001-05-31 | Hitachi, Ltd. | Element a couche metallique, procede de fabrication et utilisation |
| US6623844B2 (en) * | 2001-02-26 | 2003-09-23 | Kyocera Corporation | Multi-layer wiring board and method of producing the same |
| JP4409134B2 (ja) * | 2001-10-09 | 2010-02-03 | パナソニック株式会社 | 実装システム |
| KR20100027228A (ko) * | 2007-07-02 | 2010-03-10 | 파나소닉 주식회사 | 금속 적층 폴리이미드 기판 및 그 제조 방법 |
| US20090056994A1 (en) * | 2007-08-31 | 2009-03-05 | Kuhr Werner G | Methods of Treating a Surface to Promote Metal Plating and Devices Formed |
| US8238114B2 (en) * | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
| JP5284147B2 (ja) * | 2008-03-13 | 2013-09-11 | 日本特殊陶業株式会社 | 多層配線基板 |
| CN102090158A (zh) * | 2008-07-22 | 2011-06-08 | 国立大学法人东北大学 | 配线基板及其制造方法 |
| JPWO2010029635A1 (ja) * | 2008-09-11 | 2012-02-02 | パイオニア株式会社 | 金属配線の形成方法、及び金属配線を備えた電子部品 |
| JP5455539B2 (ja) * | 2009-10-13 | 2014-03-26 | 藤森工業株式会社 | 積層体の製造方法及び積層体、それを用いた包装容器 |
| US8745860B2 (en) | 2011-03-11 | 2014-06-10 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
-
2013
- 2013-12-09 JP JP2013253837A patent/JP2015115335A/ja active Pending
-
2014
- 2014-12-09 US US14/564,126 patent/US9591771B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017057253A (ja) * | 2015-09-15 | 2017-03-23 | パナソニックＩｐマネジメント株式会社 | プリプレグ、金属張積層板及びプリント配線板 |
| JP2017069399A (ja) * | 2015-09-30 | 2017-04-06 | 凸版印刷株式会社 | インターポーザ、半導体装置及び半導体装置の製造方法 |
| US11503709B2 (en) | 2020-02-18 | 2022-11-15 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150163901A1 (en) | 2015-06-11 |
| US9591771B2 (en) | 2017-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8541695B2 (en) | Wiring board and method for manufacturing the same | |
| KR20100024449A (ko) | 배선 기판의 제조 방법 | |
| US9578756B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| CN102265709A (zh) | 印刷电路板及其制造方法 | |
| JP2015115335A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| US9907164B2 (en) | Printed circuit board and method for manufacturing the same | |
| WO2014084050A1 (ja) | 配線基板およびその実装構造体 | |
| JP2009283671A (ja) | プリント配線板の製造方法 | |
| US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
| TWI392419B (zh) | 線路結構的製作方法 | |
| KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
| JP2014150091A (ja) | 配線基板およびその製造方法 | |
| JP2013062293A (ja) | 多層配線基板の製造方法 | |
| CN116234175A (zh) | 制造部件承载件的方法以及部件承载件 | |
| JP2013080823A (ja) | プリント配線板及びその製造方法 | |
| KR101523840B1 (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
| JP5223973B1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2014222733A (ja) | プリント配線板およびその製造方法 | |
| JP6234132B2 (ja) | 配線基板の製造方法 | |
| JP2014027172A (ja) | 配線基板 | |
| JP2013197416A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| KR101009118B1 (ko) | 랜드리스 인쇄회로기판의 제조방법 | |
| US9775253B2 (en) | Insulating film, printed circuit board using the same, and method of manufacturing the printed circuit board | |
| KR100783459B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR101015780B1 (ko) | 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법 |