TWI524829B - 配線基板之製造方法 - Google Patents
配線基板之製造方法 Download PDFInfo
- Publication number
- TWI524829B TWI524829B TW100104052A TW100104052A TWI524829B TW I524829 B TWI524829 B TW I524829B TW 100104052 A TW100104052 A TW 100104052A TW 100104052 A TW100104052 A TW 100104052A TW I524829 B TWI524829 B TW I524829B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring board
- layer
- plating
- insulating layer
- treatment
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本發明關於配線基板之製造方法。
近年來,盛行著使用於核心層之至少一側的主面分別至少積層一層導體層與樹脂絕緣層所構成的配線基板,即所謂的樹脂製配線基板,並於其上搭載半導體元件以製造半導體封裝。
一般,上述導體層,係藉由對上述樹脂絕緣層施予阻劑塗布及曝光顯影處理以形成開口部,並藉由對此開口部內施予鍍敷處理等來形成。
關於鍍敷處理,近年來係以簡易的設備來進行鍍敷處理,以取代需要大型設備的電解鍍敷,進一步地從能形成均一厚度之導體層的觀點,正在形成使用無電解電鍍的趨勢。
從提升以鍍敷處理所形成之導體層與於上述開口部露出之基底膜之密接性的觀點,於專利文獻1中,進行著對上述開口部與上述基底膜實施電漿處理,將開口部的內壁面及基底膜的上面予以粗面化,以提升與鍍敷膜的密接性的嚐試(參照專利文獻1)。
又,進行著在以雷射加工等來形成上述開口部的情況,以O2電漿或CF4電漿等物理性手法,去除殘餘於開口部之內壁的樹脂或粒子的殘渣,並且進行水洗之後,將內面施予上述的鍍敷處理,以提升在所形成之導體層之開口部內的密接性的嚐試(參照專利文獻2)。
另一方面,上述配線基板係最後要封裝化來使用者,所以,位於配線基板之最表層的樹脂絕緣層必須是與密封樹脂層的潤濕性良好,且藉密封樹脂層以達到均一且良好的封裝。然而,上述習知技術僅著眼於形成在樹脂絕緣層之開口部的內壁面及基底膜與導體層的密接性,完全未提及上述封裝的問題。
[專利文獻1]特開2007-227512號
[專利文獻2]特開2009-117438號
本發明的目的在於分別至少具有一層導體層與樹脂絕緣層,藉前述樹脂絕緣層的表面與從前述樹脂絕緣層的開口部露出的導體層表面,形成最表層而成的配線基板,其中將前述樹脂絕緣層的表面活性化,能良好地進行利用密封樹脂層的封裝。
為了達到上述目的,本發明係關於一種配線基板之製造方法,係分別至少具有一層導體層與樹脂絕緣層,藉前述樹脂絕緣層的表面與從前述樹脂絕緣層的開口部露出的導體層表面,形成最表層而成的配線基板之製造方法,其特徵在於包含:藉由對前述樹脂絕緣層施予阻劑塗布及曝光顯影,而形成至少一個前述開口部的製程;對前述樹脂絕緣層連續實施電漿處理及水噴射(water jet)處理的製程;及藉由無電解電鍍於前述開口部內形成前述導體層的製程。
依據本發明,對構成配線基板之最表層的樹脂絕緣層實施電漿處理,以進行電漿照射,所以使得樹脂絕緣層之特別是表面被活性化,於封裝化時,對於密封樹脂層的潤濕性提升,以達到密封樹脂層之塗布性的提升。特別是,將底部填料樹脂(underfill resin)填充於配線基板與例如半導體元件等之狹窄的空隙時,藉上述潤濕性的提升,底部填料樹脂容易擴散於配線基板,即容易擴散於最表層的樹脂絕緣層上,所以,對於習知為困難的底部填料樹脂的注入也能容易地進行。
另一方面,如以上所述,對樹脂絕緣層僅施予電漿處理的話,會於樹脂絕緣層的表面產生起因於電漿處理所造成的渣屑。所以,當存在有如此的渣屑時,於之後以無電解電鍍形成構成最表層的導體層時,會產生起因於渣屑所造成的鍍敷下垂,最表層之鄰接的導體層彼此會因鍍敷下垂而導通,以致於會產生無法保持絕緣性的問題。
如此一來,本發明係以連續上述的電漿處理以施予水噴射處理,於去除起因於電漿處理所造成的渣屑之後,以無電解電鍍來形成上述導體層。其結果,能防止以上所述的鍍敷下垂,能抑制起因於鍍敷下垂所造成的絕緣性劣化。
又,可容易瞭解到以無電解電鍍於開口部內形成導體層之後,實施上述電漿處理的話,便不會產生上述的問題。但是,一旦以如此的順序來製造配線基板時,便無法於上述開口部內利用無電解電鍍形成導電層。即,替換上述本發明的製程而於電漿處理之前利用無電解電鍍形成導體層,於事實上是不可能的。雖然其理由尚不清楚明白,但是上述電漿處理,其結果不僅在樹脂絕緣層,且於開口部的內壁面與於開口部露出的基底膜也被施予電漿處理,所以,可瞭解以如此的處理對開口部內壁面及於開口部露出的基底層,形成相對於無電解電鍍的多數個成核點(nucleation point)。
因此,在不進行電漿處理的狀態下,不會形成如上述的成核點,所以,可瞭解即使打算於進行電漿處理之前利用無電解電鍍於開口部內形成導體層,也無法形成前述導體層。
從以上說明,藉由以使用以本發明的方法所獲得的配線基板,能製作樹脂密封性優良的半導體封裝。
又,在本發明之一例中,於前述電漿處理及水噴射處理的前製程,能對前述開口部進行外形蝕刻處理,並在此外形蝕刻處理進行後連續進行前述電漿處理及水噴射處理。本例所示的製程係能藉由外形蝕刻預先去除形成在樹脂絕緣層之開口部內的渣屑,所以,也能抑制起因於如此的渣屑所造成的鍍敷下垂。所以,與上述本發明的情形比較,能更有效地抑制起因於鍍敷下垂所造成之配線基板之絕緣性的劣化。
又,在本發明之一例中,上述無電解電鍍能包含無電解鍍鎳及無電解鍍金。以無電解電鍍來電鍍如此的材料類時,特別容易產生由於因對樹脂絕緣層進行電漿處理而產生之渣屑的影響所造成的鍍敷下垂。所以,在由如此的材料類藉由無電解電鍍形成導體層的情況下,本發明可更有效地達成作用。
如以上說明,依據本發明,分別至少具有一層導體層與樹脂絕緣層,藉前述樹脂絕緣層的表面、與從前述樹脂絕緣層的開口部露出的導體層表面,形成最表層而成的配線基板,將前述樹脂絕緣層的表面活性化,能良好地進行利用密封樹脂層的封裝。
以下,一面參照圖式一面說明本發明的實施形態。
首先說明使用於本發明之方法之配線基板的結構。但是,以下所示之配線基板僅為例示,只要是分別至少具有一層導體層與樹脂絕緣層,藉前述樹脂絕緣層的表面、與從形成於前述樹脂絕緣層的開口部露出的導體層表面,形成最表層而成的配線基板即可,而非受特別限定者。
第1圖及第2圖係本實施形態之配線基板的平面圖,第1圖顯示從上側觀看前述配線基板的情況的狀態,第2圖顯示從下側觀看前述配線基板的情況的狀態。又,第3圖係將沿著I-I線切開第1圖及第2圖所示之前述配線基板的情況之剖面的一部分放大表示的圖,第4圖係將沿著II-II線切開第1圖及第2圖所示之前述配線基板的情況之剖面的一部分放大表示的圖。
第1~4圖所示之配線基板1,係於以耐熱性樹脂板(例如雙馬來醯亞胺-三樹脂板)、或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂)等所構成之板狀核心2的兩表面,分別將構成金屬配線7a的核心導體層M1、M11(也可簡稱導體層)形成為既定的圖案。此等核心導體層M1、M11係作為將板狀核心2表面之大部分加以被覆的面導體圖案而形成,可作為電源層或接地層來使用者。
另一方面,於板狀核心2形成有藉由鑽孔機等所穿設的貫穿孔(through hole)12,於其內壁面形成有使核心導體層M1、M11相互導通的貫穿孔導體30。又,以環氧樹脂等樹脂製填孔材31來填充貫穿孔12。
又,於核心導體層M1、M11的上層分別形成有以熱硬化性樹脂組成物6構成的第1增建層(build-up layer:絕緣層)V1、V11。而且,於其表面以鍍Cu分別形成有構成金屬配線7b的第1導體層M2、M12。又,核心導體層M1、M11與第1導體層M2、M12分別藉導通體(via)34而予以層間連接。同樣地,於第1導體層M2、M12的上層分別形成有使用熱硬化性樹脂組成物6的第2增建層(build-up layer:絕緣層)V2、V12。
於第2增建層V2及V12上,分別形成有具有金屬端子墊10、17的第2導體層M3、M13。此等第1導體層M2、M12與第2導體層M3、M13分別藉導通體34而予以層間連接。導通體34具有導通孔(via hole)34h與設置於其內周面的導通導體34s、以在底面側與導通導體34s導通的方式所設置的導通墊(via pad)34p、及在與導通墊34p的相反側且從導通導體34s的開口周緣朝外伸出的導通盤(via land)341。
如以上,於板狀核心2的第1主面MP1上,依順序積層有核心導體層M1、第1增建層V1、第1導體層M2、第2增建層V2及第2導體層M3,形成第1配線積層部L1。又,於板狀核心2的第2主面MP2上,依順序積層有核心導體層M11、第1增建層V11、第1導體層M12、第2增建層V12及第2導體層M13,形成第2配線積層部L2。然後,於第1主表面CP1上形成有複數個金屬端子墊10,而於第2主表面CP2上形成有複數個金屬端子墊17。
又,金屬端子墊10,係透過之後形成之焊料凸塊而覆晶(flip chip)連接未圖示之半導體元件的墊(FC墊),構成半導體元件搭載區域。如第1圖所示,金屬端子墊10係形成於配線基板1的大致中央部並配列成矩形狀。
又,金屬端子墊17,係用以將配線基板1進行母板連接之作為背面盤(LGA墊)而利用者,形成於配線基板1之除了大致中心部以外的外周區域,並以包圍前述大致中央部的方式配列成矩形狀。
而且,於第1主表面CP1上形成有具有開口部8a的防焊阻劑層(solder resist layer)8,在露出於開口部8a的金屬端子墊10上形成有以無電解電鍍所形成的鎳/金積層膜10a。又,於第2主表面CP2上也形成有具有開口部18a的阻劑層18,在露出於開口部18a的金屬端子墊17上形成有鎳/金積層膜17a。然而,也可不形成鎳/金積層膜17a,而使金屬端子墊17直接對開口部18a露出。
又,於開口部18a內未圖示之焊料球或接腳(pin)等係以與金屬端子墊17電性連接的方式來形成。
又,從第1~4圖可瞭解,本實施形態之配線基板1呈現矩形的大致板形狀,其大小可設為例如約35mm×約35mm×約1mm。
其次,說明第1~4圖所示之配線基板之製造方法。第5~12圖係本例之製造方法的製程圖。又,以下所示之製程圖係在沿著相當於第3圖之配線基板之I-I線切開的情況的剖面所見情況之順序之製程者。
首先,如第5圖所示,準備板形狀的耐熱性樹脂板(例如雙馬來醯亞胺-三樹脂板)或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂)作為核心2,以鑽孔等方法穿孔出貫穿孔12。其次,如第6圖所示,藉由圖案電敷(pattern plating)來形成核心導體層M1、M11及貫穿孔導體30,並於貫穿孔12填充樹脂製填孔材31。
接著,對核心導體層M1、M11施予粗化處理之後,如第7圖所示,以被覆核心導體層M1、M11的方式使樹脂薄膜6積層及硬化而獲得絕緣層V1、V11。樹脂薄膜也可因應需要而包含填料。
其次,如第8圖所示,對絕緣層V1、V11(增建層)從其主表面照射雷射,以既定的圖案形成導通孔34h,並對包含導通孔34h的絕緣層V1及V11實施粗化處理。又,在絕緣層V1及V11包含填料的情況下,一旦如以上所述對絕緣層V1及V11施予粗化處理,則填料會游離而殘留於絕緣層V1及V11上,所以,適當地實施水洗淨以去除已游離的填料。
其次,實施除渣(desmear)處理及外形蝕刻以洗淨導通孔34h。又,本例實施水洗淨,所以,於除渣製程中的水洗淨時,能抑制上述填料的凝聚。
又,本例係在利用上述高壓水所為之水洗淨與上述除渣處理之間,能進行吹氣(air blow)。藉此,即使是在無法藉由上述的水洗淨而完全去除游離的填料的情況下,也能於吹氣中接著完成填料的去除。
其次,如第9圖所示,利用圖案鍍敷來形成第1導體層M2、M12及核心導體34s。第1導體層M2等係藉由半加成法等,依以下的方式來形成。首先,於絕緣層V2、V12上,形成例如無電解鍍銅膜之後,藉由於此無電解鍍銅膜上形成阻劑,對未形成此阻劑部分進行電解鍍銅來形成。又,前述阻劑係以ROH等來剝離去除,而能形成經圖案化的第1導體層M2等。
其次,對第1導體層M2、M12施予粗化處理之後,如第10圖所示,以被覆第1導體層M2、M12的方式使樹脂薄膜6積層及硬化以獲得絕緣層V2、V12。此樹脂薄膜,如上述,亦可因應需要而包含填料。
其次,如第11圖所示,對絕緣層V2、V12(增建層)從其主表面照射雷射,以既定的圖案形成導通孔34h,並對包含導通孔34h的絕緣層V2及V12實施粗化處理。在絕緣層V2及V12包含填料的情況下,一旦如上述對絕緣層V2及V12施予粗化處理,則填料會游離而殘留於絕緣層V2及V12上,所以,與上述同樣地適當地進行水洗淨、吹氣。接著,對導通孔34h實施除渣處理及外形蝕刻(outline etching)以洗淨導通孔34h內。
其次,如第12圖所示,利用圖案鍍敷來形成第2導體層M3、M13及導通導體34s。
之後,如第13圖所示,於第2導體層M3、M13上,以埋設於導通孔34h內的方式分別形成阻劑層8及18,並藉由施予阻劑塗布及曝光顯影處理,而如第14圖所示形成開口部8a及18a。
其次,對阻劑層8及18實施電漿處理。此電漿處理係為了藉由電漿照射而將阻劑層8及18,特別是表面活性化所實施者,藉此,當例如進行封裝化時,提升對密封樹脂層的潤濕性,而達到提升密封樹脂層的塗布性。特別是,當於配線基板與例如半導體元件等之狹窄的空隙填充底部填料樹脂時,藉由上述潤濕性的提升而使底部填料樹脂在配線基板,即阻劑層8上容易擴散。對於習知為困難的底部填料樹脂的注入也能容易地進行。
前述電漿處理,可使用使氧電漿產生的電漿裝置、使氬電漿產生的電漿裝置、使氫電漿產生的電漿裝置、使氦電漿產生的電漿裝置、使氮電漿產生的電漿裝置等來實施,特佳為使用使氧電漿產生的電漿裝置。
又,在使用使氧電漿產生的電漿裝置的情況下,較佳為使用以在將四氟化碳設為1的情況下將氧設為30以上、120以下的混合比所混合的混合氣體來使電漿產生,特佳為使用以在將四氟化碳設為1的情況下將氧設為30以上、50以下的混合比所混合的混合氣體來使電漿產生。
假設,一旦將氧設成比50還大,則混合氣體之每單位體積的四氟化碳的量會減少,所以,即使是使用混合氣體使電漿產生,也無法藉由電漿來將樹脂層的表面有效地活性化。另一方面,一旦將氧設成低於30,則混合氣體之每單位體積的四氟化碳的量會增加。但是,四氟化碳在大氣中的壽命非常長,係地球暖化作用遠比二氧化碳還強的溫室效果氣體,因此,如上述一旦四氟化碳的量增加,則混合氣體對環境的負擔變高。
又,使氧電漿產生的電漿裝置,較佳為使電漿產生的高頻輸出為2.0kW以上、3.0kW以下,電漿的照射時間為5秒以上,20秒以下。假設使電漿產生的高頻輸出變得比3.0kW還大,或電漿的照射時間變得比20秒還長,則在電漿裝置的驅動上需要大的電力,所以,配線基板的製造成本上升。另一方面,使電漿產生的高頻輸出低於2.0,或電漿的照射時間低於5秒,則即使進行了電漿處理也無法將樹脂層的表面充分地活性化。
再者,使氧電漿產生的電漿裝置,較佳為在將真空度設定為3Pa以上、120Pa以下的狀態下使電漿產生。假設,一旦真空度變得比120Pa還大,則難以使電漿穩定地產生。另一方面,一旦真空度變得低於3Pa,則必須有高性能的電漿裝置,所以,配線基板的製造成本上升。
如第14圖所示,一旦對阻劑層8及18實施電漿處理,則於阻劑層8及18的表面會發生並殘留起因於電漿處理所造成的渣屑,所以,對阻劑層8及18進行水噴射處理而去除上述渣屑。又,一旦於阻劑層8及18的表面殘留有上述渣屑,則在以下說明的無電解電鍍的製程形成導體層的情況下,會因上述渣屑而產生鍍敷下垂,而成為無法充分確保形成在開口部8a及18a的導體層間,即金屬端子墊10間及金屬端子墊17間的絕緣性,進而無法充分確保所要形成的配線基板1的絕緣性。
水噴射處理係利用高壓水的水洗淨,較佳是設為1MPa以上、100MPa以下。藉此,能有效地將因電漿處理所產生之上述渣屑加以水洗淨而去除。
其次,以無電解電鍍在露出於開口部8a及18a的金屬端子墊10及17上,形成例如作為導體層之鎳/金積層膜10a及17a之後,在開口部8a中焊料凸塊11係透過積層膜10a而以與金屬端子墊10電性接觸的方式形成在積層膜10a上,以獲得如第1~4圖所示的配線基板1。
又,於本實施形態中,形成開口部8a及18a之後,立即實施電漿處理,接著實施水噴射處理,然而,也可於形成開口部8a及18a之後,實施外形蝕刻(outline etching),之後,連續進行前述電漿處理及水噴射處理。此情況下,能預先去除因外形蝕刻而形成在樹脂絕緣層之開口部內的渣屑,所以,也能抑制起因於如此的渣屑所造成的鍍敷下垂。
因此,也能抑制起因於原先存在於開口部8a及18a內之渣屑所造成的鍍敷下垂,而成為無法充分確保形成在開口部8a及18a之鎳/金積層膜10a及17a(導體層)間的絕緣性,即金屬端子墊10間及金屬端子墊17間的絕緣性,進而無法充分確保所要形成的配線基板1的絕緣性。
本實施形態,除了阻劑層8以外,還對阻劑層18實施電漿處理及水噴射處理,但因於阻劑層18上不搭載半導體元件,所以對阻劑層18的電漿處理及水噴射處理並非必要的條件。
又,本實施形態,雖然說明了以鎳/金積層膜10a及17a作為以無電解電鍍所形成的導體層的情況,然而,也可為其他材料成分。但是,對阻劑層8及18實施電漿處理之後,最易受到於此等層上產生及殘留之渣屑的影響而發生鍍敷下垂,係實施無電解鍍鎳及無電解鍍金以形成鎳/金積層膜10a及17a的情況。因此,藉由上述水噴射處理洗淨渣屑所產生的抑制鍍敷下垂的效果,在利用上述無電解鍍鎳及無電解鍍金而形成鎳/金積層膜10a及17a的情況下變得顯著。
又,在形成鎳/金積層膜10a及17a的情況下,若其厚度超過0.01μm,則因上述渣屑所造成之鍍敷下垂的影響變得顯著。又,從實用性觀點,鎳/金積層膜10a及17a之厚度的上限例如可設為10.0μm。
又,本實施形態不須進行過去於形成開口部8a及18a時所實施之除渣處理等,所以,即使是在如上述附加了電漿處理及水噴射處理等製程的情況下,配線基板之製造方法之相關全體製程也不會繁雜化。
由以上所述,使用以本發明的方法所獲得之配線基板,能製作樹脂密封性優良的半導體封裝。
以下記載本發明的實施例。
在製造第1圖所示之配線基板1時,如第12圖所示,於形成厚度(21)μm的阻劑層8及18之後,如第13圖所示,對這些阻劑層8及18形成直徑(74)μm的開口部8a及18a。接著,在真空度(33Pa),使用以(只有氧)的比例使氧對四氟化碳1混合的混合氣體,投入(8)kW的高頻輸出(240)秒鐘,實施了氧電漿處理。
接著,將製造中途的配線基板組件(assembly)設置於傳輸帶(belt conveyer)上,一面以0.8m/分的搬運速度使此傳輸帶驅動,一面噴附壓力30MPa的水實施水噴射處理。之後,利用無電解鍍敷處理,在露出於開口部8a及18a的金屬端子墊10及17上形成作為導體層的鎳/金積層膜10a及17a。其結果,未辨識出因形成積層膜10a時之無電解所造成的鍍敷下垂。
除了將傳輸帶的搬運速度設為3m/分,噴附壓力0.5MPa之水的處理之外,與實施例同樣地在露出於開口部8a及18a的金屬端子墊10及17上形成了積層膜10a及17a。其結果,辨識出因形成積層膜10a時之無電解所造成的鍍敷下垂。
以上舉出具體例詳細說明了本發明,但是,本發明並非限定於上述內容者,只要是不脫離本發明的範圍,就可作各種的變形及變更。
1...配線基板
M1...核心導體層
V1...第1增建層
M2...第1導體層
V2...第2增建層
M11...核心導體層
V11...第1增建層
M12...第1導體層
V12...第2增建層
8、18...阻劑層
8a、18a...開口部
10a、17a...鎳/金積層膜
34p...導通墊
34s...導通導體
34l...導通盤
第1圖係實施形態中的配線基板的平面圖。
第2圖同樣為實施形態中的配線基板的平面圖。
第3圖係將沿著I-I線切開第1圖及第2圖所示之配線基板的情況之剖面的一部分放大表示的圖。
第4圖係將沿著II-II線切開第1圖及第2圖所示之配線基板的情況之剖面的一部分放大表示的圖。
第5圖係實施形態中的配線基板之製造方法的一製程圖。
第6圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第7圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第8圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第9圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第10圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第11圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第12圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第13圖同樣為實施形態中的配線基板之製造方法的一製程圖。
第14圖同樣為實施形態中的配線基板之製造方法的一製程圖。
M1...核心導體層
V1...第1增建層
M2...第1導體層
V2...第2增建層
M3...第2導體層
M11...核心導體層
V11...第1增建層
M12...第1導體層
V12...第2增建層
M13...第2導體層
2...板狀核心
6...熱硬化性樹脂組成物
7a...金屬配線
8、18...阻劑層
8a、18a...開口部
10...金屬端子墊
12...貫穿孔
17...金屬端子墊
30...貫穿孔導體
34...導通體
34h...導通孔
34p...導通墊
34s...導通導體
34l...導通體端子
Claims (8)
- 一種配線基板之製造方法,係分別至少具有一層導體層與樹脂絕緣層,藉前述樹脂絕緣層的表面、與從前述樹脂絕緣層的開口部露出的導體層表面,形成最表層而成的配線基板之製造方法,其特徵在於依序具備:藉由對前述樹脂絕緣層施予阻劑塗布及曝光顯影,以形成至少一個前述開口部的製程;對形成有前述開口部的前述樹脂絕緣層實施電漿處理,使得前述樹脂絕緣層的表面及前述開口部的內壁面被電漿處理的製程;對被實施電漿處理的前述樹脂絕緣層實施水噴射處理的製程;及藉由無電解電鍍於前述樹脂絕緣層的前述開口部內形成前述導體層的製程。
- 如申請專利範圍第1項之配線基板之製造方法,其中於前述電漿處理及水噴射處理的前製程中,對前述開口部進行外形蝕刻處理,並接續此外形蝕刻處理而進行前述電漿處理及水噴射處理。
- 如申請專利範圍第1項之配線基板之製造方法,其中前述無電解電鍍包含無電解鍍鎳及無電解鍍金。
- 如申請專利範圍第2項之配線基板之製造方法,其中前述無電解電鍍包含無電解鍍鎳及無電解鍍金。
- 如申請專利範圍第3項之配線基板之製造方法,其中利用前述無電解電鍍所形成之鍍敷厚度為0.01μm~ 10.0μm。
- 如申請專利範圍第4項之配線基板之製造方法,其中利用前述無電解電鍍所形成之鍍敷厚度為0.01μm~10.0μm。
- 如申請專利範圍第1至6項中任一項之配線基板之製造方法,其中前述水噴射處理的水壓為1MPa~100MPa的範圍。
- 如申請專利範圍第1項之配線基板之製造方法,其中前述電漿處理係藉由氧電漿所進行的處理,作為使該氧電漿產生的混合氣體,係使用在將四氟化碳設為1的情況下將氧設為30以上、50以下的混合氣體。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026843 | 2010-02-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201204202A TW201204202A (en) | 2012-01-16 |
TWI524829B true TWI524829B (zh) | 2016-03-01 |
Family
ID=44793789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100104052A TWI524829B (zh) | 2010-02-09 | 2011-02-08 | 配線基板之製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011187923A (zh) |
TW (1) | TWI524829B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103687344B (zh) | 2012-09-26 | 2016-08-24 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板制作方法 |
-
2010
- 2010-10-26 JP JP2010239390A patent/JP2011187923A/ja not_active Withdrawn
-
2011
- 2011-02-08 TW TW100104052A patent/TWI524829B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201204202A (en) | 2012-01-16 |
JP2011187923A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3983146B2 (ja) | 多層配線基板の製造方法 | |
TWI548312B (zh) | 配線基板的製造方法及使用該配線基板之安裝構造體 | |
US10685931B2 (en) | Method and apparatus for forming contacts on an integrated circuit die using a catalytic adhesive | |
TWI384925B (zh) | 內埋式線路基板之結構及其製造方法 | |
JP2009099649A (ja) | 配線基板の製造方法 | |
JP2011258590A (ja) | 配線基板及びその製造方法 | |
US8387241B2 (en) | Method of fabricating wiring board | |
JP5530859B2 (ja) | 配線基板の製造方法 | |
US20100214752A1 (en) | Multilayer wiring board and method for manufacturing the same | |
KR101167464B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2012049250A (ja) | 配線基板の製造方法 | |
Chen et al. | Ultra-thin line embedded substrate manufacturing for 2.1 D/2.5 D SiP application | |
KR20150067056A (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
CN103974522A (zh) | 布线基板及其制造方法 | |
JP2015115335A (ja) | プリント配線板及びプリント配線板の製造方法 | |
TWI524829B (zh) | 配線基板之製造方法 | |
JP2012099768A (ja) | 配線基板の製造方法 | |
JP2007019275A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
US11197373B2 (en) | Inductor built-in substrate | |
US12020843B2 (en) | Inductor built-in substrate and method for manufacturing inductor built-in substrate | |
US20210159010A1 (en) | Inductor built-in substrate and method for manufacturing inductor built-in substrate | |
JP3769851B2 (ja) | プリント配線板の製造方法 | |
JP5480195B2 (ja) | 部品実装基板 | |
JP2013016847A (ja) | 配線基板の製造方法 | |
WO2018089798A1 (en) | Integrated circuit wafer integration with catalytic laminate or adhesive |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |