CN103594451B - 多层多芯片扇出结构及制作方法 - Google Patents

多层多芯片扇出结构及制作方法 Download PDF

Info

Publication number
CN103594451B
CN103594451B CN201310578899.0A CN201310578899A CN103594451B CN 103594451 B CN103594451 B CN 103594451B CN 201310578899 A CN201310578899 A CN 201310578899A CN 103594451 B CN103594451 B CN 103594451B
Authority
CN
China
Prior art keywords
layer
daughter
encapsulation
tube core
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310578899.0A
Other languages
English (en)
Other versions
CN103594451A (zh
Inventor
张文奇
王磊
于中尧
郭学平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke core integrated technology Co., Ltd.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310578899.0A priority Critical patent/CN103594451B/zh
Publication of CN103594451A publication Critical patent/CN103594451A/zh
Application granted granted Critical
Publication of CN103594451B publication Critical patent/CN103594451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层多芯片扇出结构，包括一承载板，所述承载板上设有多个层叠的封装子体；各封装子体内均封装有至少一个管芯；在各封装子体中，管芯被介质层的介质材料所包覆，管芯采用正面向上的形式贴装在金属垫块上；在每一封装子体的介质层上均设有RDL层；管芯正面的焊盘通过第一互连孔与该管芯所在封装子体的RDL层电连接；相邻封装子体之间设有绝缘层，相邻封装子体的RDL层之间通过层间的第二互连孔电连接。底部封装子体中的金属垫块压在承载板的表面上；中间或顶部的封装子体中的金属垫块压在封装子体间的绝缘层上；在顶部封装子体的表面布设有一层阻焊层。本发明能够较为容易地实现三维多芯片堆叠。

Description

多层多芯片扇出结构及制作方法
技术领域
本发明涉及微电子封装领域，尤其是一种层叠的芯片扇出结构及制作方法。
背景技术
今日的电子封装不但要提供芯片的保护，同时还要在一定的成本下满足不断增加的性能、可靠性、散热、功率分配等要求，功能芯片速度及处理能力的增加需要更多的引脚数，更快的时钟频率和更好的电源分配。同时由于用户对超薄，微缩，多功能，高性能且低耗电的智能移动电子产品的需求越来越大，直接促成移动终端芯片计算和通信功能的融合，出现集成度，复杂度越来越高，功耗和成本越来越低的趋势。
传统的封装技术可以分为两类。在第一类中，晶圆上的管芯在它们被切割之前进行封装。这种封装技术具有一些有利的特征，诸如大产量和低成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术也具有缺陷。如上所述，管芯的尺寸变得越来越小，而且对应的封装只能是扇入型封装，例如图1所示为一种扇入型封装，其中，每个管芯的I/O焊盘1都限于直接位于对应管芯表面上方的区域。由于管芯的受限面积，I/O焊盘1的数量由于I/O焊盘1的间距限制而受到限制。如果焊盘1的间距减小，则可能出现焊桥。此外，在要求固定焊球大小的情况下，焊球2必须具有一定的尺寸，这又限制了可封装在管芯表面上的焊球2的数量。
在另一种封装中，管芯在封装之前从晶圆中切割，而且只有“合格管芯”被封装。这种封装技术的优点在于可形成扇出型封装，该技术通过RDL（再布线层）将单个芯片的I/O进行扇出，增大单个封装面积，从而提高整体I/O数。相对于传统的单个IC芯片的塑封方式，扇出型封装技术可以得到更小的封装尺寸、更好的电学热学性能和更高的封装密度。典型的扇出型圆片级封装（fan-outWLP）结构如图2所示。
实现扇出型圆片级封装目前有三种不同的工艺路线，各有优缺点。最常见的也是最早出现的就是英飞凌提出的eWLB方案。此方案将合格管芯（Gooddie）重组且正面向下（facedown）贴装在dummy晶圆上，整体进行塑封，重构晶圆,dummy晶圆拆键合后进行表面RDL布线、植球，最后切割成单个封装体，从而实现I/O管脚（pin）扇出。这种使用dummy晶圆为载板的封装技术的缺点在于使用成本较高、生产效率较低。另一方面，虽然可以解决I/O数限制的问题，但是由于使用包覆塑封料，其强度偏低，使扇出结构的支撑强度不够，在薄型封装中难以应用；包覆塑封料较大的热膨胀系数使得工艺过程翘曲较大，设备可加工能力较低，良率损失较大；而且较大的热膨胀系数导致芯片位置对准精度不高，细间距（finepitch）实现困难；包封树脂较为昂贵，不利于产品的低成本化。同时由于再布线是在塑封完以后进行，多芯片三维封装也难以实现。另一种方案是高精度的photodefine扇出封装。此方案将合格管芯（Gooddie）重组且faceup贴装在dummy晶圆上,使用光敏性材料涂覆整个晶圆表面并利用RDL等技术把I/OPin扇出。鉴于晶圆光刻技术精度高的特点，这种方式有机会实现细间距和多层芯片堆叠。然而超薄芯片技术、光敏性厚胶材料选择、大尺寸晶圆可能出现的翘曲问题以及较高的成本是该方案面临的挑战。还有一种方案是embeddedpackage。此方案利用基板生产工艺，通常采用双马来酰亚胺三嗪树脂（BTresin）基板来实现再布线和内外部的互连，将有源或无源芯片埋入基板中，通过基板的布线，将芯片I/OPin扇出。然而基板占封装成本的很大一部分，同时由于受到基板工艺中钻孔精度的影响，在实现三维多芯片堆叠的时候同样非常困难。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种多层多芯片扇出结构及制作方法，能够较为容易地实现三维多芯片堆叠，也可以避免发生因为芯片位置对准精度不高而产生的芯片移位问题。本发明采用的技术方案是：
一种多层多芯片扇出结构，包括一承载板，所述承载板上设有多个层叠的封装子体；各封装子体内均封装有至少一个管芯；在各封装子体中，一个或多个管芯被介质层的介质材料所包覆，管芯采用正面向上的形式贴装在金属垫块上；在每一封装子体的介质层上均设有RDL层；管芯正面的焊盘通过第一互连孔与该管芯所在封装子体的RDL层电连接；
相邻封装子体之间设有绝缘层，相邻封装子体的RDL层之间通过层间的第二互连孔电连接；
在与承载板结合的底部封装子体中，底部封装子体中的金属垫块压在承载板的一个表面上；中间或顶部的封装子体中的金属垫块压在封装子体间的绝缘层上；
在顶部封装子体的表面布设有一层阻焊层，在阻焊层上对应于顶部封装子体的RDL层上的焊盘处开有开窗，在开窗处植有连接顶部封装子体RDL层焊盘的I/O焊球。
进一步地，所述承载板为有机基板或半固化片。
进一步地，所述介质层的介质材料为聚丙烯。
进一步地，所述绝缘层的材料为BCB或PBO。
进一步地，所述第一互连孔和第二互连孔中均填充有导电金属。
进一步地，所述RDL层的材料为铜。
一种多层多芯片扇出结构的制作方法，包括下述步骤：
步骤(a).提供承载板，在承载板上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块；
步骤(b).将管芯采用正面向上的形式贴装在金属垫块上；
步骤(c).在承载板上制作介质层，使得介质层完全包覆管芯；在介质层中对准管芯正面的焊盘处开第一盲孔；
步骤(d).对第一盲孔面进行化镀和填孔电镀，在第一盲孔中填充满导电金属，形成第一互连孔，填孔电镀的同时在介质层表面形成一层金属层，刻蚀介质层表面的金属层形成连接第一互连孔的RDL层；第一层即底层的封装子体形成；
步骤(e).在底层封装子体的表面制作一层绝缘层；
步骤(f).接着进行第二层封装子体的制作，在绝缘层上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块；将管芯采用正面向上的形式贴装在第二层封装子体的金属垫块上；
步骤(g).在绝缘层上制作介质层，使得介质层完全包覆第二层封装子体的管芯；在第二层封装子体的介质层中对准管芯正面的焊盘处开第一盲孔，在第二层封装子体的介质层中对准底层封装子体的RDL层金属开第二盲孔；
步骤(h).对第二层封装子体的第一盲孔面和第二盲孔面进行化镀和填孔电镀，形成第一互连孔和第二互连孔，填孔电镀的同时在介质层表面形成一层金属层，刻蚀介质层表面的金属层形成连接第一互连孔和第二互连孔的RDL层；第二层封装子体形成；
步骤(i).在第二层封装子体的表面布设一层阻焊层，在阻焊层上对应于第二层封装子体的RDL层上的焊盘处开开窗，在开窗处植连接第二层封装子体RDL层焊盘的I/O焊球。
本发明的优点：本发明所提出的基于先进封装的低成本三维扇出型封装技术是为了面向量大面广的智能手机芯片市场，为高度敏感的模拟设备以及数字平台提供解决方案。这些技术与小封装尺寸和较大封装尺寸都兼容；能够支持单布线层和多布线层，以优化封装尺寸、性能、I/O的芯片尺寸范围和成本。具体有下述优点：
1）.有机基板的工艺相对于晶圆级工艺对设备以及环境等要求比较低，材料的价格具有很大的优势，所以基于有机基板的扇出型（fan-out）工艺其价格优势非常明显，更适合于大规模生产。
2).在制作过程该技术方案对整个模块的翘曲等机械应力问题更具有优势。
3).该扇出型工艺与有机基板制作技术中的很多常规工艺兼容，更适应于该技术在基板量产厂商的推广和大规模量产。
4).三维多芯片扇出结构使得整体封装尺寸更加紧凑，利于在单个封装内集成尽可能多数量的管芯。
附图说明
图1为现有技术扇出结构之一。
图2为现有技术扇出结构之二。
图3为本发明的承载板上制作金属垫块示意图。
图4为本发明的底层封装子体的管芯贴装示意图。
图5为本发明的底层封装子体的介质层和盲孔制作示意图。
图6为本发明的底层封装子体的第一互连孔和RDL层制作示意图。
图7为本发明的制作绝缘层示意图。
图8为本发明的第二层封装子体的金属垫块制作和管芯贴装示意图。
图9为本发明的第二层封装子体的绝缘层、盲孔制作示意图。
图10为本发明的第二层封装子体的介质层、第一互连孔、第二互连孔制作示意图。
图11为本发明的形成阻焊层、焊球示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图11所示：
一种多层多芯片扇出结构，包括一承载板101，所述承载板101上设有多个层叠的封装子体；各封装子体内均封装有至少一个管芯201；在各封装子体中，一个或多个管芯201被介质层103的介质材料所包覆，管芯201采用正面向上的形式贴装在金属垫块102上；在每一封装子体的介质层103上均设有RDL层104；管芯201正面的焊盘通过第一互连孔202＇与该管芯201所在封装子体的RDL层104电连接。
相邻封装子体之间设有绝缘层105，相邻封装子体的RDL层104之间通过层间的第二互连孔203＇电连接。
在与承载板101结合的底部封装子体中，底部封装子体中的金属垫块102压在承载板101的一个表面上；中间或顶部的封装子体中的金属垫块102压在封装子体间的绝缘层105上。
在顶部封装子体的表面布设有一层阻焊层106，在阻焊层106上对应于顶部封装子体的RDL层104上的焊盘处开有开窗，在开窗处植有连接顶部封装子体RDL层焊盘的I/O焊球108。
进一步地，所述承载板101为有机基板或半固化片。
进一步地，所述介质层103的介质材料为聚丙烯。
进一步地，所述绝缘层的材料为BCB或PBO。
进一步地，所述第一互连孔202＇和第二互连孔203＇中均填充有导电金属。
进一步地，所述RDL层104的材料为铜。
此种多层多芯片扇出结构的制作方法如下所述，包括下述步骤：
步骤(a).如图3所示，提供承载板101，在承载板101上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块102；
在此步骤中，承载板101优选采用有机基板或半固化片（PP片），该承载板101尺寸较大，可以是250mm*400mm、500mm*600mm等。承载板101上所压的金属箔为铜箔，将铜箔上不需要部分刻蚀掉，刻蚀出的金属垫块102具有电磁兼容（EMC）的功能，使器件具有更好的可靠性。
步骤(b).如图4所示，将管芯201采用正面向上的形式贴装在金属垫块102上；
在此步骤中，可以在金属垫块102上点胶，然后再贴装管芯201。
步骤(c).如图5所示，在承载板101上制作介质层103，使得介质层103完全包覆管芯201；在介质层103中对准管芯201正面的焊盘处开第一盲孔202；
介质层103的介质材料采用PP（聚丙烯）等材质，盲孔形成采用激光或机械钻孔的方式，要求第一盲孔202需与管芯201正面的焊盘（pad）精确对准。
步骤(d).如图6所示，对第一盲孔202面进行化镀和填孔电镀，在第一盲孔202中填充满导电金属，形成第一互连孔202＇，填孔电镀的同时在介质层103表面形成一层金属层，刻蚀介质层103表面的金属层形成连接第一互连孔202＇的RDL层104；第一层即底层的封装子体形成；
此步骤中，盲孔电镀的厚度以及RDL的尺寸按照产品需求进行，同时控制全板电镀的均匀性。RDL层即再布线层（Re-DistributionLayer），材质可以是铜。
步骤(e).如图7所示，在底层封装子体的表面（也就是底层封装子体的介质层103和RDL层104之上）制作一层绝缘层105；
绝缘层可以采用BCB（苯并环丁烯）、PBO（聚对苯撑苯并双恶唑）等材质，可以采用旋涂或喷涂的方法进行，并按照材质要求进行固化处理。
步骤(f).如图8所示，接着进行第二层封装子体的制作，在绝缘层105上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块102；将管芯201采用正面向上的形式贴装在第二层封装子体的金属垫块102上；
制作金属垫块102和贴装管芯201的方式同步骤(a)、(b)。本实施例只制作两层层叠的封装子体，第二层封装子体也就是顶层的封装子体。
步骤(g).如图9所示，在绝缘层105上制作介质层103，使得介质层103完全包覆第二层封装子体的管芯201；在第二层封装子体的介质层103中对准管芯201正面的焊盘处开第一盲孔202，在第二层封装子体的介质层103中对准底层封装子体的RDL层金属开第二盲孔203；
步骤(h).如图10所示，对第二层封装子体的第一盲孔202面和第二盲孔203面进行化镀和填孔电镀，形成第一互连孔202＇和第二互连孔203＇，填孔电镀的同时在介质层103表面形成一层金属层，刻蚀介质层103表面的金属层形成连接第一互连孔202＇和第二互连孔203＇的RDL层104；第二层封装子体形成；
第二层封装子体的RDL层104上设有焊盘，以便于后续步骤中将焊球植在焊盘上。
步骤(i).如图11所示，在第二层封装子体（本例也就是顶部封装子体）的表面（也就是第二层封装子体的介质层103和RDL层104之上）布设一层阻焊层106，在阻焊层106上对应于第二层封装子体的RDL层104上的焊盘处开开窗，在开窗处植连接第二层封装子体RDL层焊盘的I/O焊球108。
阻焊层106采用通常所用的绿油，可以起到阻焊和防氧化保护的作用。
本实施例在第二层封装子体形成后即开始制作阻焊层和I/O焊球，但并不限制本扇出结构仅能够包含两层层叠的封装子体。根据实际需要，可以制作包含更多层层叠的封装子体。

Claims (7)

1.一种多层多芯片扇出结构，包括一承载板(101)，其特征在于：所述承载板(101)上设有多个层叠的封装子体；各封装子体内均封装有至少一个管芯(201)；
在各封装子体中，一个或多个管芯(201)被介质层(103)的介质材料所包覆，管芯(201)采用正面向上的形式贴装在金属垫块(102)上；在每一封装子体的介质层(103)上均设有RDL层(104)；管芯(201)正面的焊盘通过第一互连孔(202＇)与该管芯(201)所在封装子体的RDL层(104)电连接；
相邻封装子体之间设有绝缘层(105)，相邻封装子体的RDL层(104)之间通过层间的第二互连孔(203＇)电连接；
在与承载板(101)结合的底部封装子体中，底部封装子体中的金属垫块(102)压在承载板(101)的一个表面上；中间或顶部的封装子体中的金属垫块(102)压在封装子体间的绝缘层(105)上；
在顶部封装子体的表面布设有一层阻焊层(106)，在阻焊层(106)上对应于顶部封装子体的RDL层(104)上的焊盘处开有开窗，在开窗处植有连接顶部封装子体RDL层焊盘的I/O焊球(108)；
上述多层多芯片扇出结构通过下述方法制作：
步骤(a).提供承载板(101)，在承载板(101)上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块(102)；
步骤(b).将管芯(201)采用正面向上的形式贴装在金属垫块(102)上；
步骤(c).在承载板(101)上制作介质层(103)，使得介质层(103)完全包覆管芯(201)；在介质层(103)中对准管芯(201)正面的焊盘处开第一盲孔(202)；
步骤(d).对第一盲孔(202)面进行化镀和填孔电镀，在第一盲孔(202)中填充满导电金属，形成第一互连孔(202＇)，填孔电镀的同时在介质层(103)表面形成一层金属层，刻蚀介质层(103)表面的金属层形成连接第一互连孔(202＇)的RDL层(104)；第一层即底层的封装子体形成；
步骤(e).在底层封装子体的表面制作一层绝缘层(105)；
步骤(f).接着进行第二层封装子体的制作，在绝缘层(105)上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块(102)；将管芯(201)采用正面向上的形式贴装在第二层封装子体的金属垫块(102)上；
步骤(g).在绝缘层(105)上制作介质层(103)，使得介质层(103)完全包覆第二层封装子体的管芯(201)；在第二层封装子体的介质层(103)中对准管芯(201)正面的焊盘处开第一盲孔(202)，在第二层封装子体的介质层(103)中对准底层封装子体的RDL层金属开第二盲孔(203)；
步骤(h).对第二层封装子体的第一盲孔(202)面和第二盲孔(203)面进行化镀和填孔电镀，形成第一互连孔(202＇)和第二互连孔(203＇)，填孔电镀的同时在介质层(103)表面形成一层金属层，刻蚀介质层(103)表面的金属层形成连接第一互连孔(202＇)和第二互连孔(203＇)的RDL层(104)；第二层封装子体形成；
步骤(i).在第二层封装子体的表面布设一层阻焊层(106)，在阻焊层(106)上对应于第二层封装子体的RDL层(104)上的焊盘处开开窗，在开窗处植连接第二层封装子体RDL层焊盘的I/O焊球(108)。
2.如权利要求1所述的多层多芯片扇出结构，其特征在于：所述承载板(101)为有机基板或半固化片。
3.如权利要求1或2所述的多层多芯片扇出结构，其特征在于：所述介质层(103)的介质材料为聚丙烯。
4.如权利要求1或2所述的多层多芯片扇出结构，其特征在于：所述绝缘层(105)的材料为BCB或PBO。
5.如权利要求1或2所述的多层多芯片扇出结构，其特征在于：所述第一互连孔(202＇)和第二互连孔(203＇)中均填充有导电金属。
6.如权利要求1或2所述的多层多芯片扇出结构，其特征在于：所述RDL层(104)的材料为铜。
7.一种多层多芯片扇出结构的制作方法，其特征在于，包括下述步骤：
步骤(a).提供承载板(101)，在承载板(101)上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块(102)；
步骤(b).将管芯(201)采用正面向上的形式贴装在金属垫块(102)上；
步骤(c).在承载板(101)上制作介质层(103)，使得介质层(103)完全包覆管芯(201)；在介质层(103)中对准管芯(201)正面的焊盘处开第一盲孔(202)；
步骤(d).对第一盲孔(202)面进行化镀和填孔电镀，在第一盲孔(202)中填充满导电金属，形成第一互连孔(202＇)，填孔电镀的同时在介质层(103)表面形成一层金属层，刻蚀介质层(103)表面的金属层形成连接第一互连孔(202＇)的RDL层(104)；第一层即底层的封装子体形成；
步骤(e).在底层封装子体的表面制作一层绝缘层(105)；
步骤(f).接着进行第二层封装子体的制作，在绝缘层(105)上压金属箔，然后经过贴膜曝光显影后刻蚀出管芯的金属垫块(102)；将管芯(201)采用正面向上的形式贴装在第二层封装子体的金属垫块(102)上；
步骤(g).在绝缘层(105)上制作介质层(103)，使得介质层(103)完全包覆第二层封装子体的管芯(201)；在第二层封装子体的介质层(103)中对准管芯(201)正面的焊盘处开第一盲孔(202)，在第二层封装子体的介质层(103)中对准底层封装子体的RDL层金属开第二盲孔(203)；
步骤(h).对第二层封装子体的第一盲孔(202)面和第二盲孔(203)面进行化镀和填孔电镀，形成第一互连孔(202＇)和第二互连孔(203＇)，填孔电镀的同时在介质层(103)表面形成一层金属层，刻蚀介质层(103)表面的金属层形成连接第一互连孔(202＇)和第二互连孔(203＇)的RDL层(104)；第二层封装子体形成；
步骤(i).在第二层封装子体的表面布设一层阻焊层(106)，在阻焊层(106)上对应于第二层封装子体的RDL层(104)上的焊盘处开开窗，在开窗处植连接第二层封装子体RDL层焊盘的I/O焊球(108)。
CN201310578899.0A 2013-11-18 2013-11-18 多层多芯片扇出结构及制作方法 Active CN103594451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310578899.0A CN103594451B (zh) 2013-11-18 2013-11-18 多层多芯片扇出结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310578899.0A CN103594451B (zh) 2013-11-18 2013-11-18 多层多芯片扇出结构及制作方法

Publications (2)

Publication Number Publication Date
CN103594451A CN103594451A (zh) 2014-02-19
CN103594451B true CN103594451B (zh) 2016-03-16

Family

ID=50084530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310578899.0A Active CN103594451B (zh) 2013-11-18 2013-11-18 多层多芯片扇出结构及制作方法

Country Status (1)

Country Link
CN (1) CN103594451B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887279B (zh) * 2014-04-02 2017-02-01 华进半导体封装先导技术研发中心有限公司 三维扇出型晶圆级封装结构及制造工艺
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN104103527B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级半导体芯片封装工艺
CN104103526B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级三维半导体芯片封装工艺
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US9613931B2 (en) * 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
TWI634629B (zh) * 2015-08-20 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN107958898B (zh) * 2016-10-17 2020-07-24 深圳市中兴微电子技术有限公司 一种多芯片框架封装结构及其制造方法
CN109962152B (zh) * 2017-12-25 2024-06-18 成都万应微电子有限公司 热电冷却基板及封装方法、集成电路芯片及封装方法
CN109378296B (zh) * 2018-10-11 2020-12-01 深圳市修颐投资发展合伙企业（有限合伙） 电子零件与基板互连方法
WO2020093391A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 一种集成有至少两个裸片的芯片
CN113192905B (zh) * 2021-06-03 2024-09-27 长电集成电路(绍兴)有限公司 一种多芯片三维堆叠扇出型封装结构及其封装方法
WO2023070488A1 (zh) * 2021-10-29 2023-05-04 上海华为技术有限公司 一种封装结构、封装方法以及功率放大器
WO2024011603A1 (zh) * 2022-07-15 2024-01-18 华为技术有限公司 芯片封装结构、电子设备及芯片封装结构的封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
CN102148167A (zh) * 2010-02-08 2011-08-10 日月光半导体制造股份有限公司 可堆栈式封装结构的制造方法
CN202394961U (zh) * 2011-12-09 2012-08-22 日月光半导体（上海）股份有限公司 具有散热柱的半导体晶圆及封装构造
CN102983122A (zh) * 2011-09-05 2013-03-20 联咏科技股份有限公司 堆迭式半导体封装结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
CN102148167A (zh) * 2010-02-08 2011-08-10 日月光半导体制造股份有限公司 可堆栈式封装结构的制造方法
CN102983122A (zh) * 2011-09-05 2013-03-20 联咏科技股份有限公司 堆迭式半导体封装结构及其制造方法
CN202394961U (zh) * 2011-12-09 2012-08-22 日月光半导体（上海）股份有限公司 具有散热柱的半导体晶圆及封装构造

Also Published As

Publication number Publication date
CN103594451A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103594451B (zh) 多层多芯片扇出结构及制作方法
EP3748672A1 (en) Chip and packaging method
US9312198B2 (en) Chip package-in-package and method thereof
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
CN102479762B (zh) 散热增益型半导体组件
CN103904057B (zh) PoP封装结构及制造工艺
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
CN103367169A (zh) 超薄包埋模模块及其制造方法
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
US9997493B2 (en) Flexible-substrate-based three-dimensional packaging structure and method
CN103296008A (zh) Tsv或tgv转接板，3d封装及其制备方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
US7973399B2 (en) Embedded chip package
CN206819971U (zh) 部件承载件
CN103296009A (zh) 带有ebg的屏蔽结构、3d封装结构及其制备方法
CN114141727B (zh) 一种多芯片三维集成扇出型封装结构及其制作方法
KR101109356B1 (ko) 임베디드 인쇄회로기판의 제조방법
CN102800598B (zh) 埋置有源元件的基板及埋置方法
CN103227164A (zh) 半导体封装构造及其制造方法
TW201427526A (zh) 核心基板及其製造方法與具有內建電子元件之基板及其製造方法
CN103594447A (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN112466833A (zh) 内埋元件封装结构及其制造方法
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181210

Address after: 221000 Xuzhou Economic and Technological Development Zone, Xuzhou City, Jiangsu Province, east side of high-tech road and south side of pioneering Road

Patentee after: Jiangsu Zhongke core integrated technology Co., Ltd.

Address before: 214135 Jiangsu Wuxi New District Taihu international science and Technology Park, No. 200, Linghu Road, China, D1 International Innovation Park, China sensor network.

Patentee before: National Center for Advanced Packaging Co., Ltd.