CN209276148U - 一种基于扇出型封装结构的混合封装系统 - Google Patents

一种基于扇出型封装结构的混合封装系统 Download PDF

Info

Publication number
CN209276148U
CN209276148U CN201822050179.8U CN201822050179U CN209276148U CN 209276148 U CN209276148 U CN 209276148U CN 201822050179 U CN201822050179 U CN 201822050179U CN 209276148 U CN209276148 U CN 209276148U
Authority
CN
China
Prior art keywords
chip
fan
packing
package structure
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822050179.8U
Other languages
English (en)
Inventor
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201822050179.8U priority Critical patent/CN209276148U/zh
Application granted granted Critical
Publication of CN209276148U publication Critical patent/CN209276148U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Micromachines (AREA)

Abstract

本实用新型公开了一种基于扇出型封装结构的混合封装系统，包括：第一类芯片封装体，包括嵌入在第一绝缘树脂中的第一芯片，所述第一类芯片封装体具有第一表面和第二表面，其中第一表面和第二表面为相对的两个表面，第一芯片的正面具有一个或多个第一焊盘以及感应区，第一芯片的正面与第一表面基本齐平，所述第二表面具有设置在第一芯片的背面的重布线层和外接焊盘，所述重布线层通过从第一芯片的背面延伸到第一焊盘的导电通孔与所述第一焊盘中的一个或多个形成电连接，其中所述通孔内填充有导电金属；第二类芯片封装体，第一类芯片封装体层叠在所述第二类芯片封装体上，并且所述第二类芯片封装体通过金属焊料或凸起与所述外接焊盘形成电连接。

Description

一种基于扇出型封装结构的混合封装系统
技术领域
本实用新型的实施例涉及半导体封装技术。具体而言，本实用新型涉及一种基于扇出型封装结构的混合封装系统。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型板级封装技术(Fanout Panel Level Package, F0PLP)的出现，作为扇出型晶圆级封装技术(Fanout Wafer Level Package, F0WLP)的升级技术，拥有更广阔的发展前景。
受限于芯片结构的布局，感应芯片的感应区域与信号焊盘往往分布在同一面，从而大大限制了后期的封装设计布局。传统采用两种封装结构，一种是芯片正面贴装，信号的焊盘向上通过引线连接到基板上。另外一种是芯片倒扣，芯片焊盘通过凸点和基板相互互联。此两种封装形式都需要在感应区域的上方留空，用以光信号的互通。此留空区域便大大限制了封装的结构设计。
现有扇出技术封装方案，封装多在单面进行封装布线，信号线路都只在封装的单面，而感应器件的感应信号面往往恰恰也是这面。最终，此面会进行植球，倒扣后焊接在PCB板上，无法实现光信号的互联。
图1示出了一种现有的光学系统的封装结构的剖面示意图。如图1所示，该封装结构包括MEMS芯片110和控制芯片120。控制芯片120塑封在封装基板130上。MEMS芯片110通过引线键合封装在封装基板130上，并且MEMS 芯片110上方的塑封层上开窗，以便MEMS芯片110能够结构外部的光信号。这种封装结构由于需要开窗塑封，因此封装难度较大。另外，MEMS芯片110 无法得到有效的保护，封装可靠性降低。
因此，本领域需要一种新颖的基于扇出型封装结构的混合封装系统。
实用新型内容
针对现有技术中存在的问题，本实用新型提出一种基于TSV的RDL布线。不但降低了整体封装的布线难度，同时将信号布线区域与感光区域彼此分离。
根据本实用新型的一个方面，提供一种基于扇出型封装结构的混合封装系统，包括：
第一类芯片封装体，包括嵌入在第一绝缘树脂中的第一芯片，所述第一类芯片封装体具有第一表面和第二表面，其中第一表面和第二表面为相对的两个表面，第一芯片的正面具有一个或多个第一焊盘以及感应区，第一芯片的正面与第一表面基本齐平，所述第二表面具有设置在第一芯片的背面的重布线层和外接焊盘，所述重布线层通过从第一芯片的背面延伸到第一焊盘的导电通孔与所述第一焊盘中的一个或多个形成电连接，其中所述通孔内填充有导电金属；
第二类芯片封装体，第一类芯片封装体层叠在所述第二类芯片封装体上，并且所述第二类芯片封装体通过金属焊料或凸起与所述外接焊盘形成电连接。
在本实用新型的一个实施例中，所述第一芯片的感应区是感光区。
在本实用新型的一个实施例中，所述第二类芯片封装体包括基板、通过引线键合或倒装焊电连接到所述基板正面的第二芯片、设置在第二芯片外围的导电柱以及对第二芯片和导电柱进行包封的第二绝缘树脂。
在本实用新型的一个实施例中，所述导电柱通过金属焊料或凸起与所述外接焊盘形成电连接。
在本实用新型的一个实施例中，该基于扇出型封装结构的混合封装系统还包括设置在所述基板背面的一个或多个焊球。
在本实用新型的一个实施例中，所述第二绝缘树脂与所述第一绝缘树脂相同。
在本实用新型的一个实施例中，所述第二芯片是所述第一芯片的控制芯片。
在本实用新型的一个实施例中，所述重布线层包括导电线路层以及覆盖在到电线路表面的介质层。
本实用新型公开的封装系统在芯片的焊盘下面进行TSV刻孔工艺，将信号直接引导到芯片的背面，区分上表面的感光区域与下表面的信号布线区域。不但降低了整体封装的布线难度，同时将信号布线区域与感光区域彼此分离。本方案采用扇出封装形式，由于介质损耗小，可适用于高频领域的应用。本方案采用SIP的POP封装结构，对应的封装体积更小，适用范围更广。
相比于传统的MEMS芯片上方开窗塑封的封装方案，本方案降低了模具及封装工艺制作的难度。传统的方案，MEMS芯片往往无法得到有效的保护，本方案MEMS的非功能区域有效的被介质材料所保护，可靠性更好。
采用POP封装方案，MEMS芯片与下面的控制芯片分开封装，彼此之间的成品率相对独立。而传统SIP封装结构，成品率同时受到MEMS和控制芯片的影响，一颗芯片有问题，整个系统就有问题。无法单颗取代更换。本方案可单颗取代有问题的芯片。
附图说明
为了进一步阐明本实用新型的各实施例的以上和其它优点和特征，将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解，这些附图只描绘本实用新型的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了一种现有的光学系统的封装结构的剖面示意图。
图2示出根据本实用新型的一个实施例的基于扇出型封装结构的混合封装系统200的剖面示意图。
图3A至3G示出根据本实用新型的一个实施例形成基于扇出型封装结构的混合封装系统的过程的剖面示意图。
具体实施方式
在以下的描述中，参考各实施例对本实用新型进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/ 或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本实用新型的实施例的全面理解。然而，本实用新型可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
本实用新型基于传统的扇出封装工艺，利用TSV孔进行重布线层RDL布线。不但降低了整体封装的布线难度，同时将信号布线区域与感光区域彼此分离。
本实用新型的封装结构分为两个部分，上结构为第一类芯片，采用扇出封装工艺制备而成。下结构为第二类芯片结构，采用FBGA(Fine-Pitch Ball Grid Array，细间距球栅阵列)封装。两者之间采用POP(Package On Package，层叠封装)的封装堆叠结构。
图2示出根据本实用新型的一个实施例的基于扇出型封装结构的混合封装系统200的剖面示意图。
如图2所示，混合封装系统200包括第一类芯片封装体210和第二类芯片封装体220。第一类芯片封装体210和第二类芯片封装体220通过金属焊料或凸起230形成电连接。第一类芯片封装体210和第二类芯片封装体220形成封装堆叠结构。
第一类芯片封装体210包括嵌入在第一绝缘树脂211中的第一芯片212。第一类芯片封装体210具有第一表面213和第二表面214，其中第一表面213 和第二表面214为相对的上下两个表面。第一芯片212的正面具有一个或多个焊盘213以及感应区214，第一芯片212的正面与第一表面213基本齐平。第一芯片212的背面具有重布线层215和外接焊盘216。重布线层215通过TSV 通孔217与焊盘213中的一个或多个形成电连接，其中TSV通孔217从第一芯片212的背面延伸到焊盘213并且内部填充有导电金属。
在本实用新型的一个实施例中，第一芯片212可以是具有感光区的MEMS 芯片。在本实用新型的其它实施例中，第一芯片212可以是其它类型的具有暴露区域的芯片，例如，声学芯片、化学检测芯片、生物芯片等等。
虽然在图2所示的实施例中，第一类芯片封装体210内具有一个第一芯片，但是本领域的技术人员应该清楚，在本实用新型的其他实施例中，第一类芯片封装体210内可包括多个第一芯片。
第二类芯片封装体220包括基板221、通过引线键合或倒装焊电连接到基板221上的第二芯片222、第二芯片222外围的导电柱223以及对第二芯片222 和导电柱223进行包封的第二绝缘树脂224。
导电柱223通过焊料或凸起230与外接焊盘213形成电连接，从而将第一芯片212电连接到第二芯片222以及基板221。
在本实用新型的一个实施例，基板221可以是多层线路板或转接板，基板 221的正面具有布线层，第二芯片222通过引线或焊球与布线层相连。基板221 的背面具有多个外接焊盘。可以在外接焊盘上设置一个或多个焊球225。
第二芯片222可以是任何种类的芯片。第二绝缘树脂224可以与第一绝缘树脂211相同或不同。
虽然在图2所示的实施例中，第一类芯片封装体210内具有一个第一芯片，但是本领域的技术人员应该清楚，在本实用新型的其他实施例中，第一类芯片封装体210内可包括多个第一芯片。同理，第二类芯片封装体220也可以包括多个第二芯片222。
图3A至3G示出根据本实用新型的一个实施例形成基于扇出型封装结构的混合封装系统的过程的剖面示意图。
首先，如图3A所示，通过扇出工艺将第一芯片212塑封在第一绝缘树脂 211中。第一芯片212的正面具有一个或多个焊盘213以及感应区214。第一芯片212嵌入在第一绝缘树脂211，具有焊盘213以及感应区214的面暴露在外。具体而言，该扇出工艺可包括以下步骤：首先在承载片上覆盖临时键合薄膜。该临时键合薄膜为热塑或热固型有机材料，也可以是含有Cu、Ni、Cr、 Co等成分的无机材料，该临时键合薄膜可以通过加热、机械、化学、激光、冷冻等方式拆除；将第一芯片212的正面贴在临时键合薄膜上，第一芯片212 的焊盘及感应区214正对临时键合薄膜；然后在临时键合薄膜和第一芯片212 周围填充第一绝缘树脂211，从而将临时键合薄膜和第一芯片212包裹住；得到如图3A所示的结构。
接下来，对塑封材料进行研磨，露出第一芯片212的背部材料，将封装结构研磨到指定的厚度，如图3B所示。
然后，将对第一芯片212进行TSV孔217刻蚀，并在孔内电镀金属，将第一芯片的上IO焊盘213的信号引出到下表面，如图3C。
接下来，在第一芯片212的背面进行RDL重新布线，将信号焊盘扇出到对应的位置。首先形成导电线路层218，然后，在导电线路表面覆盖介质层219，用以保护导电线路层。在特定位置，对介质层进行开口，露出下面的导电线路层作为外接焊盘，如图3D所示。所述RDL层为金属材质，可以通过电镀、化学镀、蒸发、溅射、印刷、打印等工艺制作。
介质层可以与第一绝缘树脂211相同或不同。介质层为感光树脂或者可以通过干法刻蚀等工艺形成图形的树脂，例如聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)。
介质层可以通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式制作。
然后，在介质层的开口处进行焊球植球或形成导电凸起230，焊球或凸起230与RDL层互联，实现信号的互联，如图3E所示。
去除承载片和临时键合薄膜，露出第一芯片212正面的焊盘和感应区214，为了简化视图，在图3A至3E所示的剖视图中未示出承载片和临时键合薄膜。
以上描述了通过扇出工艺制备第一类芯片封装体的过程。第一类芯片封装体作为上封装体结构。而下封装体结构采用传统的POP封装结构，如图3F所示。第二芯片222通过引线引线键合或倒装焊接226在基板221上，在第二芯片周围的预留位置处，形成焊球或导电柱223，然后通过第二绝缘树脂224整体塑封起来。第二芯片可以是第一芯片的控制芯片或驱动芯片。
接下来，在焊球或导电柱223上方进行激光打孔。将上封装体与下封装体对准，焊球或导电柱223上方的孔洞与焊球或凸起230形成连接，然后进行回流，形成图3G所示的整体结构。在图3G所示的整体结构中，还包括形成在基板背面的焊球225。
本实用新型公开的封装系统在芯片的焊盘下面进行TSV刻孔工艺，将信号直接引导到芯片的背面，区分上表面的感光区域与下表面的信号布线区域。不但降低了整体封装的布线难度，同时将信号布线区域与感光区域彼此分离。本方案采用扇出封装形式，由于介质损耗小，可适用于高频领域的应用。本方案采用SIP的POP封装结构，对应的封装体积更小，适用范围更广。
相比于传统的MEMS芯片上方开窗塑封的封装方案，本方案降低了模具及封装工艺制作的难度。传统的方案，MEMS芯片往往无法得到有效的保护，本方案MEMS的非功能区域有效的被介质材料所保护，可靠性更好。
采用POP封装方案，MEMS芯片与下面的控制芯片分开封装，彼此之间的成品率相对独立。而传统SIP封装结构，成品率同时受到MEMS和控制芯片的影响，一颗芯片有问题，整个系统就有问题。无法单颗取代更换。本方案可单颗取代有问题的芯片。
尽管上文描述了本实用新型的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本实用新型的精神和范围。因此，此处所公开的本实用新型的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (8)

1.一种基于扇出型封装结构的混合封装系统，包括：
第一类芯片封装体，包括嵌入在第一绝缘树脂中的第一芯片，所述第一类芯片封装体具有第一表面和第二表面，其中第一表面和第二表面为相对的两个表面，第一芯片的正面具有一个或多个第一焊盘以及感应区，第一芯片的正面与第一表面基本齐平，所述第二表面具有设置在第一芯片的背面的重布线层和外接焊盘，所述重布线层通过从第一芯片的背面延伸到第一焊盘的导电通孔与所述第一焊盘中的一个或多个形成电连接，其中所述通孔内填充有导电金属；
第二类芯片封装体，第一类芯片封装体层叠在所述第二类芯片封装体上，并且所述第二类芯片封装体通过金属焊料或凸起与所述外接焊盘形成电连接。
2.如权利要求1所述的基于扇出型封装结构的混合封装系统，其特征在于，所述第一芯片的感应区是感光区。
3.如权利要求1所述的基于扇出型封装结构的混合封装系统，其特征在于，所述第二类芯片封装体包括基板、通过引线键合或倒装焊电连接到所述基板正面的第二芯片、设置在第二芯片外围的导电柱以及对第二芯片和导电柱进行包封的第二绝缘树脂。
4.如权利要求3所述的基于扇出型封装结构的混合封装系统，其特征在于，所述导电柱通过金属焊料或凸起与所述外接焊盘形成电连接。
5.如权利要求3所述的基于扇出型封装结构的混合封装系统，其特征在于，还包括设置在所述基板背面的一个或多个焊球。
6.如权利要求3所述的基于扇出型封装结构的混合封装系统，其特征在于，所述第二绝缘树脂与所述第一绝缘树脂相同。
7.如权利要求3所述的基于扇出型封装结构的混合封装系统，其特征在于，所述第二芯片是所述第一芯片的控制芯片。
8.如权利要求1所述的基于扇出型封装结构的混合封装系统，其特征在于，所述重布线层包括导电线路层以及覆盖在到电线路表面的介质层。
CN201822050179.8U 2018-12-07 2018-12-07 一种基于扇出型封装结构的混合封装系统 Active CN209276148U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822050179.8U CN209276148U (zh) 2018-12-07 2018-12-07 一种基于扇出型封装结构的混合封装系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822050179.8U CN209276148U (zh) 2018-12-07 2018-12-07 一种基于扇出型封装结构的混合封装系统

Publications (1)

Publication Number Publication Date
CN209276148U true CN209276148U (zh) 2019-08-20

Family

ID=67610157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822050179.8U Active CN209276148U (zh) 2018-12-07 2018-12-07 一种基于扇出型封装结构的混合封装系统

Country Status (1)

Country Link
CN (1) CN209276148U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370395A (zh) * 2020-03-24 2020-07-03 青岛歌尔智能传感器有限公司 心率模组的封装结构、封装方法及可穿戴设备
CN111732069A (zh) * 2020-06-18 2020-10-02 南通智通达微电子物联网有限公司 气敏传感器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370395A (zh) * 2020-03-24 2020-07-03 青岛歌尔智能传感器有限公司 心率模组的封装结构、封装方法及可穿戴设备
CN111370395B (zh) * 2020-03-24 2022-12-23 青岛歌尔智能传感器有限公司 心率模组的封装结构、封装方法及可穿戴设备
CN111732069A (zh) * 2020-06-18 2020-10-02 南通智通达微电子物联网有限公司 气敏传感器及其制备方法

Similar Documents

Publication Publication Date Title
US11990435B2 (en) Fingerprint sensor and manufacturing method thereof
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
US9343333B2 (en) Wafer level semiconductor package and manufacturing methods thereof
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
CN104576517B (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
CN104600064B (zh) 封装件上芯片结构和方法
CN106469656A (zh) 形成倒金字塔式腔体半导体封装的方法和半导体装置
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
CN107039337A (zh) 用有微柱的半导体管芯形成dcalga封装的方法和半导体器件
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN108538813A (zh) 半导体封装、半导体封装组件以及制造半导体封装的方法
CN110211931A (zh) 一种三维封装结构及其制造方法
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN208904014U (zh) 一种多芯片层叠扇出型封装结构
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
WO2020125155A1 (zh) 芯片的扇出型封装结构和封装方法
CN107622996A (zh) 三维高密度扇出型封装结构及其制造方法
CN112713097A (zh) 天线封装结构及封装方法
CN112713098A (zh) 天线封装结构及封装方法
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN109037080A (zh) 一种集成ipd封装结构及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant