CN109037080A - 一种集成ipd封装结构及其制造方法 - Google Patents

一种集成ipd封装结构及其制造方法 Download PDF

Info

Publication number
CN109037080A
CN109037080A CN201810699163.1A CN201810699163A CN109037080A CN 109037080 A CN109037080 A CN 109037080A CN 201810699163 A CN201810699163 A CN 201810699163A CN 109037080 A CN109037080 A CN 109037080A
Authority
CN
China
Prior art keywords
layer
dielectric layer
chip
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810699163.1A
Other languages
English (en)
Inventor
张文奇
陈�峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201810699163.1A priority Critical patent/CN109037080A/zh
Publication of CN109037080A publication Critical patent/CN109037080A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种集成IPD封装结构，包括：第一介电层；第一金属层，设置在所述第一介电层内部和表面；第二介电层，设置在所述第一介电层的第一面上方，且与所述第一金属层相连；第二金属层，设置在所述第二介质层内部和表面，且与所述第一金属层形成电连接；第一芯片焊接结构和第二芯片焊接结构，与所述第二金属层形成电连接；芯片，电连接至对应的所述第一芯片焊接结构；集成无源器件IPD芯片，电连接至对应的所述第二芯片焊接结构；阻挡层，第一面与第一介电层的与第一面相对的第二面相连；第三介电层，覆盖阻挡层的与第一面相对的第二面；第三金属层，与第一金属层形成电连接；以及外接焊球，与第三金属形成电连接。

Description

一种集成IPD封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种集成IPD封装结构及其制造方法。
背景技术
目前以手机为代表的便携式/移动类消费类电子设备中的元器件，不断要求设计者提供微型化、低成本的产品解决方案。事实上，微型化和低成本化不是相互矛盾的，而是相辅相成的。例如，当前，离散无源器件占了整个射频模块的元器件数量的90％、基板面积的80％以及整体成本的70％。如果采用集成无源器件(IPD)技术，就可以用芯片替代离散无源器件，主要优点如下：1)提升电性能，使有源器件与无源器件的互连以及器件的外部接口变短、阻抗变低从而降低寄生效应；2)进一步小型化，离散无源器件的减少显著减小了所需的基板面积，从而使RF系统级封装模块的尺寸大大减小；3)显著降低成本，所有工艺均可以在晶圆级实现，具有量产效应，且集成无源器件(IPD)的尺寸不再受封装尺寸的限制。
专利CN102194711A公开了一种现有的集成无源器件(IPD)设计方案，如图1所示，该方案将无源器件集成在扇出型封装结构中，需要封装基板，且需要在基板的重新布局布线(RDL)工艺中完成集成无源器件的同步制作。专利CN106024754A公开了又一种现有的集成无源器件(IPD)设计方案，如图2所示，该方案将无源器件贴装集成在扇出型封装结构中，在基板的重新布局布线(RDL)工艺中完成集成无源器件的贴装。以上现有的无源器件集成封装结构的工艺复杂，且无法完成精细线路制作。
发明内容
针对现有技术中存在的问题，本发明提供一种集成IPD封装结构及其制造方法，通过本发明的方案，形成一种短小轻薄的功能封装模块，解决了手机、智能穿戴、智能医疗等领域小型化、高密度、多功能等需求。
根据本发明的一个实施例，提供一种集成IPD封装结构，包括：
第一介电层；
第一金属层，所述第一金属层设置在所述第一介电层的内部和表面；
第二介电层，所述第二介电层设置在所述第一介电层的第一面上方，且与所述第一金属层相连；
第二金属层，所述第二金属层设置在所述第二介质层的内部和表面，且与所述第一金属层形成电连接；
第一芯片焊接结构和第二芯片焊接结构，所述第一、第二芯片焊接结构与所述第二金属层形成电连接；
芯片，所述芯片电连接至对应的所述第一芯片焊接结构；
集成无源器件IPD芯片，所述集成无源器件IPD芯片电连接至对应的所述第二芯片焊接结构；
阻挡层，所述阻挡层的第一面与所述第一介电层的第二面相连，所述第一介电层的第二面与其第一面相对；
第三介电层，所述第三介电层覆盖所述阻挡层的第二面，所述阻挡层的第二面与其第一面相对；
第三金属层，所述第三金属层设置成与所述第一金属层形成电连接；以及
外接焊球，所述外接焊球设置成与所述第三金属形成电连接。
在本发明的一个实施例中，所述第一金属层为双大马士革金属层。
在本发明的一个实施例中，所述第一介电层进一步由介电层、保护层、介电层、保护层构成的四层结构形成，其中所述保护层与介电层具有不同的刻蚀工艺。
在本发明的一个实施例中，所述第一金属层和/或所述第二金属层进一步包括金属通孔和金属重新布局布线RDL。
在本发明的一个实施例中，所述第二金属层为M层金属互连结构，其中M为大于或等于2的整数。
在本发明的一个实施例中，所述第一芯片焊接结构和/或所述第二芯片焊接结构为焊盘或铜柱。
在本发明的一个实施例中，该集成IPD封装结构还包括：
底填胶，所述底填胶设置在所述芯片和所述IPD芯片的底部与所述第二介电层之间；以及
塑封保护层，所述塑封保护层设置为覆盖所述芯片、所述IPD芯片以及裸露的所述第二介电层。
根据本发明的另一个实施例，提供一种集成IPD封装结构的制造方法，包括：
在载片的表面形成临时键合层；
在所述临时键合层的上表面形成阻挡层；
在所述阻挡层的上表面形成第一介电层；
在所述第一介电层内图形化形成第一金属层；
在所述第一金属层和裸露的所述第一介电层上形成第二介电层；
在所述第二介电层内和表面，图形化形成第二金属层，所述第二金属层电连接至所述第一金属层；
在所述第二金属层的外层焊盘上形成金属保护帽；
在所述金属保护帽上倒装焊芯片和IPD芯片并填充底填胶；
在所述芯片和所述IPD芯片的表面形成塑封保护层；
去除所述载片和所述临时键合层；
在所述阻挡层上形成第三介电层和第三金属层，所述第三金属层电连接至所述第一金属层；以及
在所述第三金属层的外接焊盘位置形成外接焊球。
在本发明的另一个实施例中，在所述阻挡层的上表面形成第一介电层进一步包括逐层形成介电层、保护层、介电层、保护层构成的四层结构，其中所述保护层与介电层使用不同的刻蚀工艺。
在本发明的另一个实施例中，在所述第一介电层内图形化形成第一金属层进一步包括：
在所述第一介电层内形成通孔和沟槽；
形成电镀种子层；
电镀形成填充通孔和沟槽的所述第一金属层；
去除所述第一介电层表层多余的所述第一金属层和电镀种子层。
根据本发明的又一个实施例中，提供一种三维集成IPD封装结构，包括：
第一介电层；
第一金属层，所述第一金属层设置在所述第一介电层的内部和表面；
第二介电层，所述第二介电层设置在所述第一介电层的第一面的上方，且与所述第一金属层相连；
第二金属层，所述第二金属层设置在所述第二介质层的内部和表面，且与所述第一金属层形成电连接；
第一铜柱和第二铜柱，所述第一铜柱、第二铜柱与所述第二金属层形成电互连；
第三铜柱，所述第三铜柱与所述第二金属层形成电互连；
芯片，所述芯片电连接至对应的所述第一铜柱；
集成无源器件IPD芯片，所述集成无源器件IPD芯片电连接至对应的所述第二铜柱；
底填胶，所述底填胶设置在所述芯片和所述IPD芯片的底部与所述第二介电层之间；
塑封保护层，所述塑封保护层设置成包覆在所述芯片、所述IPD芯片、裸露的所述底填胶和所述第二介电层，且所述第三铜柱从所述塑封保护层中漏出导电露头，所述芯片和所述IPD芯片从所述塑封保护层中漏出背面；
第三介电层，所述第三介电层设置在所述塑封保护层上方；
第三金属层，所述第三金属层设置在所述第三介质层的内部和表面，且与所述第三铜柱形成电连接；
阻挡层，所述阻挡层的第一面与所述第一介电层的第二面相连，所述所述第一介电层的第二面与其第一面相对；
第四介电层，所述第四介电层覆盖所述阻挡层的第二面，所述阻挡层的第二面与其第一面相对；
第四金属层，所述第四金属层设置成与所述第一金属层形成电连接；
外接焊球，所述外接焊球设置成与所述第四金属形成电连接；以及
封装芯片，所述封装芯片通过焊接装置电连接到第三金属层。
在本发明的又一个实施例中，所述第一金属层为包括导电通孔和重新布局布线互连的双大马士革金属层。
在本发明的又一个实施例中，所述第二金属层包括导电通孔和重新布局布线互连，且所述第二金属层为M层金属层，其中，M为大于等于2的整数。
本发明提供一种集成IPD封装结构及其制造方法，采用双大马士革工艺实现高密度亚微米精细线路制作，在封装体中集成一个或多个IPD和功能芯片形成具有一定功能的封装模块，实现多场景，多功能应用，封装模块中没有传统的封装基板和TSV(硅通孔)结构，降低了封装结构的厚度和尺寸，可以由一家生产厂商完成所有封装工艺的制作，缩短了制造工艺并节省加工成本。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据现有技术的一种集成无源器件封装结构的示意图。
图2示出根据现有技术的又一种集成无源器件封装结构的示意图。
图3示出根据本发明的一个实施例的一种集成IPD封装结构300的剖面示意图。
图4A至图4R示出根据本发明的一个实施例形成一种集成IPD封装结构300的过程剖面投影示意图。
图5示出根据本发明的一个实施例形成一种集成IPD封装结构300的流程图。
图6示出根据本发明的又一实施例的基于该集成IPD封装结构制作的一种三维集成IPD封装结构600的剖面示意图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种集成IPD封装结构及其制造方法，采用双大马士革工艺实现高密度亚微米精细线路制作，在封装体中集成一个或多个IPD和功能芯片形成具有一定功能的封装模块，实现多场景，多功能应用，封装模块中没有传统的封装基板和TSV(硅通孔)结构，降低了封装结构的厚度和尺寸，可以由一家生产厂商完成所有封装工艺的制作，缩短了制造工艺并节省加工成本。
下面结合图3来详细介绍根据本发明的一个实施例的一种集成IPD封装结构。图3示出根据本发明的一个实施例的一种集成IPD封装结构300的剖面示意图，如图3所示，该集成IPD封装结构300进一步包括第一介电层301、第一金属层302、第二介电层303、第二金属层304、第三介电层305、第三金属层306、金属保护帽307、芯片308、IPD芯片309、芯片焊接结构310、底填胶311、塑封保护层312、阻挡层313、第四金属层314、第四介电层315以及外接焊球316。
第一介电层301为不导电材料，可以是氧化硅、氮化硅、氧化锆、氧化铝、陶瓷、环氧树脂、聚酰亚胺、三嗪树脂等材料。可以通过物理化学气相沉积、原子层沉积、旋涂、层压等工艺制得。在本发明的一个实施例中，第一介质层301进一步包括在介质层表面形成阻挡层、在阻挡层表面形成介质层，然后再在介质层表面形成阻挡层的结构。介质层和阻挡层都为不导电材料，其中，在对介质层进行刻蚀时，阻挡层具有刻蚀保护掩膜作用，制作该结构的目的是为了精确刻蚀双大马士革工艺所需的通孔和沟槽。
第一金属层302设置在第一介电层301内，可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成，第一金属层302的材质可以为铜、铝、镍、铁、银、金等材质的金属或合金。在本发明的一个实施例中，第一金属层302通过双大马士革电镀工艺形成，即通过刻蚀通孔和沟槽、沉积电镀种子层、电镀填充通孔和沟槽以及CMP研磨掉多余的镀层和种子层。在本发明的又一实施例中，第一金属层302进一步包括导电通孔和导电线路。
第二介电层303设置在第一介电层301和第一金属层302之上，其材料为感光性介质材料，主要成分包括苯并环丁烯(BCB)、环氧树脂、聚酰亚胺、苯酚等有机材料。
第二金属层304设置在第二介质层的表面和内部，可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成。第二金属层304可以同第一金属层302相同或不同，材质可以为铜、铝、镍、铁、银、金等材质的金属或合金。在本发明的一个实施例中，第二金属层304的结构与第一金属层302类似，也包括导电通孔和导电线路，其中导电通孔与第一金属层302形成电互连。
可以根据封装结构的设计需要，形成多层第二介电层303和第二金属层304，也就是具有多层重新布局布线层(RDL)。
第三介电层305设置在第二介电层303和第二金属层304之上，其材料也为感光性介质材料，主要成分包括苯并环丁烯(BCB)、环氧树脂、聚酰亚胺、苯酚等有机材料。
第三金属层306设置在第三介电层305的内部和表面，第三金属层306的材质可以为铜、铝、镍、铁、银、金、锡等材质的金属或合金。在本发明的一个实施例中，第三金属层306包括导电通孔和金属焊盘露头，其中导电通孔与第二金属层形成电连接，金属焊盘露头用于与芯片以及IPD芯片的电和信号连接。
金属保护帽307设置在第三金属层306的金属焊盘露头上。金属保护帽307为金属材质，可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成。
芯片308和IPD芯片309皆通过芯片焊接结构310倒装焊在对应的金属保护帽307上。在本发明的一个实施例中，焊接结构310为铜柱，铜柱表面可以有镍、锡、金、银等金属保护层或锡银、锡银铜等易焊层。在本发明的一个具体实施例中，芯片308可以为CPU、DSP、MCU、存储器等芯片
底填胶311设置在芯片308和IPD芯片309的底部与第三介电层305之间。底填胶311通常为有机树脂。
塑封保护层312设置在芯片308、IPD芯片309以及裸露的第三介电层305之上，起到对芯片308、IPD芯片309以及裸露的第三介电层305的保护作用。塑封保护层312通常为有机树脂，可以添加填料，如二氧化硅、陶瓷粉、氧化钡等材料，以改善物理、化学性能或电器性能。
阻挡层313设置覆盖在第一介质层301的远离芯片308的一面上，阻挡层313为不导电材料的无机材质，如氧化硅、氮化硅、氧化锆、氧化铝等材料，可以通过物理化学气相沉积、溅射、原子层沉积等工艺制得。
第四金属层314设置在阻挡层313的开口处，第四金属层314与第一金属层302形成电连接。第四金属层314可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成，第四金属层314的材料可以同第一金属层302、第二金属层304、第三金属层306相同或不同，材质可以为铜、铝、镍、铁、银、金等材质的金属或合金。在本发明的一个实施例中，第四金属层314还包括外接焊盘。
第四介电层315设置成覆盖阻挡层313和第四金属层314，在第四金属层314的外接焊盘处存在开口，以使第四金属层314与外接焊球316形成电连接。
外接焊球316可以通过植球、电镀等工艺形成。在本发明的一个实施例中，外接焊球316为锡银焊球。在本发明的又一实施例中，外接焊球316为导电铜柱。
下面结合图4A至图4R以及图5来详细描述形成一种集成IPD封装结构300的过程。图4A至图4R示出根据本发明的一个实施例形成一种集成IPD封装结构300的过程剖面投影示意图；图5示出根据本发明的一个实施例形成一种集成IPD封装结构300的流程图。
首先，在步骤501，如图4A所示，在载片401的表面形成临时键合层402。载片401可以为硅片或玻璃等可经受250℃温度烘烤和无铅回流焊的材质，载片401的热膨胀系数(CTE)要求为2ppm至15ppm。临时键合层402可以通过旋涂、喷涂、层压、电镀、沉积、蒸发等方式形成。在本发明的一个具体实施例中，载片401为透光的石英载片，临时键合层402为激光或UV照射可分离临时键合层。
接下来，在步骤502，如图4B所示，在临时键合层402的上表面形成阻挡层403。阻挡层403为不导电材料，在拆键合时起到对阻挡层403上层结构的保护作用。阻挡层403为无机材质，可以为氧化硅、氮化硅、氧化锆、氧化铝等材料，通常通过物理化学气相沉积、溅射、原子层沉积等工艺制得。
然后，在步骤503，如图4C所示，在阻挡层403的上表面形成第一介电层404。第一介电层404为不导电材料，可以是氧化硅、氮化硅、氧化锆、氧化铝、陶瓷、环氧树脂、聚酰亚胺、三嗪树脂等材料。第一介电层404可以通过物理化学气相沉积、原子层沉积、旋涂、层压等工艺制得。在本发明的一个实施例中，第一介电层404进一步包括阻挡层405，具体结构为第一介质层404表面形成阻挡层405，然后再在阻挡层405表面形成又一层介质层404，然后再在介质层404表面形成阻挡层405的结构。介质层和阻挡层都为不导电材料，其中，在对介质层进行刻蚀时，阻挡层具有刻蚀保护掩膜作用，制作该结构的目的是为了精确刻蚀双大马士革工艺所需的通孔和沟槽。
接下来，在步骤504，如图4D所示，在第一介电层404内形成通孔407和沟槽408。在本发明的一个实施例中，通过光刻掩膜工艺，先图形化形成通孔刻蚀，具体工艺为，先图形化光刻形成通孔刻蚀开口，非开口区域具有光刻胶掩膜层406，然后刻蚀掉刻蚀开口处的阻挡层405，接下来，刻蚀阻挡层下方的介电层404，然后再刻蚀掉阻挡层405和下方的介电层404；再通过光刻掩膜工艺，图形化形成沟槽刻蚀。具体工艺为，图形化光刻形成沟槽刻蚀开口，然后刻蚀掉沟槽开口处的阻挡层405，然后刻蚀阻挡层405下方的介电层404，其中通孔和沟槽分别形成后续双大马士革工艺所需的导电通孔填充结构和导电线路填充结构。
然后，在步骤505，如图4E所示，去除光刻胶掩膜层406并在通孔407、沟槽408以及第一介电层404的裸露表面(或为阻挡层405的裸露表面)形成电镀种子层409。电镀种子层409为金属材质，可以通过溅射、化学沉积等方式形成，电镀种子层409的厚度为5纳米至1000纳米。
接下来，在步骤506，如图4F所示，在电镀种子层409上形成填充通孔407和沟槽408的第一金属层410。第一金属层410可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成，第一金属层410的材质可以为铜、铝、镍、铁、银、金等材质的金属或合金。在本发明的一个实施例中，通过电镀铜形成第一金属层410。
然后，在步骤507，如图4G所示，去除表层电镀形成的多余第一金属层410和电镀种子层409。具体的去除方法可以通过化学腐蚀、化学机械抛光、干法刻蚀等方法实现，去除后表面形成光滑平面，粗糙度小于10纳米。
接下来，在步骤508，如图4H所示，在第一金属层410和裸露的第一介电层404上面形成第二介电层411和通孔412。第二介电层411的材料为感光性介质材料，主要成分包括苯并环丁烯(BCB)、环氧树脂、聚酰亚胺、苯酚等有机材料。通孔412可以通过激光通孔或光刻、显影、刻蚀等工艺形成。
然后，在步骤509，如图4I所示，图形化电镀形成第二金属层414。在本发明的一个实施例中，具体的形成工艺包括形成电镀种子层、光刻形成电镀掩膜层413及电镀开口、电镀形成第二金属层414。
接下来，在步骤510，如图4J所示，去除电镀掩膜层413及裸露的电镀种子层。
然后，在步骤511，如图4K所示，可以根据封装电路设计需要，重复上述步骤508至510从而形成多层第三介电层415和第三金属层416，即，多层重构线路RDL。
接下来，在步骤512，如图4L所示，在第三金属层416的最外层焊盘上形成金属保护帽417。金属保护帽417为金属材质，可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成。
然后，在步骤513，如图4M所示，通过焊接结构419将芯片418倒装焊至对应的金属保护帽417上，通过焊接结构421将IPD芯片420倒装焊至对应的金属保护帽417上，并填充底填胶422。在本发明的一个实施例中，IPD芯片420和芯片418正面带有铜柱，将IPD芯片420和芯片418采用倒装(Flip Chip)工艺与对应的金属保护帽417互连，在互联区域填充底填胶422。芯片418可以是应用处理器芯片、图形处理器芯片、MEMS芯片、RF芯片等；焊接结构419和421为铜柱，铜柱表面可以有镍、锡、金、银等金属保护层或锡银、锡银铜等易焊层；底填胶422为有机树脂。
接下来，在步骤514，如图4N所示，在芯片418、IPD芯片420以及裸露的第三介电层415的表面形成塑封保护层423。塑封保护层423将IPD芯片420和芯片418覆盖。塑封保护层423的材料为有机树脂，可以添加填料，如二氧化硅、陶瓷粉、氧化钡等材料，以改善物理、化学性能或电器性能。
然后，在步骤515，如图4O所示，去除载片401和临时键合层402。在本发明的一个实施例中，临时键合层402为激光照射可拆键合层，通过拆键合设备，在激光照射后去除临时键合层402和载片401。在本发明的其他实施例中，临时键合层402可以是热可拆键合层或机械可拆键合层。
接下，在步骤516，如图4P所示，在阻挡层403上形成第一金属层410的背面开口424。具体形成背面开口424的工艺可以通过光刻、显影、刻蚀、去除光刻胶形成。
然后，在步骤517，如图4Q所示，形成第四金属层425和第四介电层426。第四金属层425形成在背面开口424位置，与第一金属层形成电连接。第四金属层425可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成，第四金属层425可以同第二导电金属111相同或不同，材质可以为铜、铝、镍、铁、银、金等材质的金属或合金；第四介电层426为感光性介质材料，主要成分包括苯并环丁烯(BCB)、环氧树脂、聚酰亚胺、苯酚等有机材料，第四介电层426可以同第二介电层411、第三介电层415相似或不同。
最后，在步骤518，如图4R所示，在第四金属层425的外接焊盘位置形成外接焊球427。外接焊球427可以通过印刷、植球、回流等工艺与第四金属层425形成电互联。
下面结合图6来详细介绍根据本发明的又一实施例的基于集成IPD封装结构制作的三维集成IPD封装结构。图6示出根据本发明的又一实施例的基于该集成IPD封装结构制作的一种三维集成IPD封装结构600的剖面示意图，如图6所示，该三维集成IPD封装结构600进一步包括第一介电层601、第一金属层602、第二介电层603、第二金属层604、第一铜柱605、第二铜柱606、IPD芯片607、芯片608、底填胶609、塑封保护层610、第三介电层611、第三金属层612、金属保护层613、阻挡层614、第四金属层615、第四介电层616、外接焊球617、封装芯片618以及芯片焊球619。
第一介电层601为不导电材料，可以是氧化硅、氮化硅、氧化锆、氧化铝、陶瓷、环氧树脂、聚酰亚胺、三嗪树脂等材料。可以通过物理化学气相沉积、原子层沉积、旋涂、层压等工艺制得。在本发明的一个实施例中，第一介质层301进一步包括在介质层表面形成阻挡层、在阻挡层表面形成介质层，然后再在介质层表面形成阻挡层的结构。介质层和阻挡层都为不导电材料，其中，在对介质层进行刻蚀时，阻挡层具有刻蚀保护掩膜作用，制作该结构的目的是为了精确刻蚀双大马士革工艺所需的通孔和沟槽。
第一金属层602设置在第一介电层601内，可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成，第一金属层602的材质可以为铜、铝、镍、铁、银、金等材质的金属或合金。在本发明的一个实施例中，第一金属层302通过双大马士革电镀工艺形成，即通过刻蚀通孔和沟槽、沉积电镀种子层、电镀填充通孔和沟槽以及CMP研磨掉多余的镀层和种子层。在本发明的又一实施例中，第一金属层602进一步包括导电通孔和导电线路。
第二介电层603设置在第一介电层601和第一金属层602之上，其材料为感光性介质材料，主要成分包括苯并环丁烯(BCB)、环氧树脂、聚酰亚胺、苯酚等有机材料。
第二金属层604设置在第二介质层的表面和内部，可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成。第二金属层604可以同第一金属层602相同或不同，材质可以为铜、铝、镍、铁、银、金等材质的金属或合金。在本发明的一个实施例中，第二金属层604的结构与第一金属层602类似，也包括导电通孔和导电线路，其中导电通孔与第一金属层602形成电互连。
可以根据封装结构的设计需要，形成多层第二介电层603和第二金属层604，也就是具有多层重新布局布线层RDL。
第一铜柱605和第二铜柱606设置在第二介电层603和第二金属层604之上，并且第一铜柱605和第二铜柱606与第二金属层形成电互连。其中第一铜柱605用于IPD芯片和芯片的倒装焊电连接，为普通的芯片倒装焊铜柱，铜柱表面可以有镍、锡、金、银等金属保护层或锡银、锡银铜等易焊层；第二铜柱606用于和三维封装芯片形成电连接。在本发明的一个实施例中，第二铜柱为巨型铜柱。
芯片608和IPD芯片607皆通过芯片焊接结构倒装焊接在第一铜柱605上。在本发明的一个实施例中，焊接结构可以是焊盘、焊球或者铜柱。在本发明的一个具体实施例中，芯片608可以为CPU、DSP、MCU、存储器等芯片。
底填胶609设置在芯片608和IPD芯片607的底部与第二介电层603之间。底填胶609通常为有机树脂，起到对芯片焊接结构的电学和机械保护作用。
塑封保护层610设置在芯片608、IPD芯片607、底填胶609以及裸露的第二介电层603之上。其中，第二铜柱606从塑封保护层610中漏出导电露头；IPD芯片607以及芯片从塑封保护层610中漏出芯片背面。塑封保护层610主要起到对芯片608、IPD芯片607、底填胶609以及裸露的第二介电层603的保护作用。塑封保护层610通常为有机树脂，可以添加填料，如二氧化硅、陶瓷粉、氧化钡等材料，以改善物理、化学性能或电器性能。
第三介电层611设置在塑封保护层610的上表面、第二铜柱606的露头、IPD芯片607的背面以及芯片608的背面之上。第三介电层611为有机材料，主要成分包括苯并环丁烯(BCB)、环氧树脂、聚酰亚胺、苯酚等。
第三金属层612设置在第三介电层611的内部，并与第二铜柱606形成导电连接。在本发明的一个实施例中，在第三金属层612的露头位置设置有金属保护层613。在本发明的又一实施例中，通过光刻、刻蚀工艺在第三介电层611上形成第三金属层612的电镀开口，接下来进行图形化电镀形成第三金属层612。
阻挡层614设置覆盖在第一介质层601远离芯片608的一面上，阻挡层614为不导电材料的无机材质，如氧化硅、氮化硅、氧化锆、氧化铝等材料，可以通过物理化学气相沉积、溅射、原子层沉积等工艺制得。
第四金属层615设置在阻挡层614的开口处，第四金属层615与第一金属层602形成电连接。第四金属层615可以通过电镀、化学镀、沉积、溅射、印刷等工艺形成，第四金属层615的材料可以同第一金属层602、第二金属层604、第三金属层612相同或不同，材质可以为铜、铝、镍、铁、银、金等材质的金属或合金。在本发明的一个实施例中，第四金属层615还包括外接焊盘。
第四介电层616设置成覆盖阻挡层614和第四金属层615，在第四金属层615的外接焊盘处存在开口，以使第四金属层615与外接焊球617形成电连接。
外接焊球617可以通过植球、电镀等工艺形成。在本发明的一个实施例中，外接焊球617为锡银焊球。在本发明的又一实施例中，外接焊球617为导电铜柱。
封装芯片618通过芯片焊球619贴装在与第二铜柱606形成电连接的第三金属层612的金属保护帽613上，从而形成PoP(Package on Package)封装结构。在本发明的一个实施例中，封装芯片618是已经包封好的功能芯片，如SOC芯片、视频芯片、传感器等。
本发明提供的该种集成IPD封装结构及其制造方法，采用双大马士革工艺实现高密度亚微米精细线路制作，在封装体中集成一个或多个IPD和功能芯片形成具有一定功能的封装模块，实现多场景，多功能应用，封装模块中没有传统的封装基板和TSV(硅通孔)结构，降低了封装结构的厚度和尺寸，可以由一家生产厂商完成所有封装工艺的制作，缩短了制造工艺并节省加工成本。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种集成IPD封装结构，包括：
第一介电层；
第一金属层，所述第一金属层设置在所述第一介电层的内部和表面；
第二介电层，所述第二介电层设置在所述第一介电层的第一面上方，且与所述第一金属层相连；
第二金属层，所述第二金属层设置在所述第二介质层的内部和表面，且与所述第一金属层形成电连接；
第一芯片焊接结构和第二芯片焊接结构，所述第一、第二芯片焊接结构与所述第二金属层形成电连接；
芯片，所述芯片电连接至对应的所述第一芯片焊接结构；
集成无源器件IPD芯片，所述集成无源器件IPD芯片电连接至对应的所述第二芯片焊接结构；
阻挡层，所述阻挡层的第一面与所述第一介电层的第二面相连，所述第一介电层的第二面与其第一面相对；
第三介电层，所述第三介电层覆盖所述阻挡层的第二面，所述阻挡层的第二面与其第一面相对；
第三金属层，所述第三金属层设置成与所述第一金属层形成电连接；以及
外接焊球，所述外接焊球设置成与所述第三金属形成电连接。
2.如权利要求1所述的集成IPD封装结构，其特征在于，所述第一金属层为双大马士革金属层。
3.如权利要求1所述的集成IPD封装结构，其特征在于，所述第一介电层进一步由介电层、保护层、介电层、保护层构成的四层结构形成，其中所述保护层与介电层具有不同的刻蚀工艺。
4.如权利要求1所述的集成IPD封装结构，其特征在于，所述第一金属层和/或所述第二金属层进一步包括金属通孔和金属重新布局布线RDL。
5.如权利要求1所述的集成IPD封装结构，其特征在于，所述第二金属层为M层金属互连结构，其中M为大于或等于2的整数。
6.如权利要求1所述的集成IPD封装结构，其特征在于，所述第一芯片焊接结构和/或所述第二芯片焊接结构为焊盘或铜柱。
7.一种集成IPD封装结构的制造方法，包括：
在载片的表面形成临时键合层；
在所述临时键合层的上表面形成阻挡层；
在所述阻挡层的上表面形成第一介电层；
在所述第一介电层内图形化形成第一金属层；
在所述第一金属层和裸露的所述第一介电层上形成第二介电层；
在所述第二介电层内和表面，图形化形成第二金属层，所述第二金属层电连接至所述第一金属层；
在所述第二金属层的外层焊盘上形成金属保护帽；
在所述金属保护帽上倒装焊芯片和IPD芯片并填充底填胶；
在所述芯片和所述IPD芯片的表面形成塑封保护层；
去除所述载片和所述临时键合层；
在所述阻挡层上形成第三介电层和第三金属层，所述第三金属层电连接至所述第一金属层；以及
在所述第三金属层的外接焊盘位置形成外接焊球。
8.如权利要求7所述的方法，其特征在于，在所述阻挡层的上表面形成第一介电层进一步包括逐层形成介电层、保护层、介电层、保护层构成的四层结构，其中所述保护层与介电层使用不同的刻蚀工艺。
9.如权利要求7所述的方法，其特征在于，在所述第一介电层内图形化形成第一金属层进一步包括：
在所述第一介电层内形成通孔和沟槽；
形成电镀种子层；
电镀形成填充通孔和沟槽的所述第一金属层；
去除所述第一介电层表层多余的所述第一金属层和电镀种子层。
10.一种三维集成IPD封装结构，包括：
第一介电层；
第一金属层，所述第一金属层设置在所述第一介电层的内部和表面；
第二介电层，所述第二介电层设置在所述第一介电层的第一面的上方，且与所述第一金属层相连；
第二金属层，所述第二金属层设置在所述第二介质层的内部和表面，且与所述第一金属层形成电连接；
第一铜柱和第二铜柱，所述第一铜柱、第二铜柱与所述第二金属层形成电互连；
第三铜柱，所述第三铜柱与所述第二金属层形成电互连；
芯片，所述芯片电连接至对应的所述第一铜柱；
集成无源器件IPD芯片，所述集成无源器件IPD芯片电连接至对应的所述第二铜柱；
底填胶，所述底填胶设置在所述芯片和所述IPD芯片的底部与所述第二介电层之间；
塑封保护层，所述塑封保护层设置成包覆在所述芯片、所述IPD芯片、裸露的所述底填胶和所述第二介电层，且所述第三铜柱从所述塑封保护层中漏出导电露头，所述芯片和所述IPD芯片从所述塑封保护层中漏出背面；
第三介电层，所述第三介电层设置在所述塑封保护层上方；
第三金属层，所述第三金属层设置在所述第三介质层的内部和表面，且与所述第三铜柱形成电连接；
阻挡层，所述阻挡层的第一面与所述第一介电层的第二面相连，所述所述第一介电层的第二面与其第一面相对；
第四介电层，所述第四介电层覆盖所述阻挡层的第二面，所述阻挡层的第二面与其第一面相对；
第四金属层，所述第四金属层设置成与所述第一金属层形成电连接；
外接焊球，所述外接焊球设置成与所述第四金属形成电连接；以及
封装芯片，所述封装芯片通过焊接装置电连接到第三金属层。
CN201810699163.1A 2018-06-29 2018-06-29 一种集成ipd封装结构及其制造方法 Pending CN109037080A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810699163.1A CN109037080A (zh) 2018-06-29 2018-06-29 一种集成ipd封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810699163.1A CN109037080A (zh) 2018-06-29 2018-06-29 一种集成ipd封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109037080A true CN109037080A (zh) 2018-12-18

Family

ID=65520974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810699163.1A Pending CN109037080A (zh) 2018-06-29 2018-06-29 一种集成ipd封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109037080A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246766A (zh) * 2019-06-12 2019-09-17 上海先方半导体有限公司 一种扇出封装结构及其制造方法
CN112951791A (zh) * 2019-12-11 2021-06-11 江苏长电科技股份有限公司 堆叠式封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409803A (zh) * 2015-07-27 2017-02-15 华亚科技股份有限公司 半导体装置
WO2017039628A1 (en) * 2015-08-31 2017-03-09 Daniel Sobieski Inorganic interposer for multi-chip packaging
CN107068669A (zh) * 2016-02-10 2017-08-18 台湾积体电路制造股份有限公司 半导体装置封装以及半导体封装及其制造方法
WO2017196257A1 (en) * 2016-05-10 2017-11-16 Agency For Science, Technology And Research Fan-out wafer-level packaging method and the package produced thereof
CN107808878A (zh) * 2016-09-09 2018-03-16 力成科技股份有限公司 堆叠型芯片封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409803A (zh) * 2015-07-27 2017-02-15 华亚科技股份有限公司 半导体装置
WO2017039628A1 (en) * 2015-08-31 2017-03-09 Daniel Sobieski Inorganic interposer for multi-chip packaging
CN107068669A (zh) * 2016-02-10 2017-08-18 台湾积体电路制造股份有限公司 半导体装置封装以及半导体封装及其制造方法
WO2017196257A1 (en) * 2016-05-10 2017-11-16 Agency For Science, Technology And Research Fan-out wafer-level packaging method and the package produced thereof
CN107808878A (zh) * 2016-09-09 2018-03-16 力成科技股份有限公司 堆叠型芯片封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246766A (zh) * 2019-06-12 2019-09-17 上海先方半导体有限公司 一种扇出封装结构及其制造方法
WO2020248902A1 (zh) * 2019-06-12 2020-12-17 上海先方半导体有限公司 一种扇出封装结构及其制造方法
CN112951791A (zh) * 2019-12-11 2021-06-11 江苏长电科技股份有限公司 堆叠式封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN106463496B (zh) 包括无机层中的高密度互连和有机层中的重分布层的集成器件
US6890829B2 (en) Fabrication of on-package and on-chip structure using build-up layer process
TWI402939B (zh) 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法
TWI406363B (zh) 積體電路微模組
CN110137151A (zh) 半导体器件和制造方法
CN110060935A (zh) 半导体器件及其制造方法
CN108666264A (zh) 晶圆级系统封装方法及封装结构
CN108155178A (zh) 集成扇出型封装
CN103050476B (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
CN102655136B (zh) 半导体芯片及其制造方法
CN107408547A (zh) 扇出型系统级封装件及其形成方法
KR101713643B1 (ko) 칩 패키지
CN107408541A (zh) 系统级封装扇出叠层架构以及工艺流程
KR20140095940A (ko) 패키지에서 전송 선로를 형성하는 방법 및 장치
WO2002047162A2 (en) Microelectronic package having an integrated heat sink and build-up layers
TW200929388A (en) Semiconductor device and method of forming the device using sacrificial carrier
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
TW201108335A (en) Semiconductor device and method of forming dam material around periphery of die to reduce warpage
CN107437545A (zh) 半导体器件的制造方法
CN208904014U (zh) 一种多芯片层叠扇出型封装结构
CN105405827A (zh) 一种低成本多层堆叠扇出型封装结构及其制备方法
CN105529276A (zh) 低成本多层堆叠扇出型封装结构及其制备方法
CN105575821A (zh) 多层堆叠扇出型封装及其制备方法
CN206040641U (zh) 半导体装置
CN107492437A (zh) 一种玻璃基高q值电感及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218

RJ01 Rejection of invention patent application after publication