CN111370395A - 心率模组的封装结构、封装方法及可穿戴设备 - Google Patents

心率模组的封装结构、封装方法及可穿戴设备 Download PDF

Info

Publication number
CN111370395A
CN111370395A CN202010215689.5A CN202010215689A CN111370395A CN 111370395 A CN111370395 A CN 111370395A CN 202010215689 A CN202010215689 A CN 202010215689A CN 111370395 A CN111370395 A CN 111370395A
Authority
CN
China
Prior art keywords
layer
packaging
chip
light
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010215689.5A
Other languages
English (en)
Other versions
CN111370395B (zh
Inventor
王德信
徐健
王伟
曹玉媛
李成祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202010215689.5A priority Critical patent/CN111370395B/zh
Publication of CN111370395A publication Critical patent/CN111370395A/zh
Application granted granted Critical
Publication of CN111370395B publication Critical patent/CN111370395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C5/00—Bracelets; Wrist-watch straps; Fastenings for bracelets or wrist-watch straps
    • A44C5/0007—Bracelets specially adapted for other functions or with means for attaching other articles
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G21/00—Input or output devices integrated in time-pieces
    • G04G21/02—Detectors of external physical values, e.g. temperature
    • G04G21/025—Detectors of external physical values, e.g. temperature for measuring physiological data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Physiology (AREA)
  • Led Device Packages (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种心率模组的封装结构、封装方法及可穿戴设备，其中，心率模组的封装结构包括：塑封层，设有贯穿所述塑封层的导电通孔；芯片组件，位于所述塑封层中，所述芯片组件包括控制芯片、以及间隔设置的发光芯片和感光芯片，所述发光芯片的发光区和所述感光芯片的感光区均朝向所述塑封层的同一侧，所述控制芯片键合在所述感光芯片背离所述感光区的一侧；第一重布线层，设置在所述塑封层上，所述第一重布线层用于发光芯片、感光芯片和导电通孔之间的电连接；第二重布线层，设置在所述塑封层背离所述第一重布线层的一侧，所述第二重布线层用于所述控制芯片和导电通孔之间的电连接。

Description

心率模组的封装结构、封装方法及可穿戴设备
技术领域
本发明涉及半导体封装领域，具体涉及心率模组的封装结构、封装方法及可穿戴设备。
背景技术
现代社会中由于生活方式、膳食结构的不合理，部分心血管疾病如高血压、冠心病等逐渐成为临床医学上的常见病和多发病，这些病多属于慢性突发病，大多只能控制而无法治愈，需要病人定期去医院检查及服用药物，但这样仍然不能避免突发状况的发生，所以需要实时监测病人的心率变化，从而及时发现问题。并且随着生活水平的提高，越来越多的民众开始通过科学运动来保持身体健康，为保证运动量的合理性和运动的效果，使用心率设备监测心率从而合理制定适合的运动计划。现有的心率监测设备如可穿戴设备(智能腕表和运动手环等)往往需要集成加速度、压力、心率等功能模块，如何在可穿戴设备有限的空间里集成尽量多的功能模块是一个技术难点，尤其智能腕表或运动手表等对硬件尺寸有较高的要求，一定要小而紧凑。而现有的可穿戴设备由于集成多种功能模块，高密度的集成导致心率模组的封装结构尺寸较大，无法满足可穿戴设备低尺寸的要求。
发明内容
本发明的主要目的是提供一种心率模组的封装结构、封装方法及可穿戴设备，旨在改善目前心率模组的封装结构尺寸大的问题。
为实现上述目的，本发明提出一种心率模组的封装结构，包括：
塑封层，设有贯穿所述塑封层的导电通孔；
芯片组件，位于所述塑封层中，所述芯片组件包括控制芯片、以及间隔设置的发光芯片和感光芯片，所述发光芯片的发光区和所述感光芯片的感光区均朝向所述塑封层的同一侧，所述控制芯片键合在所述感光芯片背离所述感光区的一侧；
第一重布线层，设置在所述塑封层上，所述第一重布线层用于发光芯片、感光芯片和导电通孔之间的电连接；
第二重布线层，设置在所述塑封层背离所述第一重布线层的一侧，所述第二重布线层用于所述控制芯片和导电通孔之间的电连接。
优选地，所述心率模组的封装结构还包括覆盖在所述塑封层相对两侧的第一介质层和第二介质层，所述第一重布线层位于所述第一介质层中，所述第二重布线层位于所述第二介质层中。
优选地，所述心率模组的封装结构还包括第三重布线层和第一凸点，所述第三重布线层用于连接所述第二重布线层和第一凸点，所述第一凸点用于与外部元件电连接。
此外，本发明还提供了一种封装方法，其特征在于，用于制备如上述所述的心率模组的封装结构，所述封装方法包括以下步骤：
将发光芯片和感光芯片通过临时键合胶键合在第一临时基板上；
采用永久键合胶将控制芯片键合在所述感光芯片上；
对芯片组件进行塑封，以形成塑封层；
去除第一临时基板，制备贯穿所述塑封层的导电通孔；
在所述塑封层的一侧铺设第一重布线层；
在所述塑封层的另一侧铺设第二重布线层。
优选地，所述在所述塑封层的一侧铺设第一重布线层的步骤之后还包括：
在所述第一重布线层上制备第一介质层；
将所述塑封层研磨减薄，以露出导电通孔和控制芯片；
在所述第二重布线层上制备第二介质层。
优选地，所述在所述第一重布线层上制备第一介质层的步骤之后还包括：
将所述第一介质层通过临时键合胶键合在第二临时基板上，待制备所述第二介质层后，去除第二临时基板。
优选地，所述在所述塑封层的另一侧铺设第二重布线层的步骤之后还包括：
在所述第二重布线层上铺设第三重布线层；
在所述第三重布线层上安装多个用于与外部元件连接的第一凸点。
优选地，所述在所述塑封层的另一侧铺设第二重布线层的步骤之后还包括：
对所述塑封层进行切割，以形成多个独立的封装体。
优选地，所述在塑封层上制备导电通孔的步骤包括：
采用激光对塑封层钻孔，然后通过电镀在孔内填充导电材料。
另外，本发明还提供了一种可穿戴设备，包括上述所述的心率模组的封装结构或由上述所述的封装方法制备得到的心率模组的封装结构。
在本发明的技术方案中，通过将控制芯片将控制芯片键合在一起，而发光芯片和感光芯片间隔设置，且发光芯片的发光区与感光芯片的感光区朝向同一侧，第一重布线层、第二重布线层和位于塑封层内的导电通孔实现了各个芯片之间的电性连接，可实现光信号的有效传输。本发明的心率模组的封装结构由于没有基板，采用了三维堆叠的结构，节省了封装的整体空间，降低了封装结构的整体尺寸，更加适合可穿戴设备。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一实施例的心率模组的封装结构的结构示意图；
图2～图10为本发明一实施例的封装方法各步骤所呈现的结构示意图。
附图标号说明：
Figure BDA0002424185160000031
Figure BDA0002424185160000041
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种心率模组的封装结构，如图1所示，包括：
塑封层1，设有贯穿塑封层1的导电通孔13；
芯片组件，位于塑封层1中，芯片组件包括控制芯片23、以及间隔设置的发光芯片21和感光芯片22，发光芯片21的发光区211和感光芯片22的感光区221均朝向塑封层1的同一侧，控制芯片23键合在感光芯片22背离感光区221的一侧；
第一重布线层31，设置在塑封层1上，第一重布线层31用于发光芯片21、感光芯片22和导电通孔13之间的电连接；
第二重布线层32，设置在塑封层1背离第一重布线层31的一侧，第二重布线层32用于控制芯片23和导电通孔13之间的电连接。
其中，封装层包括相对设置的第一面11和第二面12，发光芯片21的发光区211及IO接口、感光芯片22的感光区221及IO接口均位于第一面11，控制芯片23上设有多个第二凸点231，第二凸点231的表面与第二面12齐平。第一重布线层31能够确保发光芯片21、感光芯片22及导电通孔13之间的互联，发光区211和感光去确保没有被覆盖，保证光信号的传输路径。
第二凸点231与第二重布线层32连接，第二重布线层32确保了控制芯片23和导电通孔13之间的互联，控制芯片23用于控制信号及提供电源，感光芯片22与控制芯片23之间通过永久键合胶进行键合。其中，永久键合胶可为键合膜或银胶的材料，形成永久键合层6，永久键合层6的制程通常包括固化的步骤，固化后的材料更加稳定，因此，永久键合膜是一种稳定的膜层，在受热条件下，永久键合层6受到影响的概率较低，从而提高了工艺稳定性。永久键合层6可为芯片键合膜，芯片键合膜是热固性材料，通常不具有导电性，在常温状态下为双面带有粘附性的高分子胶质体材料，在温度达到玻璃转换温度时会发生不可逆固化，固化后能够保证芯片键合膜两面均具有稳定的粘合性且粘结强度增大。而且，芯片键合膜的耐热性较佳，在受热条件下发生形变的概率较低，从而使得永久键合层6与芯片之间的粘结强度得到保障。
本实施例的心率模组的封装结构为扇出型封装，实现了心率模组的高度集成化，降低了封装结构的外形尺寸的同时，又保证了光信号的有效传输，且该封装结构无基板，采用了三维堆叠的结构，整体上更加紧凑，节省空间，信号传输路径更小，更适合应用于可穿戴设备，且无基板的方案降低了封装结构的热阻，可以更加有利于散热，提高器件的散热性能。
具体地，心率模组的封装结构还包括覆盖在塑封层1相对两侧的第一介质层41和第二介质层42，第一重布线层31位于第一介质层41中，第二重布线层32位于第二介质层42中。第一介质层41和第二介质层42能够对第一重布线层31、第二重布线层32以及塑封层1起保护作用。第一介质层41和第二介质层42包括二氧化硅、磷硅玻璃、碳氧化硅、以及聚合物中的一种，介质层选用热膨胀系数较低的材料，可以避免后续制作第一凸点5的过程中，由于热膨胀而导致的第二凸点231的破损或断裂等情况，大大提高封装的性能，同时提高成品率。
更具体地，心率模组的封装结构还包括第三重布线层33和第一凸点5，第三重布线层33用于连接第二重布线层32和第一凸点5，第一凸点5用于与外部元件电连接。通过第一凸点5能够将该封装结构的信号传输至其它元件，第一凸点5可以为金锡焊球、银锡焊球、铜锡焊球中的一种，或者为铜柱，还可以为铜柱上的镍层，以及形成于镍层上的焊球。
此外，本发明还提供了一种封装方法，用于制备上述心率模组的封装结构，如图2～图9所示，封装方法包括以下步骤：
S10、将发光芯片21和感光芯片22通过临时键合胶键合在第一临时基板7上；
S20、采用永久键合胶将控制芯片23键合在感光芯片22上；
S30、对芯片组件进行塑封，以形成塑封层1；
S40、去除第一临时基板7，制备贯穿塑封层1的导电通孔13；
S50、在塑封层1的一侧铺设第一重布线层31；
S60、在塑封层1的另一侧铺设第二重布线层32。
其中，临时键合胶可以为胶带、通过旋涂形成的UV粘合胶或者环氧树脂等材料，在本实施例中，临时键合胶固化形成的临时键合层为旋涂形成的UV粘合胶制成，该UV粘合胶在紫外光照射下黏性会降低。第一临时基板7可以为玻璃、陶瓷、金属、聚合物等材料，在本实施例中，包括玻璃、透明半导体材料、以及透明聚合物中的一种，以使得后续可以从第一临时基板7的背面对上述的UV粘合胶进行曝光操作，大大简化后续的剥离工艺。塑封工艺采用的封装材料为聚合物复合材料，具体为不透光的聚合物复合材料，聚合物复合材料包括带填料的环氧树脂及带填料的环氧丙烯酸酯树脂，由于塑封层1由不透光的聚合物复合材料制成，因此，在对临时键合层进行曝光时，不会对永久键合层6产生影响，以保持永久键合层6的黏性。在其它实施例中，
还可以采用化学溶剂法或加热保温法去除第一临时基板7。
第一重布线层31和第二重布线层32可通过以下步骤形成：在塑封层1的表面制作光刻胶图形，基于光刻胶图形于塑封层1表面沉积或溅射种子层，在本实施例中，种子层为Ti/Cu层，基于种子层电镀金属导体形成金属连线。去除上述光刻胶图形，以形成第一重新布线层和第二重新布线层。
通过将发光芯片21的发光区211和IO接口，以及感光芯片22的感光区221和IO接口向下，与第一临时基板7贴合，然后在感光芯片22的背面贴装控制芯片23，控制芯片23上长有第二凸点231，第二凸点231具有一定的高度，再对第一临时基板7上的所有器件模块进行整体塑封，塑封高速高于整个器件的高度，包括第二凸点231的高度，去除第一临时基板7，将整个封装体旋转180度，将发光芯片21的发光区211和IO接口，以及感光芯片22的感光区221和IO接口露出，在塑封层1上制作导电通孔13，打孔的区域在预先设计好的位置进行，制作第一重布线层31和第二重布线层32，在发光区211和感光区221确保没有覆盖，保证光信号的传输路径。
本实施例制备得到的心率模组的封装结构为扇出型封装，实现了心率模组的高度集成化，降低了封装结构的外形尺寸的同时，又保证了光信号的有效传输，且该封装结构无基板，采用了三维堆叠的结构，整体上更加紧凑，节省空间，信号传输路径更小，更适合应用于可穿戴设备，且无基板的方案降低了封装结构的热阻，可以更加有利于散热，提高器件的散热性能。
优选地，如图6～图9所示，塑封层1的一侧铺设第一重布线层31的步骤之后还包括：
S71、在第一重布线层31上制备第一介质层41；
S72、将塑封层1研磨减薄，以露出导电通孔13和控制芯片23；
S73、在第二重布线层32上制备第二介质层42。
可采用旋涂法、化学气相沉积法或等离子增强化学气相沉积法形成第一介质层41和第二介质层42。要确保发光芯片21的发光区211和感光芯片22的感光区221没有被覆盖，保证光信号的传输路径。第一介质层41制备完成后，将整个封装结构旋转180度，如图8所示，将发光区211和感光区221朝下，研磨减薄塑封层1材料，通过研磨的方法降低塑封层1的整体厚度，露出导电通孔13和控制芯片23的第二凸点231，如图9所示，然后通过曝光、显影、电镀或刻蚀等工艺制备第二重布线层32和第二介质层42，实现控制芯片23与导电通孔13的互联。
进一步地，如图7所示，在第一重布线层31上制备第一介质层41的步骤之后还包括：
S80、将第一介质层41通过临时键合胶键合在第二临时基板8上，待制备第二介质层42后，去除第二临时基板8。
制备完第一重布线层31和第一介质层41后，如图7所示，将整个封装结构旋转180度，发光区211和感光区221朝下，并将塑封层1的第一面11与第二临时基板8通过临时键合胶键合，如图8所示，研磨减薄塑封层1材料，通过研磨的方法降低塑封层1的整体厚度，露出导电通孔13和控制芯片23的第二凸点231，如图9所示，然后通过曝光、显影、电镀或刻蚀等工艺制备第二重布线层32和第二介质层42，最后再去除第二临时基板8。第二临时基板8的选用的材料以及键合均可以参考第一临时基板7，在此不再赘述，由于塑封层1由刚性的第二临时基板8作为支撑，可大大降低后续的第二重布线层32和第二介质层42的制作工艺所造成的塑封材料的变形概率。
在另一实施例中，如图9和图10所示，在塑封层1的另一侧铺设第二重布线层32的步骤之后还包括：
在第二重布线层32上铺设第三重布线层33；
在第三重布线层33上安装多个用于与外部元件连接的第一凸点5。
第三重布线层33的制备方法与第一重布线层31和第二重布线层32的制备方法相同，将部分信号引导至第三重布线层33，并制作第一凸点5，用于与外部元件连接。第一凸点5可以为金锡焊球、银锡焊球、铜锡焊球中的一种，或者为铜柱，还可以为铜柱上的镍层，以及形成于镍层上的焊球。在本实施例中，第一凸点5为金锡焊球，其制作包括步骤：首先于第三重布线层33的表面形成金锡层，然后采用高温回流工艺使金锡层回流成球状，降温后形成金锡焊球。
还可以将塑封层1与第二临时基板8临时键合后，再制备第三重布线层33和第一凸点5，由于塑封层1由刚性的第二临时基板8作为支撑，可大大降低后续的第二重布线层32、第二介质层42、第三重布线层33和第一凸点5的制作工艺所造成的塑封材料的变形概率。
优选地，在塑封层1的另一侧铺设第二重布线层32的步骤之后还包括：
对塑封层1进行切割，以形成多个独立的封装体。
也可以在第一凸点5制作完后，在预留位置对整个塑封体进行切割，切割为如图1所示的独立单元的封装体，提高封装效率。
更细化地，在塑封层1上制备导电通孔13的步骤包括：
采用激光对塑封层1钻孔，然后通过电镀在孔内填充导电材料。
还可采用刻蚀工艺形成通孔，然后在各通孔中填充金属导体，形成导电通孔13。其中，金属导体包括铜、铝等金属材料，可以通过如沉积、电镀等工艺填充于通孔中，形成导电通孔13。
另外，本发明还提供了一种可穿戴设备，包括上述的心率模组的封装结构或由上述的封装方法制备得到的心率模组的封装结构。由于该可穿戴设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书所作的等效变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种心率模组的封装结构，其特征在于，包括：
塑封层，设有贯穿所述塑封层的导电通孔；
芯片组件，位于所述塑封层中，所述芯片组件包括控制芯片、以及间隔设置的发光芯片和感光芯片，所述发光芯片的发光区和所述感光芯片的感光区均朝向所述塑封层的同一侧，所述控制芯片键合在所述感光芯片背离所述感光区的一侧；
第一重布线层，设置在所述塑封层上，所述第一重布线层用于发光芯片、感光芯片和导电通孔之间的电连接；
第二重布线层，设置在所述塑封层背离所述第一重布线层的一侧，所述第二重布线层用于所述控制芯片和导电通孔之间的电连接。
2.如权利要求1所述的心率模组的封装结构，其特征在于，所述心率模组的封装结构还包括覆盖在所述塑封层相对两侧的第一介质层和第二介质层，所述第一重布线层位于所述第一介质层中，所述第二重布线层位于所述第二介质层中。
3.如权利要求2所述的心率模组的封装结构，其特征在于，所述心率模组的封装结构还包括第三重布线层和第一凸点，所述第三重布线层用于连接所述第二重布线层和第一凸点，所述第一凸点用于与外部元件电连接。
4.一种封装方法，其特征在于，用于制备如权利要求1～3中任一项所述的心率模组的封装结构，所述封装方法包括以下步骤：
将发光芯片和感光芯片通过临时键合胶键合在第一临时基板上；
采用永久键合胶将控制芯片键合在所述感光芯片上；
对芯片组件进行塑封，以形成塑封层；
去除第一临时基板，制备贯穿所述塑封层的导电通孔；
在所述塑封层的一侧铺设第一重布线层；
在所述塑封层的另一侧铺设第二重布线层。
5.如权利要求4所述的封装方法，其特征在于，所述在所述塑封层的一侧铺设第一重布线层的步骤之后还包括：
在所述第一重布线层上制备第一介质层；
将所述塑封层研磨减薄，以露出导电通孔和控制芯片；
在所述第二重布线层上制备第二介质层。
6.如权利要求5所述的封装方法，其特征在于，所述在所述第一重布线层上制备第一介质层的步骤之后还包括：
将所述第一介质层通过临时键合胶键合在第二临时基板上，待制备所述第二介质层后，去除第二临时基板。
7.如权利要求4所述的封装方法，其特征在于，所述在所述塑封层的另一侧铺设第二重布线层的步骤之后还包括：
在所述第二重布线层上铺设第三重布线层；
在所述第三重布线层上安装多个用于与外部元件连接的第一凸点。
8.如权利要求4所述的封装方法，其特征在于，所述在所述塑封层的另一侧铺设第二重布线层的步骤之后还包括：
对所述塑封层进行切割，以形成多个独立的封装体。
9.如权利要求4～8中任一项所述的封装方法，其特征在于，所述在塑封层上制备导电通孔的步骤包括：
采用激光对塑封层钻孔，然后通过电镀在孔内填充导电材料。
10.一种可穿戴设备，其特征在于，包括如权利要求1～3中任一项所述的心率模组的封装结构或如权利要求4～9中任一项所述的封装方法制备得到的心率模组的封装结构。
CN202010215689.5A 2020-03-24 2020-03-24 心率模组的封装结构、封装方法及可穿戴设备 Active CN111370395B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010215689.5A CN111370395B (zh) 2020-03-24 2020-03-24 心率模组的封装结构、封装方法及可穿戴设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010215689.5A CN111370395B (zh) 2020-03-24 2020-03-24 心率模组的封装结构、封装方法及可穿戴设备

Publications (2)

Publication Number Publication Date
CN111370395A true CN111370395A (zh) 2020-07-03
CN111370395B CN111370395B (zh) 2022-12-23

Family

ID=71207074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010215689.5A Active CN111370395B (zh) 2020-03-24 2020-03-24 心率模组的封装结构、封装方法及可穿戴设备

Country Status (1)

Country Link
CN (1) CN111370395B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446235A (zh) * 2020-01-19 2020-07-24 弘凯光电(深圳)有限公司 一种发光体及发光模组
CN113161335A (zh) * 2021-02-23 2021-07-23 青岛歌尔智能传感器有限公司 心率模组封装结构及其制备方法、以及可穿戴电子设备
CN113876312A (zh) * 2021-09-16 2022-01-04 青岛歌尔智能传感器有限公司 一种体征检测模组和体征检测模组的制造方法
WO2023019558A1 (zh) * 2021-08-20 2023-02-23 华为技术有限公司 一种芯片封装结构、其制作方法及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296014A (zh) * 2012-02-28 2013-09-11 刘胜 扇出晶圆级半导体芯片三维堆叠封装结构及工艺
CN104051448A (zh) * 2014-06-16 2014-09-17 深圳市华晶宝丰电子有限公司 微型集成高灵敏度光电心率传感器
CN205992529U (zh) * 2016-09-24 2017-03-01 苏州捷研芯纳米科技有限公司 光电传感器封装件、半成品
CN106558573A (zh) * 2015-09-23 2017-04-05 联发科技股份有限公司 半导体封装结构及形成该半导体封装结构的方法
CN107452728A (zh) * 2017-09-05 2017-12-08 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装方法
CN107507821A (zh) * 2017-09-05 2017-12-22 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107731761A (zh) * 2017-09-30 2018-02-23 睿力集成电路有限公司 底部半导体封装件及其制造方法
CN209276148U (zh) * 2018-12-07 2019-08-20 华进半导体封装先导技术研发中心有限公司 一种基于扇出型封装结构的混合封装系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296014A (zh) * 2012-02-28 2013-09-11 刘胜 扇出晶圆级半导体芯片三维堆叠封装结构及工艺
CN104051448A (zh) * 2014-06-16 2014-09-17 深圳市华晶宝丰电子有限公司 微型集成高灵敏度光电心率传感器
CN106558573A (zh) * 2015-09-23 2017-04-05 联发科技股份有限公司 半导体封装结构及形成该半导体封装结构的方法
CN205992529U (zh) * 2016-09-24 2017-03-01 苏州捷研芯纳米科技有限公司 光电传感器封装件、半成品
CN107452728A (zh) * 2017-09-05 2017-12-08 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装方法
CN107507821A (zh) * 2017-09-05 2017-12-22 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107731761A (zh) * 2017-09-30 2018-02-23 睿力集成电路有限公司 底部半导体封装件及其制造方法
CN209276148U (zh) * 2018-12-07 2019-08-20 华进半导体封装先导技术研发中心有限公司 一种基于扇出型封装结构的混合封装系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446235A (zh) * 2020-01-19 2020-07-24 弘凯光电(深圳)有限公司 一种发光体及发光模组
CN113161335A (zh) * 2021-02-23 2021-07-23 青岛歌尔智能传感器有限公司 心率模组封装结构及其制备方法、以及可穿戴电子设备
WO2023019558A1 (zh) * 2021-08-20 2023-02-23 华为技术有限公司 一种芯片封装结构、其制作方法及电子设备
CN113876312A (zh) * 2021-09-16 2022-01-04 青岛歌尔智能传感器有限公司 一种体征检测模组和体征检测模组的制造方法
CN113876312B (zh) * 2021-09-16 2024-01-16 青岛歌尔智能传感器有限公司 一种体征检测模组和体征检测模组的制造方法

Also Published As

Publication number Publication date
CN111370395B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
CN111370395B (zh) 心率模组的封装结构、封装方法及可穿戴设备
US9985005B2 (en) Chip package-in-package
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
KR101690549B1 (ko) 내장 칩 패키지
US8217509B2 (en) Semiconductor device
EP2798675B1 (en) Method for a substrate core layer
KR101904409B1 (ko) 적층된 마이크로전자 유닛이 있는 마이크로전자 패키지 및 그의 제조 방법
CN107808856A (zh) 半导体封装结构及其制造方法
JP2017017300A (ja) チップパッケージ
CN111370387A (zh) 扇出型系统级封装结构及其制作方法
CN209880613U (zh) 一种光芯片与电芯片三维集成封装结构
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN112713098A (zh) 天线封装结构及封装方法
CN112713097A (zh) 天线封装结构及封装方法
KR20050084417A (ko) 전자 장치, 그 제조 방법 및 호일
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
CN113161335B (zh) 心率模组封装结构及其制备方法、以及可穿戴电子设备
CN212303700U (zh) Led芯片系统级封装结构
CN210692485U (zh) 天线封装结构
CN211150512U (zh) 扇出型三维封装结构
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN111029260A (zh) 扇出型三维封装结构的制备方法及扇出型三维封装结构
US11894357B2 (en) System-level packaging structure and method for LED chip
CN211980611U (zh) 扇出型系统级封装结构
CN211480020U (zh) 扇出型系统级封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant