CN209880613U - 一种光芯片与电芯片三维集成封装结构 - Google Patents
一种光芯片与电芯片三维集成封装结构 Download PDFInfo
- Publication number
- CN209880613U CN209880613U CN201921058365.4U CN201921058365U CN209880613U CN 209880613 U CN209880613 U CN 209880613U CN 201921058365 U CN201921058365 U CN 201921058365U CN 209880613 U CN209880613 U CN 209880613U
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- optical
- electrical
- dimensional integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本实用新型公开了一种光芯片与电芯片三维集成封装结构，包括：第一介质层；第一重新布局布线层，所述第一重新布局布线层设置在所述第一介质层内；外接焊球，所述外接焊球电连接至所述第一重新布局布线层；塑封层，所述塑封层设置在所述第一介质层的上面；电芯片，所述电芯片被所述塑封层包覆，并漏出芯片焊盘；巨型导电柱，所述巨型导电柱贯穿所述塑封层，并电连接至所述第一重新布局布线层；第二重新布局布线层，所述第二重新布局布线层电连接至所述巨型导电柱和所述电芯片；第二介质层，所述第二介质层设置在所述塑封层的上面；以及光芯片，所述光芯片电连接至所述第二重新布局布线层。
Description
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种光芯片与电芯片三维集成封装结构。
背景技术
在光电封装模块中，主要包括两个部分：光学部分芯片和控制电路及控制芯片。其中，光子芯片主要包括有源和无源的两种。有源的主要包括光电调制器(modulator)、光电探测器(photodetector)，无源器件则主要是一些复用 /解复用(mux、demux)和光学波导等。电芯片则主要涉及到光电调制器的驱动(Driver)、光电探测器的放大器(跨阻放大器TIA或者限制放大器LA或者其他类型的放大器)、还有其他一些匹配和控制电路，例如时钟恢复(CDR)、串并转换(Serdes)、开关电路(Switches)等。
为了满足光电封装的小型化要求，需要采用系统级的光电封装，即将光芯片和电芯片封装到一个封装结构中，形成特定功能的系统模块。在现有的技术中，是通过在光芯片打TSV实现光芯片与电芯片的三维集成封装，具体实现方式如专利CN103787268B、CN103787264B，其封装结构如图1所示，需要在光芯片的衬底上打TSV孔然后进行导电填充，存在工艺复杂、良率低、成本高、可靠性低等不足之处。
为了克服现有的光芯片与电芯片的三维集成封装存在的工艺复杂、良率低、成本高、可靠性低等问题，本实用新型提出一种光芯片与电芯片三维集成封装结构，至少部分的上述问题。
实用新型内容
为了克服现有的光芯片与电芯片的三维集成封装存在的工艺复杂、良率低、成本高、可靠性低等问题，根据本实用新型的一个实施例，提供一种光芯片与电芯片三维集成封装结构，包括：
第一介质层；
第一重新布局布线层，所述第一重新布局布线层设置在所述第一介质层内；
外接焊球，所述外接焊球电连接至所述第一重新布局布线层；
塑封层，所述塑封层设置在所述第一介质层的上面；
电芯片，所述电芯片被所述塑封层包覆，并漏出芯片焊盘；
巨型导电柱，所述巨型导电柱贯穿所述塑封层，并电连接至所述第一重新布局布线层；
第二重新布局布线层，所述第二重新布局布线层电连接至所述巨型导电柱和所述电芯片；
第二介质层，所述第二介质层设置在所述塑封层的上面；以及
光芯片，所述光芯片电连接至所述第二重新布局布线层。
在本实用新型的一个实施例中，所述第一重新布局布线层为M层，其中 M≥2。
在本实用新型的一个实施例中，所述塑封层的材料为环氧树脂塑封料 EMC。
在本实用新型的一个实施例中，所述电芯片外接引脚/焊盘面向上，并漏出所述塑封层。
在本实用新型的一个实施例中，所述电芯片为驱动芯片、放大器、匹配控制芯片。
在本实用新型的一个实施例中，所述巨型导电柱为巨型铜柱。
在本实用新型的一个实施例中，所述巨型导电柱的导电材料为导电银浆。
在本实用新型的一个实施例中，所述第二重新布局布线层为N层，其中N ≥2。
在本实用新型的一个实施例中，所述光芯片与所述电芯片面对面贴装。
本实用新型提供一种光芯片与电芯片三维集成封装结构，将多颗电芯片(Driver，TIA等)通过EMC塑封重构晶圆，然后利用贯穿塑封层的巨型导电铜柱实现封装体上下表面互连，接下来在重构晶圆上下表面形成重新布局布线层，从而实现塑封层光芯片与电芯片面对面贴装的三维集成。或者，也可以是在载片上先形成第二布线层，电镀形成铜柱，贴芯片；然后塑封重构晶圆；再进行第一布线层的制作与植球，最后拆载片，贴装光芯片。该种光芯片与电芯片三维集成封装结构的光芯片置于封装体顶部便于光学耦合的实施，可以缩短互连路径减小高频信号传输损耗，并通过背面植球用于外部互连。
附图说明
为了进一步阐明本实用新型的各实施例的以上和其它优点和特征，将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解，这些附图只描绘本实用新型的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出现有技术的光芯片与电芯片的三维集成封装结构示意图。
图2示出根据本实用新型的一个实施例形成的一种光芯片与电芯片三维集成封装结构200的结构示意图。
图3示出根据本实用新型的一个实施例形成的该种光芯片与电芯片三维集成封装结构200的流程图。
具体实施方式
在以下的描述中，参考各实施例对本实用新型进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本实用新型的实施例的全面理解。然而，本实用新型可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本实用新型的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本实用新型的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本实用新型提供一种光芯片与电芯片三维集成封装结构，将多颗电芯片(Driver，TIA等)通过EMC塑封重构晶圆，然后利用贯穿塑封层的巨型导电铜柱实现封装体上下表面互连，接下来在重构晶圆上下表面形成重新布局布线层，从而实现塑封层光芯片与电芯片面对面贴装的三维集成。该种光芯片与电芯片三维集成封装结构的光芯片置于封装体顶部便于光学耦合的实施，可以缩短互连路径减小高频信号传输损耗，并通过背面植球用于外部互连。
下面结合图2来详细介绍根据本实用新型的一个实施例的一种光芯片与电芯片三维集成封装结构。图2示出根据本实用新型的一个实施例形成的一种光芯片与电芯片三维集成封装结构200的结构示意图。如图2所示，该种光芯片与电芯片三维集成封装结构200进一步包括第一介质层210、第一重新布局布线层220、外接焊球230、塑封层240、电芯片250、巨型导电柱260、第二重新布局布线层270、第二介质层280以及光芯片290构成。
第一介质层210位于整个封装结构的底部，可以为PCB、PI等材料。第一介质层210用于第一重新布局布线层的220的层间以及同层导线间的绝缘和机械保护作用。在本实用新型的一个实施例中，第一介质层210可以为单层介质层，也可以为多层介质层的组合。当为多层介质层组合时，多层介质层的材料可以相同或不同。
第一重新布局布线层220设置在第一介质层210的内部，并从第一介质层 210的上下两面漏出电连接结构(如焊盘等)。第一重新布局布线层220可以为一层或多层；其形成方法可以为电镀等加成法或者刻蚀等减成法实现。
外接焊球230设置在第一介质层210的下表面(即封装结构的下表面)，起到与外部电路或系统的连接作用。在本实用新型的一个实施例中，外接焊球 230可以通过电镀、植球等工艺形成。
塑封层240设置第一介质层210的上表面，塑封层240实现对电芯片250 的晶圆重构。在本实用新型的一个实施例中，塑封层的材料为EMC(Epoxy Molding Compound，环氧树脂塑封料)。
电芯片250设置成被塑封层240包覆。其中电芯片250的外接引脚/焊盘漏出塑封层240。电芯片250主要涉及到光电调制器的驱动(Driver)、光电探测器的放大器(跨阻放大器TIA或者限制放大器LA或者其他类型的放大器)、还有其他一些匹配和控制电路，例如时钟恢复(CDR)、串并转换(Serdes)、开关电路(Switches)等。
巨型导电柱260贯穿塑封层240，并与第一重新布局布线层220电连接。在本实用新型的一个实施例中巨型导电柱260为巨型铜柱，可以通过对塑封层 240通孔、沉积电镀种子层、电镀等工艺形成。在本实用新型的又一实施例中巨型导电柱260还可以通过灌冲导电材料(如导电银浆)形成。
第二重新布局布线层270设置在塑封层240的上表面，实现电芯片250、巨型导电柱260的电互连。在本实用新型的一个实施例中，第二重新布局布线层260可以为单层布线或者多层布线构成。
第二介质层280设置在塑封层240的上表面，起到对第二重新布局布线层 270层间和同层金属间的电绝缘和机械保护作用。其材料可以与第一介电层210 的材料类似。
光芯片290设置成与第二重新布局布线层270电连接，同时光芯片290实现与电芯片250面对面贴装。在本实用新型的一个实施例中，光芯片290通过倒装焊设置在第二布局布线层270最外层布线的光芯片焊盘上。
下面结合图3来简要描述一下形成该种光芯片与电芯片三维集成封装结构 200的方法。图3示出根据本实用新型的一个实施例形成的该种光芯片与电芯片三维集成封装结构200的流程图。如图3所示：
首先，在步骤310，对电芯片进行晶圆塑封重构。在本实用新型的一个具体实施例中，可以通过载板技术先将电芯片设置在载板的确定位置，然后在进行塑封材料塑封，待塑封材料固化后，去除载板形成对电芯片的晶圆塑封重构。
接下来，在步骤320，形成贯穿塑封层的导电柱。在本实用新型的一个实施例中，导电柱为巨形导电铜柱，可通过对塑封层通孔、沉积电镀种子层、电镀、去除多余种子层等工艺形成，其中通孔可以通过激光通孔、机械通孔等方式完成。在本实用新型的又一实施例中，导电柱还以为灌冲导电材料(如导电银浆)的结构。具体形成方式通过通孔、灌冲导电材料、固化等工艺形成。
然后，在步骤330，形成正面重新布局布线层。具体形成方法可以为图形化电镀工艺。具体的正面重新布局布线层可以为单层或多层。
接下来，在步骤340，形成背面重新布局布线层。具体形成方法也可以为图形化电镀工艺。具体的背面重新布局布线层也可以为单层或多层。
最后，在步骤350，将光芯片组装到封装结构中。其中光芯片实现与电芯片面对面贴装。
可选的，还可以在封装结构的背面重新布局布线层的外接焊盘位置形成外接焊球。
基于本实用新型提供的该种光芯片与电芯片三维集成封装结构，将多颗电芯片(Driver，TIA等)通过EMC塑封重构晶圆，然后利用贯穿塑封层的巨型导电铜柱实现封装体上下表面互连，接下来在重构晶圆上下表面形成重新布局布线层，从而实现塑封层光芯片与电芯片面对面贴装的三维集成。在本发明的其他实施例中，也可以是在载片上先形成第二布线层270、280，电镀形成铜柱，贴芯片；然后塑封重构晶圆；再进行第一布线层210、220的制作与植球，最后拆载片，贴装光芯片。该方法与前面提到的方案比可以减少键合次数，能提高第二布线层270、280的加工精度。
该种光芯片与电芯片三维集成封装结构的光芯片置于封装体顶部便于光学耦合的实施，可以缩短互连路径减小高频信号传输损耗，并通过背面植球用于外部互连。
尽管上文描述了本实用新型的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本实用新型的精神和范围。因此，此处所公开的本实用新型的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。
Claims (9)
1.一种光芯片与电芯片三维集成封装结构，包括：
第一介质层；
第一重新布局布线层，所述第一重新布局布线层设置在所述第一介质层内；
外接焊球，所述外接焊球电连接至所述第一重新布局布线层；
塑封层，所述塑封层设置在所述第一介质层的上面；
电芯片，所述电芯片被所述塑封层包覆，并漏出芯片焊盘；
巨型导电柱，所述巨型导电柱贯穿所述塑封层，并电连接至所述第一重新布局布线层；
第二重新布局布线层，所述第二重新布局布线层电连接至所述巨型导电柱和所述电芯片；
第二介质层，所述第二介质层设置在所述塑封层的上面；以及
光芯片，所述光芯片电连接至所述第二重新布局布线层。
2.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述第一重新布局布线层为M层，其中M≥2。
3.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述塑封层的材料为环氧树脂塑封料EMC。
4.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述电芯片外接引脚/焊盘面向上，并漏出所述塑封层。
5.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述电芯片为驱动芯片、放大器、匹配控制芯片。
6.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述巨型导电柱为巨型铜柱。
7.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述巨型导电柱的导电材料为导电银浆。
8.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述第二重新布局布线层为N层，其中N≥2。
9.如权利要求1所述的光芯片与电芯片三维集成封装结构，其特征在于，所述光芯片与所述电芯片面对面贴装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921058365.4U CN209880613U (zh) | 2019-07-05 | 2019-07-05 | 一种光芯片与电芯片三维集成封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921058365.4U CN209880613U (zh) | 2019-07-05 | 2019-07-05 | 一种光芯片与电芯片三维集成封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209880613U true CN209880613U (zh) | 2019-12-31 |
Family
ID=68948993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921058365.4U Active CN209880613U (zh) | 2019-07-05 | 2019-07-05 | 一种光芯片与电芯片三维集成封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209880613U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112820725A (zh) * | 2020-12-30 | 2021-05-18 | 华进半导体封装先导技术研发中心有限公司 | 激光雷达芯片封装结构及封装方法 |
| CN114512589A (zh) * | 2022-04-21 | 2022-05-17 | 威海三维曲板智能装备有限公司 | 一种光电混合封装结构及其制造方法 |
| WO2023123800A1 (zh) * | 2021-12-30 | 2023-07-06 | 华进半导体封装先导技术研发中心有限公司 | 一种光芯片和电芯片的封装结构及其制备方法 |
-
2019
- 2019-07-05 CN CN201921058365.4U patent/CN209880613U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112820725A (zh) * | 2020-12-30 | 2021-05-18 | 华进半导体封装先导技术研发中心有限公司 | 激光雷达芯片封装结构及封装方法 |
| CN112820725B (zh) * | 2020-12-30 | 2022-07-12 | 华进半导体封装先导技术研发中心有限公司 | 激光雷达芯片封装结构及封装方法 |
| WO2023123800A1 (zh) * | 2021-12-30 | 2023-07-06 | 华进半导体封装先导技术研发中心有限公司 | 一种光芯片和电芯片的封装结构及其制备方法 |
| CN114512589A (zh) * | 2022-04-21 | 2022-05-17 | 威海三维曲板智能装备有限公司 | 一种光电混合封装结构及其制造方法 |
| CN114512589B (zh) * | 2022-04-21 | 2022-06-17 | 威海三维曲板智能装备有限公司 | 一种光电混合封装结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220157782A1 (en) | Fully Interconnected Heterogeneous Multi-layer Reconstructed Silicon Device | |
| CN209880613U (zh) | 一种光芯片与电芯片三维集成封装结构 | |
| KR101150322B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
| EP2798675B1 (en) | Method for a substrate core layer | |
| KR20000005670A (ko) | 칩-온-칩패키지및그제조방법 | |
| TW201916197A (zh) | 包含雙面重佈層之堆疊半導體封裝組件 | |
| CN110890349A (zh) | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 | |
| CN107808856A (zh) | 半导体封装结构及其制造方法 | |
| US9142472B2 (en) | Integrated circuit and method of making | |
| CN110310932A (zh) | 一种光芯片与电芯片的集成封装结构及制造方法 | |
| CN111370395B (zh) | 心率模组的封装结构、封装方法及可穿戴设备 | |
| US11183474B2 (en) | Electronic device package and method for manufacturing the same | |
| CN210897268U (zh) | 一种带有光互连接口的光电芯片三维封装结构 | |
| CN112420651A (zh) | 电子封装件及其制法 | |
| CN109216298A (zh) | 一种扇出型芯片封装结构及其制造方法 | |
| CN114388471A (zh) | 封装结构及其制作方法 | |
| CN219625758U (zh) | 高密度光电集成的2.5维扇出型封装结构 | |
| US7785928B2 (en) | Integrated circuit device and method of manufacturing thereof | |
| US8736076B2 (en) | Multi-chip stacking of integrated circuit devices using partial device overlap | |
| JP2024516204A (ja) | フォトニック集積回路を集積するファンアウトモジュール | |
| WO2023077352A1 (zh) | 光通信模块的封装结构和制备方法 | |
| CN111554676B (zh) | 一种局部带宽增强的转接板封装结构及制作方法 | |
| CN110634830B (zh) | 一种多芯片集成的封装方法和结构 | |
| CN110488434B (zh) | 一种光学器件及其封装方法 | |
| CN114628263B (zh) | 一种光电混合封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |