CN210692486U - 天线封装结构 - Google Patents

Abstract

本实用新型提供一种天线封装结构，包括：重新布线层、第一天线层、第一金属馈线柱、第一封装层、第二天线层、第二金属馈线柱、第二封装层、第三天线层、半导体芯片、金属凸块及第三封装层。本实用新型基于第三封装层对半导体芯片进行保护，将芯片和金属凸块同时封装，可有效提高封装结构的稳定性，通过多层金属馈线柱及多层封装层形成多层天线结构，可减小封装尺寸，增强接收信号能力，扩大接收信号频宽，形成底部填充层，提高封装结构稳定性，半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和天线性能，具有较低的功耗，制程结构整合性高。

Description

天线封装结构

技术领域

本实用新型属于封装领域及通讯设备领域，特别是涉及一种天线封装结构。

背景技术

由于科技的进步，发展出各种高科技的电子产品以便利人们的生活，其中包括各种电子装置，如：笔记型计算机、手机、平板电脑(PAD)等。

随着这些高科技电子产品的普及以及人们需求的增加，除了这些高科技产品内所配置的各项功能与应用大幅度增加外，特别是为了配合人们移动的需求而增加了无线通讯的功能。于是，人们可以通过这些具有无线通讯功能的高科技电子装置于任何地点或是任何时刻使用这些高科技电子产品。从而大幅度的增加了这些高科技电子产品使用的灵活性与便利性，因此，人们再也不必被局限在一个固定的区域内，打破了使用范围的疆界，使得这些电子产品的应用真正地便利人们的生活。

封装天线(Antenna in Package，简称AiP)是基于封装材料与工艺，将天线与芯片集成在封装内，实现系统级无线功能的一门技术，AiP技术由于顺应了硅基半导体工艺集成度提高的潮流，为系统级无线芯片提供了良好的天线与封装解决方案，且随着通信信息的快速发展，AiP技术已成为5G(5th Generation)通信与汽车雷达芯片必选的一项技术，所以AiP技术受到了广泛重视。晶圆级的封装天线(WLP AiP)以整片晶圆作业，在塑封层上做天线，相较于传统的AiP模组有着更高的精度，且尺寸上更轻薄短小，因此得到了广泛应用。在天线的应用中，如在手机终端的应用，天线传送和接收讯号需要经过多个功能芯片模快组合而成，已知的作法是将天线直接制作于电路板(PCB)的表面，缺点是这种作法会让天线占据额外的电路板面积，并且，因传输讯号线路长，效能差功率消耗大，封装体积较大，尤其是传统PCB封装在5G毫米波传输下损耗太大，并且在现有的封装工艺中难以实现对天线电路芯片的有效保护，工艺流程仍较为复杂，天线电热性能和天线性能效率有待提高。另外，现有封装结构一般为单层塑封(单层compound)，使得实现预想功能的封装结构尺寸较大，芯片及其金属凸块等的封装稳定性也有待改善。

因此，如何提供一种天线封装结构以解决现有技术中上述问题实属必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种天线封装结构，用于解决现有技术中天线封装体积大、芯片难以得到有效保护及稳定封装等问题。

为实现上述目的及其他相关目的，本实用新型提供一种天线封装方法，包括步骤：

提供支撑基底，于所述支撑基底上形成临时键合层；

于所述临时键合层上形成重新布线层，所述重新布线层包括与所述临时键合层连接的第一面以及与所述第一面相对的第二面；

于所述第二面上形成与所述重新布线层电连接的第一天线层；

于所述第一天线层上形成与所述第一天线层电连接的第一金属馈线柱；

采用第一封装层封装所述第一金属馈线柱，并使所述第一封装层显露所述第一金属馈线柱的顶面；

于所述第一封装层上形成与所述第一金属馈线柱电连接的第二天线层；

于所述第二天线层上形成与所述第二天线层电连接的第二金属馈线柱；

采用第二封装层封装所述第二金属馈线柱，并使所述第二封装层显露所述第二金属馈线柱的顶面；

于所述第二封装层上形成与所述第二金属馈线柱电连接的第三天线层；

基于所述临时键合层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的所述第一面，自所述第一面在所述重新布线层中形成第一开口，并于所述第一面上形成至少一个与所述重新布线层电连接的半导体芯片；

于所述第一开口中形成与所述重新布线层电连接的金属凸块；

采用第三封装层封装所述半导体芯片、所述金属凸块，并于所述第三封装层中形成第二开口，以显露所述金属凸块。

可选地，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。

可选地，所述临时键合层包括光热转换层，其中，采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。

可选地，形成所述重新布线层包括步骤：

于所述临时键合层表面形成第一介质层；

采用溅射工艺于所述第一介质层表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层；

于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；

于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。

可选地，形成所述第一天线层之后还包括步骤：于所述重新布线层上形成覆盖所述第一天线层的第一保护粘附层，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，形成所述第二天线层之后还包括步骤：于所述第一封装层上形成覆盖所述第二天线层的第二保护粘附层，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上。

可选地，形成所述第一金属馈线柱之前还包括步骤：于所述第一天线层表面形成第一下金属层，其中，所述第一金属馈线柱形成于所述第一下金属层表面，采用打线工艺或电镀工艺或化学镀工艺形成所述第一金属馈线柱；和/或，形成所述第二金属馈线柱之前还包括步骤：于所述第二天线层表面形成第二下金属层，其中，所述第二金属馈线柱形成于所述第二下金属层表面，采用打线工艺或电镀工艺或化学镀工艺形成所述第二金属馈线柱。

可选地，所述半导体芯片的数量为多个，所述半导体芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。

可选地，形成所述半导体芯片之后且在形成所述金属凸块之前还包括步骤：对各所述半导体芯片进行底部填充以形成底部填充层，所述底部填充层形成于所述半导体芯片与所述重新布线层之间。

进一步可选地，形成所述底部填充层之后还包括步骤：对各所述半导体芯片进行围坝点胶以形成围坝点胶保护层，所述围坝点胶保护层至少形成于所述半导体芯片的底部及四周，且所述围坝点胶保护层及所述底部填充层将所述半导体芯片包围，所述第三封装层还封装所述围坝点胶保护层。

本实用新型还提供一种天线封装结构，所述天线封装结构优选采用本实用新型的天线封装方法制作得到，其中，所述天线封装结构包括：

重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，且所述重新布线层中形成有自所述第一面打开的第一开口；

第一天线层，形成于所述第二面上并与所述重新布线层电连接；

第一金属馈线柱，形成于所述第一天线层上并与所述第一天线层电连接；

第一封装层，包覆所述第一金属馈线柱，并显露所述第一金属馈线柱的顶面；

第二天线层，形成于所述第一封装层上并与所述第一金属馈线柱电连接；

第二金属馈线柱，形成于所述第二天线层上并与所述第二天线层电连接；

第二封装层，包覆所述第二金属馈线柱，并显露所述第二金属馈线柱的顶面；

第三天线层，形成于所述第二封装层上并与所述第二金属馈线柱电连接；

至少一个半导体芯片，接合于所述第一面并与所述重新布线层电连接；

金属凸块，形成于所述第一开口中，并与所述重新布线层电连接

第三封装层，包覆所述半导体芯片、所述金属凸块，且所述第三封装层中形成有第二开口，所述第二开口显露所述金属凸块。

可选地，所述第一金属馈线柱与所述第一天线层的连接部具有第一下金属层，所述第一金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第一下金属层的材料包括Ni层与Au层组成的叠层；和/或，所述第二金属馈线柱与所述第二天线层的连接部具有第二下金属层，所述第二金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第二下金属层的材料包括Ni层与Au层组成的叠层。

可选地，所述天线封装结构还包括第一保护粘附层，所述第一保护粘附层覆盖于所述第一天线层上，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，所述天线封装结构还包括第二保护粘附层，所述第二保护粘附层覆盖于所述第二天线层上，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上。

可选地，所述第一封装层的材料包括硅胶及环氧树脂中的一种；所述第二封装层的材料包括硅胶及环氧树脂中的一种；所述第三封装层的材料包括硅胶及环氧树脂中的一种。

可选地，所述半导体芯片的数量为多个，所述半导体芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。

可选地，所述天线封装结构还包括底部填充层，所述底部填充层形成于所述半导体芯片与所述重新布线层之间。

进一步可选地，所述天线封装结构还包括围坝点胶保护层，所述围坝点胶保护层至少形成于所述半导体芯片的底部及四周，且所述围坝点胶保护层及所述底部填充层将所述半导体芯片包围，所述第三封装层还封装所述围坝点胶保护层。

如上所述，本实用新型的天线封装结构，基于第三封装层对半导体芯片进行保护，将芯片和金属凸块同时封装，可有效提高封装结构的稳定性，通过多层金属馈线柱及多层封装层形成多层天线结构，可以小封装尺寸，还可以增强接收信号能力，扩大接收信号频宽，通过底部填充工艺形成底部填充层，提高芯片的稳定性，在形成金属凸块之前进行底部填充工艺，可以有效防止金属凸块对底部填充的影响，对晶圆级封装增加围坝点胶工艺，形成围坝点胶保护层，对芯片进行双重保护，并可以有效减少封装工艺流程，提高工艺周期，通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸，半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高，采用扇出型封装方法封装天线结构，有效缩小封装体积，使天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。

附图说明

图1显示为本实用新型实施例提供的芯片封装方法的流程图。

图2显示为本实用新型实施例的天线封装方法中形成临时键合层的结构示意图。

图3显示为本实用新型实施例的天线封装方法中形成第一介质层的结构示意图。

图4显示为本实用新型实施例的天线封装方法中形成第一金属布线层的结构示意图。

图5显示为本实用新型实施例的天线封装方法中形成第二介质层及第二金属布线层的图示。

图6显示为本实用新型实施例的天线封装方法中形成多层叠层结构的重新布线层的示意图。

图7显示为本实用新型实施例的天线封装方法中形成第一天线层的结构示意图。

图8显示为本实用新型实施例的天线封装方法中形成第一金属馈线柱的结构示意图。

图9显示为本实用新型实施例的天线封装方法中形成第一封装材料层的结构示意图。

图10显示为本实用新型实施例的天线封装方法中形成第一封装层的结构示意图。

图11显示为本实用新型实施例的天线封装方法中形成第一保护粘附层后的结构示意图。

图12显示为本实用新型实施例的天线封装方法中形成第二天线层的结构示意图。

图13显示为本实用新型实施例的天线封装方法中形成第二金属馈线柱的结构示意图。

图14显示为本实用新型实施例的天线封装方法中形成第二封装材料层的结构示意图。

图15显示为本实用新型实施例的天线封装方法中形成第二封装层的结构示意图。

图16显示为本实用新型实施例的天线封装方法中形成第三天线层的结构示意图。

图17显示为本实用新型实施例的天线封装方法中剥离支撑基底后的结构示意图。

图18显示为本实用新型实施例的天线封装方法中形成半导体芯片及第一开口的示意图。

图19显示为本实用新型实施例的天线封装方法中形成底部填充层的结构示意图。

图20显示为本实用新型实施例的天线封装方法中形成金属凸块的结构示意图。

图21显示为本实用新型实施例的天线封装方法中形成第三封装层的结构示意图。

图22显示为本实用新型实施例的天线封装方法中形成围坝点胶保护层的结构示意图。

图23显示为本实用新型实施例的天线封装方法中形成第二开口的结构示意图。

元件标号说明

101 支撑基底

102 临时键合层

201 第一介质层

202 第一金属布线层

203 第二介质层

204 第二金属布线层

301 第一天线层

302 第一下金属层

303 第一金属馈线柱

304 第一封装材料层

305 第一封装层

306 第一保护粘附层

307 第二天线层

308 第二下金属层

309 第二金属馈线柱

310 第二封装材料层

311 第二封装层

312 第三天线层

401 半导体芯片

402 底部填充层

403 围坝点胶保护层

501 第一开口

502 金属凸块

503 第三封装层

504 第二开口

S1-S12 步骤

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

实施例一：

如图1所示，本实用新型提供一种天线封装方法，所述封装方法包括步骤：

提供支撑基底，于所述支撑基底上形成临时键合层；

于所述临时键合层上形成重新布线层，所述重新布线层包括与所述临时键合层连接的第一面以及与所述第一面相对的第二面；

于所述第二面上形成与所述重新布线层电连接的第一天线层；

于所述第一天线层上形成与所述第一天线层电连接的第一金属馈线柱；

采用第一封装层封装所述第一金属馈线柱，并使所述第一封装层显露所述第一金属馈线柱的顶面；

于所述第一封装层上形成与所述第一金属馈线柱电连接的第二天线层；

于所述第二天线层上形成与所述第二天线层电连接的第二金属馈线柱；

采用第二封装层封装所述第二金属馈线柱，并使所述第二封装层显露所述第二金属馈线柱的顶面；

于所述第二封装层上形成与所述第二金属馈线柱电连接的第三天线层；

基于所述临时键合层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的所述第一面，自所述第一面在所述重新布线层中形成第一开口，并于所述第一面上形成至少一个与所述重新布线层电连接的半导体芯片；

于所述第一开口中形成与所述重新布线层电连接的金属凸块；

采用第三封装层封装所述半导体芯片、所述金属凸块，并于所述第三封装层中形成第二开口，以显露所述金属凸块。

下面将结合具体实施例对本实用新型的封装方法进行详细说明。

如图1中的S1及图2所示，提供支撑基底101，于所述支撑基底上形成临时键合层102。

作为示例，所述支撑基底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。具体的，在本实施例中，所述支撑基底101选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层，且能降低后续的剥离工艺的难度。

作为示例，所述临时键合层102包括光热转换层，参见图17所示，在后续步骤中采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底101分离，进而剥离所述重新布线层及所述支撑基底101。

具体的，所述临时键合层102包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑基底101上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续的重新布线层的制作，并且，在后续的剥离工艺中，剥离的难度较低。另外，所述重新布线层及所述支撑基底101剥离之后，所述支撑基底101可以重复利用，节约成本。

如图1中的S2及图3-6所示，于所述临时键合层102上形成重新布线层(RDL)，所述重新布线层包括与所述临时键合层102连接的第一面以及与所述第一面相对的第二面。

作为一示例，形成所述重新布线层包括步骤：

如图3所示，采用化学气相沉积工艺或物理气相沉积工艺于所述临时键合层102表面形成第一介质层201，所述第一介质层201的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合；例如，所述第一介质层201的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。

接着，如图4所示，采用溅射工艺于所述第一介质层201表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层202；所述种子层的材料包括钛层与铜层的叠层。所述第一金属布线层202的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。

接着，如图5所示，采用化学气相沉积工艺或物理气相沉积工艺于所述图形化的第一金属布线层202表面形成第二介质层203，并对所述第二介质层203进行刻蚀形成具有图形化通孔的第二介质层203。所述第二介质层203的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。例如，所述第二介质层203的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。

继续，如图5所示，于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层203表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层204。所述第二金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。

另外，如图6所示，重复上述形成第二介质层203及第二金属层的步骤，以形成多层金属层和多层介质层，从而形成具有多层堆叠结构的重新布线层，以实现不同的布线功能。

如图1中的S3及图7所示，于所述第二面上形成与所述重新布线层电连接的第一天线层301。其中，所述第一天线层301的材料可以为铜等，所述第一天线层的结构依据实际设定。

作为示例，参见图11所示，形成所述第一天线层301之后还包括步骤：于所述重新布线层上形成覆盖所述第一天线层301的第一保护粘附层306，所述第一金属馈线柱303经由所述第一保护粘附层306形成于所述第一天线层301表面，所述第一封装层305形成于所述第一保护粘附层306上。在一可选示例中，所述第一保护粘附层306的材质包括聚酰亚胺。由于相邻的两层天线结构之间被一层天线层间隔，容易导致两层天线结构之间的粘附强度降低而导致移位或破裂，本实用新型在相邻的两层天线结构之间设置第一保护粘附层306，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。

如图1中的S4及图8所示，于所述第一天线层301上形成与所述第一天线层301电连接的第一金属馈线柱303。

作为示例，形成所述第一金属馈线柱303(wire bond)之前还包括步骤：于所述第一天线层表面形成第一下金属层302，所述第一金属馈线柱303形成于所述第一下金属层302表面，在一可选示例中，采用打线工艺或电镀工艺或化学镀工艺形成所述第一金属馈线柱303。

具体的，所述第一下金属层302包括Ni层与Au层组成的叠层。所述第一金属馈线柱303的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，还可以是任何可以作为植柱金属材质材料，在本实施例中，采用打线工艺(wire bonding)于所述第一下金属层302上形成第一金属馈线柱303。所述第一下金属层302可以有效加强第一金属馈线柱303与所述第一天线层的结合强度，降低接触电阻。在一可选示例中，当存在所述第一保护粘附层306时，还包括于所述第一保护粘附层306中形成开口以形成所述第一金属馈线柱303的步骤。

作为示例，所述第一金属馈线柱303为多个，多个所述第一金属馈线柱303的布置方式包括：基于所述第一金属馈线柱303与所述第一天线层301及所述第二天线层307中的至少一者形成电磁屏蔽结构以实现封装结构的电磁屏蔽。

具体的，在一示例中，提供一种所述第一金属馈线柱303的布置方式，所述第一金属馈线柱303形成在所述第一天线层301的表面，通过所述第一金属馈线柱303的布置使得所述第一金属馈线柱303与所述第一天线层301和所述第二天线层307中一些金属层的特定位置共同形成一个电磁屏蔽保护结构，从而实现得到的封装结构的电磁屏蔽。例如，在一可选示例中，中间垂直的所述第一金属馈线柱303可与上下两层天线层形成屏蔽结构，其中一部分所述第一金属馈线柱303接地属于接地线，这部分所述第一金属馈线柱303可以是与所述第一天线层301电连接，也可以是与所述第二天线层307电连接，当然，也可以是这部分所述第一金属馈线柱303与所述第一天线层301和第二天线层307均电连接，在芯片电信号传输中所形成的相互电磁影响，可通过接地线进行消除，从而达到电磁屏蔽的效果，在一可选示例中，接地的所述第一金属馈线柱303呈圆形或方式布置，且均匀排布，并与上下对应的第一天线层301和第二天线层307均电连接，从而形成电磁屏蔽结构，实现电磁屏蔽。

如图1中的S5及图9-11所示，采用第一封装层305封装所述第一金属馈线柱303，并使所述第一封装层305显露所述第一金属馈线柱303的顶面。

具体的，在一示例中，采用第一封装材料层304封装所述第一金属馈线柱303，减薄(grinding)所述第一封装材料层304，使得所述第一金属馈线柱303的顶面显露，减薄后的所述第一封装材料层304形成所述第一封装层305。作为示例，采用第一封装材料层304封装所述第一金属馈线柱303的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层305的材料包括硅胶以及环氧树脂中的一种。如图11所示，当存在所述第一保护粘附层306时，所述第一封装层305形成于所述第一保护粘附层306上。

如图1中的S6及图12所示，于所述第一封装层305上形成与所述第一金属馈线柱303电连接的第二天线层307。

具体的，所述第二天线层307的材料可以为铜等，所述第二天线层的结构依据实际设定。在一示例中，参见图16所示，在所述第二天线层周围形成介质层，所述介质层的材料可以选择为PI(聚酰亚胺)，可选地，所述介质层的上表面与所述第二天线层的上表面相平齐，所述第二封装层形成于所述介质层和所述第二天线层上表面，所述第二天线层307与所述第一天线层301通过所述第一金属馈线柱303电连接，多层天线层可增强接收信号能力，扩大接收信号频宽，本实用新型可以获得多层结构的天线结构层，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。半导体芯片401、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高。

作为示例，形成所述第二天线层307之后还包括步骤：于所述第一封装层上形成覆盖所述第二天线层307的第二保护粘附层，此时，后续所述第二金属馈线柱309经由所述第二保护粘附层形成于所述第二天线层表面，后续所述第二封装层311形成于所述第二保护粘附层上。在一可选示例中，所述第二保护粘附层的材质包括聚酰亚胺。由于相邻的两层天线结构之间被一层天线层间隔，容易导致两层天线结构之间的粘附强度降低而导致移位或破裂，本实用新型在相邻的两层天线结构之间设置第二保护粘附层，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。另外，本文中的“和/或”是指可以是只进行所描述的两个方案中的一者，也可以是同时进行所描述的两个方案，例如，形成所述第一天线层之后还包括步骤：于所述重新布线层上形成覆盖所述第一天线层的第一保护粘附层，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，形成所述第二天线层之后还包括步骤：于所述第一封装层上形成覆盖所述第二天线层的第二保护粘附层，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上，是指，可以是只在形成所述第一天线层之后形成所述第一保护粘附层，不形成第二保护粘附层，也可以是只在形成第二天线层之后形成第二保护粘附层，不形成第一保护粘附层，还可以是既形成所述第一保护粘附层又形成所述第二保护粘附层。

如图1中的S7及图13所示，于所述第二天线层307上形成与所述第二天线层307电连接的第二金属馈线柱309。在一可选示例中，所述第二金属馈线柱309与所述第一金属馈线柱303上下对应设置。

作为示例，形成所述第二金属馈线柱309(wire bond)之前还包括步骤：于所述第二天线层表面形成第二下金属层308，所述第二金属馈线柱309形成于所述第二下金属层308表面，在一可选示例中，采用打线工艺或电镀工艺或化学镀工艺形成所述第二金属馈线柱309。

具体的，所述第二下金属层308包括Ni层与Au层组成的叠层。所述第二金属馈线柱309的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，还可以是任何可以作为植柱金属材质材料，在本实施例中，采用打线工艺(wire bonding)于所述第二下金属层308上形成第二金属馈线柱309。所述第二下金属层308可以有效加强第二金属馈线柱309与所述第二天线层的结合强度，降低接触电阻。在一可选示例中，当存在所述第二保护粘附层时，还包括于所述第二保护粘附层中形成开口以形成所述第二金属馈线柱309的步骤。

作为示例，所述第二金属馈线柱309为多个，多个所述第二金属馈线柱309的布置方式包括：基于所述第二金属馈线柱309与所述第二天线层307及所述第三天线层312中的至少一者形成第二电磁屏蔽结构以实现封装结构的电磁屏蔽。

具体的，在一示例中，提供一种所述第二金属馈线柱309的布置方式，所述第二金属馈线柱309形成在所述第二天线层307的表面，通过所述第二金属馈线柱309的布置使得所述第二金属馈线柱309与所述第二天线层307和所述第三天线层312中一些金属层的特定位置共同形成一个电磁屏蔽保护结构，从而实现得到的封装结构的电磁屏蔽。例如，在一可选示例中，中间垂直的所述第二金属馈线柱309可与上下两层天线层形成屏蔽结构，其中一部分所述第二金属馈线柱309接地属于接地线，这部分所述第二金属馈线柱309可以是与所述第二天线层307电连接，也可以是与所述第三天线层312电连接，当然，也可以是这部分所述第二金属馈线柱309与所述第二天线层307和第三天线层312均电连接，在芯片电信号传输中所形成的相互电磁影响，可通过接地线进行消除，从而达到电磁屏蔽的效果，在一可选示例中，接地的所述第二金属馈线柱309呈圆形或方式布置，且均匀排布，并与上下对应的第二天线层307和第三天线层312均电连接，从而形成电磁屏蔽结构，实现电磁屏蔽。

如图1中的S8及图14-15所示，采用第二封装层311封装所述第二金属馈线柱309，并使所述第二封装层311显露所述第二金属馈线柱309的顶面。

具体的，在一示例中，采用第二封装材料层310封装所述第二金属馈线柱309，减薄(grinding)所述第二封装材料层310，使得所述第二金属馈线柱309的顶面显露，减薄后的所述第二封装材料层310形成所述第二封装层311。作为示例，采用第二封装材料层310封装所述第二金属馈线柱309的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第二封装层311的材料包括硅胶以及环氧树脂中的一种。当存在所述第二保护粘附层时，所述第二封装层形成于所述第二保护粘附层上。

如图1中的S9及图16所示，于所述第二封装层311上形成与所述第二金属馈线柱309电连接的第三天线层312。

具体的，所述第三天线层312的材料可以为铜等，所述第三天线层的结构依据实际设定。所述第三天线层312与所述第二天线层307通过所述第二金属馈线柱309电连接，多层天线层可增强接收信号能力，扩大接收信号频宽，本实用新型可以获得多层结构的天线结构层，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高，本实用新型通过多层封装层封装，即多层compound天线结构，可以缩小封装尺寸，缩小packagesize。

如图1中的S10及图17-18所示，基于所述临时键合层102剥离所述重新布线层及所述支撑基底101，露出所述重新布线层的所述第一面，自所述第一面在所述重新布线层中形成第一开口501，并于所述第一面上形成至少一个与所述重新布线层电连接的半导体芯片401(die bonder)，例如可以是本领域熟知的键合方式形成所述半导体芯片，在Die bonder后芯片经过回流焊初步固定于wafer。

具体的，在一示例中，在后续步骤中采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底101分离。另外，分离之后可以通过在所述重新布线层的第一面进行打孔，形成第一开口501，可以通过激光钻孔技术进行打孔，所述第一开口501显露出重新布线层中的金属线，所述第一开口定义出后续的金属凸块形成的位置，在一示例中，可以是先形成所述第一开口，再在所述重新布线层的所述第一面形成半导体芯片401，以有利于天线电路芯片的保护，所述第一开口501与所述半导体芯片401之间具有间距，以有利于后续的封装工艺，具体大小依据实际需求设定。

作为示例，所述半导体芯片401的数量为多个，例如可以是两个，所述半导体芯片401包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种，不同的半导体芯片的种类依据实际设定。本实用新型可以通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，在同一片晶圆上同时贴装主动、被动元器件，可有效缩小封装尺寸。

如图1中的S11及图19-20所示，于所述第一开口501中形成与所述重新布线层电连接的金属凸块502。

作为示例，形成所述半导体芯片401之后且在形成所述金属凸块502之前还包括步骤：对各所述半导体芯片401进行底部填充以形成底部填充层402。

具体的，将所述金属凸块502初步固定于所述重新布线层的所述第一开口中，其中，所述金属凸块502可以为锡焊料、银焊料及金锡合金焊料中的一种，本实用新型在Ballmount后锡球经过回流焊初步固定于wafer，另外，在一示例中，在形成所述金属凸块502之前先对所述半导体芯片401进行底部填充，进行底部填充的填充材料可以是环氧树脂，即本示例将under fill(底部填充)工艺置于Ball mount(形成金属凸块)之前，目的是防止金属凸块(如锡球)会对底部填充的填充胶的虹吸有影响，其中，底部填充工艺就是填充材料通过毛细虹吸作用，流到芯片底部，填充bump之间的空隙，凝固后起到固定芯片的作用，在芯片边缘的锡球与芯片底部bump相似，填充胶溢出的时候也会有可能因为毛细作用，吸引一部分填充胶，本示例进行上述工艺顺序的设计可以有效防止金属凸块对底部填充层的影响。

作为示例，参见图22所示，形成所述底部填充层402之后还包括步骤：对各所述半导体芯片401进行围坝点胶以形成围坝点胶保护层403，所述围坝点胶保护层403至少形成于所述半导体芯片401的底部及四周，且所述围坝点胶保护层403及所述底部填充层402将所述半导体芯片401包围。

具体的，本实用新型在半导体芯片401固定好之后对其进行为围坝点胶工艺，运用点胶技术，在半导体芯片401的四周进行围坝，再给中间进行点胶，形成所述围坝点胶保护层403，形成的围坝点胶保护层403可以提高芯片的稳定性，将半导体芯片401有效的保护，在underfill之后，即对半导体芯片401进行底部填充形成底部填充层之后，进行所述围坝点胶工艺，所述围坝点胶保护层403与所述底部填充层402将所述半导体芯片401进行包围，从而实现所述半导体芯片401的双重保护，并且减少工艺流程。其中，所述围坝点胶保护层403可以基于点胶工艺形成，所述围坝点胶保护层403的材料可以是环氧树脂。

如图1中的S12及图21-23所示，采用第三封装层503封装所述半导体芯片401、所述金属凸块502，并于所述第三封装层503中形成第二开口504，以显露所述金属凸块502。

具体的，形成所述第三封装层503的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第三封装层503的材料包括硅胶以及环氧树脂中的一种。另外，可以利用激光技术在所述第三封装层503中进行开孔(laser drill)，如镭射钻孔，形成所述第二开口504，采用本实用新型的方案，由于仅需打开一部分第三封装层露出所述金属凸块即可，在进行激光开孔时需要的能量少，耗时短，无须在第三封装层中形成贯穿上下表面的通孔，极大地提高工艺效率，本实用新型采用最后激光钻孔的工艺，在金属凸块经过回流焊初步固定，再进行第三封装层形成(molding)工艺，对金属凸块(如锡球)进行加固，然后使用激光钻孔(Laser drill)将锡球显露，这种封装工艺稳定因此可行性高，可靠度高，激光钻孔技术具有精度高、通用性强、效率高、成本低和综合技术经济效益显著。另外，当存在所述围坝点胶保护层时，如图22所示，所述第三封装层503同时将所述围坝点胶层保护层一同封装，提高封装结构的稳定性。

实施例二：

如图23所示，并参阅图1至22，本实用新型还提供一种天线封装结构，其中，所述天线封装结构优选采用本实用新型的天线封装方法封装得到，当然，所述天线封装结构也可以采用其他封装方法进行封装得到，所述天线封装结构包括：

重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，且所述重新布线层中形成有自所述第一面打开的第一开口501；

第一金属馈线柱303，形成于所述第一天线层301上并与所述第一天线层301电连接；

第一封装层305，包覆所述第一金属馈线柱303，所述第一封装层305显露所述第一金属馈线柱303的顶面；

第二天线层307，形成于所述第一封装层305上，且所述第二天线层307与所述第一金属馈线柱303电连接；

第二金属馈线柱309，形成于所述第二天线层307上并与所述第二天线层307电连接；

第二封装层311，包覆所述第二金属馈线柱309，并显露所述第二金属馈线柱的顶面；

第三天线层312，形成于所述第二封装层311上并与所述第二金属馈线柱309电连接；

至少一个半导体芯片401，接合于所述第一面并与所述重新布线层电连接；

金属凸块502，形成于所述第一开口501中，并与所述重新布线层电连接

第三封装层503，包覆所述半导体芯片401、所述金属凸块502，且所述第三封装层503中形成有第二开口504，所述第二开口504显露所述金属凸块502。

具体的，在一示例中，所述重新布线层包括第一介质层201、第一金属布线层202、第二介质层203、导电栓塞以及第二金属布线层204，当然，还可以是多层金属层和多层介质层，从而形成具有多层堆叠结构的重新布线层，以实现不同的布线功能。其中，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。例如，所述介质层的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。

作为示例，所述第一金属馈线柱303与所述第一天线层301的连接部具有第一下金属层302，即在二者相接触的界面处，在二者之间形成有所述第一下金属层，所述第一金属馈线柱303的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，还可以是任何可以作为植柱金属材质材料，所述第一下金属层302的材料包括Ni层与Au层组成的叠层，所述第一下金属层302可以有效加强第一金属馈线柱303与所述重新布线层的结合强度，降低接触电阻。

作为示例，所述第二金属馈线柱309与所述第二天线层307的连接部具有第二下金属层308，即在二者相接触的界面处，在二者之间形成有所述第二下金属层，所述第二金属馈线柱309的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，可以是任何可以作为植柱金属材质材料，所述第二下金属层308的材料包括Ni层与Au层组成的叠层，所述第二下金属层308可以有效加强第二金属馈线柱309与所述第一天线层307的结合强度，降低接触电阻。

具体的，所述第一天线层301的材料可以为铜，所述第二天线层307的材料可以为铜，所述第三天线层312的材料可以为铜等。所述第二天线层307与所述第一天线层301通过所述第一金属馈线柱303电连接，所述第三天线层312与所述第二天线层307通过所述第二金属馈线柱309电连接，多层天线层可增强接收信号能力，扩大接收信号频宽，本实用新型可以获得多层结构的天线结构层，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗，本实用新型通过多层封装层封装，即多层compound天线结构，可以缩小封装尺寸，缩小package size。半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高。

作为示例，所述天线封装结构还包括第一保护粘附层306，所述第一保护粘附层306覆盖于所述第一天线层301上，所述第一金属馈线柱303经由所述第一保护粘附层306形成于所述第一天线层301表面，所述第一封装层305形成于所述第一保护粘附层306上。

作为示例，所述天线封装结构还包括第二保护粘附层(图中未示出)，所述第二保护粘附层覆盖于所述第二天线层307上，所述第二金属馈线柱309经由所述第二保护粘附层形成于所述第二天线层307表面，所述第二封装层311形成于所述第二保护粘附层上。

具体的，所述重新布线层上形成有覆盖所述第一天线层301的第一保护粘附层306，所述第一金属馈线柱303经由所述第一保护粘附层306形成于所述第一天线层301表面，所述第一封装层305形成于所述保护粘附层306上，参见图11所示。可选地，所述第一保护粘附层306的材质包括聚酰亚胺。由于相邻的两层天线结构之间被一层天线层间隔，容易导致两层天线结构之间的粘附强度降低而导致移位或破裂，本实用新型在相邻的两层天线结构之间设置第一保护粘附层306，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。同理，所述第二保护粘附层也具有上述效果。

作为示例，所述第一封装层305的材料包括硅胶以及环氧树脂中的一种。另外，如图11所示，当存在所述第一保护粘附层306时，所述第一封装层305形成于所述第一保护粘附层306上。作为示例，所述第二封装层311的材料包括硅胶以及环氧树脂中的一种，另外，当存在所述第二保护粘附层时，所述第二封装层311形成于所述第二保护粘附层上。

作为示例，所述半导体芯片401的数量为多个，例如可以是两个，所述半导体芯片401包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。本实用新型可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，在同一片晶圆上同时贴装主动、被动元器件，可有效缩小封装尺寸。

作为示例，所述天线封装结构还包括底部填充层402，所述底部填充层402形成于所述半导体芯片401与所述重新布线层之间。

作为示例，所述底部填充层402的材料包括环氧树脂，在一示例中，所述底部填充层402为环氧树脂层。

作为示例，所述天线封装结构还包括围坝点胶保护层403，所述底部填充层402和所述围坝点胶保护层403将所述半导体芯片401包围。

作为示例，所述围坝点胶保护层403的材料包括环氧树脂，在一示例中，所述围坝点胶保护层为环氧树脂层。

具体的，所述第一开口501显露出重新布线层中的金属线，所述第一开口定义出后续的金属凸块形成的位置，所述第一开口501与所述半导体芯片401之间具有间距，以有利于后续的封装工艺，具体大小依据实际需求设定。另外，所述金属凸块502可以初步固定于所述重新布线层上，所述金属凸块502可以为锡焊料、银焊料及金锡合金焊料中的一种。

本实用新型的封装结构中还形成所述底部填充层402，从而可以提高半导体芯片的封装稳定性，进一步还形成所述围坝点胶保护层403，形成的围坝点胶保护层403可以提高芯片的稳定性，将半导体芯片401有效的保护，所述围坝点胶保护层403与所述底部填充层402将所述半导体芯片401进行包围，从而实现所述半导体芯片401的双重保护，并且减少工艺流程。其中，所述底部填充层402的材料可以是环氧树脂，所述围坝点胶保护层403的材料可以是环氧树脂。另外，所述第三封装层503的材料包括硅胶以及环氧树脂中的一种，形成的所述第三封装层对初步固定在所述重新布线层上的所述金属凸块进行加固，可以利用激光技术在所述第三封装层503中进行开孔(laser drill)，形成所述第二开口504，采用本实用新型的方案，由于仅需打开一部分第三封装层露出所述金属凸块即可，在进行激光开孔时需要的能量少，耗时短，无须在第三封装层中形成贯穿上下表面的通孔，极大地提高工艺效率，另外，当存在所述底部填充层及所述围坝点胶保护层时，如图22所示，所述第三封装层503同时将所述围坝点胶层保护层一同封装，提高封装结构的稳定性。

如上所述，本实用新型的天线封装结构，基于第三封装层对半导体芯片进行保护，将芯片和金属凸块同时封装，可有效提高封装结构的稳定性，通过多层金属馈线柱及多层封装层形成多层天线结构，可以小封装尺寸，还可以增强接收信号能力，扩大接收信号频宽，通过底部填充工艺形成底部填充层，提高芯片的稳定性，在形成金属凸块之前进行底部填充工艺，可以有效防止金属凸块对底部填充的影响，对晶圆级封装增加围坝点胶工艺，形成围坝点胶保护层，对芯片进行双重保护，并可以有效减少封装工艺流程，提高工艺周期，通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸，半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高，采用扇出型封装方法封装天线结构，有效缩小封装体积，使天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (7)

1.一种天线封装结构，其特征在于，所述天线封装结构包括：

重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，且所述重新布线层中形成有自所述第一面打开的第一开口；

第一天线层，形成于所述第二面上并与所述重新布线层电连接；

第一金属馈线柱，形成于所述第一天线层上并与所述第一天线层电连接；

第一封装层，包覆所述第一金属馈线柱，并显露所述第一金属馈线柱的顶面；

第二天线层，形成于所述第一封装层上并与所述第一金属馈线柱电连接；

第二金属馈线柱，形成于所述第二天线层上并与所述第二天线层电连接；

第二封装层，包覆所述第二金属馈线柱，并显露所述第二金属馈线柱的顶面；

第三天线层，形成于所述第二封装层上并与所述第二金属馈线柱电连接；

至少一个半导体芯片，接合于所述第一面并与所述重新布线层电连接；

金属凸块，形成于所述第一开口中，并与所述重新布线层电连接；以及

第三封装层，包覆所述半导体芯片、所述金属凸块，且所述第三封装层中形成有第二开口，所述第二开口显露所述金属凸块。

2.根据权利要求1所述的天线封装结构，其特征在于，所述第一金属馈线柱与所述第一天线层的连接部具有第一下金属层，所述第一金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第一下金属层的材料包括Ni层与Au层组成的叠层；和/或，所述第二金属馈线柱与所述第二天线层的连接部具有第二下金属层，所述第二金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第二下金属层的材料包括Ni层与Au层组成的叠层。

3.根据权利要求1所述的天线封装结构，其特征在于，所述天线封装结构还包括第一保护粘附层，所述第一保护粘附层覆盖于所述第一天线层上，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，所述天线封装结构还包括第二保护粘附层，所述第二保护粘附层覆盖于所述第二天线层上，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上。

4.根据权利要求1所述的天线封装结构，其特征在于，所述第一封装层的材料包括硅胶以及环氧树脂中的一种；所述第二封装层的材料包括硅胶以及环氧树脂中的一种；所述第三封装层的材料包括硅胶以及环氧树脂中的一种。

5.根据权利要求1所述的天线封装结构，其特征在于，所述半导体芯片的数量为多个，所述半导体芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。

6.根据权利要求1-5中任意一项所述的天线封装结构，其特征在于，所述天线封装结构还包括底部填充层，所述底部填充层形成于所述半导体芯片与所述重新布线层之间。

7.根据权利要求6所述的天线封装结构，其特征在于，所述天线封装结构还包括围坝点胶保护层，所述围坝点胶保护层至少形成于所述半导体芯片的底部及四周，且所述围坝点胶保护层及所述底部填充层将所述半导体芯片包围，所述第三封装层还封装所述围坝点胶保护层。

Images