CN211578748U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN211578748U
CN211578748U CN201921977402.1U CN201921977402U CN211578748U CN 211578748 U CN211578748 U CN 211578748U CN 201921977402 U CN201921977402 U CN 201921977402U CN 211578748 U CN211578748 U CN 211578748U
Authority
CN
China
Prior art keywords
interposer
semiconductor
semiconductor device
mlp
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921977402.1U
Other languages
English (en)
Inventor
梁悳景
李勋择
李喜秀
W.李
S.D.李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Application granted granted Critical
Publication of CN211578748U publication Critical patent/CN211578748U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

半导体装置，具有包括载体和设置在载体上的介入物的基板。电气构件设置在介入物的第一表面上。互连结构设置在介入物的第一表面上。密封剂沉积在电气构件、互连结构和基板上。沟槽形成为穿过密封剂和介入物到载体中。屏蔽层形成在密封剂上且形成到沟槽中。载体在形成屏蔽层之后移除。

Description

半导体装置
技术领域
本发明大体上涉及半导体装置，且更特别地涉及带有电磁干扰(EMI)屏蔽的模制激光半导体封装(MLP)以及制作方法。
背景技术
半导体装置通常出现在现代电子产品中。半导体装置执行各种各样的功能，诸如，信号处理、高速计算、传送和接收电磁信号、控制电子装置、将日光变换成电力，以及产生用于电视显示器的视觉图像。半导体装置出现在通信、功率转换、网络、计算机、娱乐和消费品领域中。半导体装置还出现在军事应用、航空、汽车、工业控制器和办公设备中。
半导体装置通常容易受到电磁干扰(EMI)、射频干扰(RFI)、谐波失真或其它装置间干扰，诸如容性、感性或传导耦合，也称为串扰，串扰可干扰它们的操作。数字电路的高速切换也生成干扰。
传导层通常形成在半导体封装上，以屏蔽封装内的电子部分免受EMI和其它干扰。屏蔽层在信号可到达封装内的分立构件和半导体芯片(die)之前吸收EMI，否则EMI可导致装置故障。一些屏蔽层通常通过封装基板(substrate)电耦合到地来改进性能。
关于半导体封装屏蔽的现有方法的一个问题在于，在封装上形成屏蔽层为制造工艺增加显著的成本和若干步骤。因此，存在关于对EMI屏蔽和制造方法的改进的需要。
实用新型内容
本发明的方面和优点将在以下描述中部分地阐述，或可从描述中清楚，或可通过实施本发明来获悉。
技术方案1. 一种半导体装置，其特征在于，半导体装置包括介入物和设置在介入物上的电气构件。密封剂沉积在电气构件和介入物上。屏蔽层形成在密封剂上。竖直互连结构设置在密封剂中。开口形成在竖直互连结构上的屏蔽层中。
技术方案2. 根据技术方案1所述的半导体装置，其中介入物直接设置在载体上。
技术方案3. 根据技术方案2所述的半导体装置，其中屏蔽层在沟槽内接触载体。
技术方案4. 根据技术方案1所述的半导体装置，其中半导体装置还包括焊剂凸点，焊剂凸点设置在屏蔽层的开口中竖直互连结构上。
技术方案5. 根据技术方案1所述的半导体装置，其中半导体装置还包括天线，天线与电气构件相反地形成在介入物上。
技术方案6. 根据技术方案1所述的半导体装置，其中半导体装置还包括半导体封装，半导体封装与电气构件相反地设置在介入物上。半导体封装包括形成在半导体封装上的第二屏蔽层。
技术方案7. 一种半导体装置，其特征在于，半导体装置包括介入物和设置在介入物上的第一电气构件。第一密封剂沉积在第一电气构件上。第一屏蔽层形成在第一密封剂上。互连结构设置在介入物上且暴露于密封剂。
技术方案8. 根据技术方案7所述的半导体装置，其中半导体装置还包括第二电气构件，第二电气构件与第一电气构件相反地设置在介入物上。第二密封剂沉积在第二电气构件上。第二屏蔽层形成在第二密封剂上。
技术方案9. 根据技术方案7所述的半导体装置，其中半导体装置还包括开口，开口形成在互连结构上第一屏蔽层中。
技术方案10. 根据技术方案9所述的半导体装置，其中半导体装置还包括焊剂凸点，焊剂凸点设置在第一屏蔽层的开口中互连结构上。
参照以下描述，本发明的这些和其它特征、方面和优点将变得更好理解。结合在该说明书中且构成该说明书的一部分的附图示出本发明的实施例，且连同描述一起用来解释本发明的原理。
附图说明
图1a-1c示出带有由锯道分开的多个半导体芯片的半导体晶片；
图2a-2f示出形成带有电磁干扰(EMI)屏蔽层的模制激光封装(MLP)；
图3a-3d示出对于设置在MLP单元上的构件的选项；
图4a和图4b示出使用传导柱作为MLP单元中的竖直互连结构；
图5a-5c示出使用焊剂凸点作为MLP单元中的竖直互连结构；
图6a-6f示出形成带有双面屏蔽的MLP单元；以及
图7a和图7b示出结合到电子装置中的屏蔽的MLP单元中的一个。
具体实施方式
参照图，在以下描述中一个或多个实施例中描述本发明，图中相似的标号表示相同或类似的元件。虽然本发明按照用于实现本发明的目标的最佳模式来描述，将由本领域技术人员了解的是，它意在覆盖由以下公开内容和图所支持的本发明的精神和范围内的备选方案、修改和等同物。如本文中使用的用语“半导体芯片”涉及词语的单数和复数形式两者，且因此可涉及单个半导体装置和多个半导体装置两者。
半导体装置大体上使用两个复杂的制造工艺来制造：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个芯片。晶片上的每个芯片包含有源和无源电气构件，这些电气构件电连接以形成功能电路。有源电气构件(诸如晶体管和二极管)具有控制电流流动的能力。无源电气构件(诸如电容器、电感器和电阻器)产生对执行电路功能必要的电压与电流之间的关系。
后端制造涉及将完成的晶片切割或分割成单独的半导体芯片，以及封装半导体芯片以用于结构支承、电气互连和环境隔离。为分割半导体芯片，沿着晶片的非功能区(称为锯道或划线)刻划和破碎晶片。使用激光切割工具或锯片来分割晶片。在分割之后，将单独的半导体芯片安装到封装基板，该封装基板包括用于与其它系统构件互连的销或接触焊盘。然后将形成在半导体芯片上的接触焊盘连接到封装内的接触焊盘。可利用传导层、凸点、螺柱凸点、传导膏或线焊(wirebond)来进行电连接。密封剂或其它模制材料沉积在封装上，以提供物理支承和电气隔离。然后将完成的封装插入电气系统中，且使半导体装置的功能可用于其它系统构件。
图1a示出带有基础的基板材料102(诸如，硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅，或用于结构支承的其它散装(bulk)材料)的半导体晶片100。多个半导体芯片或构件104形成在由非有源的芯片间晶片区域或锯道106分开的晶片100上。锯道106提供切割区域来将半导体晶片100分割成单独的半导体芯片104。在一个实施例中，半导体晶片100具有100-450毫米(mm)的宽度或直径。
图1b示出半导体晶片100的一部分的截面图。每个半导体芯片104具有后表面或非有源的表面108以及有源表面110，该有源表面110包含模拟或数字电路，模拟或数字电路实现为形成在芯片内且根据芯片的功能和电气设计来电气互连的有源装置、无源装置、传导层和介电层。例如，电路可包括形成在有源表面110内来实现模拟电路或数字电路的一个或多个晶体管、二极管和其它电路元件，诸如，数字信号处理器(DSP)、专用集成电路(ASIC)、存储器，或其它信号处理电路。半导体芯片104还可包含IPD，诸如形成在半导体芯片的表面上的互连层中或上以用于RF信号处理的电感器、电容器和电阻器。
使用PVD、CVD、电镀、化学镀或其它适合的金属沉积工艺在有源表面110上形成电传导层112。传导层112可为一层或多层的铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其它适合的电传导材料。传导层112作为电连接到有源表面110的电路的接触焊盘来操作。
使用蒸发、电镀、化学镀、落球或丝网印刷工艺来将电传导凸点材料沉积在传导层112上。凸点材料可为Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊剂和其组合，带有可选的焊剂溶液。例如，凸点材料可为共晶Sn/Pb、高铅焊剂或无铅焊剂。使用适合的附接或结合工艺来将凸点材料结合到传导层112。在一些实施例中，通过将材料加热到其熔点以上来使凸点材料回流以形成球或凸点114。在一个实施例中，凸点114形成在具有润湿层、阻挡层和粘附层的凸点下金属化物(UBM)上。凸点114也可压缩结合或热压结合到传导层112。凸点114表示可形成在传导层112上的一种类型的互连结构。互连结构也可使用结合线、传导膏、螺柱凸点、微凸点或其它电气互连。
图1c中，使用锯片或激光切割工具118通过锯道106将半导体晶片100分割成单独的半导体芯片104。单独的半导体芯片104可在分割之后检查和电气测试以用于识别已知的良好芯片(KGD)。
图2a-2f示出将半导体芯片104封装在具有电磁干扰(EMI)屏蔽层的模制激光封装(MLP)中的方法。图2a示出具有设置在其上的介入物(interposer)基板140的载体130的局部截面图。载体130是有机材料、玻璃、硅、聚合物或在制造工艺期间适合于提供介入物140的物理支承的任何其它材料的平板。在一个实施例中，载体130具有约500微米(μm)的厚度。可选的双面带、热释放层、UV释放层或其它适合的界面层可设置在载体130与介入物140之间。在一些实施例中，载体130和介入物140一起作为载体超薄基板(CUTS)提供。CUTS PCB是使用载体来用于处理(handling)的薄PCB。在一些实施例中，载体厚度为约400μm。介入物140的示出部分包括用于形成由锯道152分开的三个MLP单元150的空间。介入物140的全部通常将包括用于形成平行的数百、数千或甚至更多MLP单元的空间。
介入物140由基础的绝缘材料154形成，其中传导层156形成在介入物的外表面上且交错于绝缘材料的层之间。传导层156包括接触焊盘、传导迹线和传导通孔，其在必要时配置成实现期望的信号路径选择。传导层156的部分取决于形成的MLP单元的设计和功能为电气共通的(common)或电气隔离的。传导层156可为一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适合的电传导材料。在一些实施例中，钝化或阻焊剂层在介入物140的顶部和底部表面上形成有开口以暴露传导层156的接触焊盘。
介入物140还可为任何适合的层压介入物、PCB、晶片形式、条状介入物、引线框架或其它类型的基板。介入物140可包括层压的一层或多层的预浸(预浸料)聚四氟乙烯(PTFE)、FR-4、FR-1、CEM-1或CEM-3与酚醛棉纸、环氧化物、树脂、玻璃织物、磨砂玻璃、聚酯纤维和其它增强纤维或织物的组合。绝缘材料154包含一层或多层的二氧化硅(SiO2)、氮化硅(Si3N4)、氧氮化硅(SiON)、五氧化钽(Ta2O5)、氧化铝(Al2O3)、阻焊剂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)以及具有类似绝缘和结构特性的其它材料。介入物140也可为多层柔性层压板、陶瓷、覆铜层压板、玻璃或半导体晶片，其包括有源表面，该有源表面包含实现模拟或数字电路的一个或多个晶体管、二极管和其它电路元件。
半导体芯片104大体上使用拾取和放置工艺来倒装地安装到介入物140上，且由传导凸点114电连接到传导层156。在其它实施例中，额外的构件连同或代替半导体芯片104安装到介入物140上，以形成系统级封装(SiP)模块。安装到介入物140上的构件可包括半导体芯片、半导体封装、分立的有源或无源构件，或任何其它适合的电气构件。
传导柱160形成在传导层156的接触焊盘上。传导柱160通过将一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适合的传导材料沉积到掩蔽层的开口中来形成。在其它实施例中，传导柱160通过另一适合的金属沉积技术来形成。
图2b中，使用膏印刷、压缩模制、传递模制、液体密封剂模制、真空层压、旋涂或另一适合的敷料器(applicator)来将密封剂或模制化合物170沉积在介入物140、半导体芯片104和传导柱160上。密封剂170可为聚合物复合材料，诸如，环氧树脂、环氧丙烯酸酯，或者带有或不带有填料的聚合物。密封剂170是不传导的，提供结构支承，且在环境上保护半导体装置免于外部元素和污染物。
嵌入密封剂170中的半导体芯片104形成MLP单元150的面板172。图2c中使用锯片、激光切割工具或其它适合的切割工具174来分割面板172。切割工具174在包绕每个MLP单元150的锯道152中形成沟槽176。沟槽176完全延伸穿过密封剂170和介入物140且延伸到载体130中。图2c中，在分割之后，每个MLP单元150在沟槽176内包括密封剂170和介入物140的暴露的侧部表面，沟槽176在平面图中完全包绕相应的单元。沟槽176仅部分地延伸穿过载体130，使得MLP单元150依然通过载体来附接到彼此。MLP单元保留在与分割之前面板172中基本相同的相对位置中。
图2d中，通过将传导材料镀在单元的顶部上和镀到沟槽176中来在MLP单元150上形成EMI屏蔽层180。镀通过CVD、PVD、其它溅射方法、化学镀或其它适合的金属沉积工艺来执行。取决于所使用的特定沉积技术，沟槽176可如示出的那样共形地涂覆，或沟槽可完全用传导材料填充。屏蔽层180包括一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适合的电传导材料。屏蔽层180完全覆盖密封剂170的顶部表面和侧部表面以及介入物140的侧部表面。在一些实施例中，传导层156的部分暴露于沟槽176中，以将屏蔽层180电耦合到地参考节点。
图2e示出形成在传导柱160上的传导凸点182。首先，开口形成为穿过屏蔽层180和密封剂170以暴露传导柱160。开口通常使用激光钻孔来形成，因此封装类型的名称为模制“激光”封装。在一个实施例中，使用紫外线(UV)激光。激光钻孔的一个益处是，减少在通孔清洁之后金属毛刺的情况。然而，在其它实施例中使用机械钻孔、化学蚀刻或用于暴露传导柱160的任何其它适合的机理(mechanism)。使用焊膏印刷、落球工艺或任何其它适合的工艺来将凸点182设置在开口内。凸点182可回流以将凸点机械地结合到传导柱160。在其它实施例中使用其它适合的互连结构，例如，螺柱凸点或线焊。穿过屏蔽层180的开口各自分别大于穿过密封剂170的相应开口，使得通过凸点182的信号不短路到屏蔽层180。然而，在一些情况下(例如，对于地节点连接)，使屏蔽层180延伸到凸点182。
图2f中，MLP单元150转移到载体186。载体130用来使MLP单元150保持在一起作为面板，且然后一旦MLP单元在载体186上就移除。在一些实施例中，激光或其它切割工具用来移除沟槽176的底部附近的屏蔽层180的一部分，以在翻转和移除载体130之前物理地分开MLP单元150。
图2e或图2f中的MLP单元150是完成的半导体封装，其准备好拾取和放置到PCB上或拾取和放置到带和卷中来用于装运到客户。屏蔽层180保护半导体芯片104免于EMI。因为在屏蔽层180中仅覆盖MLP单元150的底部，天线或其它RF电路暴露于从上方接收的信号，该信号可用于单元的操作。半导体芯片104通过传导层156和传导柱160电耦合到凸点182。屏蔽层180以容易、低成本的工艺流程形成。屏蔽层180在介入物140上封装之后立即形成，而在封装完成之后通常不需要额外的处理步骤来增加EMI屏蔽。
虽然MLP单元150具有单个半导体芯片104作为它们唯一的电气构件，图2f中的介入物140的顶部表面在期望时依然可用于其它电气构件的随后形成或增加。图3a和图3b示出MLP单元188，MLP单元188通过在介入物140上与半导体芯片104相反地形成天线190来产生。图3a是截面图，而图3b示出相同装置的平面图。可选的绝缘层192形成在天线190与介入物140之间，以将天线与传导层156电气隔离。在其它实施例中，传导层156不暴露于天线190的期望的覆盖区内，且绝缘材料154足以隔离天线。天线190示为螺旋形的，但在其它实施例中可使用任何适合的天线图案，例如，环、线性、贴片、偶极子等。
图3c示出MLP单元200，其中电感器202、电容器204和半导体封装206与半导体芯片104相反地安装到介入物140上。半导体封装206可选地包括以与屏蔽层180相同的方式形成的屏蔽层，以保护封装的半导体芯片免于EMI，同时仍允许介入物140上的其它构件发送或接收电磁信号广播。有源或无源的电气构件的任何组合可一起安装到介入物140上，包括裸露的半导体芯片。在一个实施例中，来自图3c的构件202-206邻近于来自图3b的天线190安装到介入物140上。
图3d示出安装到MLP单元150的第二MLP单元210。MLP单元210包括安装到介入物214上的电感器202、电容器204和半导体芯片212。介入物214与介入物140基本相同，但包括不同的信号路径选择，其在必要时将安装的构件202、204和212耦合到与介入物140的接触焊盘对准的介入物214的接触焊盘。传导凸点216在介入物140与介入物214之间回流，以将MLP单元150和210机械地耦合和电耦合到彼此。在一些实施例中，额外的粘合剂、底层填料或封装层设置在凸点216周围MLP单元150与210之间。
如同MLP单元150一样，MLP单元210包括以基本相同的工艺形成的密封剂170和EMI屏蔽层180。然而，MLP 210通过MLP单元150的介入物214、凸点216、介入物140和凸点182在外部连接，而不是形成用于外部互连的通过密封剂170的凸点182。MLP单元150可具有与MLP单元210相同的覆盖区，或任一个MLP单元可更大。MLP单元210可邻近于其它电气构件(包括其它封装、分立构件或天线190)安装到介入物140上。
图4a和图4b示出形成带有备选传导柱配置作为穿过密封剂170的竖直互连结构的MLP单元226。图4a示出形成为比半导体芯片104的后表面更高的传导柱230。利用膜辅助模制或使传导柱230暴露于密封剂的另一方法来施加密封剂170。在其它实施例中，密封剂170在沉积之后平坦化以暴露柱230。屏蔽层180直接形成在传导柱230上。
图4b中，开口形成为穿过屏蔽层180以暴露传导柱230的顶部表面。屏蔽层180可依然覆盖一个或多个传导柱230，以保持那些柱与屏蔽层之间的电连接。在一些实施例中，屏蔽层180的第一部分在每个传导柱230周围移除，以将传导柱与屏蔽层电气隔离，而屏蔽层的第二部分保留在传导柱上作为接触焊盘。通过焊膏印刷或另一适合的工艺在传导柱230上或上面形成凸点232。在上文或下文实施例中的任一个中，可使用柱230和凸点232代替传导柱160和凸点182。凸点182回流以将MLP单元226安装到较大的电子装置的PCB或基板上。
图5a-5c示出形成MLP单元236，其中焊剂凸点240替代传导柱160。图5a示出在与图2d中的MLP单元150类似状态下的MLP单元236。然而，焊剂凸点240形成在介入物140而不是传导柱160上。图5b中，开口242形成为穿过密封剂170和屏蔽层180下至焊剂凸点240。图5c中，额外的焊剂增加到开口242中，以将凸点240扩大成凸点244。凸点244从传导层156延伸到MLP单元236的外部表面的平面上方，以允许安装到较大的电子装置的PCB或基板上。
图6a-6f示出在MLP单元上形成双面屏蔽。从图2b继续，在图6a中，面板172翻转且设置在载体250上。面板172设置有定向成朝向载体250的半导体芯片104和定向成远离载体的介入物140。电感器202、电容器204和半导体封装206与半导体芯片104相反地安装在介入物140上。安装的构件可为任何适合的电气构件或构件的组合。密封剂252以与密封剂170类似的方式沉积在介入物140和构件202-206上。密封剂252和170以及封闭的电气构件的组合形成面板254。屏蔽层256与介入物140相反地形成在密封剂252上。屏蔽层256与上文屏蔽层180类似地形成。
图6b中，面板254翻转到载体258上，使得半导体芯片104再次定向成远离载体。关于在介入物140的底部上形成的构件202、204和206、密封剂252和屏蔽层256，以与上文类似的工艺步骤继续制造。图6c中，如图2c中锯道152中形成沟槽260。沟槽260延伸穿过屏蔽层256且延伸到载体258中。沟槽260将面板254分割成多个MLP单元262。
图6d中，屏蔽层266形成在MLP单元262的顶部上且形成到沟槽260中以覆盖MLP单元的侧部表面。形成屏蔽层266与图2d中形成屏蔽层180类似。屏蔽层266向下延伸到沟槽260中以接触屏蔽层256。屏蔽层256和266的组合基本覆盖每个MLP单元262的所有外部表面的全部。图6e中，与图2e类似，在密封剂170和屏蔽层266的开口中传导柱160上形成凸点182。MLP单元262从载体258移除，且可拾取和放置在较大的电子装置的基板或PCB上，或封装到带和卷中以用于分配。
图6f示出完成的MLP单元262。介入物140将电信号从电感器202、电容器204和封装206传送到半导体芯片104且通过传导柱160和凸点182传送到外部构件。屏蔽层256保护MLP单元262的顶部免于EMI，而屏蔽层266保护底部和侧部。MLP单元262几乎完全覆盖于EMI屏蔽层中，且以比现有技术中使用的那些更加简单和廉价的工艺来形成。
图7a和图7b示出将上文描述的MLP单元(例如，MLP单元188)结合到电子装置中。图7a示出安装到PCB或其它基板300上作为电子装置的部分的来自图3a和图3b的封装188的局部截面。凸点182回流到PCB 300的传导层302上，以将MLP单元188物理地附接且电连接到PCB。在其它实施例中，使用热压或其它适合的附接和连接方法。在一些实施例中，在MLP单元188与PCB 300之间使用粘合剂或底层填料层。半导体芯片104通过凸点182、传导柱160、传导层156和凸点114电耦合到传导层302。
图7b示出包括PCB 300的电子装置350，其中多个半导体封装安装在PCB的表面上，包括MLP单元188。取决于应用，电子装置350可具有一种类型的半导体封装或多种类型的半导体封装。
电子装置350可为使用半导体封装来执行一个或多个电气功能的独立系统。备选地，电子装置350可为较大系统的子构件。例如，电子装置350可为平板计算机、手机、数字摄像机、通信系统或其它电子装置的部分。电子装置350也可为图形卡、网络接口卡或插入计算机中的另一信号处理卡。半导体封装可包括微处理器、存储器、ASIC、逻辑电路、模拟电路、RF电路、分立的有源或无源装置，或其它的半导体芯片或电气构件。
图7b中，PCB 300提供用于安装在PCB上的半导体封装的结构支承和电气互连的通用基板。使用蒸发、电镀、化学镀、丝网印刷或其它适合的金属沉积工艺在PCB 300的表面上或层内形成传导信号迹线302。信号迹线302提供用于半导体封装、安装的构件以及其它外部系统或构件之间的电通信。迹线302还在需要时提供到半导体封装的功率和地连接。
在一些实施例中，半导体装置具有两个封装级。第一级封装是用于将半导体芯片机械地和电气地附接到中间基板的技术。第二级封装涉及将中间基板机械地和电气地附接到PCB 300。在其它实施例中，半导体装置可仅具有第一级封装，其中芯片直接机械地和电气地安装到PCB 300。
为了说明的目的，在PCB 300上示出若干类型的第一级封装，包括结合线封装356和倒装358。另外，包括球栅阵列(BGA)360、凸点芯片载体(BCC)362、连接盘网格阵列(LGA)366、多芯片模块(MCM)368、无引线四方扁平封装(QFN)370、四方扁平封装372和嵌入式晶片级球栅阵列(eWLB)374的若干类型的第二级封装示为连同MLP单元188安装在PCB 300上。传导迹线302将设置在PCB 300上的各种封装和构件电耦合到MLP单元188，将MLP单元188内的构件的使用给予PCB上的其它构件。
取决于系统需求，配置有第一级和第二级封装方式的任何组合的半导体封装的任何组合以及其它电子构件可连接到PCB 300。在一些实施例中，电子装置350包括单个附接的半导体封装，而其它实施例要求多个互连的封装。通过组合单个基板上的一个或多个半导体封装，制造商可将预制的构件结合到电子装置和系统中。因为半导体封装包括完善的(sophisticated)功能，电子装置可使用不那么昂贵的构件和现代化(streamline)的制造工艺来制造。所得到的装置不那么可能失效且制造不那么昂贵，导致对于消费者更低的成本。
虽然详细地示出了本发明的一个或多个实施例，技术人员将了解，在不脱离本发明的范围的情况下，可进行对那些实施例的修改和调节。

Claims (10)

1.一种半导体装置，其特征在于，所述半导体装置包括：
介入物；
电气构件，所述电气构件设置在所述介入物上；
密封剂，所述密封剂沉积在所述电气构件和介入物上；
屏蔽层，所述屏蔽层形成在所述密封剂上；
竖直互连结构，所述竖直互连结构设置在所述密封剂中；以及
开口，所述开口形成在所述竖直互连结构上所述屏蔽层中。
2.根据权利要求1所述的半导体装置，其特征在于，所述介入物直接设置在载体上。
3.根据权利要求2所述的半导体装置，其特征在于，所述屏蔽层在沟槽内接触所述载体。
4.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括焊剂凸点，所述焊剂凸点设置在所述屏蔽层的开口中所述竖直互连结构上。
5.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括天线，所述天线与所述电气构件相反地形成在所述介入物上。
6.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括半导体封装，所述半导体封装与所述电气构件相反地设置在所述介入物上，其中所述半导体封装包括形成在所述半导体封装上的第二屏蔽层。
7.一种半导体装置，其特征在于，所述半导体装置包括：
介入物；
第一电气构件，所述第一电气构件设置在所述介入物上；
第一密封剂，所述第一密封剂沉积在所述第一电气构件上；
第一屏蔽层，所述第一屏蔽层形成在所述第一密封剂上；以及
互连结构，所述互连结构设置在所述介入物上且暴露于所述密封剂。
8.根据权利要求7所述的半导体装置，其特征在于，所述半导体装置还包括：
第二电气构件，所述第二电气构件与所述第一电气构件相反地设置在所述介入物上；
第二密封剂，所述第二密封剂沉积在所述第二电气构件上；以及
第二屏蔽层，所述第二屏蔽层形成在所述第二密封剂上。
9.根据权利要求7所述的半导体装置，其特征在于，所述半导体装置还包括开口，所述开口形成在所述互连结构上所述第一屏蔽层中。
10.根据权利要求9所述的半导体装置，其特征在于，所述半导体装置还包括焊剂凸点，所述焊剂凸点设置在所述第一屏蔽层的开口中所述互连结构上。
CN201921977402.1U 2018-11-16 2019-11-15 半导体装置 Active CN211578748U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/193,691 US10937741B2 (en) 2018-11-16 2018-11-16 Molded laser package with electromagnetic interference shield and method of making
US16/193691 2018-11-16

Publications (1)

Publication Number Publication Date
CN211578748U true CN211578748U (zh) 2020-09-25

Family

ID=70727971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921977402.1U Active CN211578748U (zh) 2018-11-16 2019-11-15 半导体装置

Country Status (2)

Country Link
US (3) US10937741B2 (zh)
CN (1) CN211578748U (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910322B2 (en) * 2018-12-14 2021-02-02 STATS ChipPAC Pte. Ltd. Shielded semiconductor package with open terminal and methods of making
KR20200145387A (ko) * 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 인터포저를 포함하는 적층 반도체 패키지
US11837575B2 (en) * 2019-08-26 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding passive devices on active device dies to form 3D packages
WO2021090694A1 (ja) * 2019-11-07 2021-05-14 株式会社村田製作所 モジュール
CN114846918A (zh) * 2019-12-20 2022-08-02 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
US11908784B2 (en) * 2020-09-23 2024-02-20 Nxp Usa, Inc. Packaged semiconductor device assembly
JP2022094390A (ja) * 2020-12-15 2022-06-27 Tdk株式会社 電子回路モジュール及びその製造方法
US11728280B2 (en) * 2021-01-15 2023-08-15 Amkor Technology Singapore Holding Pte. Lid. Semiconductor devices and methods of manufacturing semiconductor devices
US11594497B2 (en) * 2021-03-31 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding structure for a semiconductor device and a method for manufacturing the same
US11640944B2 (en) * 2021-05-04 2023-05-02 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a slot in EMI shielding layer using a plurality of slot lines to guide a laser
US11735530B2 (en) * 2021-08-25 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of integrating RF antenna interposer with semiconductor package
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making
US20230091182A1 (en) * 2021-09-22 2023-03-23 Qualcomm Incorporated Package comprising an integrated device with a back side metal layer
US20230269866A1 (en) * 2022-02-24 2023-08-24 Advanced Semiconductor Engineering, Inc. Electronic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770955B1 (en) * 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
KR101711045B1 (ko) 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
US20130075923A1 (en) 2011-09-23 2013-03-28 YeongIm Park Integrated circuit packaging system with encapsulation and method of manufacture thereof
US9368455B2 (en) 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US9899341B2 (en) 2016-07-18 2018-02-20 Atmel Corporation Antenna on integrated circuit package
US10332843B2 (en) * 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法

Also Published As

Publication number Publication date
US20200161252A1 (en) 2020-05-21
US20210151386A1 (en) 2021-05-20
US20230154864A1 (en) 2023-05-18
US11587882B2 (en) 2023-02-21
US10937741B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
CN211578748U (zh) 半导体装置
KR102443473B1 (ko) 임베디드 다이 기판 및 임베디드 다이 기판을 가진 시스템-인-패키지(SiP) 모듈을 형성하는 반도체 디바이스 및 방법
US10790268B2 (en) Semiconductor device and method of forming a 3D integrated system-in-package module
US11367690B2 (en) Semiconductor device and method of forming an integrated SiP module with embedded inductor or package
KR102127041B1 (ko) Emi 차폐를 위한 더미 도전성 구조들
TWI719248B (zh) 半導體裝置與形成具有從囊封物延伸出的電性構件端子的系統級封裝的方法
KR102598455B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
KR20180065937A (ko) 3d 인터포저 시스템-인-패키지 모듈을 형성하기 위한 반도체 소자 및 방법
KR102582827B1 (ko) 차폐층에 향상된 접촉을 갖기 위한 도전성 비아를 형성하는 반도체 디바이스 및 방법
KR20230107754A (ko) 필름 층 위에 sip 모듈을 형성하는 반도체 디바이스및 그 방법
CN116072556A (zh) 封装中天线器件及其制作方法
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20230420382A1 (en) Semiconductor Device and Method of Double Shielding

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Singapore, Singapore

Patentee after: Stats Chippac Ltd.

Address before: Singapore, Singapore

Patentee before: STATS ChipPAC Pte. Ltd.