JP2022094390A - 電子回路モジュール及びその製造方法 - Google Patents

電子回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP2022094390A
JP2022094390A JP2020207226A JP2020207226A JP2022094390A JP 2022094390 A JP2022094390 A JP 2022094390A JP 2020207226 A JP2020207226 A JP 2020207226A JP 2020207226 A JP2020207226 A JP 2020207226A JP 2022094390 A JP2022094390 A JP 2022094390A
Authority
JP
Japan
Prior art keywords
circuit board
mold member
electronic
circuit module
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020207226A
Other languages
English (en)
Inventor
修一 滝澤
Shuichi Takizawa
純 吉野
Jun Yoshino
友貴 沖野
Yuki Okino
大夢 原田
Hiromu Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2020207226A priority Critical patent/JP2022094390A/ja
Priority to US17/671,119 priority patent/US11979988B2/en
Publication of JP2022094390A publication Critical patent/JP2022094390A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0182—Using a temporary spacer element or stand-off during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ハンダリフロー時の熱負荷による剥離を原因とする接続不良を防止する。【解決手段】電子回路モジュール１０は、回路基板１１と、回路基板１１の上面１１ｂに搭載された電子部品１５ａ，１５ｂと、電子部品１５ａ，１５ｂを埋め込むよう、回路基板１１の上面１１ｂ及び側面１１ｃを覆うモールド部材１６とを備える。回路基板１１の側面１１ｃは、下部領域１１ｃ１がモールド部材１６で覆われることなく露出している。これにより、モールド部材１６の端面１６ｃと下部領域１１ｃ１の間に形成される空間Ｓがアンダーフィル材の収容部として機能することから、アンダーフィル材が過剰であってもハンダリフロー時に生じる剥離が伝搬しにくくなる。【選択図】図１

Description

本発明は電子回路モジュール及びその製造方法に関し、特に、多重実装が可能な電子回路モジュール及びその製造方法に関する。
特許文献１には、第１の回路基板を第２の回路基板に実装し、さらに、第２の回路基板を第３の回路基板に実装した構成を有する電子回路モジュールが開示されている。このような多重実装を行う場合、第１の回路基板を第２の回路基板に実装する際にハンダリフローが行われ、第２の回路基板を第３の回路基板に実装する際にさらにハンダリフローが行われるため、第１の回路基板は複数回のリフローに晒されることになる。
特開２０２０－３５９９３号公報
ここで、第１の回路基板と第２の回路基板の間にアンダーフィル材が充填される場合、過剰なアンダーフィル材が第１の回路基板を覆うモールド部材の上面に達すると、ハンダリフロー時に、第１の回路基板を覆うモールド部材と第２の回路基板を覆うモールド部材の界面において剥離が生じやすくなるという問題があった。また、アンダーフィル材を用いない場合であっても、ハンダリフロー時に、第１の回路基板の下面（実装面）と第２の回路基板を覆うモールド部材の界面において剥離が生じやすくなる。
そして、このような剥離が伝搬すると接続不良が生じるという問題があった。このような問題は、リフローが複数回行われる場合には特に顕著となる。
したがって、本発明は、ハンダリフロー時の熱負荷による剥離を原因とする接続不良が生じにくい電子回路モジュール及びその製造方法を提供することを目的とする。
本発明による電子回路モジュールは、下面に複数の端子電極が設けられた第１の回路基板と、第１の回路基板の下面と反対側に位置する上面に搭載された電子部品と、電子部品を埋め込むよう、第１の回路基板の上面、並びに、上面と下面を繋ぐ側面を覆う第１のモールド部材とを備え、第１の回路基板の側面は、下面側に位置する下部領域が第１のモールド部材で覆われることなく露出していることを特徴とする。
本発明によれば、第１のモールド部材の端面と第１の回路基板の側面の下部領域の間に形成される空間がアンダーフィル材の収容部として機能することから、アンダーフィル材が過剰であってもハンダリフロー時に生じる剥離が伝搬しにくくなる。また、アンダーフィル材を用いない場合であっても、第１のモールド部材の内面と第１の回路基板の側面の界面が剥離しやすくなることから、この部分を剥離させることによって応力解放することが可能となる。これにより、熱負荷による剥離に起因した接続不良を防止することが可能となる。
本発明において、第１のモールド部材のうち第１の回路基板の側面を覆う部分は、第１の回路基板の側面と接する内面と、内面と反対側に位置する外面を有し、外面は内面よりも第１の回路基板の下面側に突出していても構わない。これによれば、過剰なアンダーフィル材をより収容しやすくなる。この場合、外面の下端部と内面の下端部を繋ぐ端面は、第１の回路基板の側面から離れるにつれて第１の回路基板の下面側に突出するテーパー形状を有していても構わない。これによれば、過剰なアンダーフィル材をよりいっそう収容しやすくなる。
本発明による電子回路モジュールは、上面に第１の回路基板が搭載された第２の回路基板と、第１の回路基板を埋め込むよう、第２の回路基板の上面を覆う第２のモールド部材とをさらに備えていても構わない。これによれば、第１のモールド部材と第２のモールド部材の界面における剥離や、第２の回路基板に実装された別の電子部品の接続不良などを防止することができる。この場合、第１の回路基板の下面と第２の回路基板の上面との間に位置するアンダーフィル材をさらに備え、アンダーフィル材は、第１のモールド部材から露出する第１の回路基板の側面を覆っていても構わない。或いは、第２のモールド部材は、第１のモールド部材から露出する第１の回路基板の側面を覆っていても構わない。
本発明による電子回路モジュールは、第２の回路基板が搭載された第３の回路基板をさらに備えていても構わない。これによれば、第２の回路基板を第３の回路基板に実装する際のハンダリフローにおいて、第１及び第２の回路基板に生じる不良を防止することが可能となる。
本発明による電子回路モジュールの製造方法は、下面に複数の端子電極が設けられ、下面と反対側に位置する上面に電子部品が搭載された第１の回路基板を用意し、第１の回路基板の下面を支持体に貼り付ける第１の工程と、第１の回路基板の上面と下面を繋ぐ側面のうち、下面側に位置する下部領域を空間形成材で選択的に覆う第２の工程と、電子部品を埋め込むよう、第１の回路基板の上面及び側面を覆う第１のモールド部材を形成する第３の工程と、支持体及び空間形成材を除去した後、第１のモールド部材を切断することによって個片化する第４の工程とを備えることを特徴とする。
本発明によれば、第１の回路基板の側面の下部領域を第１のモールド部材で覆うことなく露出させることが可能となる。
本発明による電子回路モジュールの製造方法は、第２の回路基板を用意し、第２の回路基板の上面に第１の回路基板を搭載する第５の工程と、第１の回路基板を埋め込むよう、第２の回路基板の上面を覆う第２のモールド部材を形成する第６の工程とをさらに備えていても構わない。これによれば、２次実装された電子回路モジュールを提供することが可能となる。この場合、第５の工程を行った後、第６の工程を行う前に、第１の回路基板の下面と第２の回路基板の上面との間にアンダーフィル材を充填する工程をさらに備えていても構わない。これによれば、アンダーフィル材が過剰であってもハンダリフロー時に生じる剥離が伝搬しにくくなる。
本発明による電子回路モジュールの製造方法は、第３の回路基板を用意し、第３の回路基板に第２の回路基板を搭載する第７の工程をさらに備えていても構わない。これによれば、３次実装された電子回路モジュールを提供することが可能となる。
このように、本発明によれば、ハンダリフロー時の熱負荷による剥離を原因とする接続不良が生じにくい電子回路モジュール及びその製造方法を提供することが可能となる。
図１は、本発明の第１の実施形態による電子回路モジュール１０の構造を説明するための模式的な断面図である。 図２は、図１に示す領域Ａの拡大図である。 図３は、本発明の第２の実施形態による電子回路モジュール２０の構造を説明するための模式的な断面図である。 図４は、比較例による電子回路モジュール２０ａの構造を説明するための模式的な断面図である。 図５は、本発明の第３の実施形態による電子回路モジュール２０ｂの構造を説明するための模式的な断面図である。 図６は、本発明の第４の実施形態による電子回路モジュール３０の構造を説明するための模式的な断面図である。 図７は、電子回路モジュール１０の製造方法を説明するための工程図である。 図８は、電子回路モジュール１０の製造方法を説明するための工程図である。 図９は、電子回路モジュール１０の製造方法を説明するための工程図である。 図１０は、電子回路モジュール１０の製造方法を説明するための工程図である。 図１１は、電子回路モジュール１０の製造方法を説明するための工程図である。 図１２は、電子回路モジュール１０の製造方法を説明するための工程図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の第１の実施形態による電子回路モジュール１０の構造を説明するための模式的な断面図である。
図１に示すように、第１の実施形態による電子回路モジュール１０は、回路基板１１と、回路基板１１の上面１１ｂに搭載された電子部品１５ａ，１５ｂと、電子部品１５ａ，１５ｂを埋め込むよう回路基板１１の上面１１ｂ及び側面１１ｃを覆うモールド部材１６とを備えている。回路基板１１は、複数の配線層１２及び配線層間を接続するビア導体１３を含む多層基板であり、その下面１１ａ及び上面１１ｂにはそれぞれ複数の端子電極１４ａ，１４ｂが設けられている。回路基板１１の構造や材料については特に限定されず、金属系、セラミック系、ポリマー系、その複合材系からなる配線体であっても構わない。回路基板１１の下面１１ａと上面１１ｂは互いに反対側に位置する主面である。回路基板１１の上面１１ｂに搭載された電子部品１５ａ，１５ｂは、ハンダを介してそれぞれ対応する端子電極１４ｂに接続されている。電子部品の種類については特に限定されないが、一例として、電子部品１５ａはフィルタ回路または半導体ＩＣであり、電子部品１５ｂはキャパシタやインダクタなどのチップ部品である。
モールド部材１６は、回路基板１１の上面１１ｂのみならず側面１１ｃを覆っている。回路基板１１の側面１１ｃは、下面１１ａの端部と上面１１ｂの端部を繋ぐ面であり、典型的には、下面１１ａ及び上面１１ｂに対して垂直である。モールド部材１６は、回路基板１１の側面１１ｃの全体を覆っているのではなく、下面１１ａ側に位置する下部領域１１ｃ１を覆うことなく、上面１１ｂ側に位置する上部領域１１ｃ２を選択的に覆っている。これにより、下部領域１１ｃ１はモールド部材１６で覆われることなく露出する。但し、モールド部材１６で覆われない下部領域１１ｃ１が広すぎると信頼性が低下するおそれがあることから、下部領域１１ｃ１は上部領域１１ｃ２よりも狭いことが好ましく、上部領域１１ｃ２の半分以下であることがより好ましい。
モールド部材１６のうち回路基板１１の側面１１ｃを覆う部分は、回路基板１１の側面１１ｃと接する内面１６ａと、内面１６ａと反対側に位置する外面１６ｂを有している。内面１６ａと外面１６ｂはほぼ平行である。そして、外面１６ｂが内面１６ａよりも回路基板１１の下面１１ａ側に突出している。本実施形態においては、外面１６ｂの下端部と内面１６ａの下端部を繋ぐ端面１６ｃは、回路基板１１の側面１１ｃから離れるにつれて回路基板１１の下面１１ａ側に突出するテーパー形状を有している。これにより、モールド部材１６の端面１６ｃと、回路基板１１の側面１１ｃの下部領域１１ｃ１によって、空間Ｓが形成される。図１に示す領域Ａの拡大図である図２（ａ）に示すように、空間Ｓの高さＨは１５μｍ～３００μｍ程度であることが好ましく、空間Ｓの幅Ｗは１５μｍ～２５０μｍ程度であることが好ましい。空間Ｓは、後述するアンダーフィル材の収容部として機能する。
但し、モールド部材１６の端面１６ｃがテーパー状である点は必須でなく、図２（ｂ）に示すように階段状であっても構わないし、図２（ｃ）に示すように平坦であっても構わない。図２（ｂ）に示すようにモールド部材１６の端面１６ｃが階段状である場合、空間Ｓがより閉じた形状となるため、収容部としての機能が向上する一方、空間Ｓの幅Ｗが減少することから、空間Ｓの容量が小さくなる。また、図２（ｃ）に示すようにモールド部材１６の端面１６ｃが平坦である場合、空間Ｓの容量が大きくなる一方、空間Ｓがより開いた形状となるため、収容部としての機能は低下する。これらの点を考慮すれば、図１に示すように、モールド部材１６の端面１６ｃはテーパー状であることが最も好ましい。
図３は、本発明の第２の実施形態による電子回路モジュール２０の構造を説明するための模式的な断面図である。
第２の実施形態による電子回路モジュール２０は、図１に示した電子回路モジュール１０が別の回路基板２１に積層された構成を有している。回路基板２１は、複数の配線層２２及び配線層間を接続するビア導体２３を含む多層基板であり、その下面２１ａ及び上面２１ｂにはそれぞれ複数の端子電極２４ａ，２４ｂが設けられている。回路基板２１の下面２１ａは、端子電極２４ａが露出する部分を除いてソルダーレジスト２７ａで覆われている。回路基板２１の上面２１ｂは、端子電極２４ｂが露出する部分を除いてソルダーレジスト２７ｂで覆われている。そして、回路基板２１の上面２１ｂに、図１に示した電子回路モジュール１０が搭載されている。回路基板２１と回路基板１１の接続は、ハンダ２９によって行われる。回路基板２１の上面２１ｂには、他の電子部品２５が搭載されていても構わない。
回路基板２１の上面２１ｂは、電子回路モジュール１０及び電子部品２５を埋め込むよう、モールド部材２６で覆われている。図３に示す例では、回路基板１１の下面１１ａと回路基板２１の上面２１ｂとの間にアンダーフィル材２８が充填されている。この場合、回路基板１１の側面１１ｃの下部領域１１ｃ１は、アンダーフィル材２８によって覆われることになる。ここで、過剰なアンダーフィル材２８は回路基板１１の下面１１ａからはみ出し、モールド部材１６の外面１６ｂに達するが、本実施形態においては、電子回路モジュール１０が空間Ｓを有していることから、過剰なアンダーフィル材２８の一部が空間Ｓに収容され、これによりアンダーフィル材２８の不必要な広がりが抑制される。特に、アンダーフィル材２８は、モールド部材１６の外面１６ｂの一部を覆うものの、空間Ｓを備えることにより、モールド部材１６の上面１６ｄには達していない。
ここで、図４に示す比較例による電子回路モジュール２０ａのように、過剰なアンダーフィル材２８がモールド部材１６の上面１６ｄに達すると、アンダーフィル材２８とモールド部材２６の界面における剥離（矢印Ｂ）がモールド部材１６の上面１６ｄを伝わって電子部品２５に達し、電子部品２５と回路基板２１の電気的な接続部分が破壊されることがある。これに対し、本実施形態においては、過剰なアンダーフィル材２８の一部が空間Ｓに収容されることから、矢印Ｂで示す剥離がモールド部材１６の上面１６ｄまで達しにくくなる。このため、アンダーフィル材２８とモールド部材２６の界面における剥離が生じても、剥離の伝搬はモールド部材１６の外面１６ｂでストップし、それ以上の剥離は生じにくくなる。
図５は、本発明の第３の実施形態による電子回路モジュール２０ｂの構造を説明するための模式的な断面図である。
第３の実施形態による電子回路モジュール２０ｂは、アンダーフィル材を用いていない点において、図３に示した電子回路モジュール２０と相違している。この場合、回路基板１１の側面１１ｃの下部領域１１ｃ１は、モールド部材２６によって覆われることになる。アンダーフィル材を用いない場合、モールド部材２６とアンダーフィル材の界面における剥離は生じないが、これは、熱負荷により生じる応力を解放可能な箇所が少ないことを意味する。このため、ハンダ２９の熱膨張に起因する応力によって回路基板１１の下面１１ａとモールド部材２６の界面が剥離し、これによって電子回路モジュール１０や電子部品１５ａ，１５ｂと回路基板２１の間で接続不良が生じるおそれがある。しかしながら、本実施形態においては、空間Ｓの存在によって回路基板１１の側面１１ｃとモールド部材１６の界面が剥離しやすい状態であることから、この部分を剥離させることによって応力を解放することが可能となる。尚、回路基板１１の側面１１ｃには素子や電極が存在しないため、この部分において剥離が生じても、電子回路モジュール２０ｂの動作に不具合が生じることはない。
図６は、本発明の第４の実施形態による電子回路モジュール３０の構造を説明するための模式的な断面図である。
第４の実施形態による電子回路モジュール３０は、図３に示した電子回路モジュール２０がさらに別の回路基板３１に積層された構成を有している。回路基板３１は、複数の配線層３２及び配線層間を接続するビア導体３３を含む多層基板であり、その上面３１ｂには複数の端子電極３４ｂが設けられている。回路基板３１の上面３１ｂは、端子電極３４ｂが露出する部分を除いてソルダーレジスト３７ｂで覆われている。そして、回路基板３１の上面３１ｂに、図３に示した電子回路モジュール２０が搭載されている。回路基板３１と回路基板２１の接続は、ハンダ３９によって行われる。回路基板３１の上面３１ｂには、図示しない他の電子回路モジュールや電子部品が搭載されていても構わない。
このような構成を有する電子回路モジュール３０の製造工程においては、電子回路モジュール１０を回路基板２１に搭載する際にハンダリフローが行われ、さらに、電子回路モジュール２０を回路基板３１に搭載する際にもハンダリフローが行われる。つまり、電子回路モジュール２０に対しては複数回の熱負荷が加わることになる。しかしながら、本実施形態においては、上述の通りアンダーフィル材２８の不必要な広がりが抑制されていることから、熱負荷に起因する剥離の伝搬によって電子回路モジュール１０や電子部品２５などが接続不良となりにくい。
次に、本発明の第１の実施形態による電子回路モジュール１０の製造方法について説明する。
まず、図７に示すように、電子部品１５ａ，１５ｂが搭載された回路基板１１を複数個用意し、回路基板１１の下面１１ａを支持体４０に貼り付ける。図７に示す例では、支持体４０が耐熱板材４１と耐熱両面テープ４２によって構成されており、回路基板１１の下面１１ａが耐熱両面テープ４２に貼り付けられる。耐熱板材４１としては、厚さ０．３ｍｍ程度の樹脂からなるコア材を用いることができる。また、耐熱両面テープ４２は、接着強度が０．５～５Ｎ／２０ｍｍ程度、糊厚が１５μｍ以上であることが好ましい。これは、接着強度が低すぎるとモールド部材１６の形成時に回路基板１１が剥がれてしまい、接着強度が高すぎると機械剥離が困難となるからであり、糊厚が薄すぎると回路基板１１が剥離してしまうからである。
次に、図８に示すように、ディスペンサ５０から液状の空間形成材５１を供給することにより、隣接する回路基板１１間に位置する支持体４０の表面を空間形成材５１で覆う。空間形成材５１としては、熱硬化型樹脂混合物を用いることが好ましく、ディスペンサ５０で塗布可能な液状タイプであって加熱によって粘度調整可能なものがより好ましい。さらに、その後の剥離を容易とすべく、線膨張係数がモールド部材１６と大きく異なる材料を用いることが好ましい。これにより、回路基板１１の側面１１ｃが空間形成材５１で覆われる。この時、回路基板１１の側面１１ｃの全面を空間形成材５１で覆うのではなく、上部領域１１ｃ２を覆うことなく下部領域１１ｃ１を選択的に覆う。その後、図９に示すように、空間形成材５１を乾燥及び硬化させる。ここで、硬化前の空間形成材５１は液状であることから、表面張力によって空間形成材５１の表面はテーパー状となる。
次に、図１０に示すように、複数の回路基板１１を覆うようモールド部材１６を供給する。モールド部材１６の供給方法としては、ディスペンス法、印刷法、トランスファモールド法、コンプレッションモールド法などを用いることができる。これにより、回路基板１１の上面１１ｂに搭載された電子部品１５ａ，１５ｂがモールド部材１６に埋め込まれるとともに、隣接する回路基板１１間にモールド部材１６が充填される。その後、図１１に示すように、支持体４０及び空間形成材５１を除去すると、回路基板１１の側面１１ｃは、上部領域１１ｃ２がモールド部材１６で覆われる一方、下部領域１１ｃ１が露出した状態となる。
そして、図１２に示すように、モールド部材１６を切断することによって個片化すれば、図１に示した電子回路モジュール１０を多数個取りすることが可能となる。このような方法によれば、空間形成材５１の量によって、モールド部材１６から露出させる下部領域１１ｃ１の面積を調整することが可能となる。モールド部材１６の端面１６ｃについては、空間形成材５１の表面張力によってテーパー状とすることが可能となり、テーパーの角度は空間形成材５１の粘度等によって調整することが可能となる。
このようにして作製した電子回路モジュール１０は、別の回路基板２１に搭載することができる。そして、電子回路モジュール１０を別の回路基板２１に搭載した後、アンダーフィル材２８を供給し、さらにモールド部材２６で埋め込むことにより、図３に示した電子回路モジュール２０を構成することができる。電子回路モジュール２０は、さらに別の回路基板３１に搭載することができる。これにより、図６に示した電子回路モジュール３０を作製することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１０，２０，２０ａ，２０ｂ，３０ 電子回路モジュール
１１，２１，３１ 回路基板
１１ａ，２１ａ 回路基板の下面
１１ｂ，２１ｂ，３１ｂ 回路基板の上面
１１ｃ 回路基板の側面
１１ｃ１ 下部領域
１１ｃ２ 上部領域
１２，２２，３２ 配線層
１３，２３，３３ ビア導体
１４ａ，１４ｂ，２４ａ，２４ｂ，３４ｂ 端子電極
１５ａ，１５ｂ，２５ 電子部品
１６，２６ モールド部材
１６ａ モールド部材の内面
１６ｂ モールド部材の外面
１６ｃ モールド部材の端面
１６ｄ モールド部材の上面
２７ａ，２７ｂ，３７ｂ ソルダーレジスト
２８ アンダーフィル材
２９，３９ ハンダ
４０ 支持体
４１ 耐熱板材
４２ 耐熱両面テープ
５０ ディスペンサ
５１ 空間形成材
Ｓ 空間

Claims (11)

  1. 下面に複数の端子電極が設けられた第１の回路基板と、
    前記第１の回路基板の前記下面と反対側に位置する上面に搭載された電子部品と、
    前記電子部品を埋め込むよう、前記第１の回路基板の前記上面、並びに、前記上面と前記下面を繋ぐ側面を覆う第１のモールド部材と、を備え、
    前記第１の回路基板の前記側面は、前記下面側に位置する下部領域が前記第１のモールド部材で覆われることなく露出していることを特徴とする電子回路モジュール。
  2. 前記第１のモールド部材のうち前記第１の回路基板の前記側面を覆う部分は、前記第１の回路基板の前記側面と接する内面と、前記内面と反対側に位置する外面を有し、
    前記外面は、前記内面よりも前記第１の回路基板の前記下面側に突出していることを特徴とする請求項１に記載の電子回路モジュール。
  3. 前記外面の下端部と前記内面の下端部を繋ぐ端面は、前記第１の回路基板の前記側面から離れるにつれて前記第１の回路基板の前記下面側に突出するテーパー形状を有していることを特徴とする請求項２に記載の電子回路モジュール。
  4. 上面に前記第１の回路基板が搭載された第２の回路基板と、
    前記第１の回路基板を埋め込むよう、前記第２の回路基板の前記上面を覆う第２のモールド部材と、をさらに備えることを特徴とする請求項１乃至３のいずれか一項に記載の電子回路モジュール。
  5. 前記第１の回路基板の前記下面と前記第２の回路基板の前記上面との間に位置するアンダーフィル材をさらに備え、
    前記アンダーフィル材は、前記第１のモールド部材から露出する前記第１の回路基板の前記側面を覆うことを特徴とする請求項４に記載の電子回路モジュール。
  6. 前記第２のモールド部材は、前記第１のモールド部材から露出する前記第１の回路基板の前記側面を覆うことを特徴とする請求項４に記載の電子回路モジュール。
  7. 前記第２の回路基板が搭載された第３の回路基板をさらに備えることを特徴とする請求項４乃至６のいずれか一項に記載の電子回路モジュール。
  8. 下面に複数の端子電極が設けられ、前記下面と反対側に位置する上面に電子部品が搭載された第１の回路基板を用意し、前記第１の回路基板の前記下面を支持体に貼り付ける第１の工程と、
    前記第１の回路基板の前記上面と前記下面を繋ぐ側面のうち、前記下面側に位置する下部領域を空間形成材で選択的に覆う第２の工程と、
    前記電子部品を埋め込むよう、前記第１の回路基板の前記上面及び側面を覆う第１のモールド部材を形成する第３の工程と、
    前記支持体及び前記空間形成材を除去した後、前記第１のモールド部材を切断することによって個片化する第４の工程と、を備えることを特徴とする電子回路モジュールの製造方法。
  9. 第２の回路基板を用意し、前記第２の回路基板の上面に前記第１の回路基板を搭載する第５の工程と、
    前記第１の回路基板を埋め込むよう、前記第２の回路基板の前記上面を覆う第２のモールド部材を形成する第６の工程と、をさらに備えることを特徴とする請求項８に記載の電子回路モジュールの製造方法。
  10. 前記第５の工程を行った後、前記第６の工程を行う前に、前記第１の回路基板の前記下面と前記第２の回路基板の前記上面との間にアンダーフィル材を充填する工程をさらに備えることを特徴とする請求項９に記載の電子回路モジュールの製造方法。
  11. 第３の回路基板を用意し、前記第３の回路基板に前記第２の回路基板を搭載する第７の工程をさらに備えることを特徴とする請求項９又は１０に記載の電子回路モジュールの製造方法。
JP2020207226A 2020-12-15 2020-12-15 電子回路モジュール及びその製造方法 Pending JP2022094390A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020207226A JP2022094390A (ja) 2020-12-15 2020-12-15 電子回路モジュール及びその製造方法
US17/671,119 US11979988B2 (en) 2020-12-15 2022-02-14 Electric circuit module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020207226A JP2022094390A (ja) 2020-12-15 2020-12-15 電子回路モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2022094390A true JP2022094390A (ja) 2022-06-27

Family

ID=82162561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020207226A Pending JP2022094390A (ja) 2020-12-15 2020-12-15 電子回路モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US11979988B2 (ja)
JP (1) JP2022094390A (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946323B1 (en) * 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
US7288835B2 (en) * 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
US8067308B2 (en) * 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
KR20130094107A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 열 분산기를 갖는 반도체 패키지 및 그 형성 방법
US10872879B2 (en) * 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
US10847470B2 (en) * 2018-02-05 2020-11-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
US10937741B2 (en) * 2018-11-16 2021-03-02 STATS ChipPAC Pte. Ltd. Molded laser package with electromagnetic interference shield and method of making
US10784210B2 (en) * 2018-12-27 2020-09-22 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding removal using laser ablation

Also Published As

Publication number Publication date
US20220272842A1 (en) 2022-08-25
US11979988B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
US9961780B2 (en) Method for manufacturing resin multilayer board
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
TWI519223B (zh) 多層配線基板之製造方法
US9801283B2 (en) Method of producing electronic components
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
EP2273858A1 (en) Printed circuit board unit and electronic device
JP2009027125A (ja) 配線基板内蔵用部品及びその製造方法、配線基板
KR101755814B1 (ko) 반도체 장치 및 그의 제조방법
US20130050957A1 (en) Electronic component incorporating board and composite module
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP2022094390A (ja) 電子回路モジュール及びその製造方法
US20230337371A1 (en) Electronic circuit module and manufacturing method therefor
KR20090062590A (ko) 열압착용 패드 및 그를 이용하여 커버레이어를인쇄회로기판에 열압착하는 방법
US20150016069A1 (en) Printed circuit board
WO2018030262A1 (ja) モジュール部品の製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20110000704A1 (en) Printed Circuit Board and Method of Manufacturing the Same
CN116963391A (zh) 电子电路模块及其制造方法
WO2023209902A1 (ja) 部品実装基板
EP2897446B1 (en) Method for manufacturing substrate with built-in component
JP2006041238A (ja) 配線基板及び配線基板の製造方法
KR20100117975A (ko) 임베디드 회로 기판 및 그 제조 방법
JP2011066122A (ja) 回路基板
KR101109234B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법