TWI519223B - 多層配線基板之製造方法 - Google Patents

多層配線基板之製造方法 Download PDF

Info

Publication number
TWI519223B
TWI519223B TW102106628A TW102106628A TWI519223B TW I519223 B TWI519223 B TW I519223B TW 102106628 A TW102106628 A TW 102106628A TW 102106628 A TW102106628 A TW 102106628A TW I519223 B TWI519223 B TW I519223B
Authority
TW
Taiwan
Prior art keywords
prepreg
electronic component
layer
laminated
multilayer wiring
Prior art date
Application number
TW102106628A
Other languages
English (en)
Other versions
TW201343036A (zh
Inventor
鈴木健二
Original Assignee
日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業股份有限公司 filed Critical 日本特殊陶業股份有限公司
Publication of TW201343036A publication Critical patent/TW201343036A/zh
Application granted granted Critical
Publication of TWI519223B publication Critical patent/TWI519223B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層配線基板之製造方法
本發明係有關將複數個絕緣層和複數個導體層交互地積層而構成之多層配線基板的製造方法。
以往，已知一種於絕緣層上設置半導體晶片後，再形成絕緣層以覆蓋此半導體晶片，藉以製造內建半導體晶片的多層配線基板之方法(例如，參照專利文獻1)。
先前技術文獻 專利文獻
專利文獻1 特開2006-339421號公報
但是，以上述專利文獻1所記載的技術而言，在以覆蓋半導體晶片的方式形成絕緣層時，形成於半導體晶片上的絕緣層按壓半導體晶片的力會施加於半導體晶片因而有導致內建在多層配線基板的半導體晶片之故障率變大之虞。
本發明乃有鑒於這樣的問題而完成者，目的在於提供一種抑制內建在多層配線基板的電子零件發生故障之技術。
為達成上述目的所完成的第1發明係一種多層配線基板的製造方法，係將複數個絕緣層和複數個導體層交互地積層所構成的多層配線基板的製造方法，其特徵為具有：第1步驟，於支撐基板上形成將至少1層的絕緣層和至少1層的導體層交互地積層而成的積層體；第2步驟，使依第1步驟所形成的積層體的表面上固定電子零件；第3步驟，使片狀的玻璃纖維含浸樹脂而成的預浸物上，形成可收容電子零件的開口部；第4步驟，將依第3步驟而形成有開口部的預浸物積層於積層體的表面上，讓依第2步驟而被載置的電子零件可收容於開口部內；及第5步驟，加熱及加壓依第4步驟而積層於積層體的表面上的預浸物的表面。
如此建構的多層配線基板的製造方法，在第2步驟，於第1步驟形成之積層體的表面上固定電子零件，然後在第4步驟，將形成了可收容電子零件的開口部之預浸物積層於積層體的表面上。因此，在將預浸物積層於積層體的表面上之步驟，預浸物按壓電子零件的力就不會施加於電子零件。
之後，在第5步驟中，透過加熱及加壓被積層了的預浸物的表面，使預浸物內的樹脂熔融並流入開口部內，樹脂被充填於開口部內。藉此，電子零件被埋 入預浸物內。在此第5步驟，樹脂熔融並流入開口部內使得電子零件上形成樹脂，因而預浸物按壓電子零件的力不會施加於電子零件。
藉由以上步驟，在將電子零件埋入預浸物內時，預浸物按壓電子零件的力不會施加於電子零件，因而可抑制內建在多層配線基板的電子零件發生故障。
又，由於在第3步驟將可收容電子零件的開口部形成於預浸物，所以在預浸物內的電子零件的上方没有配置玻璃纖維。因此，在形成用以將埋入於預浸物內的電子零件與形成在預浸物上的導體層電連接之通路孔時，無需在預浸物內貫通像玻璃纖維般的具高剛性的材料。
又，關於第1發明之多層配線基板的製造方法亦可以以下方式實施，在第1步驟，於積層體的表面上形成用以和電子零件的連接端子電連接之墊部，在第2步驟，於墊部上設置銲膏並載置電子零件後，藉由迴銲銲膏固定電子零件，讓墊部和連接端子間形成空隙。
就如此建構的多層配線基板的製造方法而言，由於墊部和連接端子之間形成有空隙，故熔融的樹脂亦流入電子零件的下方。因此，在將電子零件埋入預浸物內時，能以樹脂覆蓋電子零件整面(亦即，電子零件的上面、側面及下面)。
又，在第1發明之多層配線基板的製造方法中，亦可將和積層體的積層方向正交的方向設為積層正交方向，而沿著墊部的積層正交方向之長度作成比沿著 載置於積層體的表面上之電子零件的積層正交方向之長度還短。
就如此建構的多層配線基板的製造方法而言，因可抑制發生所謂在熔融的樹脂流入電子零件的下方時，熔融的樹脂流被設在電子零件的下方的墊部攔截的狀況，從而容易在電子零件的下方形成樹脂。
又，在第1發明之多層配線基板的製造方法中，亦可於預浸物的表面積層絕緣層，該絕緣層係表面形成有經圖案化後成為導體層的金屬層且為片狀的玻璃纖維含浸樹脂而成，在第5步驟，藉由金屬層加熱及加壓預浸物。
就如此建構的多層配線基板的製造方法而言，係在加熱及加壓預浸物後將金屬層圖案化以作為多層配線基板的導體層利用。因此，與在將預浸物加熱及加壓之後除去金屬層而積層導體層的步驟相較之下，可節約金屬層的份量的金屬材料。
再者，為達成上述目的所完成的第2發明係一種多層配線基板的製造方法，係將複數個絕緣層和複數個導體層交互地積層所構成的多層配線基板的製造方法，其特徵為具有：第1步驟，在支撐基板上形成將至少1層的絕緣層和至少1層的導體層交互地積層而成的積層體；第6步驟，將具有可收容電子零件的開口部且於片狀的玻璃纖維含浸樹脂而成的預浸物形成於積層體的表面上；第7步驟，在開口部內收容電子零件；及第8步驟，加熱及加壓預浸物的表面。
就如此建構的多層配線基板的製造方法而言，在第6步驟，具有可收容電子零件的開口部的預浸物形成於積層體的表面上，然後在第7步驟，於開口部內收容電子零件。因此，在開口部內收容電子零件的步驟中，預浸物按壓電子零件的力不會施加於電子零件。
之後，在第8步驟中，透過加熱及加壓被積層的預浸物的表面，使預浸物內的樹脂熔融並流入開口部內，樹脂被充填於開口部內。藉此，電子零件被埋入預浸物內。在此第8步驟，藉由樹脂熔融並流入開口部內使得電子零件上形成樹脂，因而預浸物按壓電子零件的力不會施加於電子零件。
由以上可知，在將電子零件埋入預浸物內時，預浸物按壓電子零件的力不會施加於電子零件，因而可抑制內建在多層配線基板的電子零件發生故障。
又，在第2發明之多層配線基板的製造方法中，作成第6步驟亦可包含在預浸物形成開口部之步驟及於積層體的表面上積層具有開口部的預浸物之步驟，亦可在積層體的表面上積層預浸物後，於預浸物形成開口部。藉此，可將具有用以收容電子零件的開口部之預浸物形成在積層體的表面上。
1‧‧‧多層配線基板
11，12，13，14，15‧‧‧導體層
21，22，23，24‧‧‧絕緣層
31，32，33，34‧‧‧通路導體
50‧‧‧半導體晶片
51，52‧‧‧連接端子
60‧‧‧支撐基板
64‧‧‧預浸物
65‧‧‧銲膏
66‧‧‧金屬層
131‧‧‧墊部
641‧‧‧開口部
642‧‧‧絕緣層
圖1係顯示多層配線基板1的概略構成之剖面圖。
圖2係顯示半導體晶片50和導體層13之配置的斜視圖。
圖3係顯示第1實施形態的多層配線基板1之製造步驟的第1剖面圖。
圖4係顯示第1實施形態的多層配線基板1之製造步驟的第2剖面圖。
圖5係顯示第1實施形態的多層配線基板1之製造步驟的第3剖面圖。
圖6係顯示第1實施形態的多層配線基板1之製造步驟的第4剖面圖。
圖7係顯示第1實施形態的多層配線基板1之製造步驟的第5剖面圖。
圖8係顯示第1實施形態的多層配線基板1之製造步驟的第6剖面圖。
圖9係顯示第1實施形態的多層配線基板1之製造步驟的第7剖面圖。
圖10係顯示第2實施形態的多層配線基板1之製造步驟的第1剖面圖。
圖11係顯示第3實施形態的多層配線基板1之製造步驟的第1剖面圖。
圖12係顯示第3實施形態的多層配線基板1之製造步驟的第2剖面圖。
(第1實施形態)
以下依圖面來說明本發明的第1實施形態。
適用本發明之實施形態的多層配線基板1如圖1所示，係建構成：複數層(本實施形態中是5層)的 導體層11，12，13，14，15和比導體層11~15少1層的層數(本實施形態中是4層)的絕緣層21，22，23，24係沿著積層方向SD交互地積層。
接著，於構成多層配線基板1的絕緣層21，22，23，24內，分別設置在積層方向SD延伸形成的通路導體31，32，33，34。藉此使導體層11，12，13，14係分別與導體層12，13，14，15電連接。
再者，在絕緣層22對向側積層阻銲劑層41以包夾絕緣層21的方式覆蓋絕緣層21，並且在絕緣層23對向側積層阻銲劑層42以包夾絕緣層24的方式覆蓋絕緣層24。此外，阻銲劑層41，42分別於配置導體層11，15的區域形成開口部410，420。
又，半導體晶片50(本實施形態中是積層電容器)被埋入構成多層配線基板1的絕緣層23內。此外如圖2所示，半導體晶片50是形成直方體狀，在其上面和下面分別設有連接端子51和連接端子52。又連接端子51係透過通路導體33和導體層14電連接，連接端子52透過銲膏65和導體層13電連接。接著，連接端子51及連接端子52係分別沿著矩形狀的上面及下面的短邊形成。再者，和連接端子52電連接的導體層13係用以載置半導體晶片50的墊部，其沿著半導體晶片50下面的短邊方向D1形成的長度比連接端子52還短。
其次，說明適用本發明的多層配線基板1的製造方法。
如圖3所示，首先，準備支撐基板60，其兩面都積層著導體61(本實施形態中是銅)。支撐基板60係例如在玻璃纖維含浸有環氧樹脂而成的板狀構件且具高剛性。
接著，針對支撐基板60的兩面，各自以在導體層61上隔著屬接著劑層的預浸物62配置剝離片63的狀態下，例如透過真空熱壓將剝離片63對支撐基板60壓接以積層剝離片63。剝離片63係金屬層631(本實施形態中是銅)和金屬層632(本實施形態中是銅)積層所構成。此外，由於在金屬層631和金屬層632之間被施行金屬鍍敷(例如鍍Cr)，故金屬層631和金屬層632被以可剝離的狀態積層。
其次，在支撐基板60的兩面，各自於剝離片63上積層感光性的乾膜，之後進行曝光及顯影然後蝕刻，藉以除去剝離片63的外周部分。之後，以蝕刻除去剝離片63上的乾膜。
又，針對支撐基板60的兩面，各自於剝離片63上配置膜狀的樹脂材料(例如環氧樹脂)，透過在真空下加壓加熱使樹脂材料硬化而形成絕緣層21。藉此，剝離片63上和在剝離片63被除去的上述外周部分中的預浸物62上係成為被絕緣層21被覆的狀態。
接著，分別在支撐基板60的兩面，透過向絕緣層21的表面上的規定的位置照射雷射後在絕緣層21內形成複數個通路孔71。接著處理因形成通路孔71而在通路孔71內生成之髒污(去污處理)。之後，透過進行 無電解鍍敷而在絕緣層21上形成薄的無電解鍍敷層(本實施形態中是銅)。接著，在無電解鍍敷層上形成與導體層12的配線圖案對應之規定的阻劑圖案。然後，透過進行電鍍在没被阻劑覆蓋的區域形成鍍敷層(本實施形態中是銅)。之後，利用蝕刻除去不要的無電解鍍敷層和阻劑。藉此，於通路孔71內形成通路導體31的同時，也形成具有規定的配線圖案之導體層12。
接著，透過採用和形成絕緣層21、導體層12及通路導體31同樣的步驟，於絕緣層21上形成絕緣層22、導體層13及通路導體32。
此外，配置在絕緣層22上的導體層13當中，位在後述的預浸物64的開口部641內的導體層13，形成墊部131以和設在半導體晶片50下面的連接端子52電連接。
因此，於墊部131上塗布銲膏65後，將半導體晶片50載置於墊部131上。接著迴銲銲膏65。藉此固定半導體晶片50，讓墊部131和連接端子52之間形成空隙。
其次，準備使片狀的玻璃纖維含浸樹脂而成的預浸物64。接著將預浸物64透過鑽孔、沖壓或雷射等方式打穿，在規定埋入有半導體晶片50的的位置上，形成可收容半導體晶片50的開口部641。
之後，將形成有開口部641的預浸物64積層於絕緣層22上。藉此，在絕緣層22上積層的預浸物64的開口部641內收容半導體晶片50。
之後，如圖4所示，於預浸物64上積層了使表面形成有金屬層66的片狀玻璃纖維含浸樹脂而成的絕緣層642後，隔著金屬層66進行加壓加熱(本實施形態中是，220℃，90分鐘)。藉此，預浸物64內的樹脂熔融並流入開口部641內，如圖5所示，樹脂被充填於開口部641內。因此，預浸物64及絕緣層642係相當於絕緣層23。
其次，透過向金屬層66的表面上的規定的位置照射雷射，如圖6所示，在預浸物64(絕緣層23)內形成貫通金屬層66的複數個通路孔73。接著，進行除去在通路孔73內生成的髒污之去污處理。之後，透過進行無電解鍍敷在通路孔73的內周面上形成無電解鍍敷層(本實施形態中是銅)。然後，如圖7所示，透過進行電鍍於金屬層66上形成鍍敷層67(本實施形態中是銅)的同時，在通路孔73內也形成通路導體33。
之後，於鍍敷層67上形成和導體層14的配線圖案對應之規定的阻劑圖案，接著利用蝕刻除去没被阻劑覆蓋的區域的金屬層66及鍍敷層67。如圖8所示，如此就形成了具有規定的配線圖案之導體層14。亦即，金屬層66及鍍敷層67係相當於導體層14。
然後，透過採用和形成絕緣層21、導體層12及通路導體31同樣的步驟，在絕緣層23上形成絕緣層24、導體層15及通路導體34。
接著，在將由環氧樹脂等的有機樹脂材料所構成的阻銲劑以覆蓋絕緣層24和導體層15的方式塗布 後，將此阻銲劑圖案化。藉此，在配置有導體層15的區域裡，絕緣層24上形成了具有開口部420的阻銲劑層42。
其次，依上述的步驟將在支撐基板60上積層有剝離片63和導體層12~15及絕緣層21~24等的積層體2，沿著通過剝離片63的外周緣稍內側且平行於積層方向SD的切斷線CL切斷。藉此，積層體2的外周部分被除去，剝離片63的外周部端面露出。因此，可從剝離片63的外周部端面剝離金屬層631和金屬層632。
接著，如圖9所示，透過將金屬層631自金屬層632剝離，將於金屬層632上積層有導體層12~15及絕緣層21~24等的積層體3自支撐基板60分離。藉此，可獲得2個積層體3。
然後，藉由在積層體3的金屬層632上積層感光性的乾膜，之後進行曝光及顯影然後蝕刻，如圖1所示，形成導體層11。
接著，在將由環氧樹脂等之有機樹脂材料所構成的阻銲劑以覆蓋絕緣層21和導體層11的方式塗布後，將此阻銲劑圖案化。藉此，於配置有導體層11的區域裡，絕緣層21上形成了具有開口部410的阻銲劑層41，可獲得多層配線基板1。
如此建構而成的多層配線基板1的製造方法之特徵如下所述：第1步驟，於支撐基板上60形成將絕緣層21，22和導體層12，13交互地積層而成的積層體；第2步驟，於依照第1步驟所形成的積層體的表面上固 定半導體晶片50；第3步驟，在片狀的玻璃纖維含浸樹脂而成的預浸物64上，形成可收容半導體晶片50的開口部641；第4步驟，將預浸物64積層於絕緣層22上使得在第2步驟而被載置的半導體晶片50可收容於開口部641內；及第5步驟，係加熱及加壓被積層的預浸物64的表面。
如此建構的多層配線基板1的製造方法中，由於在預浸物64形成有開口部641，故在將預浸物64積層於絕緣層22上的步驟中，預浸物64按壓半導體晶片50的力不會施加於半導體晶片50。
之後，在第5步驟中，透過加熱及加壓被積層的預浸物64的表面，使預浸物64內的樹脂熔融並流入開口部641內，樹脂被充填於開口部641內。藉此，半導體晶片50被埋入預浸物64內。在此第5步驟中，樹脂熔融並流入開口部641內，使得半導體晶片50上形成樹脂，因而預浸物64按壓半導體晶片50的力不會施加於半導體晶片50。
由以上可知，在將半導體晶片50埋入預浸物64內時，預浸物64按壓半導體晶片50的力不會施加於半導體晶片50，因而可抑制內建在多層配線基板1的半導體晶片50發生故障。
又，在第3步驟，由於將可收容半導體晶片50的開口部641形成於預浸物64，故在預浸物64內的半導體晶片50的上方沒有配置玻璃纖維。因此，在形成通路孔73以將埋入於預浸物64內的半導體晶片50與形 成在預浸物64上的導體層14電連接，無需在預浸物64內貫通像玻璃纖維般的具高剛性的材料。
又在第2步驟，透過於墊部131上設置銲膏65且載置半導體晶片50後迴銲銲膏65的方式來固定半導體晶片50，使得墊部131和連接端子52之間形成空隙。因此，透過加熱及加壓預浸物64的表面使熔融的樹脂亦流入半導體晶片50的下方。藉此，在將半導體晶片50埋入預浸物64內時，能以樹脂全面覆蓋半導體晶片50(亦即電子零件的上面、側面及下面)。
又，用以載置半導體晶片50的墊部131，係沿著半導體晶片50下面的短邊方向D1之長度形成比連接端子52還短。因此，在熔融的樹脂流入半導體晶片50的下方時，透過設在半導體晶片50的下方的墊部131，可抑制熔融的樹脂流被攔截的狀況發生，因此，容易在半導體晶片50的下方形成樹脂。
又，於預浸物64的表面積層絕緣層642，該絕緣層642係表面形成有圖案化的作為導體層14的金屬層66且為片狀的玻璃纖維含浸樹脂而成，在第5步驟，隔著金屬層66加熱及加壓預浸物64。亦即，在加熱及加壓預浸物64後將金屬層66圖案化，藉此將該層當作多層配線基板1的導體層14來利用。因此，與將預浸物64加熱及加壓之後除去金屬層66而積層導體層44的步驟相較之下，可節約金屬層66的份量的金屬材料。
在以上所說明的實施形態中，將絕緣層21，22和導體層12，13交互地積層而成的積層體係本發明 中的積層體，半導體晶片50係本發明中的電子零件，預浸物64係本發明中的預浸物，開口部641係本發明中的開口部，墊部131係本發明中的墊部，半導體晶片50下面的短邊方向D1係本發明中的積層正交方向，金屬層66係本發明中的金屬層。
(第2實施形態)
以下依圖面來說明本發明的第2實施形態。並且在第2實施形態中說明不同於第1實施形態的部分。
第2實施形態中將半導體晶片50收容於預浸物64內的方法係不同於第1實施形態。
亦即，如圖10所示，在將形成有開口部641的預浸物64積層於絕緣層22上之後，於預浸物64的開口部641內收容半導體晶片50(參照圖10的箭頭Y1)。此外，於墊部131上塗布銲膏65之後，將半導體晶片50載置於墊部131上並迴銲銲膏65。藉此，固定半導體晶片50使得墊部131和連接端子52之間形成空隙。之後的步驟係和第1實施形態相同。
如此建構的多層配線基板1的製造方法的特徵包含：第1步驟，在支撐基板60上形成將絕緣層21，22和導體層12，13交互地積層而成的積層體；第6步驟，將具有可收容半導體晶片50的開口部641且於片狀的玻璃纖維含浸樹脂而成的預浸物64形成於絕緣層22的表面上；第7步驟，在前述開口部641內收容半導體晶片50；及第8步驟，加熱及加壓預浸物64的表面。此外第6步驟包含：於預浸物64形成前述開口部641之 步驟；及於絕緣層22上積層具有開口部641的預浸物64之步驟。
在如此建構的多層配線基板1的製造方法中，在第6步驟，將具有可收容半導體晶片50的開口部641的預浸物64形成於絕緣層22上，然後在第7步驟，於開口部641內收容半導體晶片50。因此，在開口部641內收容半導體晶片50之步驟中，預浸物64按壓半導體晶片50的力不會施加於半導體晶片50。
之後，在第8步驟中，透過加熱及加壓被積層的預浸物64的表面，使預浸物64內的樹脂熔融並流入開口部641內，樹脂被充填於開口部641內。藉此，半導體晶片50被埋入預浸物64內。在此第8步驟，藉由樹脂熔融並流入開口部641內使得半導體晶片50上形成樹脂，因而預浸物64按壓半導體晶片50的力不會施加於半導體晶片50。
由以上可知，在將半導體晶片50埋入預浸物64內時，預浸物64按壓半導體晶片50的力不會施加於半導體晶片50，因而可抑制內建在多層配線基板1的半導體晶片50發生故障。
(第3實施形態)
以下依圖面來說明本發明的第3實施形態。並且第3實施形態中說明不同於第1實施形態的部分。
第3實施形態中的將半導體晶片50收容於預浸物64內的方法係不同於第1實施形態。
亦即，如圖11所示，於絕緣層21上形成絕緣層22和導體層13及通路導體32後，將預浸物64積層於絕緣層22上。
之後，如圖12所示，在供半導體晶片50埋入的規定的位置，形成可收容半導體晶片50的開口部641。此外本實施形態中，透過例如以雷射打穿預浸物64而形成開口部641。
接著，於墊部131上塗布銲膏65，然後將半導體晶片50載置於墊部131上，如圖3所示，藉此將半導體晶片50收容在預浸物64的開口部641內。之後，迴銲銲膏65。藉此，以固定半導體晶片50使得墊部131和連接端子52之間形成空隙。之後的步驟和第1實施形態相同。
如此建構的多層配線基板1的製造方法之特徵為：第1步驟，在支撐基板60上形成將絕緣層21，22和導體層12，13交互地積層而成的積層體；第6步驟，將具有可收容半導體晶片50的開口部641且於片狀的玻璃纖維含浸樹脂而成的預浸物64形成於絕緣層22上；第7步驟，係在開口部641內收容半導體晶片50；及第8步驟，係加熱及加壓預浸物64的表面。此外第6步驟係在絕緣層22上積層預浸物64後，於預浸物64形成開口部641。
在如此建構的多層配線基板1的製造方法中，和第2實施形態同樣地預浸物64形成於絕緣層22上，且於預浸物64形成有開口部641的狀態，在開口部 641內收容半導體晶片50。因此，第3實施形態的多層配線基板1的製造方法可充分獲得和第2實施形態同樣的效果。
以上，係就本發明一實施形態作了說明，但本發明未受限於上述實施形態，只要屬於本發明所屬技術範圍，就可採行各種形態。
12，13‧‧‧導體層
21，22‧‧‧絕緣層
31，32‧‧‧通路導體
50‧‧‧半導體晶片
51，52‧‧‧連接端子
60‧‧‧支撐基板
61‧‧‧導體層
62‧‧‧預浸物
63‧‧‧剝離片
64(23)‧‧‧預浸物
65‧‧‧銲膏
71‧‧‧通路孔
131‧‧‧墊部
631，632‧‧‧金屬層
641‧‧‧開口部

Claims (7)

  1. 一種多層配線基板的製造方法，係將複數個絕緣層和複數個導體層交互地積層所構成的多層配線基板的製造方法，其特徵為具有：第1步驟，係於支撐基板上形成將至少1層的前述絕緣層和至少1層的前述導體層交互地積層而成的積層體；第2步驟，係於依前述第1步驟所形成的前述積層體的表面上固定電子零件；第3步驟，係在使片狀的玻璃纖維含浸樹脂而成的預浸物上，形成可收容前述電子零件的開口部；第4步驟，係以依前述第2步驟而被載置的前述電子零件可收容於前述開口部內的方式，將依前述第3步驟而形成有前述開口部的前述預浸物積層於前述積層體的表面上；及第5步驟，係加熱及加壓依前述第4步驟而積層於前述積層體的表面上的前述預浸物的表面；其中在前述第1步驟，於前述積層體的表面上形成用以和形成在前述電子零件的下面的連接端子電連接的墊部，前述電子零件的下面係呈具有短邊的矩形狀，及前述墊部的沿著前述短邊方向的長度是比前述連接端子的沿著前述短邊方向的長度還短。
  2. 如申請專利範圍第1項之多層配線基板的製造方法，其中在前述第1步驟，於前述積層體的表面上形成用以和前述電子零件的連接端子電連接的墊部，在前述第2步驟，於前述墊部上設置銲膏且於載置前 述電子零件後，透過迴銲銲膏固定前述電子零件。
  3. 如申請專利範圍第2項之多層配線基板的製造方法，其中設與前述積層體的積層方向正交的方向為積層正交方向，前述墊部的沿著前述積層正交方向的長度係比載置於前述積層體的表面上之前述電子零件的沿著前述積層正交方向的長度還短。
  4. 如申請專利範圍第1至3項中任一項之多層配線基板的製造方法，其中在前述預浸物的表面積層有使片狀的玻璃纖維含浸樹脂而成的絕緣層，該絕緣層的表面形成有經圖案化後成為前述導體層的金屬層，在前述第5步驟，隔著前述金屬層加熱及加壓前述預浸物。
  5. 一種多層配線基板的製造方法，係將複數個絕緣層和複數個導體層交互地積層所構成的多層配線基板的製造方法，其特徵為具有：第1步驟，係在支撐基板上形成將至少1層的前述絕緣層和至少1層的前述導體層交互地積層而成的積層體，於前述積層體的表面上形成用以和形成在電子零件的下面的連接端子電連接的墊部；第2步驟，係將具有可收容前述電子零件的開口部且使片狀的玻璃纖維含浸樹脂而成的預浸物形成於前述積層體的表面上；第3步驟，係在前述開口部內收容前述電子零件；及第4步驟，係加熱及加壓前述預浸物的表面；其中 前述電子零件的下面係呈具有短邊的矩形狀，及前述墊部的沿著前述短邊方向的長度是比前述連接端子的沿著前述短邊方向的長度還短。
  6. 如申請專利範圍第5項之多層配線基板的製造方法，其中前述第2步驟包含：於前述預浸物形成前述開口部之步驟；及於前述積層體的表面上積層具有前述開口部的前述預浸物之步驟。
  7. 如申請專利範圍第5項之多層配線基板的製造方法，其中前述第2步驟包含：於前述積層體的表面上積層前述預浸物後，在前述預浸物形成前述開口部。
TW102106628A 2012-02-29 2013-02-26 多層配線基板之製造方法 TWI519223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012044145 2012-02-29
JP2012266357A JP2013211519A (ja) 2012-02-29 2012-12-05 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201343036A TW201343036A (zh) 2013-10-16
TWI519223B true TWI519223B (zh) 2016-01-21

Family

ID=49001265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106628A TWI519223B (zh) 2012-02-29 2013-02-26 多層配線基板之製造方法

Country Status (4)

Country Link
US (1) US9179553B2 (zh)
JP (1) JP2013211519A (zh)
KR (1) KR20130099877A (zh)
TW (1) TWI519223B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
KR102186148B1 (ko) * 2014-02-28 2020-12-03 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
TWI624018B (zh) * 2014-08-04 2018-05-11 恆勁科技股份有限公司 封裝結構及其製法
KR102281460B1 (ko) * 2015-01-22 2021-07-27 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
JP6778667B2 (ja) * 2017-08-30 2020-11-04 京セラ株式会社 印刷配線板およびその製造方法
KR102595915B1 (ko) * 2018-06-18 2023-10-31 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357781B2 (ja) * 1996-03-19 2002-12-16 株式会社東芝 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法
JP2000286365A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4378511B2 (ja) 2002-07-25 2009-12-09 大日本印刷株式会社 電子部品内蔵配線基板
JP2004119550A (ja) * 2002-09-25 2004-04-15 Renesas Technology Corp 半導体装置およびその製造方法
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP2006324567A (ja) 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法
JP4016039B2 (ja) 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP4635033B2 (ja) * 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4784586B2 (ja) 2007-10-25 2011-10-05 パナソニック株式会社 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
EP2259668A4 (en) * 2008-03-27 2011-12-14 Ibiden Co Ltd METHOD FOR PRODUCING A MULTILAYER CONDUCTOR PLATE
KR100926657B1 (ko) 2008-04-22 2009-11-17 대덕전자 주식회사 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법
WO2010041621A1 (ja) * 2008-10-06 2010-04-15 日本電気株式会社 機能素子内蔵基板及びその製造方法、並びに電子機器
JP2011138869A (ja) 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
JP5302927B2 (ja) 2010-03-31 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
US20130219712A1 (en) 2013-08-29
US9179553B2 (en) 2015-11-03
KR20130099877A (ko) 2013-09-06
TW201343036A (zh) 2013-10-16
JP2013211519A (ja) 2013-10-10

Similar Documents

Publication Publication Date Title
TWI519223B (zh) 多層配線基板之製造方法
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US9756735B2 (en) Method for manufacturing printed wiring board
KR101283821B1 (ko) 인쇄회로기판의 제조 방법
JPWO2010013366A1 (ja) フレックスリジッド配線板及びその製造方法
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
US9578749B2 (en) Element embedded printed circuit board and method of manufacturing the same
TWI508640B (zh) 多層配線基板及其製造方法
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR101417264B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
JP5385699B2 (ja) 積層配線基板の製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP2019121766A (ja) プリント配線板およびその製造方法
JP2022047099A (ja) 部品内蔵配線基板
JP6073339B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2015204379A (ja) プリント配線板
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20220248530A1 (en) Wiring substrate
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR101109234B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees