JP3357781B2 - 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法 - Google Patents

半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法

Info

Publication number
JP3357781B2
JP3357781B2 JP6325896A JP6325896A JP3357781B2 JP 3357781 B2 JP3357781 B2 JP 3357781B2 JP 6325896 A JP6325896 A JP 6325896A JP 6325896 A JP6325896 A JP 6325896A JP 3357781 B2 JP3357781 B2 JP 3357781B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
mounting
solder metal
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6325896A
Other languages
English (en)
Other versions
JPH09260429A (ja
Inventor
浩史 濱崎
英人 古山
克二 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6325896A priority Critical patent/JP3357781B2/ja
Publication of JPH09260429A publication Critical patent/JPH09260429A/ja
Application granted granted Critical
Publication of JP3357781B2 publication Critical patent/JP3357781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
し、電気的に配線を施した基板にかかわり、通信技術分
野および情報伝送技術に関する。
【０００２】
【従来の技術】通信技術や情報伝送技術の分野では、マ
ルチメディアの浸透に伴って伝送しなければならないデ
ータ量が増加の一途を辿り、しかも、動画像伝送などで
はリアルタイムの伝送が必要がことなどから、高速伝送
の要求が一層高まっている。そして、これに応えるには
システムの広帯域化が必要となる。
【０００３】ところで、扱える信号の帯域を広げるよう
にするに伴い、回路素子の容量やインダクタンスが、帯
域を制限する要素となって大きくのしかかってくる。近
年においては、装置の小型軽量化のため、能動素子や論
理素子など、多くは半導体素子を使用するが、半導体素
子も回路チップをパッケージに収容している関係で、回
路チップとパッケージの外部端子とをつなぐ配線である
ボンディングワイヤを内部に用いていることから、その
ボンディングワイヤの持つインダクタンスが帯域制限の
要素として急浮上してくる。
【０００４】これに対処するには、半導体素子の全ての
電極やあるいは信号線端子を半導体素子チップの特定面
に直に形成し、これらの電極や信号線端子をそのまま接
続端子として使用してマウント基板（素子搭載用の基
板）の配線上に半田付けなどにより、直に接続すること
により、半導体素子チップ自身にボンディングワイヤを
使わないようにしたフリップチップを用いる実装方法が
有効であり、積極的に研究開発が行われている。
【０００５】例えば、半導体レーザ素子やフォトダイオ
ードを考えてみた場合、これらは端子としてアノードと
カソードのみを持つが、これをフリップチップにした場
合には、当該半導体素子はその一つの面内にアノード電
極とカソード電極の両方を形成し、これらの電極をその
まま端子として使用してマウント基板の配線上に直に接
続することになる。
【０００６】通常、フリップチップ素子は、半導体基板
上に何層かのエピタキシャル層を成長させた平坦基板を
作成し、拡散やイオン注入等によって極性を変化させ
て、同一面内に異なる極性の電極領域を形成する。
【０００７】その後に、半導体基板まで達する溝を掘っ
て領域分離を行う。図８に、一般的なフリップチップ素
子の例として裏面入射型のフォトダイオードの外観を示
す。図８の（ａ）は裏面からみた平面図、（ｂ）は側面
図であって、図はフリップチップである裏面入射型のフ
ォトダイオード素子を示すものであり、１１０１および
１１０２はこの素子のアノード電極またはカソード電
極、１１０３はエピタキシャル層、１１０４が領域分離
溝、１１０５は半導体基板である。
【０００８】つまり、フォトダイオードのフリップチッ
プ素子では、支持基板の役割を果たすと共に素子を形成
するための半導体基板１１０５上に、アノード電極１１
０２とカソード電極１１０１が形成され、電気的および
機械的接続用の半田バンプあるいは半田金属層がマウン
ト基板もしくはフリップチップ素子の電極１１０１，１
１０２上、あるいはその両方に形成される。実装に際し
ては、フリップチップ素子の電極とマウント用基板上の
素子接続電極の位置を合わせた上で、半田を溶融させる
ことにより、溶着させてマウントする。
【０００９】このため、フリップチップ素子はその電極
が形成された面内では、各電極領域が分離されている必
要がある。また、フォトダイオードのような２端子の素
子では、本来、アノード電極とカソード電極をそれぞれ
１つずつ設ければ良いはずであるが、その場合には、接
続用の各半田部分の領域の大きさのバランスによって
は、図９に示すように、フリップチップ素子が傾き、フ
リップチップ素子の一部がマウント基板に接触するおそ
れがある。
【００１０】すなわち、図９において、１２０１はフリ
ップチップ素子半導体基板、１２０２，１２０３はフリ
ップチップ素子のアノードまたはカソード電極、１２０
４は接続用の半田、１２０５はマウント基板、１２０６
はマウント基板１２０５上に形成された電極配線であ
る。
【００１１】マウント基板１２０５上に形成された電極
配線１２０６とフリップチップ素子のアノード電極およ
びカソード電極１２０２，１２０３とが半田１２０４に
より接続されるが、フリップチップ素子の接続にアノー
ド電極とカソード電極の２つのみを使用する構成とした
場合には２つの電極の接続に、半田１２０４の量のアン
バランスが生じると、それがためにフリップチップ素子
が傾くことになる。そして、この傾くことによって、マ
ウント基板１２０５上に形成された電極配線１２０６
と、フリップチップ素子の一部が接触することにより、
電極がショートしたり、絶縁耐圧の低下、容量の増加な
どの特性劣化を招くことがある。
【００１２】そこで、図８に示した構成のように、フリ
ップチップ素子側の電極形成面においては、その四隅に
電極を形成したり、図１０に示した構成のように、マウ
ント基板上に配線とは分離独立した支持台となる別部品
の突起を形成してマウントされるフリップチップ素子
を、この支持台となる突起により支えるようにしたりす
る。
【００１３】なお、図１０において、１３０１はマウン
ト用基板、１３０４はマウント用基板１３０１上にパタ
ーン形成された配線、１３０２，１３０３はこの配線１
３０４におけるフリップチップ素子との電気的または機
械的接続用の半田金属、１３０５は突起、１３０６は素
子マウント領域部分を示す。
【００１４】フリップチップ素子の支持台となる突起１
３０５は、素子マウント領域部分１３０６の縁部領域に
形成され、配線１３０４とは電気的に独立している。そ
して、この突起１３０５はマウント基板１３０１を加工
したり、材料を堆積するなどして形成し、半田量が電極
位置で異なったりしてアンバランスとなるなどしても、
フリップチップ素子が突起１３０５により支えられるこ
とによって、傾くことを防止できるようにする訳であ
る。
【００１５】しかし、フリップチップ素子の四隅に電極
を設ける構造とすると、フリップチップ素子に必要以上
の面積の電極を形成する必要があったりして素子の大型
化を招く結果となり、また、マウント基板にフリップチ
ップ素子を支えるための突起を設ける構造とする場合に
は、マウント基板に別工程で突起を加工する必要があ
り、工程増加によるコスト上昇等を招くといった問題が
あった。
【００１６】なお、ここでは、フリップチップの場合に
ついて述べたが、裏面入射型のフォトダイオードやジャ
ンクションダウンで実装するＬＥＤ（発光ダイオー
ド）、レーザダイオード等、マウント基板との接続電極
部が同一面内で他の領域と分離されている素子のマウン
トに付いては同様の問題が生じる。
【００１７】
【発明が解決しようとする課題】以上で述べた通り、フ
リップチップ等の構造を持つ半導体素子を基板にマウン
トする場合には、その素子上に形成された電極や信号端
子などを、半田により直にマウント用の基板の配線パタ
ーン上に接続するが、素子の電極や信号端子数が少ない
場合には、位置により半田の量的なアンバランスがある
と、マウントした素子は傾いてしまい、マウント用の基
板の配線パターンにその素子の周縁部が接触したり、距
離が接近し過ぎたりすることによる、ショート、絶縁不
良（絶縁耐圧の低下）、容量（キャパシタンス）増加な
どを招く。
【００１８】そして、これらの防止のために半導体素子
に設ける電気的あるいは機械的接続用の電極数を素子の
接続面の四隅にも設けるなどして増やすなどの方策をと
ると、半導体素子側に必要以上の電極領域を形成するこ
とになり、素子の大型化を招き、また、マウント用の基
板側に素子を支えるための突起を設けて傾かないように
この突起により支えるようにすると、基板製造の工程増
加によるコスト上昇を招くといった問題があった。
【００１９】そこで、フリップチップの如き素子を直に
マウント用の基板に半田などにより取り付けるようにす
る場合に、素子の大型化や、マウント用の基板の製造工
程が増えないようにする実装技術の開発が嘱望されてい
る。
【００２０】本発明の目的とするところは、フリップチ
ップの如き素子を直にマウント用の基板に半田などによ
り取り付ける場合に、素子の大型化や、マウント用の基
板の製造工程が増えないようにすると共に、マウントし
た素子の傾きが抑制できるようにした半導体素子搭載用
基板および半導体素子搭載基板および半導体素子の基板
搭載方法を提供することにある。
【００２１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、接続端子
を素子表面に有する半導体素子を、その前記接続端子を
用いて、基板の配線パターン上の接続位置に直付けする
ことにより接続搭載する半導体搭載用基板において、基
板表面における前記直付け用の半導体素子のマウント位
置の、前記配線パターン近傍に、前記半導体素子に接し
て支える半田金属層などの突部を形成する。
【００２２】つまり、半導体素子のマウント位置に直付
け用の半導体素子をセットした際、前記配線パターン近
傍にある半田金属層などの突部が、この半導体素子に接
して支える。半田金属層などの突部は、配線パターンよ
り高い段差を持っており、従って、この状態で位置決め
すると、半導体素子はたとえ傾いていたとしても、当該
半田金属層部分で止まり、これ以上、前記配線パターン
には近づかない。そのため、この状態で半導体素子を、
その端子を用いて基板の配線パターン上の接続位置に直
付けすれば、半導体素子がたとえ傾いていたとしてもそ
の周縁部が前記配線パターンに接したり、近付き過ぎる
ことがない。
【００２３】直付け用の接続端子を素子表面に有する直
付け用の半導体素子としては、例えば、フリップチップ
素子があり、その端子を用いて、基板の配線パターン上
の接続位置に直付けするにあたり、半導体搭載用基板の
表面における前記直付け用の半導体素子のマウント位置
の、前記配線パターン近傍に、この配線パターンより高
い段差を持ち、前記半導体素子に接して支える半田金属
層を形成してこれに接した半導体素子はこれ以上、前記
配線パターンに近づくことがないようにしたから、この
状態で半導体素子を、その端子を用いて基板の配線パタ
ーン上の接続位置に直付けすれば、半導体素子がたとえ
傾いていたとしてもその周縁部が前記配線パターンに接
したり、近付き過ぎることがない。
【００２４】半導体搭載用基板の表面における前記直付
け用の半導体素子の端子と接続する前記配線パターンの
接続位置においては、自動半田付けを可能にするため
に、半田金属を載せておくのが普通であり、この半田金
属を載せる工程で、同時に前記半田金属層を形成するこ
とができるので、製造工程を増やすことなく、金属層を
形成することができる。また、半導体素子は特別に手を
加えたりする必要がないから、前記半導体素子の大型化
を招く心配もない。
【００２５】従って、本発明によれば、フリップチップ
の如き素子を直にマウント用の基板に半田などにより取
り付ける場合に、素子の大型化や、マウント用の基板の
製造工程が増えないようにすると共に、マウントした素
子の傾きが抑制できるようにした半導体素子搭載用基板
を提供することができる。
【００２６】
【発明の実施の形態】以下、本発明の具体例について図
面を参照して説明する。 （第１の具体例）本発明は、フリップチップの如き半導
体素子を取付ける半導体素子搭載用基板において、前記
取付ける半導体素子の傾斜によって、該素子が、誤って
前記半導体素子搭載用基板の電気配線と接触することを
防止するために、該半導体素子搭載用基板上の電気配線
の脇に、前記半導体素子と前記基板との電気的および機
械的接続に関与しない、しかも、前記半導体素子の支え
のための半田金属を設けるようにし、この半田金属によ
り前記半導体素子を支えるようにすることで、半導体素
子の傾斜により該素子が、誤って電気配線と接触しない
ようにするもので、以下詳細を説明する。
【００２７】図１に本発明の第１の具体例を示す。図１
の（ａ）は本発明によるマウント基板（素子搭載用基
板）１００の側面図、（ｂ）はそのマウント基板１００
の平面図であり、図中１０１はマウント基板部でＳｉ等
の半導体材料や酸化アルミニウム等の絶縁物材料からな
る板状のものである。また、マウント基板部１０１はそ
の表面に絶縁膜等が形成された構造であっても良い。１
０６ａ，１０６ｂはそれぞれマウント基板部１０１上に
パターン形成された配線であり、これらの配線１０６
ａ，１０６ｂ上には、フリップチップ素子のマウント領
域１０７位置におけるそのマウントするフリップチップ
素子の持つ電極位置に対応して半田金属層１０４，１０
５が形成してある。
【００２８】これらの半田金属層１０４，１０５は電気
的および機械的接続用半田金属であり、半田バンプとし
て形成したものであっても良い。マウント基板部１０１
上には、フリップチップ素子のマウント領域１０７位置
におけるそのマウントするフリップチップ素子の持つ電
極位置を避けて、しかも、そのマウントするフリップチ
ップ素子の四隅位置に対応して姿勢維持のための接触防
止用の半田金属層１０３ａ，〜１０３ｄが形成してあ
る。
【００２９】この具体例においては、この接触防止用の
半田金属層１０３ａ，〜１０３ｄは、図１に示すよう
に、マウント基板部１０１上に直に形成してある。半田
金属とマウント基板の接着性が悪い場合には、下地とし
て例えば、電極と同じ金属層を形成し、その上に半田金
属を形成するなどしても良い。
【００３０】図１に例示するマウント基板１００にマウ
ントする例えばフリップチップの如き半導体素子の電極
パターンを図２に示す。図において、２００は半導体素
子であり、２０１は当該半導体素子２００の基板部分、
２０２，２０３はマウント基板１００と電気的および機
械的に接続するための電極であり、当該半導体素子２０
０の基板部分２０１の同一平面に形成されている。
【００３１】図２に示した半導体素子２００を図１のマ
ウント基板１００にマウントする際に、コレット等によ
り半導体素子２００をマウント基板１００にセットする
が、このとき、半導体素子２００のマウント基板１００
に対する押圧の条件や、半田金属の形状のアンバランス
によって、図３に示すようにマウントするチップ（マウ
ントする半導体素子２００）がマウント基板１００に対
して傾斜してしまう場合がある。
【００３２】しかし、傾斜したチップは、マウント基板
１００上に形成してある接触防止用の半田金属層１０３
ａ〜１０３ｄに接触したところでそれ以上の傾斜が抑え
られる。
【００３３】この時、接触防止用半田金属層１０３ａ〜
１０３ｄは半導体素子２００と接触しているが、半導体
素子２００側には接続用の電極パターンが形成されてい
ないため，半田金属に対する濡れ性は極端に小さい。
【００３４】このため、半導体素子２００を位置合わせ
して加熱後、半導体素子２００を保持していたコレット
等を解放すると、図３（ｂ）に示すように、半田金属層
１０３ａ〜１０３ｄの溶融半田はその表面張力によっ
て、半導体素子２００の表面からはじかれる。
【００３５】これによって半導体素子２００は、配線接
近端（図３（ａ）の例の場合、配線１０６ｂに対する接
近端）が、配線から離れる方向（図では矢印方向）に戻
されて傾きが補正され、傾いた状態にあった時点で半導
体素子２００が接近していた配線（配線１０６ｂ）から
遠ざかって接触することが防止される。
【００３６】特に、この具体例では、接触防止用半田金
属層１０３ａ〜１０３ｄの下層には配線１０６ａ，１０
６ｂのメタルが形成されておらず、その分、接続用半田
金属層１０４，１０５とは、配線１０６ａ，１０６ｂ
分、低くなっているため、加熱工程において半田が溶融
されると、この溶融半田の表面張力によって、半導体素
子２００の面から半田がはじかれた後、半導体素子２０
０からは半田金属層１０３ａ，〜１０３ｄの半田金属は
離れることになる。
【００３７】そこで、第１の具体例では、半導体素子２
００のマウントに際して、接続用半田の表面張力による
セルフアラインメント効果を期待することもできるとい
う効果も合わせ持っていることになる。この分離する効
果は、半田金属層１０３ａ，〜１０３ｄの半田金属が、
半導体素子２００の段差低部に相当する位置に形成され
ていれば、より大きくなるが、その場合には、コレット
でマウント基板１００のマウント領域１０７位置に半導
体素子２００をセットする際において、半導体素子２０
０の縁端部が配線１０６ａ，１０６ｂと接触する前に半
田金属層１０３ａ，〜１０３ｄの半田金属と半導体素子
２００が接触する様に、半田金属層１０３ａ，〜１０３
ｄの半田金属の盛り上げ高さ（半田バンプの高さ）を設
計する必要がある。
【００３８】このようにこの具体例は、マウント基板上
に、電気的および機械的接続用の電極や半田領域を形成
すると同時に、接続に関与しない電極または半田パター
ンを形成することによって課題を解決するようにしたも
のであり、半導体素子が傾いて配線に半導体素子が誤っ
て接触しないように半導体素子を支える上記接続に関与
しない電極または半田パターンを形成することで、素子
や基板に特別の加工をせず、素子の大型化やコストアッ
プを招くこと無く、しかも、半導体素子が傾斜した際に
はこの接続に関与しない電極または半田パターンによっ
て配線と素子が接触する事を防止できるという効果を持
つ。
【００３９】従って、本発明によれば、フリップチップ
の如き素子を直にマウント用の基板に半田などにより取
り付ける場合に、素子の大型化や、マウント用の基板の
製造工程が増えないようにすると共に、マウントした素
子の傾きが抑制できるようにした半導体素子搭載用基板
を提供することができる。
【００４０】（第２の具体例）上述の第１の具体例にお
いては、マウント基板部１０１上の接触防止用の半田金
属層１０３ａ，〜１０３ｄは、図１に示すように、マウ
ント基板部１０１上に直に形成したものであった。しか
し、電気的接続用の半田金属層１０４，１０５と、でき
るだけ、高さを合わせ込むようにするには、電気的接続
用半田金属同様、下層に配線金属を残して高さ調整用金
属パターン部として利用するようにしても良い。この例
を第２の具体例として説明する。
【００４１】この高さ調整用金属パターン部は配線１０
６ａ，１０６ｂの形成に用いた金属膜そのものを利用す
ることができ、パターニングされた配線１０６ａ，１０
６ｂとは電気的に分離分割された状態にパターニングさ
れて残されたものである。このようにして半田金属層１
０３の下層には、配線１０６ａ，１０６ｂと同時に形成
した金属パタ一ンを有する構成としても良い。これら
は、余分な工程を経ることなく、得ることができる。
【００４２】すなわち、配線１０６ａ，１０６ｂを形成
するにはマウント基板部１０１上に配線用の金属膜を形
成し、この金属膜をパターニングして必要な配線パター
ンを残す。そのパターニングの際に、姿勢維持のための
接触防止用半田金属層１０３ａ，〜１０３ｄ形成予定領
域にも金属膜を残すようにする。そして、配線１０６
ａ，１０６ｂおよび接続用半田金属層１０４，１０５を
形成する工程において、これら接触防止用半田金属層１
０３ａ，〜１０３ｄ形成予定領域に残された金属膜上に
も半田金属を形成して接触防止用半田金属層１０３ａ，
〜１０３ｄを得る。
【００４３】このように、配線１０６ａ，１０６ｂおよ
び接続用半田金属層１０４，１０５を形成する工程にお
いて、これら同時に、配線１０６ａ，１０６ｂの脇に短
絡防止用（接触防止用）の半田金属層１０３ａ，〜１０
３ｄを形成することができる。
【００４４】そして、この場合、配線１０６ａ，１０６
ｂの接続用半田金属層１０４，１０５と接触防止用の半
田金属層１０３ａ，〜１０３ｄは高さがほぼ等しいの
で、コレット等により半導体素子２００をマウント基板
１００にセットする際に、半導体素子２００のマウント
基板１００に対する押圧の条件や、半田金属の形状のア
ンバランスが多少あっても、マウントするチップ（マウ
ントする半導体素子２００）のマウント基板１００に対
する傾斜はほとんどない。
【００４５】従って、半導体素子２００の周縁が配線１
０６ａ，１０６ｂに近接し過ぎたり、接触するといった
ことが生じない。 （第３の具体例）マウントするチップ（マウントする半
導体素子２００）のサイズの割合に比べて、接触防止用
の半田金属層１０３ａ，〜１０３ｄや接続用半田金属層
１０４，１０５のサイズが小さすぎるような場合には、
半導体素子２００をマウント基板１００に対してマウン
トする際の押圧力が点荷重として半田金属層対応部分に
集中し、半田金属層の高さのアンバランスの度合いによ
っては、より集中度が強くなって、マウントする半導体
素子２００を損傷させてしまう心配がある。
【００４６】そこで、機械的強度を大きくするために図
１の構成に対して、図４（ａ）のように、マウント基板
１００には、電気的接続用の半田金属層１０４，１０５
の設置部分を介してその近傍に比較的面積の大きい電気
的に独立したダミー電極３０４，３０５をさらに設け、
このダミー電極３０４，３０５に半田金属層を形成して
おく。また、図２の構成に対して、図４（ｂ）のよう
に、半導体素子２００にもアノード電極，カソード電極
２０３，２０３の他にダミー電極３０４，３０５に対向
する位置に、ダミー電極２０５，２０６ををさらに形成
しておく。
【００４７】このようにすると、マウント基板１００に
対するマウント時にはマウント基板１００の接続用半田
金属層１０４，１０５と半導体素子２００のアノード電
極，カソード電極２０３，２０３とが対向し、マウント
基板１００のダミー電極３０４，３０５は半導体素子２
００のダミー電極２０５，２０６が対向し、接触面積が
増える。そのため、荷重の集中は小さくなり、また、半
田による接続後は接続面積が大きいことから保持強度も
高くなって全体的に機械的強度が高くなる。
【００４８】また、半導体素子２００の四隅は接触防止
用の半田金属層１０３ａ，〜１０３ｄに接し、半導体素
子２００の傾斜が抑制されて、半導体素子２００の周縁
部がマウント基板１００の配線１０６ａ，１０６ｂに接
したり、接近し過ぎるのを防止できる。
【００４９】特に、このように、半導体素子、マウント
基板の双方にダミー電極を設け、半田金属で接続するに
あたって、接触防止用の半田金属層１０３ａ，〜１０３
ｄはマウント基板側にのみに設けることで済み、マウン
ト基板側にのみに設けたこの接触防止用の半田金属層１
０３ａ，〜１０３ｄによって、半導体素子の傾斜による
短絡発生を防止する効果がある。
【００５０】以上、第１ないし第３の具体例では、接触
防止用半田金属層１０３ａ〜１０３ｄは、マウント領域
１０７の四隅に位置するように形成したものを示した
が、四隅にそれぞれ１点ずつ設けずとも、そのうちの２
点あるいは３点と、設置点数を減らしてしかも効果的に
短絡発生を防止することが可能である。その例を次に第
４の具体例として説明する。
【００５１】（第４の具体例）第１ないし第３の具体例
では、接触防止用半田金属層１０３ａ〜１０３ｄは、マ
ウント領域１０７の四隅に位置するように形成したもの
を示したが、要はマウント領域にマウントする際に、半
導体素子２００が傾いて、半導体素子２００の周縁が配
線１０６ａ，１０６ｂに接触したり、接近し過ぎるのを
防止できる位置に、接触防止用半田金属層が有れば良い
わけであり、それには必ずしも四隅それぞれである必要
はない。
【００５２】従って、例えば図５（ａ）に示すようにマ
ウント領域における四隅のうちの２点、特に、配線１０
６ａ，１０６ｂの接触させたくない位置に、あるいは図
５（ｂ）に示すようにマウント領域における四隅のうち
の３点、特に、配線１０６ａ，１０６ｂに接触させたく
ない位置に、支えとしての接触防止用半田金属層１０３
‐ａ，１０３‐ｂ，１０３‐ｃを形成して、マウントす
る半導体素子２００の周縁部が配線１０６ａ，１０６ｂ
が近付けないように支えるようにする。
【００５３】このようにすると、マウントするチップ
（マウントする半導体素子２００）はマウント基板１０
０に対して配線１０６ａ，１０６ｂ部分の接続用半田金
属層１０４，１０５と、接触防止用半田金属層１０３‐
ａと１０３‐ｂもしくは１０３‐ａ〜１０３‐ｃとで支
えられ、傾斜しても配線１０６ａ，１０６ｂの近傍位置
にある接触防止用半田金属層１０３‐ａと１０３‐ｂも
しくは１０３‐ａ〜１０３‐ｃにぶつかった段階でそれ
以上の半導体素子２００の周縁部の接近は阻止される。
【００５４】従って、この具体例によれば、少ない接触
防止用半田金属層形成点数で、しかも、半導体素子２０
０の周縁が配線１０６ａ，１０６ｂに近接し過ぎたり、
接触するといったことが生じないという効果が得られ
る。
【００５５】（第５の具体例）応用例として、通信用光
半導体モジュールに対する適用例を説明する。電気信号
‐光信号変換すると共に、光伝送路と接続されて、光信
号を授受するための通信用光半導体モジュールなどで
は、図６に示すように、小型化のためにフリップチップ
化された微小な光素子５００（例えば、フォトダイオー
ドやレーザダイオード）を用いる。そして、この光素子
５００としては図７（ｃ）に示す如く、マウント用Ｓｉ
基板６００への取り付け面側に受光部（もしくは発光部
（光素子５００が発光素子の場合））５１２と素子のア
ノード電極に繋がる電極パッド５１４，６１５を設けた
構成の裏面入射型（もしくは裏面出射型）の素子を用い
る。
【００５６】通信用光半導体モジュールでは、このよう
な光素子５００を図６に示すように、長方形板状のマウ
ント用のＳｉ基板６００に搭載し、さらに光素子５００
との間に光を導くための微小径の光ファイバ７００を導
光路としてマウント用のＳｉ基板６００に取り付ける。
【００５７】光ファイバ７００を定位置に取り付けるた
めに、Ｓｉ基板６００にはＶ字状の溝６０１が形成して
あり、ここに光ファイバ７００を固定する。小型、小ス
ペース化のために、極小化した通信用光半導体モジュー
ルの場合は、光素子５００は受光部（もしくは発光部
（光素子５００が発光素子の場合））が電極形成面と同
一面側に形成してあるミリメートルオーダサイズのフィ
リップチップを用い、例えば、毛髪程度の径の光ファイ
バ７００とこの光素子５００とを組み合わせた複合モジ
ュールとしてあり、そのため、Ｓｉ基板６００に一端面
側から中央に伸びるＶ字状の溝６０１を形成して、この
Ｖ溝６０１内に光ファイバ７００を取り付け、このＶ溝
６０１の他端部すなわち、Ｖ溝６０１の閉塞端部を斜面
に形成し、これを鏡面仕上げにして反射鏡となし、この
反射鏡によって溝上方に９０゜、光軸を折曲する構成と
すると共に、この光軸上に受光部（もしくは発光部）を
位置させるようにして、マウント用Ｓｉ基板６００上面
に光素子５００を取り付ける。
【００５８】従って、光素子５００は受光部（もしくは
発光部）がＶ溝６０１の反射鏡対向部に位置するよう
に、Ｖ溝６０１に一部被さるようにマウント用Ｓｉ基板
６００上に取りつけられることになる。
【００５９】構成の詳細を説明する。この場合のフリッ
プチップの光素子５００は、その具体的な構成として図
７（ｃ）に示すように、方形の素子の中央近傍に受光部
（もしくは発光部）が形成され、その近傍に電極５１
４，５１５が形成されたものとしてあり、電極５１４，
５１５をマウント用Ｓｉ基板６００上に半田付けにより
接続することにより、マウントする。
【００６０】光素子５００は図７（ｃ）に示すように、
半導体基板５１１上におけるその中央位置近傍に形成さ
れた受光部（もしくは発光部）５１２を取り巻くよう
に、アノード電極５１３が形成され、このアノード電極
５１３と外部との電気的接続用に電極パッド５１４が形
成されてアノード電極５１３と電極パッド５１４は電気
的に接続されている。また、電極パッド５１４の両サイ
ドには、機械的接続用電極５１５が一対、形成されてい
る。また、半導体基板５１１の背面には全面に電極が形
成されている。
【００６１】この光素子５００をマウント基板６００に
搭載する。マウント基板６００の詳細を示すと図７の如
きであり、図７の（ａ）はマウント基板６００の平面
図、（ｂ）はそのＡ‐Ａ矢視断面図を示している。図
中、６０１はＶ溝、６０２は配線、６０３は機械的接続
用半田金属層、６０５は光素子５００の背面とボンディ
ングワイヤで接続するための配線パターン、６０６は配
線６０２の先端部に設けた電気的接続用半田金属層であ
って、前記電極５１４との電気的接続に用いられる部分
であり、６０７はＳｉ基板部である。
【００６２】前記Ｖ溝は、光ファイバを保持させるため
のものあるが溝形状は、必ずしもＶ字状である必要はな
く、Ｕ字状、コの字状溝などの断面形状としてあっても
良い。溝は、上述したように一端が開放端、他端が閉塞
端となっていて閉塞端は鏡面に仕上げられて平面反射鏡
６０１ａとなっており、光ファイバの光軸を当該平面反
射鏡６０１ａで折曲する光路を形成する。平面反射鏡６
０１ａにより９０゜折曲された光路上に光素子５００が
その受光部（もしくは発光部）５１２を光路に一致させ
て配されることで、光素子５００がフォトダイオードで
あった場合には、溝の平面反射鏡６０１ａに導かれた光
は当該平面反射鏡面で上方に反射されて光素子５００に
導かれる。
【００６３】６０４が接触防止用の半田金属層であり、
配線６０２を挟んでその両サイドに形成されていて、光
素子５００が傾斜した際に当該半田金属層６０４に接す
ることで、それ以上の傾斜を抑止し、光素子５００の周
縁部が、配線６０２に接触するのを防止している。この
接触防止用半田金属層６０４の形成位置は、マウント基
板６００にＶ溝６０１を形成する際に、その形成工程に
おいて同時に形成された窪み６０９の底部または側壁に
形成されている。つまり、Ｖ溝６０１は数百ミクロンオ
ーダーの断面サイズであり、半導体集積回路製造技術を
使用して作成するが、その作成工程において同時に形成
する。窪み６０９とするのは、ここに接触防止用半田金
属層６０４を形成する際の半田金属層の高さを目的に合
わせて調整できるようにすることと、半田溶融時に窪み
６０９の溶融半田を当該窪み内に逃がして光素子５００
から離すためである。
【００６４】なお、溶融前の接触防止用半田金属層６０
４の高さは、引き出し電極６０２よりも高くなるように
しておく。窪み６０９は、マウント基板６００における
構造上の制約を受ける対象ではないから、その深さは調
節可能、つまり、任意の深さとして良いため、接続用の
半田金属層と接触防止用半田金属層の段差を制御可能で
あり、溶融時における前述の半田金属の表面張力によ
り、半導体素子である光素子５００と半田金属層６０４
の半田が分離する効果を、より積極的に制御することが
可能となって設計の自由度が大きくなる。
【００６５】以上種々の具体例を説明したが、本発明
は、直付け用の接続端子を素子表面に有する直付け用の
半導体素子を、その端子を、基板の配線パターン上の接
続位置に直付けして接続搭載する半導体搭載用基板にお
いて、基板表面における前記直付け用の半導体素子のマ
ウント位置の、前記配線パターン近傍に、前記半導体素
子に接して支える半田金属層を形成するようにしたもの
である。
【００６６】直付け用の接続端子を素子表面に有する直
付け用の半導体素子としては、例えば、フリップチップ
があり、その端子を用いて、基板の配線パターン上の接
続位置に直付けするにあたり、半導体搭載用基板の表面
における前記直付け用の半導体素子のマウント位置の、
前記配線パターン近傍に、この配線パターンより高い段
差を持ち、前記半導体素子に接して支える半田金属層を
形成してこれに接した半導体素子はこれ以上、前記配線
パターンに近づくことがないようにしたから、この状態
で半導体素子を、その端子を用いて基板の配線パターン
上の接続位置に直付けすれば、半導体素子がたとえ傾い
ていたとしてもその周縁部が前記配線パターンに接した
り、近付き過ぎることがない。
【００６７】半導体搭載用基板の表面における前記直付
け用の半導体素子の端子と接続する前記配線パターンの
接続位置においては、自動半田付けを可能にするため
に、半田金属を載せておくのが普通であり、この半田金
属を載せる工程で、同時に前記半田金属層を形成するこ
とができるので、製造工程を増やすことなく、金属層を
形成することができる。また、半導体素子は特別に手を
加えたりする必要がないから、前記半導体素子の大型化
を招く心配もない。
【００６８】従って、本発明によれば、フリップチップ
の如き素子を直にマウント用の基板に半田などにより取
り付ける場合に、素子の大型化や、マウント用の基板の
製造工程が増えないようにすると共に、マウントした素
子の傾きが抑制できるようにした半導体素子搭載用基板
が得られる。なお、本発明は上述した例に限定されるも
のではなく、種々変形して実施可能である。
【００６９】
【発明の効果】以上、本発明によれば、半導体素子の大
型化や基板加工工程の増加などによるコストの上昇を招
くことなく、若干のパターン追加のみで基板上に形成さ
れる電気配線や半田金属形成と同時に、傾斜による短絡
防止機能を持つ半導体素子搭載用基板を作成でき、安価
で信頼性の高い半導体モジュールを製作可能となるとい
う効果が得られる半導体素子搭載用基板および半導体素
子搭載基板および半導体素子の基板搭載方法を提供でき
る。
【図面の簡単な説明】
【図１】本発明を説明するための図であって、本発明の
第１の具体例を示す図。
【図２】本発明を説明するための図であって、第１の具
体例に搭載する素子の説明図。
【図３】本発明を説明するための図であって、第１の具
体例の効果を説明する図。
【図４】本発明を説明するための図であって、本発明の
第３の具体例を示す図。
【図５】本発明を説明するための図であって、本発明の
第４の具体例を示す図。
【図６】本発明を説明するための図であって、本発明の
第５の具体例を示す図。
【図７】本発明を説明するための図であって、本発明の
第５の具体例を説明するための図。
【図８】一般的なフリップチップの概観を説明するため
の図。
【図９】従来例を説明するための図。
【図１０】別の従来例を説明するための図。
【符号の説明】
１０１…マウント基板 １０３‐ａ，〜１０３‐ｄ…接触防止用半田金属層 １０４、１０５…電気的および機械的接続用半田金属 １０６，１０６ａ，１０６ｂ，６０２…配線 １０７…半導体素子マウント領域 ２００…半導体素子 ５００…光素子 ５１２…受光部（もしくは発光部） ６００…マウント基板 ６０１…Ｖ溝 ６０１ａ…平面反射鏡 ６０４…接触防止用の半田金属層 ６０９…窪み
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−183935（ＪＰ，Ａ) 特開 昭58−202540（ＪＰ，Ａ) 特開 平６−120225（ＪＰ，Ａ) 特開 平７−235566（ＪＰ，Ａ) 実開 平４−127649（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】素子表面に接続端子を有する半導体素子
    を、前記接続端子を用いて、基板の配線パターン上の接
    続位置に直付けすることにより接続搭載する半導体素子
    搭載用基板において、 基板表面における前記直付けのための接続位置には半田
    金属層が設けられると共に、この基板には前記接続位置
    近傍であって前記接続端子および前記配線パターンに接
    しない位置に凹部が設けられ、この凹部内に、前記配線
    パターンより高い段差を持ち、かつ、半田により形成さ
    れる前記半導体素子高さ位置調整用の突部を複数設けて
    なることを特徴とする半導体素子搭載用基板。
  2. 【請求項２】素子表面に接続端子を有する半導体素子
    と、前記接続端子を用いて、基板の配線パターン上の接
    続位置に直付けすることにより前記半導体素子を接続搭
    載した半導体素子搭載用基板とを備え、 基板表面における前記直付けのための接続位置には半田
    金属層が設けられると共に、この基板には前記接続位置
    近傍であって前記接続端子および前記配線パターンに接
    しない位置に凹部が設けられ、この凹部内に、前記配線
    パターンより高い段差を持ち、かつ、半田により形成さ
    れる前記半導体素子高さ位置調整用の突部を複数設けて
    なることを特徴とする半導体素子搭載基板。
  3. 【請求項３】素子表面に接続端子を有する半導体素子
    を、前記接続端子を用いて、基板の配線パターン上の接
    続位置に直付けすることにより接続搭載する半導体素子
    の基板搭載方法であって、 前記基板表面に配線パターンを形成する工程と、 前記直付けのための接続位置に第１の半田金属層を形成
    し、前記基板表面における前記直付けのための接続位置
    近傍であって前記配線パターンに接しない位置に第２の
    半田金属層を前記配線パターンより高い段差を持たせて
    複数形成する工程と、 前記第１の半田金属層を加熱により溶融させて前記半導
    体素子の前記接続端子に対する接続を行うと共に、前記
    第２の半田金属層を溶融させてその表面張力により前記
    半導体素子の取付状態を調整しながら前記半導体素子を
    前記半導体素子搭載基板に搭載する工程とを具備するこ
    とを特徴とする半導体素子の基板搭載方法。
JP6325896A 1996-03-19 1996-03-19 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法 Expired - Fee Related JP3357781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6325896A JP3357781B2 (ja) 1996-03-19 1996-03-19 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6325896A JP3357781B2 (ja) 1996-03-19 1996-03-19 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法

Publications (2)

Publication Number Publication Date
JPH09260429A JPH09260429A (ja) 1997-10-03
JP3357781B2 true JP3357781B2 (ja) 2002-12-16

Family

ID=13224072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6325896A Expired - Fee Related JP3357781B2 (ja) 1996-03-19 1996-03-19 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法

Country Status (1)

Country Link
JP (1) JP3357781B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222374A (ja) 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
US7215026B2 (en) * 2005-04-14 2007-05-08 Samsung Electonics Co., Ltd Semiconductor module and method of forming a semiconductor module
JP5024342B2 (ja) 2009-09-16 2012-09-12 株式会社村田製作所 回路モジュール
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
WO2023017632A1 (ja) * 2021-08-10 2023-02-16 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置、はんだ付きサブマウント、はんだ付き集合サブマウント、及び、半導体レーザ装置の検査方法

Also Published As

Publication number Publication date
JPH09260429A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
KR100951626B1 (ko) 반도체 칩을 사용한 반도체 장치
JP3393800B2 (ja) 半導体装置の製造方法
US20030111727A1 (en) Semiconductor integrated circuit device and printed wired board for mounting the same
US20020093078A1 (en) Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
JPH02126659A (ja) 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
EP0121402B1 (en) A semiconductor component and method of manufacture
JPH0888393A (ja) 半導体光検出装置およびその製造方法
US6613597B2 (en) Optical chip packaging via through hole
US6959125B2 (en) Printed board unit for optical transmission and mounting method
JP3357781B2 (ja) 半導体素子搭載用基板および半導体素子搭載基板および半導体素子の基板搭載方法
US6537855B2 (en) Semiconductor device and method of manufacturing the same
KR100345075B1 (ko) 칩 사이즈 패키지
JPH10214919A (ja) マルチチップモジュールの製造方法
US5841178A (en) Optical component package
EP3789805B1 (en) Bonded structure and method for manufacturing a bonded structure
JP2000260933A (ja) 半導体装置の製造方法
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP4166471B2 (ja) 光モジュール
JP4140140B2 (ja) 金属バンプの製造方法
JP3457266B2 (ja) 素子実装基板および素子実装基板の製造方法
JPH04167565A (ja) フリップチップ型受光素子
JP3374732B2 (ja) 半導体素子モジュールおよび半導体装置
KR0138843B1 (ko) 전극이 양면에 형성된 광소자의 전극연결방법
JP2001015550A (ja) 半導体装置およびその製造方法
JPH0818096A (ja) 光結合装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees