JP3457266B2 - 素子実装基板および素子実装基板の製造方法 - Google Patents
素子実装基板および素子実装基板の製造方法Info
- Publication number
- JP3457266B2 JP3457266B2 JP2000186208A JP2000186208A JP3457266B2 JP 3457266 B2 JP3457266 B2 JP 3457266B2 JP 2000186208 A JP2000186208 A JP 2000186208A JP 2000186208 A JP2000186208 A JP 2000186208A JP 3457266 B2 JP3457266 B2 JP 3457266B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- electric wiring
- element mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Description
【０００１】
【発明の属する技術分野】本発明は、１つあるいは複数
の半導体素子を同一の基板上に、半田バンプを用いてハ
イブリッド集積するための素子実装基板および素子実装
方法に関する。
の半導体素子を同一の基板上に、半田バンプを用いてハ
イブリッド集積するための素子実装基板および素子実装
方法に関する。
【０００２】
【従来の技術】近年、基板上に、ＬＳＩやＩＣ、あるい
はレーザダイオード（ＬＤ）やフォトダイオード（Ｐ
Ｄ）等の光素子といった半導体素子を直接ハイブリッド
集積することで高機能化を図ったモジュールが多く作製
されるようになった。さらに、モジュールにギガビット
級の高速動作が要求されるにつれて、素子実装基板とこ
れら素子との接続には、高周波電気信号を伝送するのに
適した接続形態が必要となっている。特に高速動作を要
求する場合には、ハイブリッド集積に伴う寄生インピー
ダンスの影響をできるだけ排除する必要がある。そのた
め、素子実装基板と素子との接続においては、その接続
長を飛躍的に短くできる半田バンプを用いたフリップチ
ップ実装が用いられている、図７（ａ）〜（ｃ）および
図８（ｄ）、（ｅ）に示す上面図と断面図は、従来技術
による半田バンプを有する素子実装基板の作製工程と、
それを用いた素子実装方法を示したものである。
はレーザダイオード（ＬＤ）やフォトダイオード（Ｐ
Ｄ）等の光素子といった半導体素子を直接ハイブリッド
集積することで高機能化を図ったモジュールが多く作製
されるようになった。さらに、モジュールにギガビット
級の高速動作が要求されるにつれて、素子実装基板とこ
れら素子との接続には、高周波電気信号を伝送するのに
適した接続形態が必要となっている。特に高速動作を要
求する場合には、ハイブリッド集積に伴う寄生インピー
ダンスの影響をできるだけ排除する必要がある。そのた
め、素子実装基板と素子との接続においては、その接続
長を飛躍的に短くできる半田バンプを用いたフリップチ
ップ実装が用いられている、図７（ａ）〜（ｃ）および
図８（ｄ）、（ｅ）に示す上面図と断面図は、従来技術
による半田バンプを有する素子実装基板の作製工程と、
それを用いた素子実装方法を示したものである。
【０００３】基板１には、シリコン基板を用い、その表
面を酸化処理してシリコン酸化膜２が形成してある。こ
のシリコン酸化膜２は、基板１と電気配線３間の絶縁層
として必要不可欠なものである。まず、このシリコン酸
化膜２上に、電気配線３をパタン形成する（図７
（ａ））。
面を酸化処理してシリコン酸化膜２が形成してある。こ
のシリコン酸化膜２は、基板１と電気配線３間の絶縁層
として必要不可欠なものである。まず、このシリコン酸
化膜２上に、電気配線３をパタン形成する（図７
（ａ））。
【０００４】次に、電気配線３の表面を、スパッタによ
り形成したガラス膜４で覆い、その一部にエッチングに
よりコンタクトホール５を開ける（図７（ｂ））。
り形成したガラス膜４で覆い、その一部にエッチングに
よりコンタクトホール５を開ける（図７（ｂ））。
【０００５】さらに、コンタクトホール５を含んでそれ
よりも広い領域を覆うように、電極６で覆う（図７
（ｃ））。この電極６は、チタン（下層）／白金（上
層）の順で積層して構成される。チタン層は、電気配線
３およびガラス膜４との密着性が良く、密着層として機
能し、また、白金層は、半田リフローの際に溶融した半
田が電気配線３側へ拡散するのを抑制する特性を有し、
拡散抑制層として機能する。また、溶融半田に対する特
性として、ガラス膜４は溶融半田を弾き（すなわち、半
田濡れ性に劣り）、電極６は半田濡れ性を有する（すな
わち、半田濡れ性に優れる）。
よりも広い領域を覆うように、電極６で覆う（図７
（ｃ））。この電極６は、チタン（下層）／白金（上
層）の順で積層して構成される。チタン層は、電気配線
３およびガラス膜４との密着性が良く、密着層として機
能し、また、白金層は、半田リフローの際に溶融した半
田が電気配線３側へ拡散するのを抑制する特性を有し、
拡散抑制層として機能する。また、溶融半田に対する特
性として、ガラス膜４は溶融半田を弾き（すなわち、半
田濡れ性に劣り）、電極６は半田濡れ性を有する（すな
わち、半田濡れ性に優れる）。
【０００６】最後に、電極６を含んでそれよりも広い領
域を覆うように半田膜７を積層して、素子実装基板を製
造していた（図８（ｄ））。
域を覆うように半田膜７を積層して、素子実装基板を製
造していた（図８（ｄ））。
【０００７】この素子実装基板に、ＬＳＩや光素子を実
装するには、例えば特開平１０−１３３０４６号「光素
子実装基板およびハイブリッド光集積回路」や、特願平
１１−１４２４号「ハイブリッド集積素子およびその製
造方法」に記載された方法を用いることで、本素子実装
基板上に半田バンプ８を形成し、この半田バンプ８を介
して素子９を実装することができる（図８（ｅ））。
装するには、例えば特開平１０−１３３０４６号「光素
子実装基板およびハイブリッド光集積回路」や、特願平
１１−１４２４号「ハイブリッド集積素子およびその製
造方法」に記載された方法を用いることで、本素子実装
基板上に半田バンプ８を形成し、この半田バンプ８を介
して素子９を実装することができる（図８（ｅ））。
【０００８】すなわち、半田リフロー時には、ガラス膜
４上に積層された半田は、ガラス膜４により弾かれて、
半田濡れ性を有する電極６上に集まる。また、電極６を
構成する上層の白金層により、溶融した半田は電気配線
３側に拡散できないために、溶融半田は電極６上で半田
バンプ８となって盛り上がる。こうして盛り上がった半
田バンプ８が素子側電極１０と接触することで、電極６
と素子側電極１０とが電気的に接続され、高速動作が可
能なモジュールを作製していた。
４上に積層された半田は、ガラス膜４により弾かれて、
半田濡れ性を有する電極６上に集まる。また、電極６を
構成する上層の白金層により、溶融した半田は電気配線
３側に拡散できないために、溶融半田は電極６上で半田
バンプ８となって盛り上がる。こうして盛り上がった半
田バンプ８が素子側電極１０と接触することで、電極６
と素子側電極１０とが電気的に接続され、高速動作が可
能なモジュールを作製していた。
【０００９】
【発明が解決しようとする課題】上述したように、従来
の半田バンプが形成可能な素子実装基板においては、電
気配線３の表面を溶融半田を弾くガラス膜４等で覆い、
その後、このガラス膜４にコンタクトホール５を開けて
から、電極６を形成する必要があった。したがって、製
造工程数が多く、素子実装基板の製造に多大な時間を要
し、その結果、製造コストの高騰を招いていた。
の半田バンプが形成可能な素子実装基板においては、電
気配線３の表面を溶融半田を弾くガラス膜４等で覆い、
その後、このガラス膜４にコンタクトホール５を開けて
から、電極６を形成する必要があった。したがって、製
造工程数が多く、素子実装基板の製造に多大な時間を要
し、その結果、製造コストの高騰を招いていた。
【００１０】本発明の目的は、半田濡れ性を有する電気
配線の表面が露出していても、簡易な構成で半田バンプ
の形成が可能となり、製造工程を短縮し、製造コストを
低減できる素子実装基板を提供することにある。
配線の表面が露出していても、簡易な構成で半田バンプ
の形成が可能となり、製造工程を短縮し、製造コストを
低減できる素子実装基板を提供することにある。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に、本発明の素子実装基板は、溶融半田を弾く表面を有
する基板と、前記表面上に形成した電気配線と、前記電
気配線の一部を覆い、半田濡れ性を有する電極と、前記
電気配線とは直接接触することなく、前記電極の全部ま
たは一部、および前記表面の一部を覆う半田膜とを有す
ることを特徴とする（第１の発明）。
に、本発明の素子実装基板は、溶融半田を弾く表面を有
する基板と、前記表面上に形成した電気配線と、前記電
気配線の一部を覆い、半田濡れ性を有する電極と、前記
電気配線とは直接接触することなく、前記電極の全部ま
たは一部、および前記表面の一部を覆う半田膜とを有す
ることを特徴とする（第１の発明）。
【００１２】また、本発明の素子実装基板は、溶融半田
を弾く表面を有する基板と、前記表面上に形成した電気
配線と、前記電気配線の一部を覆い、半田濡れ性を有す
る電極と、前記電気配線とは直接接触することなく、前
記電極と同一のパタンで形成した半田膜とを有すること
を特徴とする（第２の発明）。
を弾く表面を有する基板と、前記表面上に形成した電気
配線と、前記電気配線の一部を覆い、半田濡れ性を有す
る電極と、前記電気配線とは直接接触することなく、前
記電極と同一のパタンで形成した半田膜とを有すること
を特徴とする（第２の発明）。
【００１３】第１および第２の発明の素子実装基板にお
いて、半田膜をリフローすると、基板の溶融半田を弾く
表面によって半田は弾かれ、半田濡れ性を有する電極上
に集まる。すなわち、半田リフロー時、基板の表面およ
び電気配線への半田の拡散を抑制する。このように、溶
融半田を弾く基板の表面そのものが、従来必要としてい
たガラス膜の機能を有するので、従来の素子実装基板よ
りも簡易な構成で、素子の電極と良好に接続可能な半田
バンプを形成できる素子実装基板を提供できる。また、
電気配線上のガラス膜形成工程と該ガラス膜へのコンタ
クトホール形成工程とを無くすことができ、大幅な製造
工程の短縮と製造コストの低減を図ることができる。
いて、半田膜をリフローすると、基板の溶融半田を弾く
表面によって半田は弾かれ、半田濡れ性を有する電極上
に集まる。すなわち、半田リフロー時、基板の表面およ
び電気配線への半田の拡散を抑制する。このように、溶
融半田を弾く基板の表面そのものが、従来必要としてい
たガラス膜の機能を有するので、従来の素子実装基板よ
りも簡易な構成で、素子の電極と良好に接続可能な半田
バンプを形成できる素子実装基板を提供できる。また、
電気配線上のガラス膜形成工程と該ガラス膜へのコンタ
クトホール形成工程とを無くすことができ、大幅な製造
工程の短縮と製造コストの低減を図ることができる。
【００１４】また、第２の発明では、半田膜と電極とを
同一のパタン化工程でパタン化するので、第１の発明よ
りさらに製造工程の短縮と製造コストの低減を図ること
ができる。
同一のパタン化工程でパタン化するので、第１の発明よ
りさらに製造工程の短縮と製造コストの低減を図ること
ができる。
【００１５】また、本発明の素子実装基板の製造方法
は、溶融半田を弾く表面を有する基板の前記表面上に電
気配線を形成する工程と、前記電気配線の一部を覆い、
半田濡れ性を有する電極を形成する工程と、前記電気配
線とは直接接触することなく、前記電極の全部または一
部、および前記表面の一部を覆う半田膜を形成する工程
とを有することを特徴とする（第３の発明）。また、本
発明の素子実装基板の製造方法は、溶融半田を弾く表面
を有する基板の前記表面上に電気配線を形成する工程
と、前記電気配線の一部を覆い、半田濡れ性を有する電
極を形成する工程と、前記電気配線とは直接接触するこ
となく、前記電極と同一のパタンで形成した半田膜を形
成する工程とを有することを特徴とする（第４の発
明）。また、本発明の素子実装基板の製造方法は、第３
の発明において、前記電極の平面形状を円形にパターン
化することを特徴とする。さらに、本発明の素子実装基
板の製造方法は、第４の発明において、前記電極のう
ち、前記電気配線上に密着している部分の平面形状を円
形にパターン化することを特徴とする。
は、溶融半田を弾く表面を有する基板の前記表面上に電
気配線を形成する工程と、前記電気配線の一部を覆い、
半田濡れ性を有する電極を形成する工程と、前記電気配
線とは直接接触することなく、前記電極の全部または一
部、および前記表面の一部を覆う半田膜を形成する工程
とを有することを特徴とする（第３の発明）。また、本
発明の素子実装基板の製造方法は、溶融半田を弾く表面
を有する基板の前記表面上に電気配線を形成する工程
と、前記電気配線の一部を覆い、半田濡れ性を有する電
極を形成する工程と、前記電気配線とは直接接触するこ
となく、前記電極と同一のパタンで形成した半田膜を形
成する工程とを有することを特徴とする（第４の発
明）。また、本発明の素子実装基板の製造方法は、第３
の発明において、前記電極の平面形状を円形にパターン
化することを特徴とする。さらに、本発明の素子実装基
板の製造方法は、第４の発明において、前記電極のう
ち、前記電気配線上に密着している部分の平面形状を円
形にパターン化することを特徴とする。
【００１６】このような構成により、半田リフロー後の
半田バンプの形状を安定化させることができ、素子側電
極との接続が良好に行われ、また、基板と素子の接続後
の半田バンプにかかる内部応力を一様に分散した強固な
接続が可能となる。
半田バンプの形状を安定化させることができ、素子側電
極との接続が良好に行われ、また、基板と素子の接続後
の半田バンプにかかる内部応力を一様に分散した強固な
接続が可能となる。
【００１７】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１８】実施の形態１
図１（ａ）〜（ｄ）に示す上面図と断面図は、本発明の
実施の形態１の素子実装基板の作製工程と、それを用い
た素子実装方法を示すものである。なお、本実施の形態
１の素子実装基板の構成は、図１（ｃ）に示される。
実施の形態１の素子実装基板の作製工程と、それを用い
た素子実装方法を示すものである。なお、本実施の形態
１の素子実装基板の構成は、図１（ｃ）に示される。
【００１９】基板１はシリコン基板であり、その表面を
酸化処理してシリコン酸化（ＳｉＯ ２）膜２を形成した
ものである。このシリコン酸化膜２は、シリコン基板１
と電気配線３との絶縁層として必要不可欠であるととも
に、溶融半田を弾く（すなわち、半田濡れ性に劣る）特
性を有している。すなわち、本実施の形態１では、シリ
コン酸化膜２が基板１の溶融半田を弾く表面である。
酸化処理してシリコン酸化（ＳｉＯ ２）膜２を形成した
ものである。このシリコン酸化膜２は、シリコン基板１
と電気配線３との絶縁層として必要不可欠であるととも
に、溶融半田を弾く（すなわち、半田濡れ性に劣る）特
性を有している。すなわち、本実施の形態１では、シリ
コン酸化膜２が基板１の溶融半田を弾く表面である。
【００２０】まず、このシリコン酸化膜２上に電気配線
３をパタン化形成する（図１（ａ））。電気配線３の形
成方法は、蒸着、スパッタ、めっき等を用いることがで
きる。電気配線３の材質は、金、銅、あるいはアルミ等
である。
３をパタン化形成する（図１（ａ））。電気配線３の形
成方法は、蒸着、スパッタ、めっき等を用いることがで
きる。電気配線３の材質は、金、銅、あるいはアルミ等
である。
【００２１】次に、素子側電極（図１（ｄ）の１０）と
半田バンプ（図１（ｄ）の８）を介して接続される位置
において、電気配線３の一部を覆うようにして、半田濡
れ性を有する（半田濡れ性に優れる）電極６をパタン化
形成する（図１（ｂ））。この電極６は、チタン（下
層）／ニッケル（上層）の多層膜で構成され、チタン層
は、電気配線３およびシリコン酸化膜２との密着性が良
く、密着層として機能し、また、ニッケル層は、半田リ
フローの際に溶融した半田が電気配線３側へ拡散するの
を抑制する特性を有し、拡散抑制層として機能する。半
田が電気配線３側へ拡散すると、半田バンプ（図１
（ｄ）の８）がうまく形成できない。なお、チタン層の
代わりにクロム層を、ニッケル層の代わりに白金層等を
用いることができ、上層、下層の材料の組み合わせはど
れでもよい。電極６の下層、上層の形成方法は、蒸着、
スパッタ、めっき等を用いることができる。また、電極
６の下層、上層は同一のマスクを用いて同一の工程によ
りパタン化する。また、下層の厚さは例えば５００Å、
上層の厚さは例えば１０００Åである。
半田バンプ（図１（ｄ）の８）を介して接続される位置
において、電気配線３の一部を覆うようにして、半田濡
れ性を有する（半田濡れ性に優れる）電極６をパタン化
形成する（図１（ｂ））。この電極６は、チタン（下
層）／ニッケル（上層）の多層膜で構成され、チタン層
は、電気配線３およびシリコン酸化膜２との密着性が良
く、密着層として機能し、また、ニッケル層は、半田リ
フローの際に溶融した半田が電気配線３側へ拡散するの
を抑制する特性を有し、拡散抑制層として機能する。半
田が電気配線３側へ拡散すると、半田バンプ（図１
（ｄ）の８）がうまく形成できない。なお、チタン層の
代わりにクロム層を、ニッケル層の代わりに白金層等を
用いることができ、上層、下層の材料の組み合わせはど
れでもよい。電極６の下層、上層の形成方法は、蒸着、
スパッタ、めっき等を用いることができる。また、電極
６の下層、上層は同一のマスクを用いて同一の工程によ
りパタン化する。また、下層の厚さは例えば５００Å、
上層の厚さは例えば１０００Åである。
【００２２】次に、電気配線３とは直接接触することな
く、電極６の全部（本実施の形態１では全部。後述のよ
うに、一部でも可能である）、および溶融半田を弾くシ
リコン酸化膜２の一部を覆って半田膜７を積層して、素
子実装基板１００を製造する（図１（ｃ））。半田膜７
は種々の半田が使用可能であるが、本実施の形態１で
は、金−錫半田を用いた。半田膜７の形成方法は、蒸
着、スパッタ、めっき等を用いることができる。
く、電極６の全部（本実施の形態１では全部。後述のよ
うに、一部でも可能である）、および溶融半田を弾くシ
リコン酸化膜２の一部を覆って半田膜７を積層して、素
子実装基板１００を製造する（図１（ｃ））。半田膜７
は種々の半田が使用可能であるが、本実施の形態１で
は、金−錫半田を用いた。半田膜７の形成方法は、蒸
着、スパッタ、めっき等を用いることができる。
【００２３】その後、本素子実装基板１００に、ＬＳＩ
や光素子を実装する方法は、例えば特開平１０−１３３
０４６号「光素子実装基板およびハイブリッド光集積回
路」や、特願平１１−１４２４号「ハイブリッド集積素
子およびその製造方法」に記載された方法を用いること
で、本素子実装基板１００上に半田バンプ８を形成し、
この半田バンプ８を介して素子９を実装することができ
る（図１（ｄ））。
や光素子を実装する方法は、例えば特開平１０−１３３
０４６号「光素子実装基板およびハイブリッド光集積回
路」や、特願平１１−１４２４号「ハイブリッド集積素
子およびその製造方法」に記載された方法を用いること
で、本素子実装基板１００上に半田バンプ８を形成し、
この半田バンプ８を介して素子９を実装することができ
る（図１（ｄ））。
【００２４】すなわち、半田リフローすると、溶融半田
を弾くシリコン酸化膜２上に積層された溶融半田（半田
膜７）は弾かれて、半田濡れ性を有する電極６上に集ま
り、溶融半田は電極６上で半田バンプ８を形成する。な
お、電極６の上層のニッケル層により、溶融半田は電気
配線３側に拡散できない。こうして電極６上で盛り上が
った半田バンプ８が素子側電極１０と接触することで、
電極６と素子側電極１０とが電気的に接続されて、素子
９が素子実装基板１００上にハイブリッド集積される。
を弾くシリコン酸化膜２上に積層された溶融半田（半田
膜７）は弾かれて、半田濡れ性を有する電極６上に集ま
り、溶融半田は電極６上で半田バンプ８を形成する。な
お、電極６の上層のニッケル層により、溶融半田は電気
配線３側に拡散できない。こうして電極６上で盛り上が
った半田バンプ８が素子側電極１０と接触することで、
電極６と素子側電極１０とが電気的に接続されて、素子
９が素子実装基板１００上にハイブリッド集積される。
【００２５】このように、本実施の形態１の素子実装基
板１００では、溶融半田を弾く表面であるシリコン酸化
膜２を有する基板１と、基板１上に形成した電気配線３
と、電気配線３の一部を覆い、半田濡れ性を有する電極
６と、電気配線３とは直接接触することなく、電極６の
全部（または一部）、および前記表面であるシリコン酸
化膜２の一部を覆う半田膜７とを有するという簡易な構
成で、素子９の素子側電極１０と良好に接続可能な多数
の半田バンプ８を一括して素子実装基板１００上に形成
できる。すなわち、本素子実装基板１００において、半
田膜７をリフローすると、溶融半田を弾く表面であるシ
リコン酸化膜２に半田は弾かれて半田濡れ性を有する電
極６上に集まる。このように、溶融半田を弾く基板の表
面であるシリコン酸化膜２そのものが、従来必要として
いたガラス膜（図８（ｅ）の４）の機能を兼ね備えるの
で、従来の素子実装基板よりも簡易な構成で、素子９の
素子側電極１０と良好に接続可能な半田バンプ８を形成
できる素子実装基板１００を提供できる。また、図７
（ｂ）に示した電気配線３上のガラス膜（４）形成工程
と該ガラス膜（４）へのコンタクトホール（５）形成工
程とを無くすことができ、大幅な製造工程の短縮と製造
コストの低減を図ることができる。また、電極６は、上
述のように、半田の拡散を抑制するニッケル層を上層に
有しているので、溶融半田は電気配線３側に拡散するこ
となく、電極６上で半田バンプ８を形成することができ
る。つまり、半田濡れ性を有する電気配線３の表面が露
出していても、電極６のニッケル層のみで溶融半田の電
気配線３側への拡散を抑制できる。また、電極６の配置
位置には制限がないため、図１（ｂ）、（ｄ）に示すよ
うに電気配線３のどのような位置にでも半田バンプ８の
配置が可能である、なお、本実施の形態１における基板
１は、シリコン基板に限定されるものではない。石英ガ
ラス基板やガラスエポキシ基板のような、基板表面その
ものが溶融半田を弾く特性を有する場合には、シリコン
酸化膜２を形成する必要がないので、製造工程のさらな
る簡略化を図ることができる。
板１００では、溶融半田を弾く表面であるシリコン酸化
膜２を有する基板１と、基板１上に形成した電気配線３
と、電気配線３の一部を覆い、半田濡れ性を有する電極
６と、電気配線３とは直接接触することなく、電極６の
全部（または一部）、および前記表面であるシリコン酸
化膜２の一部を覆う半田膜７とを有するという簡易な構
成で、素子９の素子側電極１０と良好に接続可能な多数
の半田バンプ８を一括して素子実装基板１００上に形成
できる。すなわち、本素子実装基板１００において、半
田膜７をリフローすると、溶融半田を弾く表面であるシ
リコン酸化膜２に半田は弾かれて半田濡れ性を有する電
極６上に集まる。このように、溶融半田を弾く基板の表
面であるシリコン酸化膜２そのものが、従来必要として
いたガラス膜（図８（ｅ）の４）の機能を兼ね備えるの
で、従来の素子実装基板よりも簡易な構成で、素子９の
素子側電極１０と良好に接続可能な半田バンプ８を形成
できる素子実装基板１００を提供できる。また、図７
（ｂ）に示した電気配線３上のガラス膜（４）形成工程
と該ガラス膜（４）へのコンタクトホール（５）形成工
程とを無くすことができ、大幅な製造工程の短縮と製造
コストの低減を図ることができる。また、電極６は、上
述のように、半田の拡散を抑制するニッケル層を上層に
有しているので、溶融半田は電気配線３側に拡散するこ
となく、電極６上で半田バンプ８を形成することができ
る。つまり、半田濡れ性を有する電気配線３の表面が露
出していても、電極６のニッケル層のみで溶融半田の電
気配線３側への拡散を抑制できる。また、電極６の配置
位置には制限がないため、図１（ｂ）、（ｄ）に示すよ
うに電気配線３のどのような位置にでも半田バンプ８の
配置が可能である、なお、本実施の形態１における基板
１は、シリコン基板に限定されるものではない。石英ガ
ラス基板やガラスエポキシ基板のような、基板表面その
ものが溶融半田を弾く特性を有する場合には、シリコン
酸化膜２を形成する必要がないので、製造工程のさらな
る簡略化を図ることができる。
【００２６】また、本実施の形態１では、半田膜７を形
成する際、電極６の全部およびシリコン酸化膜２の一部
を覆って形成したが、電極６を必ずしも全部覆わなくて
も良く、電極６の一部およびシリコン酸化膜２の一部を
覆って形成してもよい。この場合も、電極６の半田濡れ
性およびシリコン酸化膜２の溶融半田を弾く特性によっ
て、半田バンプ８を形成可能である。
成する際、電極６の全部およびシリコン酸化膜２の一部
を覆って形成したが、電極６を必ずしも全部覆わなくて
も良く、電極６の一部およびシリコン酸化膜２の一部を
覆って形成してもよい。この場合も、電極６の半田濡れ
性およびシリコン酸化膜２の溶融半田を弾く特性によっ
て、半田バンプ８を形成可能である。
【００２７】実施の形態２
図２（ａ）〜（ｃ）に示す上面図と断面図は、本発明の
実施の形態２の素子実装基板の作製工程と、それを用い
た素子実装方法を示すものである。なお、本実施の形態
２の素子実装基板の構成は、図２（ｂ）に示される。
実施の形態２の素子実装基板の作製工程と、それを用い
た素子実装方法を示すものである。なお、本実施の形態
２の素子実装基板の構成は、図２（ｂ）に示される。
【００２８】基板１はシリコン基板であり、その表面を
酸化処理してシリコン酸化（ＳｉＯ ２）膜２を形成した
ものである。このシリコン酸化膜２は、シリコン基板１
と電気配線３との絶縁層として必要不可欠であるととも
に、あとで形成する電極の構成層の金とは密着性に劣
り、また、溶融半田を弾く特性を有している。
酸化処理してシリコン酸化（ＳｉＯ ２）膜２を形成した
ものである。このシリコン酸化膜２は、シリコン基板１
と電気配線３との絶縁層として必要不可欠であるととも
に、あとで形成する電極の構成層の金とは密着性に劣
り、また、溶融半田を弾く特性を有している。
【００２９】まず、シリコン酸化膜２上に電気配線３を
パタン化形成する（図２（ａ））。電気配線３の形成方
法は、蒸着、スパッタ、めっき等を用いることができ
る。電気配線３の材質は、金、銅、あるいはアルミ等で
ある。
パタン化形成する（図２（ａ））。電気配線３の形成方
法は、蒸着、スパッタ、めっき等を用いることができ
る。電気配線３の材質は、金、銅、あるいはアルミ等で
ある。
【００３０】次に、素子側電極１０（図２（ｃ））と半
田バンプ接続される位置において、電気配線３の一部を
覆うようにして、金（下層）を、次いで、白金（上層）
を順次積層して電極６を形成する。金層は、シリコン酸
化膜２とは密着性に劣り、電気配線３とは密着性が良い
特性を有する。白金層は、半田濡れ性を有し、また、リ
フロー時に溶融した半田が電気配線３側へ拡散するのを
防ぐ特性があり、その厚さは、１０００Å以下と非常に
薄くてよい。また、金層の厚さも、１０００Å以下であ
る。なお、白金層の代わりにニッケル層を用いることが
できる。電極６の下層、上層の形成方法は、蒸着、スパ
ッタ、めっき等を用いることができる。
田バンプ接続される位置において、電気配線３の一部を
覆うようにして、金（下層）を、次いで、白金（上層）
を順次積層して電極６を形成する。金層は、シリコン酸
化膜２とは密着性に劣り、電気配線３とは密着性が良い
特性を有する。白金層は、半田濡れ性を有し、また、リ
フロー時に溶融した半田が電気配線３側へ拡散するのを
防ぐ特性があり、その厚さは、１０００Å以下と非常に
薄くてよい。また、金層の厚さも、１０００Å以下であ
る。なお、白金層の代わりにニッケル層を用いることが
できる。電極６の下層、上層の形成方法は、蒸着、スパ
ッタ、めっき等を用いることができる。
【００３１】さらに連続して、半田膜７を積層する。こ
のように、電極（金／白金の積層膜）６と半田膜７は、
同一のマスクを用いて同一の工程で連続してパタン化形
成して、素子実装基板１００を製造することができる
（図２（ｂ））。半田膜７は種々の半田を使用可能であ
るが、本実施の形態１では、金−錫半田を用いた。半田
膜７の形成方法は、蒸着、スパッタ、めっき等を用いる
ことができる。
のように、電極（金／白金の積層膜）６と半田膜７は、
同一のマスクを用いて同一の工程で連続してパタン化形
成して、素子実装基板１００を製造することができる
（図２（ｂ））。半田膜７は種々の半田を使用可能であ
るが、本実施の形態１では、金−錫半田を用いた。半田
膜７の形成方法は、蒸着、スパッタ、めっき等を用いる
ことができる。
【００３２】その後、本素子実装基板１００に、ＬＳＩ
や光素子を実装する方法は、例えば特開平１０−１３３
０４６号「光素子実装基板およびハイブリッド光集積回
路」や、特願平１１−１４２４号「ハイブリッド集積素
子およびその製造方法」に記載された方法を用いること
で、本素子実装基板１００上に半田バンプ８を形成し、
この半田バンプ８を介して素子９を実装することができ
る（図２（ｃ））。
や光素子を実装する方法は、例えば特開平１０−１３３
０４６号「光素子実装基板およびハイブリッド光集積回
路」や、特願平１１−１４２４号「ハイブリッド集積素
子およびその製造方法」に記載された方法を用いること
で、本素子実装基板１００上に半田バンプ８を形成し、
この半田バンプ８を介して素子９を実装することができ
る（図２（ｃ））。
【００３３】本実施の形態２の素子実装基板１００で
は、溶融半田を弾く表面であるシリコン酸化膜２を有す
る基板１と、基板１上に形成した電気配線３と、電気配
線３の一部を覆い、半田濡れ性を有する電極６と、電気
配線３とは直接接触することなく、電極６と同一のパタ
ンで形成した半田膜７とを有するという簡易な構成で、
素子９の素子側電極１０と良好に接続可能な多数の半田
バンプ８を一括して素子実装基板１００上に形成でき
る。すなわち、本素子実装基板１００において、半田リ
フローすると、シリコン酸化膜２表面と密着性に劣る金
は、溶融した半田の表面張力に引っ張られて、その上に
積層した白金層共々、電気配線３上の半田濡れ性を有す
る電極６上に集まる。また、電極６の白金層により溶融
半田は電気配線３側に拡散できないために、溶融半田は
電極６上で半田バンプ８を形成する。こうして盛り上が
った半田バンプ８が素子側電極１０と接触することで、
電極６と素子側電極１０とが電気的に接続されて、素子
９が素子実装基板１００上にハイブリッド集積される。
なお、半田溶融の際に、半田バンプ８内に取り込まれた
（半田バンプ８と混じった）電極６の上層および下層
は、積層時の厚さが、たかだか１０００Å以下と非常に
薄いために、半田バンプの接続強度を低下させることは
ない。このように、本実施の形態２では、電極６と半田
膜７の形成を、同一マスクを使用してパタン化でき、電
極６と半田膜７の積層工程も連続して一度で行うことが
できるため、実施の形態１よりもさらなる製造工程の短
縮と製造コストの低減を図ることができる。
は、溶融半田を弾く表面であるシリコン酸化膜２を有す
る基板１と、基板１上に形成した電気配線３と、電気配
線３の一部を覆い、半田濡れ性を有する電極６と、電気
配線３とは直接接触することなく、電極６と同一のパタ
ンで形成した半田膜７とを有するという簡易な構成で、
素子９の素子側電極１０と良好に接続可能な多数の半田
バンプ８を一括して素子実装基板１００上に形成でき
る。すなわち、本素子実装基板１００において、半田リ
フローすると、シリコン酸化膜２表面と密着性に劣る金
は、溶融した半田の表面張力に引っ張られて、その上に
積層した白金層共々、電気配線３上の半田濡れ性を有す
る電極６上に集まる。また、電極６の白金層により溶融
半田は電気配線３側に拡散できないために、溶融半田は
電極６上で半田バンプ８を形成する。こうして盛り上が
った半田バンプ８が素子側電極１０と接触することで、
電極６と素子側電極１０とが電気的に接続されて、素子
９が素子実装基板１００上にハイブリッド集積される。
なお、半田溶融の際に、半田バンプ８内に取り込まれた
（半田バンプ８と混じった）電極６の上層および下層
は、積層時の厚さが、たかだか１０００Å以下と非常に
薄いために、半田バンプの接続強度を低下させることは
ない。このように、本実施の形態２では、電極６と半田
膜７の形成を、同一マスクを使用してパタン化でき、電
極６と半田膜７の積層工程も連続して一度で行うことが
できるため、実施の形態１よりもさらなる製造工程の短
縮と製造コストの低減を図ることができる。
【００３４】実施の形態３
図１、図２に示した素子実装基板１００を用いて、半田
バンプ８を用いてより安定な素子固定を行うためには、
電極６の平面形状を円形にするとよい。その理由を以下
に述べる。
バンプ８を用いてより安定な素子固定を行うためには、
電極６の平面形状を円形にするとよい。その理由を以下
に述べる。
【００３５】リフローにより基板１の表面から弾かれた
溶融半田の表面張力は、半田表面における平均曲率に比
例した内部応力を発生し、溶融半田を移動させる。半田
溶融時において、特に鋭角的な部分が生じると、その近
傍における半田表面の平均曲率が大きくなるため、その
部分の溶融半田は移動し易くなる。最終的には表面張力
と内部圧力とがバランスしたときに、半田バンプ８の形
状が決まる。しかし、実際の溶融半田は、半田濡れ性を
有する電極６上で捕らえられるため、最終的な半田バン
プ８の形状は電極６の平面形状に影響される。
溶融半田の表面張力は、半田表面における平均曲率に比
例した内部応力を発生し、溶融半田を移動させる。半田
溶融時において、特に鋭角的な部分が生じると、その近
傍における半田表面の平均曲率が大きくなるため、その
部分の溶融半田は移動し易くなる。最終的には表面張力
と内部圧力とがバランスしたときに、半田バンプ８の形
状が決まる。しかし、実際の溶融半田は、半田濡れ性を
有する電極６上で捕らえられるため、最終的な半田バン
プ８の形状は電極６の平面形状に影響される。
【００３６】この電極６の平面形状に鋭角的な部分があ
ると、その近傍における半田表面の平均曲率が大きくな
るため、溶融半田は他の部分に移動し易い。その結果、
電極６の平面形状の鋭角部分と接する半田は薄くなり易
いため、基板１との接続で生じる内部応力を集中して受
け易く、強いては破断し易くなってしまう。
ると、その近傍における半田表面の平均曲率が大きくな
るため、溶融半田は他の部分に移動し易い。その結果、
電極６の平面形状の鋭角部分と接する半田は薄くなり易
いため、基板１との接続で生じる内部応力を集中して受
け易く、強いては破断し易くなってしまう。
【００３７】図３は、一例として電極６の平面形状を半
円形とした場合の半田バンプ８の形状をシミュレーショ
ンにより示したものである。図３（ａ）は上面図を、図
３（ｂ）は、図３（ａ）のＤの側から見た側面図をそれ
ぞれ示す。半田溶融時の表面張力と内部圧力が釣り合う
ようにシミュレーションした結果である。
円形とした場合の半田バンプ８の形状をシミュレーショ
ンにより示したものである。図３（ａ）は上面図を、図
３（ｂ）は、図３（ａ）のＤの側から見た側面図をそれ
ぞれ示す。半田溶融時の表面張力と内部圧力が釣り合う
ようにシミュレーションした結果である。
【００３８】この図３から、電極６の周縁で、電極の弧
と弦が出会う角部分（図３（ａ）中、Ｅの部分）で、半
田が薄くなって突起していることがわかる。また、半田
バンプ８の体積が大きくなるにつれ、半田バンプ８が、
電気配線３（図１、図２）に覆い被さるようになる（図
３（ｂ）中、Ｆの部分）。すなわち、角部分Ｅを持つ電
極６上の半田は、その角部分Ｅにおいて応力を集中して
受け易いため、経時変化を起こして破断し易いという問
題が生じる。
と弦が出会う角部分（図３（ａ）中、Ｅの部分）で、半
田が薄くなって突起していることがわかる。また、半田
バンプ８の体積が大きくなるにつれ、半田バンプ８が、
電気配線３（図１、図２）に覆い被さるようになる（図
３（ｂ）中、Ｆの部分）。すなわち、角部分Ｅを持つ電
極６上の半田は、その角部分Ｅにおいて応力を集中して
受け易いため、経時変化を起こして破断し易いという問
題が生じる。
【００３９】また、電極６の平面形状が回転対称性を持
たない場合、半田バンプ８の重心が、電気配線３上で覆
い被さった位置にくるため、安定性に欠け、その結果溶
融した半田バンプ８が、僅かな振動でも崩壊し易く、電
極６でせき止められずに、溶融した半田バンプ８が、電
気配線３側に拡散するという問題が生じる。
たない場合、半田バンプ８の重心が、電気配線３上で覆
い被さった位置にくるため、安定性に欠け、その結果溶
融した半田バンプ８が、僅かな振動でも崩壊し易く、電
極６でせき止められずに、溶融した半田バンプ８が、電
気配線３側に拡散するという問題が生じる。
【００４０】そこで、これらの問題を回避するために、
本実施の形態３では、電極６の平面形状を円形にする。
本実施の形態３では、電極６の平面形状を円形にする。
【００４１】図４は、電極６の平面形状を円形とした場
合の半田バンプ８の形状をシミュレーションにより示し
たものである。図４（ａ）は上面図を、図４（ｂ）は側
面図をそれぞれ示す。
合の半田バンプ８の形状をシミュレーションにより示し
たものである。図４（ａ）は上面図を、図４（ｂ）は側
面図をそれぞれ示す。
【００４２】このように平面形状が円形の電極６を用い
ると、半田バンプ８の中心軸に対象で表面張力と内部圧
力がバランスするため、電極６の周縁の半田分布はどこ
も一様となる。すなわち、基板１との接続により生じる
内部応力を、一様に分散して接続するため、破断が最も
生じにくい。
ると、半田バンプ８の中心軸に対象で表面張力と内部圧
力がバランスするため、電極６の周縁の半田分布はどこ
も一様となる。すなわち、基板１との接続により生じる
内部応力を、一様に分散して接続するため、破断が最も
生じにくい。
【００４３】また、半田バンプ８の重心が常に半球形の
半田バンプ８の中心軸上、すなわち、電極６の中心上に
くるため、溶融した半田バンプ８の体積が大きくなって
も最も安定性の良い半田バンプ８の形状を実現する効果
がある。
半田バンプ８の中心軸上、すなわち、電極６の中心上に
くるため、溶融した半田バンプ８の体積が大きくなって
も最も安定性の良い半田バンプ８の形状を実現する効果
がある。
【００４４】以上のような効果を得る素子固定にするた
めには、実施の形態１では、はじめから電極６の形状を
円形にパタン化形成する。以下、図５を用いて、その方
法を説明する。
めには、実施の形態１では、はじめから電極６の形状を
円形にパタン化形成する。以下、図５を用いて、その方
法を説明する。
【００４５】まず、溶融半田を弾く表面（例えば、シリ
コン酸化膜２）を有する基板（例えば、シリコン基板）
１上に、電気配線３をパタン化形成する（図５
（ａ））。
コン酸化膜２）を有する基板（例えば、シリコン基板）
１上に、電気配線３をパタン化形成する（図５
（ａ））。
【００４６】次に、素子側電極１０と半田バンプ８を介
して接続される位置において、電気配線３の一部あるい
は全体を覆うようにして、半田濡れ性を有する電極６
を、円形にパタン化形成する（図５（ｂ））。電極６の
位置が、電気配線３の端部（図５（ｂ）中、Ｇの位
置）、あるいは途中（図５（ｂ）中、Ｈの位置）に必要
な場合は、電気配線３の一部を円形に電極６が覆うよう
にパタン化する。また、電極６が孤立した位置（図５
（ｂ）中、Ｉの位置）に必要な場合は、その電極６全体
を円形に覆うようにパタン化する。最後に、電極配線３
とは直接接触することなく、電極６の全部あるいは一
部、および溶融半田を弾く表面であるシリコン酸化膜２
の一部を覆って半田膜７を積層して、素子実装基板１０
０を製造する（図５（ｃ））。（これらの形成方法の詳
細は、実施の形態１を参照。） その後、本素子実装基板１００に、ＬＳＩや光素子を実
装する方法は、例えば特開平１０−１３３０４６号「光
素子実装基板およびハイブリッド光集積回路」や、特願
平１１−１４２４号「ハイブリッド集積素子およびその
製造方法」に記載された方法を用いることで、本素子実
装基板１００上に半田バンプ８を形成し、この半田バン
プ８を介して素子９を実装することができる（図５
（ｄ））。このとき形成される半田バンプ８は、円形の
電極６上に形成されるため、図４に示すような安定な形
状となって素子固定に優れた素子実装ができる。
して接続される位置において、電気配線３の一部あるい
は全体を覆うようにして、半田濡れ性を有する電極６
を、円形にパタン化形成する（図５（ｂ））。電極６の
位置が、電気配線３の端部（図５（ｂ）中、Ｇの位
置）、あるいは途中（図５（ｂ）中、Ｈの位置）に必要
な場合は、電気配線３の一部を円形に電極６が覆うよう
にパタン化する。また、電極６が孤立した位置（図５
（ｂ）中、Ｉの位置）に必要な場合は、その電極６全体
を円形に覆うようにパタン化する。最後に、電極配線３
とは直接接触することなく、電極６の全部あるいは一
部、および溶融半田を弾く表面であるシリコン酸化膜２
の一部を覆って半田膜７を積層して、素子実装基板１０
０を製造する（図５（ｃ））。（これらの形成方法の詳
細は、実施の形態１を参照。） その後、本素子実装基板１００に、ＬＳＩや光素子を実
装する方法は、例えば特開平１０−１３３０４６号「光
素子実装基板およびハイブリッド光集積回路」や、特願
平１１−１４２４号「ハイブリッド集積素子およびその
製造方法」に記載された方法を用いることで、本素子実
装基板１００上に半田バンプ８を形成し、この半田バン
プ８を介して素子９を実装することができる（図５
（ｄ））。このとき形成される半田バンプ８は、円形の
電極６上に形成されるため、図４に示すような安定な形
状となって素子固定に優れた素子実装ができる。
【００４７】また、実施の形態２では、半田をリフロー
した後で、電極６の平面形状が円形になればよい。以
下、図６を用いて、その方法を説明する。
した後で、電極６の平面形状が円形になればよい。以
下、図６を用いて、その方法を説明する。
【００４８】まず、溶融半田を弾く表面（例えば、シリ
コン酸化膜２）を有する基板（例えば、シリコン基板）
１上に、電気配線３をパタン化形成する（図６
（ａ））。このとき、素子側電極１０と半田バンプ８を
介して接続される位置において、半田リフロー後の電極
６の平面形状が円形になるように、電極配線３の形状を
変える必要がある。すなわち、電極６の位置が、電気配
線３の端部（図６（ａ）中、Ｊの位置）にある場合は、
電気配線３の端部の平面形状を半円形にする。また、電
気配線３の途中（図６（ａ）中、Ｋの位置）に必要な場
合は、電気配線３の一部の平面形状を円形になるように
パタン化する。さらに、電極６が孤立した位置（図６
（ａ）中、Ｌの位置）に必要な場合は、円形にパタン化
する。このように、半田リフロー後の電極６の平面形状
が円形になるように、電気配線３の一部が円形の一部と
なるようにパタン化する。
コン酸化膜２）を有する基板（例えば、シリコン基板）
１上に、電気配線３をパタン化形成する（図６
（ａ））。このとき、素子側電極１０と半田バンプ８を
介して接続される位置において、半田リフロー後の電極
６の平面形状が円形になるように、電極配線３の形状を
変える必要がある。すなわち、電極６の位置が、電気配
線３の端部（図６（ａ）中、Ｊの位置）にある場合は、
電気配線３の端部の平面形状を半円形にする。また、電
気配線３の途中（図６（ａ）中、Ｋの位置）に必要な場
合は、電気配線３の一部の平面形状を円形になるように
パタン化する。さらに、電極６が孤立した位置（図６
（ａ）中、Ｌの位置）に必要な場合は、円形にパタン化
する。このように、半田リフロー後の電極６の平面形状
が円形になるように、電気配線３の一部が円形の一部と
なるようにパタン化する。
【００４９】次に、これら電気配線３上の電極６の位置
において、電気配線３の一部あるいは全部を覆うように
して、電極６と半田膜７を連続してパタン化する。（こ
れらの形成方法の詳細は、実施の形態２を参照。） 半田リフロー後に半田バンプ８の形状を、図４に示す安
定な形状にするには、この連続してパタン化した平面形
状のうち、電気配線３と重なる部分は電気配線３と同じ
形状にパタン化し、それ以外の溶融半田を弾く表面であ
るシリコン酸化膜２上は任意な形状でよい。
において、電気配線３の一部あるいは全部を覆うように
して、電極６と半田膜７を連続してパタン化する。（こ
れらの形成方法の詳細は、実施の形態２を参照。） 半田リフロー後に半田バンプ８の形状を、図４に示す安
定な形状にするには、この連続してパタン化した平面形
状のうち、電気配線３と重なる部分は電気配線３と同じ
形状にパタン化し、それ以外の溶融半田を弾く表面であ
るシリコン酸化膜２上は任意な形状でよい。
【００５０】その後、本素子実装基板１００に、ＬＳＩ
や光素子を実装する方法は、例えば特開平１０−１３３
０４６号「光素子実装基板およびハイブリッド光集積回
路」や、特願平１１−１４２４号「ハイブリッド集積素
子およびその製造方法」に記載された方法を用いること
で、本素子実装基板１００上に半田バンプ８を形成し、
この半田バンプ８を介して素子９を実装することができ
る（図６（ｃ））。このとき形成される半田バンプ８
は、半田リフロー後に円形となった電極６上に形成され
るため、図４に示すような安定な形状となって素子固定
に優れた素子実装ができる。
や光素子を実装する方法は、例えば特開平１０−１３３
０４６号「光素子実装基板およびハイブリッド光集積回
路」や、特願平１１−１４２４号「ハイブリッド集積素
子およびその製造方法」に記載された方法を用いること
で、本素子実装基板１００上に半田バンプ８を形成し、
この半田バンプ８を介して素子９を実装することができ
る（図６（ｃ））。このとき形成される半田バンプ８
は、半田リフロー後に円形となった電極６上に形成され
るため、図４に示すような安定な形状となって素子固定
に優れた素子実装ができる。
【００５１】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
光モジュールのギガビット級の高速動作に必要な半田バ
ンプが形成可能な素子実装基板を簡易な構成で容易に提
供することができる。したがって、素子実装基板の製造
工程の大幅な短縮と製造コストの低減を図ることができ
る。
光モジュールのギガビット級の高速動作に必要な半田バ
ンプが形成可能な素子実装基板を簡易な構成で容易に提
供することができる。したがって、素子実装基板の製造
工程の大幅な短縮と製造コストの低減を図ることができ
る。
【図１】（ａ）〜（ｄ）は、本発明の実施の形態１の素
子実装基板の作製工程と、それを用いた素子実装方法を
示す上面図と断面図である。
子実装基板の作製工程と、それを用いた素子実装方法を
示す上面図と断面図である。
【図２】（ａ）〜（ｃ）は、本発明の実施の形態２の素
子実装基板の作製工程と、それを用いた素子実装方法を
示す上面図と断面図である。
子実装基板の作製工程と、それを用いた素子実装方法を
示す上面図と断面図である。
【図３】（ａ）は電極の平面形状を半円形とした場合の
半田バンプの形状をシミュレーションにより示す上面
図、（ｂ）は、（ａ）のＤの側から見た側面図である。
半田バンプの形状をシミュレーションにより示す上面
図、（ｂ）は、（ａ）のＤの側から見た側面図である。
【図４】（ａ）は電極の平面形状を円形とした場合の半
田バンプの形状をシミュレーションにより示す上面図、
（ｂ）は、（ａ）の側面図である。
田バンプの形状をシミュレーションにより示す上面図、
（ｂ）は、（ａ）の側面図である。
【図５】実施の形態３において、はじめから電極の形状
を円形にパタン化形成する素子実装基板の作製工程と、
それを用いた素子実装方法を示す上面図と断面図であ
る。
を円形にパタン化形成する素子実装基板の作製工程と、
それを用いた素子実装方法を示す上面図と断面図であ
る。
【図６】実施の形態３において、半田リフロー後に電極
の形状を円形にパタン化形成する素子実装基板の作製工
程と、それを用いた素子実装方法を示す上面図と断面図
である。
の形状を円形にパタン化形成する素子実装基板の作製工
程と、それを用いた素子実装方法を示す上面図と断面図
である。
【図７】（ａ）〜（ｃ）は、従来技術による半田バンプ
を有する素子実装基板の作製工程を示す上面図と断面図
である。
を有する素子実装基板の作製工程を示す上面図と断面図
である。
【図８】（ｄ）、（ｅ）は、従来技術による半田バンプ
を有する素子実装基板の作製工程と、それを用いた素子
実装方法を示す上面図と断面図である。
を有する素子実装基板の作製工程と、それを用いた素子
実装方法を示す上面図と断面図である。
１…基板、２…シリコン酸化膜、３…電気配線、４…ガ
ラス膜、５…コンタクトホール、６…電極、７…半田
膜、８…半田バンプ、９…素子、１０…素子側電極、１
００…素子実装基板。
ラス膜、５…コンタクトホール、６…電極、７…半田
膜、８…半田バンプ、９…素子、１０…素子側電極、１
００…素子実装基板。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山田 貴
東京都千代田区大手町二丁目３番１号
日本電信電話株式会社内
(56)参考文献 特開 平５−136152（ＪＰ，Ａ)
特開 昭63−9136（ＪＰ，Ａ)
特開 平２−187045（ＪＰ，Ａ)
特開 平６−53352（ＪＰ，Ａ)
特開 平６−120225（ＪＰ，Ａ)
特開 平７−193535（ＪＰ，Ａ)
特開 平９−191174（ＪＰ，Ａ)
特開 平11−74301（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60 311
H01L 23/12
H01S 5/00 - 5/50
H01L 31/00 - 31/02,31/08
H05K 3/32 - 3/34
H05K 3/10 - 3/26,3/38
Claims (6)
- 【請求項１】溶融半田を弾く表面を有する基板と、前記
表面上に形成した電気配線と、前記電気配線の一部を覆
い、半田濡れ性を有する電極と、前記電気配線とは直接
接触することなく、前記電極の全部または一部、および
前記表面の一部を覆う半田膜とを有することを特徴とす
る素子実装基板。 - 【請求項２】溶融半田を弾く表面を有する基板と、前記
表面上に形成した電気配線と、前記電気配線の一部を覆
い、半田濡れ性を有する電極と、前記電気配線とは直接
接触することなく、前記電極と同一のパタンで形成した
半田膜とを有することを特徴とする素子実装基板。 - 【請求項３】溶融半田を弾く表面を有する基板の前記表
面上に電気配線を形成する工程と、前記電気配線の一部
を覆い、半田濡れ性を有する電極を形成する工程と、前
記電気配線とは直接接触することなく、前記電極の全部
または一部、および前記表面の一部を覆う半田膜を形成
する工程とを有することを特徴とする素子実装基板の製
造方法。 - 【請求項４】溶融半田を弾く表面を有する基板の前記表
面上に電気配線を形成する工程と、前記電気配線の一部
を覆い、半田濡れ性を有する電極を形成する工程と、前
記電気配線とは直接接触することなく、前記電極と同一
のパタンで形成した半田膜を形成する工程とを有するこ
とを特徴とする素子実装基板の製造方法。 - 【請求項５】前記電極の平面形状を円形にパターン化す
ることを特徴とする請求項３記載の素子実装基板の製造
方法。 - 【請求項６】前記電極のうち、前記電気配線上に密着し
ている部分の平面形状を円形にパターン化することを特
徴とする請求項４記載の素子実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186208A JP3457266B2 (ja) | 2000-06-21 | 2000-06-21 | 素子実装基板および素子実装基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000186208A JP3457266B2 (ja) | 2000-06-21 | 2000-06-21 | 素子実装基板および素子実装基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009106A JP2002009106A (ja) | 2002-01-11 |
| JP3457266B2 true JP3457266B2 (ja) | 2003-10-14 |
Family
ID=18686408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000186208A Expired - Fee Related JP3457266B2 (ja) | 2000-06-21 | 2000-06-21 | 素子実装基板および素子実装基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457266B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005535108A (ja) * | 2002-05-23 | 2005-11-17 | ショット アーゲー | 高周波用途に適した導体構成を有する構成要素を製造する方法 |
| JP4637665B2 (ja) * | 2005-07-04 | 2011-02-23 | パナソニック株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-06-21 JP JP2000186208A patent/JP3457266B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002009106A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1267402B1 (en) | Semiconductor device and method of production of same | |
| US5656858A (en) | Semiconductor device with bump structure | |
| US6852621B2 (en) | Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment | |
| TW492120B (en) | Semiconductor device and its manufacturing method, stacked type semiconductor device, circuit substrate and electronic machine | |
| US6800505B2 (en) | Semiconductor device including edge bond pads and related methods | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| US20020190375A1 (en) | Semiconductor device and method of production of same | |
| US20030111727A1 (en) | Semiconductor integrated circuit device and printed wired board for mounting the same | |
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| US6958527B2 (en) | Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same | |
| JPS6355213B2 (ja) | ||
| KR20030084701A (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP2001044357A (ja) | 半導体装置およびその製造方法 | |
| KR20050014676A (ko) | 회로 모듈 | |
| JP3457266B2 (ja) | 素子実装基板および素子実装基板の製造方法 | |
| JPH11204678A (ja) | 半導体装置及びその製造方法 | |
| US20050012123A1 (en) | Semiconductor device having a flip-chip construction | |
| KR100350936B1 (ko) | 반도체 장치 | |
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| JP2010050264A (ja) | 電子部品モジュールおよび電子部品モジュールの製造方法 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP3204486B2 (ja) | 光ハイブリッド回路 | |
| CN217740977U (zh) | 一种适用于高速激光器芯片封装的硅集成基板 | |
| JP7256014B2 (ja) | 半導体装置 | |
| CN114005795A (zh) | 电子封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |