JPH11204678A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11204678A JPH11204678A JP10002318A JP231898A JPH11204678A JP H11204678 A JPH11204678 A JP H11204678A JP 10002318 A JP10002318 A JP 10002318A JP 231898 A JP231898 A JP 231898A JP H11204678 A JPH11204678 A JP H11204678A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- semiconductor device
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップと外部機器とを接続するための
配線を微細化し、信頼性を向上できる半導体装置及びそ
の製造方法を提供する。 【解決手段】 半導体チップ１０の電極１１に接続され
た第１の配線２０Ａと、第１の配線２０Ａの一部を覆
い、かつ電極１１が配置された領域を開口するように設
けられた低弾性を有する絶縁層３０と、絶縁層３０上に
わたって設けられ第１の配線２０Ａに接続された第２の
配線２１と、絶縁層３０上に設けられ第２の配線２１に
つながるランド２２と、ランド２２を開口して設けられ
たソルダーレジスト４０と、ランド２２上に設けられた
金属ボール５０とを備え、絶縁層３０は開口部において
くさび状の断面形状を有する。
配線を微細化し、信頼性を向上できる半導体装置及びそ
の製造方法を提供する。 【解決手段】 半導体チップ１０の電極１１に接続され
た第１の配線２０Ａと、第１の配線２０Ａの一部を覆
い、かつ電極１１が配置された領域を開口するように設
けられた低弾性を有する絶縁層３０と、絶縁層３０上に
わたって設けられ第１の配線２０Ａに接続された第２の
配線２１と、絶縁層３０上に設けられ第２の配線２１に
つながるランド２２と、ランド２２を開口して設けられ
たソルダーレジスト４０と、ランド２２上に設けられた
金属ボール５０とを備え、絶縁層３０は開口部において
くさび状の断面形状を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を有する半導体装置であって、特に外部機器
と接続するための配線の微細化を可能にする半導体装置
及びその製造方法に関するものである。
半導体素子を有する半導体装置であって、特に外部機器
と接続するための配線の微細化を可能にする半導体装置
及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体装置に対して小型化、高密度化、高速化が要
求されるようになってきた。このため、例えば、メモリ
ー用パッケージとしてはＬＯＣ（リード・オン・チッ
プ）やＳＯＮ（スモール・アウトライン・ノンリード）
等が開発され、あるいはＴＡＢテープを利用したμＢＧ
Ａ（マイクロ・ボール・グリッド・アレイ）（特表平０
６−５０４４０８号公報）といったパッケージが開発さ
れている。
い、半導体装置に対して小型化、高密度化、高速化が要
求されるようになってきた。このため、例えば、メモリ
ー用パッケージとしてはＬＯＣ（リード・オン・チッ
プ）やＳＯＮ（スモール・アウトライン・ノンリード）
等が開発され、あるいはＴＡＢテープを利用したμＢＧ
Ａ（マイクロ・ボール・グリッド・アレイ）（特表平０
６−５０４４０８号公報）といったパッケージが開発さ
れている。
【０００３】以下、μＢＧＡを用いた従来のＣＳＰ（チ
ップ・サイズ・パッケージ）と呼ばれる半導体装置及び
その製造方法について、図３を参照しながら説明する。
図３は、μＢＧＡと呼ばれる従来の半導体装置を示す断
面図である。図３において、１０１はトランジスタ等の
半導体素子を内蔵する半導体チップ、１０２は半導体チ
ップ１０１上に設けられた配線回路シート、１０３は半
導体チップ１０１と配線回路シート１０２との間に介在
するしなやかな低弾性率材料、１０４は配線回路シート
１０２が有する部分リード、１０５は半導体チップ１０
１が有する電極、１０６は配線回路シート１０２の電極
であって半導体装置と外部とを接続するための外部電極
である。図３に示すように、μＢＧＡと呼ばれる半導体
装置は、半導体チップ１０１上に低弾性率材料１０３を
介して配線回路シート１０２が接合された構造を有し、
半導体チップ１０１の電極１０５と配線回路シート１０
２の外部電極１０６とが、部分リード１０４を介して電
気的に接続されたものである。
ップ・サイズ・パッケージ）と呼ばれる半導体装置及び
その製造方法について、図３を参照しながら説明する。
図３は、μＢＧＡと呼ばれる従来の半導体装置を示す断
面図である。図３において、１０１はトランジスタ等の
半導体素子を内蔵する半導体チップ、１０２は半導体チ
ップ１０１上に設けられた配線回路シート、１０３は半
導体チップ１０１と配線回路シート１０２との間に介在
するしなやかな低弾性率材料、１０４は配線回路シート
１０２が有する部分リード、１０５は半導体チップ１０
１が有する電極、１０６は配線回路シート１０２の電極
であって半導体装置と外部とを接続するための外部電極
である。図３に示すように、μＢＧＡと呼ばれる半導体
装置は、半導体チップ１０１上に低弾性率材料１０３を
介して配線回路シート１０２が接合された構造を有し、
半導体チップ１０１の電極１０５と配線回路シート１０
２の外部電極１０６とが、部分リード１０４を介して電
気的に接続されたものである。
【０００４】次に、μＢＧＡと呼ばれる従来の半導体装
置の製造方法を図３を参照して説明する。まず、半導体
チップ１０１上に、外部電極１０６と該外部電極１０６
から延設された部分リード１０４とを有する配線回路シ
ート１０２を、低弾性率材料１０３を介して接合する。
該低弾性率材料１０３は絶縁材料であって、接着機能を
有する。次に、「ＴＡＢ」（テープ・オートメイテッド
・ボンディング）作業で電気的に接続する際に通常用い
られる従来の熱圧着技術又は超音波ボンディング技術に
よって、部分リード１０４と電極１０５とを接続する。
以上の方法によって、μＢＧＡと呼ばれる半導体装置を
製造していた。
置の製造方法を図３を参照して説明する。まず、半導体
チップ１０１上に、外部電極１０６と該外部電極１０６
から延設された部分リード１０４とを有する配線回路シ
ート１０２を、低弾性率材料１０３を介して接合する。
該低弾性率材料１０３は絶縁材料であって、接着機能を
有する。次に、「ＴＡＢ」（テープ・オートメイテッド
・ボンディング）作業で電気的に接続する際に通常用い
られる従来の熱圧着技術又は超音波ボンディング技術に
よって、部分リード１０４と電極１０５とを接続する。
以上の方法によって、μＢＧＡと呼ばれる半導体装置を
製造していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、予め配線回路シート１０２を
作成する必要があるので製造工数が増大する。また、配
線回路シート１０２は高価であり、半導体チップ１０１
に配線回路シート１０２を接続するためには高性能なマ
ウンタ（搭載設備）が必要となるので、材料コスト及び
設備コストの増大を免れなかった。また、電極１０５と
配線回路シート１０２から延在した部分リード１０４と
を接続する場合、特に微細配線における場合には、部分
リード１０４の幅や厚みが小さくなって形状が安定しな
いので、部分リード１０４と電極１０５との接続が困難
となるという欠点を有していた。
来の半導体装置によれば、予め配線回路シート１０２を
作成する必要があるので製造工数が増大する。また、配
線回路シート１０２は高価であり、半導体チップ１０１
に配線回路シート１０２を接続するためには高性能なマ
ウンタ（搭載設備）が必要となるので、材料コスト及び
設備コストの増大を免れなかった。また、電極１０５と
配線回路シート１０２から延在した部分リード１０４と
を接続する場合、特に微細配線における場合には、部分
リード１０４の幅や厚みが小さくなって形状が安定しな
いので、部分リード１０４と電極１０５との接続が困難
となるという欠点を有していた。
【０００６】本発明は、上記従来の課題に鑑み、配線回
路シート１０２を設けることなく、外部機器と接続する
ための配線の微細化と、高信頼性化とを可能にする半導
体装置及びその製造方法を提供することを目的とする。
路シート１０２を設けることなく、外部機器と接続する
ための配線の微細化と、高信頼性化とを可能にする半導
体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、請求項１〜７に記載された半導体装
置に関する手段と、請求項８〜１３に記載された半導体
装置の製造方法に関する手段とを講じている。
めに、本発明では、請求項１〜７に記載された半導体装
置に関する手段と、請求項８〜１３に記載された半導体
装置の製造方法に関する手段とを講じている。
【０００８】本発明の第１の半導体装置は、請求項１に
記載されているように、主面上に電極が配置された半導
体チップと、電極を被覆するようにして該電極に接続さ
れた第１の配線と、主面上に設けられ第１の配線の一部
を被覆して電極が配置されている領域を開口した絶縁層
と、絶縁層の上に設けられ外部機器との間で信号を授受
するための外部電極端子と、第１の配線と外部電極端子
とを接続するための第２の配線とを備えている。
記載されているように、主面上に電極が配置された半導
体チップと、電極を被覆するようにして該電極に接続さ
れた第１の配線と、主面上に設けられ第１の配線の一部
を被覆して電極が配置されている領域を開口した絶縁層
と、絶縁層の上に設けられ外部機器との間で信号を授受
するための外部電極端子と、第１の配線と外部電極端子
とを接続するための第２の配線とを備えている。
【０００９】これにより、半導体チップの電極を被覆し
て設けられた第１の配線の一部が絶縁層に被覆されるの
で、絶縁層の上にある外部電極端子に押圧力が加わった
場合等において、電極に加わる応力が第１の配線と絶縁
層により緩和されて半導体装置の信頼性が向上する。ま
た、絶縁層上に外部電極端子が形成されることによっ
て、外部電極端子が微細に形成され、かつ半導体装置の
実装後に外部電極端子に加わる応力が絶縁層により緩和
されるので、半導体装置の信頼性と実装密度とが向上す
る。
て設けられた第１の配線の一部が絶縁層に被覆されるの
で、絶縁層の上にある外部電極端子に押圧力が加わった
場合等において、電極に加わる応力が第１の配線と絶縁
層により緩和されて半導体装置の信頼性が向上する。ま
た、絶縁層上に外部電極端子が形成されることによっ
て、外部電極端子が微細に形成され、かつ半導体装置の
実装後に外部電極端子に加わる応力が絶縁層により緩和
されるので、半導体装置の信頼性と実装密度とが向上す
る。
【００１０】請求項２に記載されているように、請求項
１の半導体装置において、第２の配線は絶縁層上に設け
られているとすることができる。
１の半導体装置において、第２の配線は絶縁層上に設け
られているとすることができる。
【００１１】これにより、半導体チップ上に設けられた
絶縁層の上に第２の配線が設けられるので、絶縁層によ
って第２の配線に加わる応力が緩和されて信頼性が更に
向上し、かつ配線が微細化された半導体装置が得られ
る。
絶縁層の上に第２の配線が設けられるので、絶縁層によ
って第２の配線に加わる応力が緩和されて信頼性が更に
向上し、かつ配線が微細化された半導体装置が得られ
る。
【００１２】請求項３に記載されているように、請求項
１の半導体装置において、第１の配線は半導体チップ上
で横方向に延びるように形成され、絶縁層に形成され第
１の配線のうち横方向に延びた領域の一部に到達する貫
通穴を更に備え、第２の配線は貫通穴を埋めるように形
成されているとすることができる。
１の半導体装置において、第１の配線は半導体チップ上
で横方向に延びるように形成され、絶縁層に形成され第
１の配線のうち横方向に延びた領域の一部に到達する貫
通穴を更に備え、第２の配線は貫通穴を埋めるように形
成されているとすることができる。
【００１３】これにより、半導体チップ上に第１の配線
が微細に設けられ、絶縁層の貫通穴を埋めるように設け
られた第２の配線によって第１の配線と外部電極端子と
が確実に接続されるので、配線が微細化され、信頼性が
更に向上した半導体装置が得られる。
が微細に設けられ、絶縁層の貫通穴を埋めるように設け
られた第２の配線によって第１の配線と外部電極端子と
が確実に接続されるので、配線が微細化され、信頼性が
更に向上した半導体装置が得られる。
【００１４】請求項４に記載されているように、請求項
３の半導体装置において、第２の配線の上端部が外部電
極端子となっていることが好ましい。
３の半導体装置において、第２の配線の上端部が外部電
極端子となっていることが好ましい。
【００１５】これにより、外部電極端子に加えられた押
圧力が第２の配線から直下方に作用するので、電極に加
わる応力が緩和されて半導体装置の信頼性が向上する。
圧力が第２の配線から直下方に作用するので、電極に加
わる応力が緩和されて半導体装置の信頼性が向上する。
【００１６】請求項５に記載されているように、請求項
１〜４のいずれか１つの半導体装置において、絶縁層は
電極が配置されている領域を開口した部分の端部におい
て絶縁層の上面から半導体チップの主面に至るまでのく
さび状の傾斜部を有することが好ましい。
１〜４のいずれか１つの半導体装置において、絶縁層は
電極が配置されている領域を開口した部分の端部におい
て絶縁層の上面から半導体チップの主面に至るまでのく
さび状の傾斜部を有することが好ましい。
【００１７】これにより、絶縁層が有するくさび状の傾
斜部の斜面上に第２の配線が設けられるので、配線の微
細化が更に向上し、かつその断線が防止されて信頼性が
更に向上した半導体装置が得られる。
斜部の斜面上に第２の配線が設けられるので、配線の微
細化が更に向上し、かつその断線が防止されて信頼性が
更に向上した半導体装置が得られる。
【００１８】請求項６に記載されているように、請求項
１〜５のいずれか１つの半導体装置において、外部電極
端子を開口して形成され、該外部電極端子と外部機器の
接続端子とを電気的に接続するための導電性材料をはじ
く性質を有する保護膜を更に備えることが好ましい。
１〜５のいずれか１つの半導体装置において、外部電極
端子を開口して形成され、該外部電極端子と外部機器の
接続端子とを電気的に接続するための導電性材料をはじ
く性質を有する保護膜を更に備えることが好ましい。
【００１９】これにより、外部電極端子以外の部分が保
護膜により覆われるので、外部電極端子と外部機器の接
続端子との接続等の後工程における、外部電極端子以外
の配線の断線や短絡が防止されて、半導体装置の信頼性
が向上する。
護膜により覆われるので、外部電極端子と外部機器の接
続端子との接続等の後工程における、外部電極端子以外
の配線の断線や短絡が防止されて、半導体装置の信頼性
が向上する。
【００２０】請求項７に記載されているように、請求項
１〜６のいずれか１つの半導体装置において、外部電極
端子上に設けられた突起状電極を更に備えることが好ま
しい。
１〜６のいずれか１つの半導体装置において、外部電極
端子上に設けられた突起状電極を更に備えることが好ま
しい。
【００２１】これにより、半導体装置と外部機器との間
で、突起状電極を介していっそう確実に信号を授受する
ことができる。
で、突起状電極を介していっそう確実に信号を授受する
ことができる。
【００２２】本発明の第１の半導体装置の製造方法は、
請求項８に記載されているように、電極を有する半導体
チップの主面上に、電極を被覆して該電極に接続される
第１の配線を形成する工程と、第１の配線の一部を被覆
するように電極の上を開口した絶縁層を形成する工程
と、第１の配線に接続され絶縁層上に延びる第２の配線
を形成する工程と、第２の配線のうち外部電極端子とな
る領域の上方に開口を有し、該外部電極端子と外部機器
の接続端子とを電気的に接続するための導電性材料をは
じく性質を有する保護膜を形成する工程とを備えてい
る。
請求項８に記載されているように、電極を有する半導体
チップの主面上に、電極を被覆して該電極に接続される
第１の配線を形成する工程と、第１の配線の一部を被覆
するように電極の上を開口した絶縁層を形成する工程
と、第１の配線に接続され絶縁層上に延びる第２の配線
を形成する工程と、第２の配線のうち外部電極端子とな
る領域の上方に開口を有し、該外部電極端子と外部機器
の接続端子とを電気的に接続するための導電性材料をは
じく性質を有する保護膜を形成する工程とを備えてい
る。
【００２３】この方法によれば、半導体チップの電極を
被覆した第１の配線の一部を被覆して絶縁層を形成する
ので、絶縁層の上にある外部電極端子に押圧力が加わっ
た場合等において、電極に加わる応力が第１の配線と絶
縁層とにより緩和されて信頼性が向上した半導体装置を
製造できる。また、絶縁層の上に第２の配線と外部電極
端子とを微細に形成できるので、配線が微細化し実装密
度が向上した半導体装置を製造できる。
被覆した第１の配線の一部を被覆して絶縁層を形成する
ので、絶縁層の上にある外部電極端子に押圧力が加わっ
た場合等において、電極に加わる応力が第１の配線と絶
縁層とにより緩和されて信頼性が向上した半導体装置を
製造できる。また、絶縁層の上に第２の配線と外部電極
端子とを微細に形成できるので、配線が微細化し実装密
度が向上した半導体装置を製造できる。
【００２４】本発明の第２の半導体装置の製造方法は、
請求項９に記載されているように、電極を有する半導体
チップの主面上に、電極を被覆して横方向に延びる第１
の配線を形成する工程と、第１の配線のうち横方向に延
びた領域の一部に到達する貫通穴が設けられ、かつ電極
を開口した絶縁層を形成する工程と、貫通穴が埋められ
るように第２の配線を形成する工程と、第２の配線のう
ち外部電極端子となる上端部の上方に開口を有し、該外
部電極端子と外部機器の接続端子とを電気的に接続する
ための導電性材料をはじく性質を有する保護膜を形成す
る工程とを備えている。
請求項９に記載されているように、電極を有する半導体
チップの主面上に、電極を被覆して横方向に延びる第１
の配線を形成する工程と、第１の配線のうち横方向に延
びた領域の一部に到達する貫通穴が設けられ、かつ電極
を開口した絶縁層を形成する工程と、貫通穴が埋められ
るように第２の配線を形成する工程と、第２の配線のう
ち外部電極端子となる上端部の上方に開口を有し、該外
部電極端子と外部機器の接続端子とを電気的に接続する
ための導電性材料をはじく性質を有する保護膜を形成す
る工程とを備えている。
【００２５】この方法によれば、半導体チップの電極を
被覆した第１の配線の一部を被覆して絶縁層を形成する
ので、絶縁層の上にある外部電極端子に押圧力が加わっ
た場合等において、電極に加わる応力が第１の配線と絶
縁層とにより緩和される。また、貫通穴に第２の配線を
形成してその上端部を外部電極端子とすることにより、
外部電極端子に加えられた押圧力が第２の配線から直下
方に作用するので電極に加わる応力が緩和され、かつ、
外部電極端子と第１の配線とが確実に接続される。した
がって、信頼性が向上した半導体装置を製造できる。更
に、それぞれ、半導体チップ上に第１の配線を、貫通穴
に第２の配線と外部電極端子とを微細に形成できるの
で、配線が微細化し実装密度が向上した半導体装置を製
造できる。
被覆した第１の配線の一部を被覆して絶縁層を形成する
ので、絶縁層の上にある外部電極端子に押圧力が加わっ
た場合等において、電極に加わる応力が第１の配線と絶
縁層とにより緩和される。また、貫通穴に第２の配線を
形成してその上端部を外部電極端子とすることにより、
外部電極端子に加えられた押圧力が第２の配線から直下
方に作用するので電極に加わる応力が緩和され、かつ、
外部電極端子と第１の配線とが確実に接続される。した
がって、信頼性が向上した半導体装置を製造できる。更
に、それぞれ、半導体チップ上に第１の配線を、貫通穴
に第２の配線と外部電極端子とを微細に形成できるの
で、配線が微細化し実装密度が向上した半導体装置を製
造できる。
【００２６】請求項１０に記載されているように、請求
項８又は９の製造方法において、外部電極端子上に突起
状電極を形成する工程を更に備えることが好ましい。
項８又は９の製造方法において、外部電極端子上に突起
状電極を形成する工程を更に備えることが好ましい。
【００２７】この方法によれば、半導体装置と外部機器
との間で、突起状電極を介していっそう確実に信号を授
受できる半導体装置を製造することができる。
との間で、突起状電極を介していっそう確実に信号を授
受できる半導体装置を製造することができる。
【００２８】請求項１１に記載されているように、請求
項８〜１０のいずれか１つの半導体装置の製造方法にお
いて、絶縁層を形成する工程は、半導体チップ上に感光
性を有する絶縁膜を形成した後に、露光とエッチングと
を順次行ってすることとしてもよい。
項８〜１０のいずれか１つの半導体装置の製造方法にお
いて、絶縁層を形成する工程は、半導体チップ上に感光
性を有する絶縁膜を形成した後に、露光とエッチングと
を順次行ってすることとしてもよい。
【００２９】この方法によれば、感光性を有する絶縁膜
を直接露光した後にエッチングして、絶縁層を形成する
ことができる。
を直接露光した後にエッチングして、絶縁層を形成する
ことができる。
【００３０】請求項１２に記載されているように、請求
項８〜１０のいずれか１つの半導体装置の製造方法にお
いて、絶縁層を形成する工程は、半導体チップ上に絶縁
膜を形成し、該絶縁膜の上にレジスト膜を形成し、該レ
ジスト膜をパターニングしてエッチングレジストを形成
した後にエッチングを行って絶縁層を形成することとし
てもよい。
項８〜１０のいずれか１つの半導体装置の製造方法にお
いて、絶縁層を形成する工程は、半導体チップ上に絶縁
膜を形成し、該絶縁膜の上にレジスト膜を形成し、該レ
ジスト膜をパターニングしてエッチングレジストを形成
した後にエッチングを行って絶縁層を形成することとし
てもよい。
【００３１】この方法によれば、絶縁膜の上に形成した
エッチングレジストを用いて、絶縁層を形成することが
できる。
エッチングレジストを用いて、絶縁層を形成することが
できる。
【００３２】請求項１３に記載されているように、請求
項８〜１０のいずれか１つの半導体装置の製造方法にお
いて、絶縁層を形成する工程は、半導体チップ上に絶縁
膜を形成した後に、レーザー又はプラズマを用いて絶縁
膜をパターニングして絶縁層を形成することとしてもよ
い。
項８〜１０のいずれか１つの半導体装置の製造方法にお
いて、絶縁層を形成する工程は、半導体チップ上に絶縁
膜を形成した後に、レーザー又はプラズマを用いて絶縁
膜をパターニングして絶縁層を形成することとしてもよ
い。
【００３３】この方法によれば、絶縁膜を直接パターニ
ングして、絶縁層を形成することができる。
ングして、絶縁層を形成することができる。
【００３４】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について、図１を参照しながら説明す
る。図１（ａ）は本実施形態に係る半導体装置のソルダ
ーレジストのない状態を示す平面図であり、図１（ｂ）
は図１（ａ）のソルダーレジストのある状態を示すI−I
線における断面図である。図１（ａ），（ｂ）におい
て、１０は例えばシリコンからなる半導体ウェハの一部
が分割されてなり、かつトランジスタ等の半導体素子か
らなる半導体集積回路を内蔵する、四角形状の半導体チ
ップである。半導体チップ１０の主面において、辺部の
近傍に複数の電極１１が配列されている。
の第１の実施形態について、図１を参照しながら説明す
る。図１（ａ）は本実施形態に係る半導体装置のソルダ
ーレジストのない状態を示す平面図であり、図１（ｂ）
は図１（ａ）のソルダーレジストのある状態を示すI−I
線における断面図である。図１（ａ），（ｂ）におい
て、１０は例えばシリコンからなる半導体ウェハの一部
が分割されてなり、かつトランジスタ等の半導体素子か
らなる半導体集積回路を内蔵する、四角形状の半導体チ
ップである。半導体チップ１０の主面において、辺部の
近傍に複数の電極１１が配列されている。
【００３５】各電極１１の少なくとも一部を覆うよう
に、かつ、各電極１１が近接する辺部の反対側、つまり
半導体チップ１０上で内側に向かって横方向に金属から
なる第１の配線２０Ａが設けられている。少なくとも電
極１１上における第１の配線２０Ａを露出させ、かつ、
該第１の配線２０Ａの一部と半導体チップ１０の主面と
を覆うように、低弾性率を有する絶縁材料からなる絶縁
層３０が設けられている。絶縁層３０の端部は、第１の
配線２０Ａが設けられた半導体チップ１０の主面に対し
て、傾斜したくさび状の断面形状を有する。そして、第
１の配線２０Ａの少なくとも一部と絶縁層３０との上に
は、金属からなる第２の配線２１が設けられている。つ
まり、第２の配線２１は、絶縁層３０の端部が有するく
さび状の断面形状の斜面上にわたって、かつ絶縁層３０
の平坦部の上に形成されている。
に、かつ、各電極１１が近接する辺部の反対側、つまり
半導体チップ１０上で内側に向かって横方向に金属から
なる第１の配線２０Ａが設けられている。少なくとも電
極１１上における第１の配線２０Ａを露出させ、かつ、
該第１の配線２０Ａの一部と半導体チップ１０の主面と
を覆うように、低弾性率を有する絶縁材料からなる絶縁
層３０が設けられている。絶縁層３０の端部は、第１の
配線２０Ａが設けられた半導体チップ１０の主面に対し
て、傾斜したくさび状の断面形状を有する。そして、第
１の配線２０Ａの少なくとも一部と絶縁層３０との上に
は、金属からなる第２の配線２１が設けられている。つ
まり、第２の配線２１は、絶縁層３０の端部が有するく
さび状の断面形状の斜面上にわたって、かつ絶縁層３０
の平坦部の上に形成されている。
【００３６】絶縁層３０の平坦部の上に形成され第２の
配線２１につながるランド２２を露出させて、ソルダー
レジスト４０が設けられている。ランド２２は、半導体
チップ１０と外部機器との間で信号を入出力するための
外部電極端子として機能する。そして、ランド２２の上
には、突起状電極である金属ボール５０が設けられてい
る。すなわち、ソルダーレジスト４０の開口部に露出す
るランド２２に金属ボール５０が接合された構造になっ
ている。
配線２１につながるランド２２を露出させて、ソルダー
レジスト４０が設けられている。ランド２２は、半導体
チップ１０と外部機器との間で信号を入出力するための
外部電極端子として機能する。そして、ランド２２の上
には、突起状電極である金属ボール５０が設けられてい
る。すなわち、ソルダーレジスト４０の開口部に露出す
るランド２２に金属ボール５０が接合された構造になっ
ている。
【００３７】以上説明したように、本実施形態の半導体
装置によれば、低弾性率を有する絶縁層３０の上に形成
されたランド２２が、絶縁層３０の平坦部と斜面と半導
体チップ１０の主面との上にわたって形成された第２の
配線２１と、該主面上に形成された第１の配線２０Ａと
を介して、電極１１に接続されている。したがって、従
来の配線回路シートの部分リードを用いた半導体装置に
比較して、絶縁層３０の斜面上において第１の配線２０
Ａを微細に形成できるので、配線の微細加工に適し、か
つ多ピン化に対応できる、製造コストの安価な半導体装
置が実現される。
装置によれば、低弾性率を有する絶縁層３０の上に形成
されたランド２２が、絶縁層３０の平坦部と斜面と半導
体チップ１０の主面との上にわたって形成された第２の
配線２１と、該主面上に形成された第１の配線２０Ａと
を介して、電極１１に接続されている。したがって、従
来の配線回路シートの部分リードを用いた半導体装置に
比較して、絶縁層３０の斜面上において第１の配線２０
Ａを微細に形成できるので、配線の微細加工に適し、か
つ多ピン化に対応できる、製造コストの安価な半導体装
置が実現される。
【００３８】また、本実施形態の半導体装置は、第２の
配線２１とランド２２とが、低弾性率を有する絶縁層３
０の上に形成される。したがって、外部機器の基板に半
導体装置を実装後に、半導体装置と基板との間に生ずる
熱応力が絶縁層３０によって吸収され、その結果金属ボ
ール５０に印加される熱応力が緩和されるので、高い信
頼性を有する半導体装置が実現される。
配線２１とランド２２とが、低弾性率を有する絶縁層３
０の上に形成される。したがって、外部機器の基板に半
導体装置を実装後に、半導体装置と基板との間に生ずる
熱応力が絶縁層３０によって吸収され、その結果金属ボ
ール５０に印加される熱応力が緩和されるので、高い信
頼性を有する半導体装置が実現される。
【００３９】また、電極１１に接続された第１の配線２
０Ａの一部を被覆して絶縁層３０が設けられるので、絶
縁層の上にある外部電極端子に押圧力が加わった場合等
において電極１１に印加される応力が第１の配線２０Ａ
と絶縁層３０とにより緩和され、この点からも高い信頼
性を有する半導体装置が実現される。
０Ａの一部を被覆して絶縁層３０が設けられるので、絶
縁層の上にある外部電極端子に押圧力が加わった場合等
において電極１１に印加される応力が第１の配線２０Ａ
と絶縁層３０とにより緩和され、この点からも高い信頼
性を有する半導体装置が実現される。
【００４０】本実施形態に係る半導体装置の製造方法に
ついて、図１（ａ），（ｂ）を参照しながら説明する。
ついて、図１（ａ），（ｂ）を参照しながら説明する。
【００４１】まず、電極１１を有する半導体チップ１０
の主面上に、蒸着又は無電解めっきによって金属層を形
成する。
の主面上に、蒸着又は無電解めっきによって金属層を形
成する。
【００４２】次に、金属層の上にレジストを塗布し、電
極１１を覆い、かつ半導体チップ１０の主面において内
側へ延びるようにしてレジストをパターニングをした後
に、エッチングを行う。つまり、電極１１を覆い、かつ
半導体チップ１０の主面において内側へ延びるようにし
て、金属からなる第１の配線２０Ａを形成する。
極１１を覆い、かつ半導体チップ１０の主面において内
側へ延びるようにしてレジストをパターニングをした後
に、エッチングを行う。つまり、電極１１を覆い、かつ
半導体チップ１０の主面において内側へ延びるようにし
て、金属からなる第１の配線２０Ａを形成する。
【００４３】次に、第１の配線２０Ａが形成された半導
体チップ１０の主面の全面にわたって絶縁性と低弾性と
を有する感光性材料を塗布した後に、乾燥と露光と現像
とを順次行う。このことによって、少なくとも電極１１
上における第１の配線２０Ａを開口した絶縁層３０を形
成する。この場合において、例えば露光で散乱光を使用
して、開口部における絶縁層３０の断面形状を、第１の
配線２０Ａに対して垂直ではなくテーパー状にして形成
する。絶縁層３０を形成するための感光性材料として
は、例えばポリイミド、エポキシ等のような絶縁性を有
するポリマーであればよい。
体チップ１０の主面の全面にわたって絶縁性と低弾性と
を有する感光性材料を塗布した後に、乾燥と露光と現像
とを順次行う。このことによって、少なくとも電極１１
上における第１の配線２０Ａを開口した絶縁層３０を形
成する。この場合において、例えば露光で散乱光を使用
して、開口部における絶縁層３０の断面形状を、第１の
配線２０Ａに対して垂直ではなくテーパー状にして形成
する。絶縁層３０を形成するための感光性材料として
は、例えばポリイミド、エポキシ等のような絶縁性を有
するポリマーであればよい。
【００４４】次に、半導体チップ１０の主面の全面にお
いて、無電解めっき法、真空蒸着法、スパッタリング
法、又はＣＶＤ法によって金属薄膜層を形成する。例え
ば、無電解めっき法を用いてＣｕからなる金属薄膜層を
形成する。
いて、無電解めっき法、真空蒸着法、スパッタリング
法、又はＣＶＤ法によって金属薄膜層を形成する。例え
ば、無電解めっき法を用いてＣｕからなる金属薄膜層を
形成する。
【００４５】次に、金属薄膜層が形成された半導体チッ
プ１０の主面の全面にわたって感光性レジストを塗布し
て、露光によって所定のパターン部以外のレジストを硬
化させた後に、該パターン部のレジストを除去する。
プ１０の主面の全面にわたって感光性レジストを塗布し
て、露光によって所定のパターン部以外のレジストを硬
化させた後に、該パターン部のレジストを除去する。
【００４６】次に、電解めっきを使用して、前記パター
ン部に例えばＣｕからなる大きい膜厚を有する金属層を
形成し、レジストを溶融して除去し、その後形成された
金属層に対して無電解Ｎｉめっきと無電解Ａｕめっきと
を順次行う。
ン部に例えばＣｕからなる大きい膜厚を有する金属層を
形成し、レジストを溶融して除去し、その後形成された
金属層に対して無電解Ｎｉめっきと無電解Ａｕめっきと
を順次行う。
【００４７】次に、エッチング液に浸漬して、金属薄膜
層のみからなる部分を溶かし、かつ大きい膜厚を有する
金属層を残すことによって、所定のパターンを有する第
２の配線２１とランド２２とを同時に形成する。
層のみからなる部分を溶かし、かつ大きい膜厚を有する
金属層を残すことによって、所定のパターンを有する第
２の配線２１とランド２２とを同時に形成する。
【００４８】なお、半導体チップ１０の主面の全面にわ
たって金属膜を堆積させ、その上にレジストを塗布し、
公知のフォトリソグラフィー技術を使用して所定のパタ
ーン部の上にエッチングマスク用レジストを形成し、こ
のレジストをマスクとして金属層をエッチングすること
によって、第２の配線２１とランド２２とを同時に形成
してもよい。
たって金属膜を堆積させ、その上にレジストを塗布し、
公知のフォトリソグラフィー技術を使用して所定のパタ
ーン部の上にエッチングマスク用レジストを形成し、こ
のレジストをマスクとして金属層をエッチングすること
によって、第２の配線２１とランド２２とを同時に形成
してもよい。
【００４９】次に、第１の配線２０Ａと絶縁層３０と第
２の配線２１とランド２２とが形成された半導体チップ
１０の主面の全面にわたって感光性ソルダーレジストを
塗布した後に、フォトリソグラフィー技術を使用して、
少なくともランド２２を露出させてソルダーレジスト４
０を形成する。ソルダーレジスト４０によって、ランド
２２以外の配線である、第１の配線２０Ａと第２の配線
２１とが、後工程において溶融したハンダから保護され
る。
２の配線２１とランド２２とが形成された半導体チップ
１０の主面の全面にわたって感光性ソルダーレジストを
塗布した後に、フォトリソグラフィー技術を使用して、
少なくともランド２２を露出させてソルダーレジスト４
０を形成する。ソルダーレジスト４０によって、ランド
２２以外の配線である、第１の配線２０Ａと第２の配線
２１とが、後工程において溶融したハンダから保護され
る。
【００５０】次に、ハンダ、Ｃｕ、Ｎｉ等からなる、又
はハンダめっきされた金属からなる金属ボール５０をラ
ンド２２の上に載置した後に、金属ボール５０とランド
２２とを溶融接合する。以上の工程によって、本実施形
態に係る半導体装置を得ることができる。
はハンダめっきされた金属からなる金属ボール５０をラ
ンド２２の上に載置した後に、金属ボール５０とランド
２２とを溶融接合する。以上の工程によって、本実施形
態に係る半導体装置を得ることができる。
【００５１】本実施形態の半導体装置の製造方法によれ
ば、半導体チップ１０の主面において、電極１１を開口
した部分の絶縁層３０の断面形状をテーパー状に形成す
る。このことによって、絶縁層３０の斜面上にわたって
第２の配線２１を微細に形成しやすく、かつ第２の配線
２１が断線しにくい構造を構成することができる。
ば、半導体チップ１０の主面において、電極１１を開口
した部分の絶縁層３０の断面形状をテーパー状に形成す
る。このことによって、絶縁層３０の斜面上にわたって
第２の配線２１を微細に形成しやすく、かつ第２の配線
２１が断線しにくい構造を構成することができる。
【００５２】（第２の実施形態）以下、本発明の第２の
実施形態について、図２を参照しながら説明する。図２
（ａ）は本実施形態に係る半導体装置のソルダーレジス
トのない状態を示す平面図であり、図２（ｂ）は図２
（ａ）のソルダーレジストのある状態を示すII−II線に
おける断面図である。図２（ａ），（ｂ）において、第
１の実施形態と同一の構成要素には、図１（ａ），
（ｂ）における符号と同一の符号を付して、適宜その説
明を省略する。
実施形態について、図２を参照しながら説明する。図２
（ａ）は本実施形態に係る半導体装置のソルダーレジス
トのない状態を示す平面図であり、図２（ｂ）は図２
（ａ）のソルダーレジストのある状態を示すII−II線に
おける断面図である。図２（ａ），（ｂ）において、第
１の実施形態と同一の構成要素には、図１（ａ），
（ｂ）における符号と同一の符号を付して、適宜その説
明を省略する。
【００５３】本実施形態においては、各電極１１の少な
くとも一部を覆うように、かつ、各電極１１が近接する
辺部の反対側、つまり半導体チップ１０の内側に向かっ
て第１の実施形態におけるよりもいっそう内側へ延びる
ようにして、金属からなる第１の配線２０Ｂが設けられ
ている。そして、半導体チップ１０上には、電極１１上
における第１の配線２０Ｂを露出させ、かつ、第１の配
線２０Ｂが露出された領域よりも内側を覆うように、絶
縁性と低弾性率とを有する絶縁材料からなる絶縁層３０
が設けられている。つまり、半導体チップ１０の内側へ
延びた第１の配線２０Ｂの端部は、絶縁層３０が有する
平坦部の下に設けられている。そして、第１の配線２０
Ｂの端部上の絶縁層３０には第１の配線２０Ｂに到達す
る貫通穴が形成されており、この貫通穴に例えば印刷法
によってＡｇペーストやＣｕペースト等からなる導電体
が埋め込まれて第２の配線２１Ｂが形成されている。
くとも一部を覆うように、かつ、各電極１１が近接する
辺部の反対側、つまり半導体チップ１０の内側に向かっ
て第１の実施形態におけるよりもいっそう内側へ延びる
ようにして、金属からなる第１の配線２０Ｂが設けられ
ている。そして、半導体チップ１０上には、電極１１上
における第１の配線２０Ｂを露出させ、かつ、第１の配
線２０Ｂが露出された領域よりも内側を覆うように、絶
縁性と低弾性率とを有する絶縁材料からなる絶縁層３０
が設けられている。つまり、半導体チップ１０の内側へ
延びた第１の配線２０Ｂの端部は、絶縁層３０が有する
平坦部の下に設けられている。そして、第１の配線２０
Ｂの端部上の絶縁層３０には第１の配線２０Ｂに到達す
る貫通穴が形成されており、この貫通穴に例えば印刷法
によってＡｇペーストやＣｕペースト等からなる導電体
が埋め込まれて第２の配線２１Ｂが形成されている。
【００５４】絶縁層３０の平坦部において、第２の配線
２１Ｂが露出している上端部はランド２２を構成する。
また、半導体チップ１０の主面の全体を覆うように、か
つランド２２を露出させてソルダーレジスト４０が設け
られている。ランド２２は、半導体チップ１０と外部機
器との間で信号を入出力するための外部電極端子として
機能する。すなわち、第２の配線２１Ｂにより、外部電
極端子であるランド２２と第１の配線２０Ｂとが接続さ
れている。
２１Ｂが露出している上端部はランド２２を構成する。
また、半導体チップ１０の主面の全体を覆うように、か
つランド２２を露出させてソルダーレジスト４０が設け
られている。ランド２２は、半導体チップ１０と外部機
器との間で信号を入出力するための外部電極端子として
機能する。すなわち、第２の配線２１Ｂにより、外部電
極端子であるランド２２と第１の配線２０Ｂとが接続さ
れている。
【００５５】ランド２２の上には、突起状電極である金
属ボール５０が設けられている。すなわち、ソルダーレ
ジスト４０の開口部に露出するランド２２に金属ボール
５０が接合された構造になっている。
属ボール５０が設けられている。すなわち、ソルダーレ
ジスト４０の開口部に露出するランド２２に金属ボール
５０が接合された構造になっている。
【００５６】以上説明したように、本実施形態の半導体
装置によれば、低弾性率を有する絶縁層３０の貫通穴に
設けられた第２の配線２１Ｂの上端部がランド２２を構
成し、ランド２２上には金属ボール５０が形成される。
第２の配線２１Ｂは、絶縁層３０の下に設けられた第１
の配線２０Ｂを介して、半導体チップ１０の電極１１に
接続されている。したがって、従来の配線回路シートの
部分リードを用いた半導体装置に比較して、半導体チッ
プ１０の上において第１の配線２０Ｂを微細に形成でき
るので、配線の微細加工に適し、かつ多ピン化に対応で
きる、製造コストの安価な半導体装置が実現される。
装置によれば、低弾性率を有する絶縁層３０の貫通穴に
設けられた第２の配線２１Ｂの上端部がランド２２を構
成し、ランド２２上には金属ボール５０が形成される。
第２の配線２１Ｂは、絶縁層３０の下に設けられた第１
の配線２０Ｂを介して、半導体チップ１０の電極１１に
接続されている。したがって、従来の配線回路シートの
部分リードを用いた半導体装置に比較して、半導体チッ
プ１０の上において第１の配線２０Ｂを微細に形成でき
るので、配線の微細加工に適し、かつ多ピン化に対応で
きる、製造コストの安価な半導体装置が実現される。
【００５７】また、外部機器の基板に半導体装置を実装
後に、半導体装置と基板との間に生ずる熱応力が絶縁層
３０によって吸収され、その結果金属ボール５０に印加
される熱応力が緩和されるので、高い信頼性を有する半
導体装置が実現される。
後に、半導体装置と基板との間に生ずる熱応力が絶縁層
３０によって吸収され、その結果金属ボール５０に印加
される熱応力が緩和されるので、高い信頼性を有する半
導体装置が実現される。
【００５８】また、電極１１に接続された第１の配線２
０Ｂの一部を被覆して絶縁層３０が設けられるので、絶
縁層の上にある外部電極端子に押圧力が加わった場合等
において、電極１１に印加される応力が第１の配線２０
Ｂと絶縁層３０とにより緩和され、高い信頼性を有する
半導体装置が実現される。
０Ｂの一部を被覆して絶縁層３０が設けられるので、絶
縁層の上にある外部電極端子に押圧力が加わった場合等
において、電極１１に印加される応力が第１の配線２０
Ｂと絶縁層３０とにより緩和され、高い信頼性を有する
半導体装置が実現される。
【００５９】また、第２の配線の上端部を外部電極端子
とすることにより、外部電極端子に加えられた押圧力が
第２の配線から直下方に作用して電極に加わる応力が緩
和されるので、この点からも高い信頼性を有する半導体
装置が実現される。
とすることにより、外部電極端子に加えられた押圧力が
第２の配線から直下方に作用して電極に加わる応力が緩
和されるので、この点からも高い信頼性を有する半導体
装置が実現される。
【００６０】また、絶縁層３０の下に第１の配線２０Ｂ
を形成することによって、絶縁層３０の端部における寸
法や形状の精度を緩和できるので、半導体装置の製造歩
留りを向上できる。
を形成することによって、絶縁層３０の端部における寸
法や形状の精度を緩和できるので、半導体装置の製造歩
留りを向上できる。
【００６１】本実施形態に係る半導体装置の製造方法に
ついて、図２（ａ），（ｂ）を参照しながら説明する。
ついて、図２（ａ），（ｂ）を参照しながら説明する。
【００６２】まず、第１の実施形態と同様の方法によっ
て、金属からなる第１の配線２０Ｂを形成する。この場
合において、第１の実施形態におけるよりもいっそう半
導体チップ１０の内側へ延びるようにして、第１の配線
２０Ｂを形成する。
て、金属からなる第１の配線２０Ｂを形成する。この場
合において、第１の実施形態におけるよりもいっそう半
導体チップ１０の内側へ延びるようにして、第１の配線
２０Ｂを形成する。
【００６３】次に、第１の配線２０Ｂが形成された半導
体チップ１０の主面の全面にわたって絶縁性と低弾性と
を有する感光性材料を塗布した後に、乾燥と露光と現像
とを順次行って絶縁層３０を形成する。絶縁層３０を形
成する際に、第１の配線２０Ｂの電極１１上の部分を開
口し、かつ絶縁層３０の下における第１の配線２０Ｂの
端部に到達するように貫通穴を形成する。第１の実施形
態と同様に、開口部における絶縁層３０の断面形状を第
１の配線２０Ｂに対してテーパー状にして形成する。絶
縁層３０を形成するための感光性材料としては、例えば
ポリイミド、エポキシ等のような絶縁性を有するポリマ
ーであればよい。
体チップ１０の主面の全面にわたって絶縁性と低弾性と
を有する感光性材料を塗布した後に、乾燥と露光と現像
とを順次行って絶縁層３０を形成する。絶縁層３０を形
成する際に、第１の配線２０Ｂの電極１１上の部分を開
口し、かつ絶縁層３０の下における第１の配線２０Ｂの
端部に到達するように貫通穴を形成する。第１の実施形
態と同様に、開口部における絶縁層３０の断面形状を第
１の配線２０Ｂに対してテーパー状にして形成する。絶
縁層３０を形成するための感光性材料としては、例えば
ポリイミド、エポキシ等のような絶縁性を有するポリマ
ーであればよい。
【００６４】次に、それぞれ第１の実施形態と同様の方
法により、半導体チップ１０の主面の全面においてＣｕ
からなる金属薄膜層を形成し、該金属薄膜層が形成され
た半導体チップ１０の主面の全面にわたって感光性レジ
ストを塗布して、露光により絶縁層３０における貫通穴
の上以外のレジストを硬化させた後に、貫通穴の上のレ
ジストを除去する。つまり、絶縁層３０の貫通穴におい
て、レジストを残留させず、形成された金属薄膜層を露
出させた状態にする。
法により、半導体チップ１０の主面の全面においてＣｕ
からなる金属薄膜層を形成し、該金属薄膜層が形成され
た半導体チップ１０の主面の全面にわたって感光性レジ
ストを塗布して、露光により絶縁層３０における貫通穴
の上以外のレジストを硬化させた後に、貫通穴の上のレ
ジストを除去する。つまり、絶縁層３０の貫通穴におい
て、レジストを残留させず、形成された金属薄膜層を露
出させた状態にする。
【００６５】次に、それぞれ第１の実施形態と同様の方
法により、貫通穴における露出した金属薄膜層の上に例
えばＣｕからなる大きい膜厚を有する金属層を形成し、
レジストを溶融して除去し、その後に無電解Ｎｉめっき
と無電解Ａｕめっきとを順次行う。このことによって、
貫通穴が埋められるように金属層を形成し、絶縁層３０
において露出した金属層の上端面に対してもＮｉとＡｕ
とを順次無電解めっきする。
法により、貫通穴における露出した金属薄膜層の上に例
えばＣｕからなる大きい膜厚を有する金属層を形成し、
レジストを溶融して除去し、その後に無電解Ｎｉめっき
と無電解Ａｕめっきとを順次行う。このことによって、
貫通穴が埋められるように金属層を形成し、絶縁層３０
において露出した金属層の上端面に対してもＮｉとＡｕ
とを順次無電解めっきする。
【００６６】次に、エッチング液に浸漬して、金属薄膜
層のみからなる部分を溶かし、大きい膜厚を有する金属
層を残すことによって、絶縁層３０における貫通穴に金
属層からなる第２の配線２１Ｂを形成する。したがっ
て、第２の配線２１Ｂを、第１の配線２０Ｂを介して電
極１１に接続することができる。絶縁層３０の表面にお
ける第２の配線２１Ｂの露出部、つまり第２の配線２１
Ｂの上端部は、ランド２２として機能する。
層のみからなる部分を溶かし、大きい膜厚を有する金属
層を残すことによって、絶縁層３０における貫通穴に金
属層からなる第２の配線２１Ｂを形成する。したがっ
て、第２の配線２１Ｂを、第１の配線２０Ｂを介して電
極１１に接続することができる。絶縁層３０の表面にお
ける第２の配線２１Ｂの露出部、つまり第２の配線２１
Ｂの上端部は、ランド２２として機能する。
【００６７】次に、第１の実施形態と同様の方法によっ
て、少なくともランド２２を露出させてソルダーレジス
ト４０を形成する。ソルダーレジスト４０によって、ラ
ンド２２以外の配線である第１の配線２０Ｂが、後工程
において溶融したハンダから保護される。
て、少なくともランド２２を露出させてソルダーレジス
ト４０を形成する。ソルダーレジスト４０によって、ラ
ンド２２以外の配線である第１の配線２０Ｂが、後工程
において溶融したハンダから保護される。
【００６８】次に、ランド２２の上に金属ボール５０を
載置した後に、金属ボール５０とランド２２とを溶融接
合する。以上の工程によって、本実施形態に係る半導体
装置を得ることができる。
載置した後に、金属ボール５０とランド２２とを溶融接
合する。以上の工程によって、本実施形態に係る半導体
装置を得ることができる。
【００６９】本実施形態の半導体装置の製造方法によれ
ば、半導体チップ１０の上において第１の配線２０Ｂを
形成するので、配線の微細加工に適し、かつ断線しにく
い構造を有する半導体装置を製造できる。
ば、半導体チップ１０の上において第１の配線２０Ｂを
形成するので、配線の微細加工に適し、かつ断線しにく
い構造を有する半導体装置を製造できる。
【００７０】また、絶縁層３０の下に第１の配線２０Ｂ
を形成することによって、配線の断線防止を目的とした
絶縁層３０の端部における寸法や形状の精度管理を緩和
できるので、高い製造歩留りで半導体装置を製造でき
る。
を形成することによって、配線の断線防止を目的とした
絶縁層３０の端部における寸法や形状の精度管理を緩和
できるので、高い製造歩留りで半導体装置を製造でき
る。
【００７１】なお、以上説明した各実施形態において
は、絶縁層３０を形成するために、絶縁性と低弾性とを
有する感光性材料を塗布した。これに限らず、それぞれ
予めフィルム状に形成された、低弾性と感光性とを有す
る絶縁材料を使用してもよい。この場合には、低弾性と
感光性とを有するフィルム状の絶縁材料を半導体チップ
１０の主面上に貼り合わせた後に露光、現像して第１の
配線２０Ａ，２０Ｂを露出させる。
は、絶縁層３０を形成するために、絶縁性と低弾性とを
有する感光性材料を塗布した。これに限らず、それぞれ
予めフィルム状に形成された、低弾性と感光性とを有す
る絶縁材料を使用してもよい。この場合には、低弾性と
感光性とを有するフィルム状の絶縁材料を半導体チップ
１０の主面上に貼り合わせた後に露光、現像して第１の
配線２０Ａ，２０Ｂを露出させる。
【００７２】また、散乱光を用いて絶縁層３０の開口部
における断面形状をテーパー状に形成した。これに代え
て、平行光を用いて露光し、現像後の熱処理における温
度プロファイルを制御する等して、絶縁層３０の開口部
における断面形状をテーパー状に形成してもよい。
における断面形状をテーパー状に形成した。これに代え
て、平行光を用いて露光し、現像後の熱処理における温
度プロファイルを制御する等して、絶縁層３０の開口部
における断面形状をテーパー状に形成してもよい。
【００７３】また、感光性のない絶縁材料も使用でき
る。この場合には、半導体チップ１０の主面において形
成された感光性のない絶縁材料を、レーザーやプラズマ
等の機械的加工によって直接パターニングする。あるい
は、半導体チップ１０の主面において形成された感光性
のない絶縁材料の上にエッチングレジストを形成し、該
エッチングレジストをパターニングした後にエッチング
等の化学的加工を行う。これらの方法によって、第１の
配線２０Ａ，２０Ｂを露出させる。
る。この場合には、半導体チップ１０の主面において形
成された感光性のない絶縁材料を、レーザーやプラズマ
等の機械的加工によって直接パターニングする。あるい
は、半導体チップ１０の主面において形成された感光性
のない絶縁材料の上にエッチングレジストを形成し、該
エッチングレジストをパターニングした後にエッチング
等の化学的加工を行う。これらの方法によって、第１の
配線２０Ａ，２０Ｂを露出させる。
【００７４】更に、半導体チップ１０の主面上の外側に
電極１１を、内側の絶縁層３０にランド２２と金属ボー
ル５０とをそれぞれ形成したが、これに代えて半導体チ
ップ１０の主面上の内側、例えば中央部付近に電極１１
を形成し、電極１１を開口して絶縁層３０を形成し、外
側の絶縁層３０に貫通穴、ランド２２及び金属ボール５
０を形成してもよい。
電極１１を、内側の絶縁層３０にランド２２と金属ボー
ル５０とをそれぞれ形成したが、これに代えて半導体チ
ップ１０の主面上の内側、例えば中央部付近に電極１１
を形成し、電極１１を開口して絶縁層３０を形成し、外
側の絶縁層３０に貫通穴、ランド２２及び金属ボール５
０を形成してもよい。
【００７５】
【発明の効果】請求項１〜７の発明によれば、第２の配
線を介して電極に加わる応力が第１の配線と絶縁層とに
より緩和され、かつ実装後に外部電極端子に加わる応力
が絶縁層により緩和されるので、半導体装置の信頼性が
向上する。また、絶縁層上に外部電極端子が微細に形成
されるので、微細配線が可能になる。
線を介して電極に加わる応力が第１の配線と絶縁層とに
より緩和され、かつ実装後に外部電極端子に加わる応力
が絶縁層により緩和されるので、半導体装置の信頼性が
向上する。また、絶縁層上に外部電極端子が微細に形成
されるので、微細配線が可能になる。
【００７６】請求項８〜１３の発明によれば、請求項１
〜７の構造を容易に実現できる。
〜７の構造を容易に実現できる。
【図１】（ａ）は本発明の第１の実施形態に係る半導体
装置のソルダーレジストのない状態を示す平面図であ
り、（ｂ）は（ａ）のソルダーレジストのある状態を示
すI−I線における断面図である。
装置のソルダーレジストのない状態を示す平面図であ
り、（ｂ）は（ａ）のソルダーレジストのある状態を示
すI−I線における断面図である。
【図２】（ａ）は本発明の第２の実施形態に係る半導体
装置のソルダーレジストのない状態を示す平面図であ
り、（ｂ）は（ａ）のソルダーレジストのある状態を示
すII−II線における断面図である。
装置のソルダーレジストのない状態を示す平面図であ
り、（ｂ）は（ａ）のソルダーレジストのある状態を示
すII−II線における断面図である。
【図３】従来の半導体装置を示す断面図である。
【符号の説明】 １０ 半導体チップ １１ 電極 ２０Ａ，２０Ｂ 第１の配線 ２１Ａ，２１Ｂ 第２の配線 ２２ ランド（外部電極端子） ３０ 絶縁層 ４０ ソルダーレジスト（保護膜） ５０ 金属ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (13)
- 【請求項１】 主面上に電極が配置された半導体チップ
と、 前記電極を被覆するようにして該電極に接続された第１
の配線と、 前記主面上に設けられ前記第１の配線の一部を被覆して
前記電極が配置されている領域を開口した絶縁層と、 前記絶縁層の上に設けられ外部機器との間で信号を授受
するための外部電極端子と、 前記第１の配線と外部電極端子とを接続するための第２
の配線とを備えたことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記第２の配線は前記絶縁層の上に設けられていること
を特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記第１の配線は半導体チップ上で横方向に延びるよう
に形成され、 前記絶縁層に形成され前記第１の配線のうち前記横方向
に延びた領域の一部に到達する貫通穴を更に備え、 前記第２の配線は前記貫通穴を埋めるように形成されて
いることを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において、 前記第２の配線の上端部が前記外部電極端子となってい
ることを特徴とする半導体装置。 - 【請求項５】 請求項１〜４のいずれか１つに記載の半
導体装置において、 前記絶縁層は前記電極が配置されている領域を開口した
部分の端部において前記絶縁層の上面から前記半導体チ
ップの主面に至るまでのくさび状の傾斜部を有すること
を特徴とする半導体装置。 - 【請求項６】 請求項１〜５のいずれか１つに記載の半
導体装置において、 前記外部電極端子を開口して形成され、該外部電極端子
と外部機器の接続端子とを電気的に接続するための導電
性材料をはじく性質を有する保護膜を更に備えたことを
特徴とする半導体装置。 - 【請求項７】 請求項１〜６のいずれか１つに記載の半
導体装置において、 前記外部電極端子上に設けられた突起状電極を更に備え
たことを特徴とする半導体装置。 - 【請求項８】 電極を有する半導体チップの主面上に、
前記電極を被覆して該電極に接続される第１の配線を形
成する工程と、 前記第１の配線の一部を被覆するように前記電極の上を
開口した絶縁層を形成する工程と、 前記第１の配線に接続され前記絶縁層上に延びる第２の
配線を形成する工程と、 前記第２の配線のうち外部電極端子となる領域の上方に
開口を有し、該外部電極端子と外部機器の接続端子とを
電気的に接続するための導電性材料をはじく性質を有す
る保護膜を形成する工程とを備えたことを特徴とする半
導体装置の製造方法。 - 【請求項９】 電極を有する半導体チップの主面上に、
前記電極を被覆して横方向に延びる第１の配線を形成す
る工程と、 前記第１の配線のうち前記横方向に延びた領域の一部に
到達する貫通穴が設けられ、かつ前記電極を開口した絶
縁層を形成する工程と、 前記貫通穴が埋められるように第２の配線を形成する工
程と、 前記第２の配線のうち外部電極端子となる上端部の上方
に開口を有し、該外部電極端子と外部機器の接続端子と
を電気的に接続するための導電性材料をはじく性質を有
する保護膜を形成する工程とを備えたことを特徴とする
半導体装置の製造方法。 - 【請求項１０】 請求項８又は９記載の半導体装置の製
造方法において、 前記外部電極端子上に突起状電極を形成する工程を更に
備えたことを特徴とする半導体装置の製造方法。 - 【請求項１１】 請求項８〜１０のいずれか１つに記載
の半導体装置の製造方法において、 前記絶縁層を形成する工程は、半導体チップ上に感光性
を有する絶縁膜を形成した後に、露光とエッチングとを
順次行って前記絶縁層を形成することを特徴とする半導
体装置の製造方法。 - 【請求項１２】 請求項８〜１０のいずれか１つに記載
の半導体装置の製造方法において、 前記絶縁層を形成する工程は、半導体チップ上に絶縁膜
を形成し、該絶縁膜の上にレジスト膜を形成し、該レジ
スト膜をパターニングしてエッチングレジストを形成し
た後にエッチングを行って前記絶縁層を形成することを
特徴とする半導体装置の製造方法。 - 【請求項１３】 請求項８〜１０のいずれか１つに記載
の半導体装置の製造方法において、 前記絶縁層を形成する工程は、半導体チップ上に絶縁膜
を形成した後に、レーザー又はプラズマを用いて前記絶
縁膜をパターニングして前記絶縁層を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00231898A JP3618212B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00231898A JP3618212B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204678A true JPH11204678A (ja) | 1999-07-30 |
| JP3618212B2 JP3618212B2 (ja) | 2005-02-09 |
Family
ID=11525989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00231898A Expired - Fee Related JP3618212B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3618212B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077844A1 (en) * | 1999-06-15 | 2000-12-21 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
| US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| KR100430203B1 (ko) * | 1999-10-29 | 2004-05-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
| EP1198003A4 (en) * | 2000-03-23 | 2005-12-14 | Seiko Epson Corp | SEMICONDUCTOR DEVICE, MANUFACTURING METHOD, CIRCUIT BOARD, AND ELECTRONIC DEVICE |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| US7057282B2 (en) | 2003-03-18 | 2006-06-06 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board and electronic equipment |
| US7284443B2 (en) | 2003-01-30 | 2007-10-23 | Fujikura Ltd. | Semiconductor pressure sensor and process for fabricating the same |
| US7323777B2 (en) | 2002-08-21 | 2008-01-29 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument |
| US7525193B2 (en) | 2004-05-26 | 2009-04-28 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| JP2010161430A (ja) * | 1999-08-12 | 2010-07-22 | Fujitsu Semiconductor Ltd | 半導体装置 |
| CN112363292A (zh) * | 2015-04-30 | 2021-02-12 | Lg伊诺特有限公司 | 透镜移动装置 |
-
1998
- 1998-01-08 JP JP00231898A patent/JP3618212B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6835595B1 (en) | 1999-06-15 | 2004-12-28 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
| US7157363B2 (en) | 1999-06-15 | 2007-01-02 | Fujikura Ltd. | Method for producing a semiconductor package, with a rerouted electrode formed on a resin projection portion |
| WO2000077844A1 (en) * | 1999-06-15 | 2000-12-21 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
| US7023088B2 (en) | 1999-06-15 | 2006-04-04 | Fujikura Ltd. | Semiconductor package, semiconductor device and electronic device |
| JP2010161430A (ja) * | 1999-08-12 | 2010-07-22 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US7057283B2 (en) | 1999-10-29 | 2006-06-06 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
| US6770547B1 (en) | 1999-10-29 | 2004-08-03 | Renesas Technology Corporation | Method for producing a semiconductor device |
| KR100430203B1 (ko) * | 1999-10-29 | 2004-05-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| EP1198003A4 (en) * | 2000-03-23 | 2005-12-14 | Seiko Epson Corp | SEMICONDUCTOR DEVICE, MANUFACTURING METHOD, CIRCUIT BOARD, AND ELECTRONIC DEVICE |
| US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
| US7388295B2 (en) | 2001-11-19 | 2008-06-17 | Renesas Technology Corp. | Multi-chip module |
| US7323777B2 (en) | 2002-08-21 | 2008-01-29 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument |
| US7530276B2 (en) | 2003-01-30 | 2009-05-12 | Fujikura Ltd. | Semiconductor pressure sensor and manufacturing method thereof |
| US7284443B2 (en) | 2003-01-30 | 2007-10-23 | Fujikura Ltd. | Semiconductor pressure sensor and process for fabricating the same |
| US7057282B2 (en) | 2003-03-18 | 2006-06-06 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same, circuit board and electronic equipment |
| US7525193B2 (en) | 2004-05-26 | 2009-04-28 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| CN112363292A (zh) * | 2015-04-30 | 2021-02-12 | Lg伊诺特有限公司 | 透镜移动装置 |
| CN112363292B (zh) * | 2015-04-30 | 2023-08-18 | Lg伊诺特有限公司 | 透镜移动装置 |
| US11988892B2 (en) | 2015-04-30 | 2024-05-21 | Lg Innotek Co., Ltd. | Lens moving apparatus and camera module and optical device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3618212B2 (ja) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512298B2 (en) | Semiconductor device and method for producing the same | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| US7608929B2 (en) | Electrical connector structure of circuit board and method for fabricating the same | |
| US7208825B2 (en) | Stacked semiconductor packages | |
| US6891273B2 (en) | Semiconductor package and fabrication method thereof | |
| US7705471B2 (en) | Conductive bump structure of circuit board and method for forming the same | |
| US7199459B2 (en) | Semiconductor package without bonding wires and fabrication method thereof | |
| WO1998056041A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20070042475A (ko) | 반도체 칩 및 반도체 칩의 제조 방법 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20090071482A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| US7943863B2 (en) | Wiring substrate and manufacturing method thereof, and semiconductor device | |
| JP3524441B2 (ja) | 配線形成方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| US20190252325A1 (en) | Chip package structure and manufacturing method thereof | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| KR20180012171A (ko) | 반도체 장치 및 이의 제조 방법 | |
| JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11274155A (ja) | 半導体装置 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |