JPH02126659A - 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 - Google Patents

湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法

Info

Publication number
JPH02126659A
JPH02126659A JP1231825A JP23182589A JPH02126659A JP H02126659 A JPH02126659 A JP H02126659A JP 1231825 A JP1231825 A JP 1231825A JP 23182589 A JP23182589 A JP 23182589A JP H02126659 A JPH02126659 A JP H02126659A
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
curved
die
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1231825A
Other languages
English (en)
Other versions
JP2978510B2 (ja
Inventor
Martin Kalfus
マーティン・カルファス
Eugene L Foutz
ユージーン・エル・フォウツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH02126659A publication Critical patent/JPH02126659A/ja
Application granted granted Critical
Publication of JP2978510B2 publication Critical patent/JP2978510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般に電子デバイスに関し、ざらに詳しくは
、半導体またはその他の電子チップにリードを設ける改
良した手段と方法に関する。本明細書で用いるデバイス
または複数のデバイスという用語は、ここで述べるよう
な種類の接続手段およびリードを使用するあらゆる種類
の電子的デバイスおよび集積回路など半導体を基礎にし
たすべてのデバイスを包含するものである。
（従来技術〉 エレクトロニクス、特に半導体デバイスおよび回路技術
において、信号処理を主として行うデバイスには軽いリ
ードを、相当量の電流を流すデバイスには重いリードを
設けるのが普通である。細い線のワイヤ・ボンディング
および金属箔のタブ・ボンディングは、信号処理デバイ
スに通常使用する技術の一例でおる。このようなワイヤ
または箔は、通常数マイクロ・アンペアまたはミリ・ア
ンペアしか流さず、通常２５ミクロン（１ミル）ないし
その数倍であり、一般にデバイス上のボンディング・パ
ッドに直接溶接される。
数十ないし数百アンペアの電流を必要とする電力用ダイ
オードおよびトランジスタまたは集積回路のようなより
高い電流の流れるデバイスの場合、デバイスにボンディ
ングされるリードはざらに丈夫でなければならず、数分
の１ミリメートルないし数ミリメートルの単位の厚さの
金属リードを使用するのが普通である。これらは、多く
の場合、デバイス上のボンディング領域にはんだ付けさ
れる。
接続されるデバイスが不均一な表面を有する場合、この
ような重いリードを取り付けることによって不良品が発
生し、これは生産の歩留まりと信頼性を低下させる。例
えば、電力用半導体のダイかマスキングおよび（または
）不活性誘電体を用いて製造される場合、ボンディング
・パッドは一段高くなった誘電体によって部分的に取り
囲まれる可能性がおり、この誘電体の外側表面はボンデ
ィング・パッドの表面より高くなっている。通常の従来
技術による平坦なリードがこのようなボンディング・パ
ッドにはんだ付けされる場合、はんだの間およびその延
展を制御することは困難である。誘電体表面へのはんだ
の流出が起こりやすく、チップの周辺端部ではんだが橋
絡することによって、電気的短絡が発生する可能性があ
り、これによってデバイスが動作不能になったりその信
頼性が低下したりする。したかつて、ボンディング・パ
ッドまたは他の接続部が隣接する外側表面より下に凹状
に設けられる場合、例えば、ボンディング・パッドが、
リードと接触すると不都合が生じ、かつボンディング・
パッドよりも基板に対して高さの高い誘電体または他の
材料によって少なくとも部分的に取り囲まれているよう
な電力用デバイスに重いリードをボンディングする場合
には、問題が引き続き存在する。
したがって、本発明の目的は、デバイスを取り囲む領域
の外部表面の少なくとも１部に対して凹状のボンディン
グ・パッドまたは接点領域を有するデバイスにリードを
ボンディングする改良した手段と方法を提供することで
ある。
本発明の伯の目的は、上述のように、半導体デバイスに
リードをボンディングする改良した手段と方法を提供す
ることであるが、このデバイスはまた１アンペア以上の
電流を連続的に流すことが可能でおる。
本発明のさらに他の目的は、上述のように、デバイスに
リードをボンディングする改良した手段と方法を提供す
ることでおるが、このデバイスははんだを使用して取り
付けることが望ましい。
本発明のざらに他の目的はデバイスのサージに対する能
力を高めるため、ダイとリードとの間隔を接近させ、か
つボンディング・パッドにはんだを充満させた場合には
リードとボンディング・パッドとの間隔を接近させなが
ら、上述のように、デバイスにリードをボンディングす
る改良した手段と方法を提供することである。
本明細書で使用する「はんだ」または「はんだ類」とい
う用語【よ全ての電気的に導電性のある取り付け材料を
包含するもので、これらはリード取り付け処理のある期
間半固体または少なくとも部分的に液状となるものであ
る。従来の金属または金属合金または金属を混合したエ
ポキシ樹脂または他の導電性プラスチックまたはガラス
等はこれらの例でおるが、これらに制約されるものでは
ない。
（発明の概要） 前述および他の目的および特徴は、本発明によって達成
され、本発明に従った半導体デバイスは、２：′、導体
ダイと、第１リード手段と、第２リード手段とから構成
される。半導体ダイは、対向する第１および第２面を有
し、第２面はボンディング・パッドを有し、ボンディン
グ・パッドは隣接する外部表面の少なくとも一部に対し
て窪んでいる。
第１リード手段は、当該デバイスに対して外部接続を行
う第１部分と、第１部分に接続し半導体ダイの第１面を
取り付けるための第２部分とを有する。第２リード手段
は、当該デバイスに対して外部接続を行う第１部分と、
第１部分に接続しボンディング・パッドにおいて半導体
ダイの第２面に電気的に接続するためのポンディング部
とを有する。ボンディング部は、少なくとも］方向にお
いてボンディング・パッドに向って凸状に湾曲している
。ボンディング部とボンディング・パッドとの間の距離
が、ボンディング・パッドから離れるにつれて増加する
。その結果、ボンディングのための導電［生取り付け材
料が外部表面上へと延展せず、デバイスの信頼性を向上
させる。
前述の改良した電子デバイスは、凹状のボンディング・
パッド表面を有する半導体ダイを設け、ダイ取り付け部
と凸状または湾曲したボンディング部分を有するリード
手段を設け、ダイを取り付け部に取り付け、リード手段
の凸状または湾曲した部分をボンディング・パッドの水
平方向外側のデバイス表面に拡散しない電気的導電性材
料によってボンディング・パッドに取り付けることによ
って製作することが望ましい。２つの取り付け段階は同
時に実行することが望ましい。これらの取り付け段階は
はんだ付けによって実行するのが望ましい。ダイを取り
付け部から絶縁したい場合、絶縁物をこの間に設ける。
上で概略した発明、目的および特徴は、添付図面と以下
の説明を検討することによってさらに十分に理解できる
。
（実施例） 第１Ａ図は、従来技術による電子デバイス１０の一部を
切り欠いた平面図であり、第１Ｂおよび０図はその縦断
面図である。第１電極１２は、取付手段２０によってこ
の上に取り付けた電子ダイ１６、例えば、シリコン整流
デツプを有する。ダイ１６の反対面はコンタクト２２を
有し、これは外部表面２３を有する高くなった誘電体１
８によって少なくとも部分的に境界を設けられている。
ダイ１６の本体１７は、例えば、ｎ形半導体領域であり
、コンタクトまたはボンディング・パッド２２は、例え
ば、ｎ形半導体領域を有し、これによってダイ１６中に
ＰＮ接合１９を形成する。ダイ１６中に示すダイオード
は単に図示のためであり、本発明に関する限り、エレメ
ント１６の内部ｈｉ造は関係なく、これは、ダイオード
、抵抗、トランジスタ、または他の任意の電子的構造で
もよく、また半導体の形態でおってもなくてもよいこと
を当業者は理解する。明瞭化のため、第１Ｂないし４部
図の断面図のダイ１６の種々の領域からハツチングを省
略し、はんだ領域は点彩で示されている。
コンタクト２２は、デバイス１６の本体内の領域の１部
でその表面に露出している部分でもよく、または金属化
表面でもよく、またはデバイス本体上またはデバイス上
の誘電体層上の導電性リードの露出部分でもよい。コン
タクト２２は、不純物添加した半導体もしくは金属また
は半金属または合金またはこれらの組合わせでもよい。
本体は半導電性または絶縁性でもよい。本発明に関する
限り、コンタクト２２が、例えば第１Ｂ図に示すように
、コンタクト２２に隣接する誘電体１８の表面２３がコ
ンタクト２２よりも高くなっているダイ１６の外部表面
の隣接する部分に対して窪んでいるかまたは凹部になっ
ていることのみが重要でおる。
コンタクト２２は、例えば、はんだ２４によってリード
手段１４に取付けられる。従来技術のリード１４は実質
的に平坦でおるため、はんだ２４のωおよびリード１４
の間隔が正確に制御されない場合、はんだ２４は、誘電
体１８の上部表面２３上へと延びる。第１Ｃ図の部分２
６に示すように、このような目的に使用するはんだの挙
動はまちまちであり、リード１４およびコンタクト２２
間の間隔が一定でないため、余分なはんだがコンタクト
２２とリード１６の間から誘電体１８の上部表面２３と
ダイ１６の端部を越えて押し出されるのが普通でおる。
これによって、たとえば、ＰＮ接合１９が短絡し、デバ
イスは動作不能になる。たとえはんだが接合部１９を短
絡する程には延展せず、ただ誘電体１８の上部表面２３
に流れるだけでめったとしても、デバイスの端部に沿っ
た領域１７からはんだ２４への放電により逆耐電圧が低
下し、デバイスの信頼性に悪影響を与える。
このような短絡または逆耐電圧の低下の傾向は、はんだ
２４がリード１４を濡らして誘電体１８とリード１４間
の狭い間隙にしみ込む場合に悪化する。したがって、従
来技術によるリード構成の場合、歩留まりの減少および
信頼性の低下が起こり得る。
第２Ａ図は、本発明の第１実施例による改良したデバイ
スの一部を切欠いた平面図、第２Ｂ図はその縦断面図で
あり、これは従来技術の多くの制約を取り除いている。
第１電極１２、凹部コンタクト領域２２と本体１７との
間のＰＮ接合、および外部表面２３を有する隣接する一
段高い誘電体１８は、第１Ａないし第１Ｃ図の従来技術
によるデバイスに示されているものと同様でおる。これ
らは単なる代表例であって、パッド２２上に凹状または
窪んだコンタクト領域を有する電子的デバイス（ＰＮ接
合のめる無しにかかわらず）の多くの異なったタイプの
いずれても良い。
上部リード３０は、コンタクト領域２２に向かいはんだ
６１Ｖｊ、３６によってこれに取り付けられた底部３４
の付いた凸状の湾曲部３２を有する。領域３６（および
第３Ｂないし４Ｂ図に示す同等の領域４６と５６）は、
金属性のはんだまたは導電性プラスチックまたはガラス
またはその他の電気的導体でもよく、これらは、ここで
使用しているように、−船釣なはんだという用品に包含
される。
湾曲部３２の底部３４の側部寸法が、例えば第２Ａ図お
よび２Ｂ図に示すように、コンタクト２２の側部寸法よ
りも小ざいことが重要であり、またリード３０の下部表
面３３の下に位置する湾曲部３２の底部３４の深さが、
−段高くなった誘電体１８の外部表面２３から見たコン
タクト２２の深さよりも深いことが重要である。このこ
とは、はんだ３６の形状を適切に保持し、その水平方向
への延展を制御するのに役立つ。
はんだ３６が半液状または液体状態でおる場合、これは
コンタクト２２とリード３０の下部表面３３の両者を濡
らす。良好に濡らした場合、従来技術においてははんだ
３６とリード３０のコンタクト２２および下部表面３３
の両者との間の接触角度が小さく、はんだがコンタクト
２２の中央から水平方向に滲み出す傾向が強い。これは
、使用するはんだの量を制限しても生じる。第２へない
しＢ図に示す本発明のデバイスにおいては、はんだ３６
の端部の水平方向の移動は、はんだ材料の表面張力によ
って阻止することができる。
第２ＡおよびＢ図に示す本発明の構成の場合、湾曲部３
２の存在によってリード３０の下部表面３３とコンタク
ト２２の距離が開くと、比較的大きく、横向きで外方向
に凹面の空気とはんだの境界を生じる。このような状態
で、空気とはんだとの境界表面における表面張力の成分
は、リード３０とのはんだ境界に沿った表面移動力を阻
止する。はんだと誘電体表面２３との間の接触角度が大
きい従来技術のデバイスの場合、リード１４と誘電体１
Ｂとの間の空気とはんだの境界は横方向で外向きに凸面
となる可能性が必り、この場合、表面張力は横方向で外
向きに移動させる力を阻止するのではなく、むしろこれ
を促進する。
したがって、本発明の構成は、製造時の制御がはるかに
容易であり、リードとコンタクトの間隔の相違およびは
んだの量の変化に対してより許容度が高い。このことは
、誘電体１８の上部表面２３上に延展することなくはん
だが流れ込むことができる大きな間隔によって助長され
る。
なお、はんだ３６は、誘電体１８の上部表面２３からコ
ンタクト領域２２に広がる誘電体１Ｂの側壁３７と接触
する可能性がある。これは害にはならない。はんだ３６
の表面と空気との境界はこの点では横方向に内側に向け
られる、すなわち、コンタクト２２の中央に向けられる
ので、たとえはんだ３６が誘電体１８を濡らしても、は
んだ３６が上部表面２３上に滲み出る傾向は殆どないが
、その理由は空間とはんだとの境界の表面張力がこのよ
うな移動を阻止するからである。
本発明の構成の他の特徴は、表面の移動および表面張力
によって、はんだ３６がコンタクト領域２２に沿って外
側に、次に側壁３７に沿って上方に滲み出し、コンタク
ト領域２２上の凹状部に充満することでおる。このこと
は、コンタクト２２を最大の面積で接触させ、コンタク
ト２２とり−ド３０との間の直列の電気的まただ熱的抵
抗を減少させるために、非常に望ましい。このはんだを
充満させる動作は、誘電体の側壁３７の上端部で停止す
る傾向がおる、すなわら、コンタクトの窪みが充満され
た場合に停止する傾向があるが、その理由は、その時点
で空間とはんだの境界の表面張力の成分が、側壁３７に
沿って上方へはんだの移動を促進することから、表面２
３に沿ってはんだ３６の外方向への移動を阻止すること
に切り替わるからでおる。
第２ＡおよびＢ図は、湾曲部３２の底部３４が実質的に
平坦である場合の実施例を示す。このような構成は、リ
ード３０の広い表面をコンタクト２２に極めて接近させ
、これは、サージの性能ヲ改良するのに望ましいが、底
部３４がコンタクト２２と平行になることを保証するた
め、組み立て中に１ノードをより正確に配置する必要が
ある。第３Ａおよび第３Ｂ図に示す構成はより許容度が
大きい。第３ＡおよびＢ図は、上部リード４０の湾曲部
４２の底部４４が湾曲し、その結果、底部４４とコンタ
クト領域２２との間の距離は、湾曲部４２の中央から離
れて隣接する誘電体１８に向かって横方向に移動するに
連れて、単調的に増加する点を除いて実質的に第２Ａお
よびＢ図と同様である。この実施例は、第２ＡおよびＢ
図の実施例の特徴を殆ど全て有すると共に、リード３０
．４０およびコンタクト２２の平行度の調整不良に対し
て余り敏感でないという他の特徴も有している。第３Ａ
およびＢ図に示す構成では、たとえ１ノード４０がコン
タクト２２と若干平行でなくても、リード４０の底部４
４はコンタクト２２に対して実質的に同様の関係を有す
るが、リード３０の底部３４はそうではない。
第２ＡおよびＢ図は、湾曲部３２が、上から見た場合、
実質的に正方形または長方形でおる場合の構成を示す。
第３△およびＢ図は、湾曲部４２が、上から児だ場合、
実質的に円形または楕円形であり、断面が実質的に半球
形または半楕円形でおる場合の構成を示す。本明細書で
用いる「半楕円形」という用語は、半球形および半楕円
床も含む。
湾曲部３２．４２の形状は重要ではないが、鋭い端部ま
たは折れ曲がりまたは厚みの薄くなった部分を避けるこ
とが望ましい。この湾曲部はコンタクト領１０．２２の
横方向の形状とほぼ一致し、はんだ３６．４６によって
コンタクト領域２２仝体を覆い、第３Ｂ図と第４Ｂ図お
よび（または）第４Ｄ図の断面図に示すようにわずかに
湾曲した底部断面形状を有することが望ましい。
第４ＡおよびＢ図は、本発明の他の実施例を示し、ここ
で上部リード５０はコンタクト領域２２より幅が狭くな
っている。リード５０は、はんだ５６によってコンタク
ト領域２２にボンディングされた下部表面５４の付いた
湾曲部５２を有する。
湾曲部５２をコンタクト領［２２より小さくすることに
よって、たとえコンタクト部分５２が若干非整合であっ
ても、はんだはコンタクト領域中に容易に保持される。
第４ＣおよびＤ図は、異なる２２の実施例に従った第４
ＡおよびＢ図の構成の横断面図であり、第４Ｂ図に対し
て直角の関係でおる。第４Ｃ図は、リード５０の湾曲部
５２が実質的に一つの方向にのみ湾曲している。すなわ
ち、第４Ｂ図の面に沿って湾曲しているが、第４Ｃ図の
面に沿って湾曲していない構成を示す。したがって、本
実施例では、湾曲部５２は実質的に円筒形または他の２
次元的な曲面を有する。この実施例は、リート５０の材
料を最少限の成形だけで特に容易に形成することができ
るという特徴を有する。
第４Ｄ図は、リード５０の湾曲部５２が２つの方向に湾
曲している、すなわち、第４Ｂ図に示す面に沿って湾曲
し、かつ第４Ｄ図に示す面に沿っても湾曲している構成
を示す。通常湾曲した２つの面ば直交するが、これは重
要ではない。この実施例では、湾曲部５２は実質的に半
球形もしくは半楕円形状または他の３次元の曲面でおる
。この実施例には、ダイのコンタクト領域およびリード
のコンタクト部分の位置合せに関し最も許容度が大きい
という特徴がある。
曲率半径６０（第４Ｂ図参照）は、異なったコンタクト
領［２２の大きざに合わせて調節することが望ましく、
その結果、底部表面４３．４４および５３．５４は、誘
電体１８の側壁３７の上端部においてコンタクト領ＩＯ
，２２の上部表面４５．５５から十分離れ、はんだが誘
電体１８の上部表面２３上に滲み出すのを防止する。以
下に述べる実例は、コンタクト領域２２の異なった側部
寸法に対して領域４２．５２の一般的に最適な曲率を余
計な実験を必要とせずに選択するための十分な情報を当
業者に提供する。
上述の実施例では、ダイ１６はリード１２に電気的に直
接接続されたが、これは重要ではない。
取付手段２０を電気的な絶縁体によって構成して心良く
、その結果、ダイ１６は、例えば、電気的ではなく熱的
にリード１２に接続され、このり一ド１２は別械的な支
持を行う。ダイ１６の領域１７に対する電気的な接続は
、他のり一ド（図示せず）を介して行ってもよい。
はんだ材料の選定に関し、金属合金はんだが特に適して
いることが判明しているが、その他のはんだも有用であ
ると信じられる。はんだを選定する場合、電気的リード
を容易に需らし、リードまたははんだとの接触を希望し
ないボンディング領域に隣接するダイの領域を容易に濡
らさない材料を選定することが重要である。電気的リー
トは通常高導電性金属であり、隣接するダイ領域は不活
性誘電体で覆われることが多いので、このような金属を
優先的に澤らし、不活性誘電体を必まり濡らさないはん
だがこのような位置には適している。
この点において、金属合金はんだは、通常我々か知って
いる最も導電性の高いプラスチックまたはガラスよりも
優れた性能を発揮する。
（実　例） 第３△およびＢ図および第４ＡおよびＢ図に示す構成を
有するデバイスを、約３７ないし１０５ミル（０，９４
ないし２．７ミリメードル）平方の範囲の側部寸法のシ
リコン整流器ダイを用いて製作した。これらのダイは、
第３Ｂ図および第４Ｂ図に示すような一段高い酸化物端
部を有し、これの上部表面は約０．５ミル（１２ミクロ
ン）だけコンタクト領域またはボンディング・パッドの
面より上方に位置した。第３Ｂ図および第４Ｂ図の領域
２２に対応するボンディング・パッドは、不純物を添加
したシリコンでＴｉ−Ｎｉ−△ｑのメタライゼイション
によって覆った。ダイ１６を取り付けた低部リード１２
は銅によって構成し、ダイ取付け領域の側部寸法は約８
０Ｘ９０ないし１１５Ｘ１３５ミル（２，ＯＸ２．３な
いし２．９Ｘ３．４ｍ＞の範囲で、厚みはらないし１５
ミル（０，１３ないし０．３８ｍ＞の範囲またはこれ以
上で、一般に約６ミル（０，ｔ５ｍ）とした。上部リー
ド４０．５０もまた銅によって構成し、ダイの接触領域
の側部寸法は、第３Ａ図および３Ｂ図に示す構成の場合
、約４０ｘ４０ないＬ１００Ｘ１００ミ／Ｌｚ（１，Ｑ
ｘｌ、Ｏｈいし２．５Ｘ２．５ｍｍ）の範囲であり、第
４Ａ図および４Ｂ図に示す構成の場合、約２０ｘ２０な
いし８０Ｘ８０ミル（０，５Ｘ０．５ないし２Ｘ２ｍｍ
＞の範囲であり、厚みは、通常６ないし１５ミル（０，
１５ないし０．３８ｍ＞の範囲またはこれ以上で、一般
に約１２ミル（０，３簡）とした。
第３Ｂ図および４Ｂ図に示す湾曲形状を用いた。
例えば、８８　：　１０　：　２　（Ｐｂ　：Ｓｎ　：
Ａｃ＋）の合金でダイの大きざによって決まる総徂約０
．５ないし３．０ミリグラムのはんだペーストをリード
１２のダイ取付け領域に載置し、ダイ１６をこの上に載
置した。他のはんだ形態、合金および量もまた使用可能
である。
同じ構成で同量またはこれより少ない量のはんだペース
トをダイコンタクトまたはパッド２２に面して上向きに
載置し、次に上部リード４０゜５０をこれと接するよう
に形成、あるいは設けた。
コンタクト領域が小さければ、少ない量のはんだが用い
る。
組立てた部品を、ライスコンシン州、ミルウオーキ所在
のリンドバーグ社製の長さ２０フイート、幅２インチ、
４ゾーンで水素雰囲気を使用したベルト炉中を通過させ
た。ベルトに沿って移動した部品は、水素の雰囲気中で
最高温度約３４０’Ｃに約３分間ざらされた。この時間
と温度は、はんだペーストを溶かし、ダイコンタクト領
１！２２およびリード４０．５０およびダイ１６の反対
面およびリード１２のダイ・ボンド領域を濡らすのに十
分であった。はんだ付け作業の完了時に、デバイスを冷
却し検査した。隣接する誘電体の上部表面上にはんだの
侵入か全くなく、また端部が短絡したり、従来技術で見
られた他の問題も発生せず、ダイコンタクト領１或２２
の優れた範囲がｊｑられたことが判明した。
領域２２と接触する電極４０．５０の湾曲部４２．５２
は、約１２ないし２００ミル（０，３ないし５．１＃）
の曲率半径を有する。これは、側部寸法が約２９Ｘ２９
ないし９４Ｘ９４ミル（０，７３Ｘ０．７３ないし２．
４Ｘ２．４ｍｍ＞のパッド２２と組み合わせて、コンタ
クト領域２２の端部で誘電体１８の約３ないし１０ミル
（０，０７６ないし０．２５ｍ）上方にリード４０．５
０の下側を位置させるのに十分でおる。
ダイの寸法、コンタクトの寸法、およびリードの寸法の
変化にしたがって、少なくとも約６ミル（０，１５＃）
の間隔を、上部リード４０．５０の下部表面と誘電体１
８の表面２３との間に保持することが望ましい。これは
、曲率半径および（または）湾曲部の深さを調節するこ
とによって達成される。
本発明はシリコン整流器ダイにボンディングを行う場合
を例にとって説明してきたか、例えば、従来のワイヤ・
ボンドと違って比較的重量の大きいリードを接続する一
段低くなったコンタクト領域またはパッドを有する全て
の半導体ダイまたは電気的ダイに適用可能であり、この
場合リートまたは取付けんだと隣接する一段高くなった
誘電体の上部表面との間のコンタクト、またはポンディ
ング・パッドの横方向外側の他の隣接する一段高くなっ
たダイ領域は回避するべきである。
ざらに、上述の手段および方法が、従来技術のリード取
付方法および構造に関係するはんだの滲みとはんだによ
る短絡の問題を除去すること、およびこれが特に簡単で
完成したデバイスの歩留まりと信頼性を改善するのに寄
与する。
ざらに、本発明の範囲から逸脱することなく、種々の変
形と等刷物を本発明の手段および方法に対して行うこと
ができることを、当業者はここにおける教示に基づいて
理解すべきである。したがって、このような変形は仝て
特許請求の範囲に包含される。
【図面の簡単な説明】
第１Ａ図は、従来技術による電子デバイス１０の一部を
切り欠いた平面図であり、第１Ｂ図はその縦断面図であ
る。 第２Ａ図は、本発明の一実施例による電子デバイスの部
分の一部を切欠いた平面図であり、第２Ｂ図はその縦断
面図である。 第３Ａ図は、本発明の他の実施例による電子装置の平面
図であり、第３Ｂ図はその縦断面図でおる。 第４Ａ図は、本発明のさらに他の実施例による電子デバ
イスの平面図であり、第４Ｂ’＞いしＤ図は幾つかの実
施例に従った断面図でおる。 （主要符号の説明） １０・・・電子デバイス、１２、・・・下部リード、１
４．３Ｑ、４０．５０・・・上部リード、１６・・・ダ
イ、１７・・・本体、１８・・・誘電体、１９・・・Ｐ
Ｎ接合、２０・・・取付手段、２２・・・ボンディング
・パッド、２３・・・外部表面、２４．３６．４６．５
６・・・はんだ、２５．３３．４３．５３・・・下部表
面、２６・・・はんだの流出部、３２．４２．５２・・
・窪み、３４．４４．５４・・・底部、４５．５５・・
・ボンディング・パッドの上部表面、３７・・・横壁、
６０・・・曲率半径

Claims (4)

    【特許請求の範囲】
  1. １．半導体デバイスであつて： 　対向する第１および第２面を有する半導体ダイであり
    、前記第２面は前記第１面に対し第１の高さを有するボ
    ンディング・パッドを有し、該ボンディング・パッドは
    前記第１面上方において当該ボンディング・パッドの高
    さよりも高い外部表面を有する誘電体部に横方向に近接
    しているところの、半導体ダイ： 当該デバイスに対して外部接続を行う第１部分と、該第
    １部分に接続し前記半導体ダイの前記第１面を取り付け
    るための第２部分とを有する第１リード手段：ならびに 当該デバイスに対して外部接続を行う第１部分と、該第
    １部分に接続し前記ボンディング・パッドにおいて前記
    半導体ダイの前記第２面に電気的に接続するためのボン
    ディング部とを有する第２リード手段： から構成され、 前記第２リード手段の前記ボンディング部は、少なくと
    も１方向において前記ボンディング・パッドに向かって
    凸状に湾曲し、前記ボンディング・パッドに接続された
    とき、前記ボンディング部から前記ボンディング・パッ
    ドまでの距離が、前記ボンディング・パッドに最も近い
    位置から前記誘電体部に横方向に向かって、増加する： ことを特徴とする半導体デバイス。
  2. ２．半導体デバイスであつて： 対向する第１および第２面を有する半導体ダイであり、
    前記第１面は実質的に平坦であり、前記第２面はその上
    に誘電体領域によって少なくとも一部が取り囲まれた少
    なくとも１つの電気的ボンディング・パッドを有し、前
    記誘電体は前記ボンディング・パッドよりも一段高く構
    成されて前記ボンディング・パッドから横方向に遠ざか
    って延びる上部面を有するところの、前記半導体ダイ；
    ならびに 当該デバイスに対して外部接続を行なう外側部分と前記
    半導体ダイの第１および第２面にそれぞれ接続する内側
    部分とを有する第１および第２取り付け手段であり、前
    記第２取り付け手段の前記内側部分は前記少なくとも１
    つのボンディング・パッドの方向に向かつて部分的に湾
    曲し、前記誘電体の前記上部面上へと延展しない導電性
    材料により前記ボンディング・パッドに電気的に接続さ
    れた領域を有するところの、第１および第２取り付け手
    段； から構成されることを特徴とする半導体デバイス。
  3. ３．対向する第１および第２面を有する半導体ダイを設
    ける段階であり、前記第２面上に上部表面を有する他方
    領域によって少なくとも一部が取り囲まれる少なくとも
    １つのボンディング位置を設け、前記第２面上方の前記
    上部表面の高さを前記ボンディング位置の高さよりも高
    く構成する、段階； 前記ダイを取り付ける第１取り付け部と前記ボンディン
    グ位置にボンディングを行う第２ボンディング部とを有
    するリード手段を設ける段階であり、該リード手段の前
    記ボンディング部を少なくとも１つの方向に湾曲して構
    成する、段階；前記リード手段と前記半導体ダイとを組
    み立てる段階であり、前記リード手段の前記湾曲したボ
    ンディング部を前記ダイ上のボンディング位置に対面さ
    せ、前記湾曲したボンディング部の中央部がその周辺部
    よりも前記ボンディング位置に接近しかつ前記ボンディ
    ング部のいずれの部分も前記他方領域に接触しないよう
    前記ボンディング部を方向づけて構成する、段階：なら
    びに 前記湾曲したボンディング部を導電性取り付け材料によ
    り前記ボンディング位置にボンディングする段階であり
    、前記導電性取り付け材料は前記他方領域の前記上部表
    面に延展することなく前記ボンディング位置に接触する
    ところの、段階；から構成されることを特徴とする半導
    体デバイスの形成方法。
  4. ４．取り付け表面に接続するための取り付け面とボンデ
    ィング・パッドの付いた他方の面とを有する半導体チッ
    プを設ける段階であり、前記ボンディング・パッドを前
    記他方の面にほぼ平行である上部表面を有する隆起した
    誘電体により少なくとも部分的に包囲して構成する、段
    階； 前記取り付け面を支持する取り付け表面を有するチップ
    支持部材を設ける段階： 前記ボンディング・パッドに電気的に接続するためのボ
    ンディング表面を有する電極部材を設ける段階であり、
    前記ボンディング表面を少なくとも１つの方向において
    湾曲させて、前記ボンディング表面の中央部をその周辺
    部よりも前記ボンディング・パッドに接近して位置させ
    る、段階：前記取り付け表面と前記取り付け面との間に
    第１取り付け材料を設ける段階： 前記ボンディング表面と前記ボンディング・パッドとの
    間に第２導電性取り付け材料を設ける段階： 前記取り付け表面を第１取り付け材料によって前記取り
    付け面に接続する段階；および 前記第２取り付け材料を前記誘電体の前記上部表面上に
    延展させることなく前記ボンディング表面を前記第２取
    り付け材料によって前記ボンディング・パッドに電気的
    に接続する段階； から構成されることを特徴とする半導体デバイスの形成
    方法。
JP1231825A 1988-09-09 1989-09-08 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 Expired - Lifetime JP2978510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US243,363 1988-09-09
US07/243,363 US5001545A (en) 1988-09-09 1988-09-09 Formed top contact for non-flat semiconductor devices

Publications (2)

Publication Number Publication Date
JPH02126659A true JPH02126659A (ja) 1990-05-15
JP2978510B2 JP2978510B2 (ja) 1999-11-15

Family

ID=22918463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1231825A Expired - Lifetime JP2978510B2 (ja) 1988-09-09 1989-09-08 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法

Country Status (7)

Country Link
US (1) US5001545A (ja)
EP (1) EP0358077B1 (ja)
JP (1) JP2978510B2 (ja)
KR (1) KR0139540B1 (ja)
CN (1) CN1016298B (ja)
DE (1) DE68926645T2 (ja)
MY (1) MY104177A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237358A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2008108886A (ja) * 2006-10-25 2008-05-08 Fuji Electric Device Technology Co Ltd 樹脂封止半導体装置
JP2012235161A (ja) * 2012-08-01 2012-11-29 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP2016143694A (ja) * 2015-01-30 2016-08-08 三菱電機株式会社 半導体装置
JP2017079228A (ja) * 2015-10-19 2017-04-27 株式会社三社電機製作所 半導体素子用端子
JP2018019110A (ja) * 2017-11-02 2018-02-01 ローム株式会社 半導体装置
JP6346717B1 (ja) * 2017-02-20 2018-06-20 新電元工業株式会社 電子装置及び接続体
JPWO2018150556A1 (ja) * 2017-02-20 2019-02-21 新電元工業株式会社 電子装置及び接続子
WO2019167102A1 (ja) * 2018-02-27 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2020208677A1 (ja) * 2019-04-08 2020-10-15 新電元工業株式会社 半導体装置
JP2021141235A (ja) * 2020-03-06 2021-09-16 株式会社東芝 半導体装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US5341979A (en) * 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
FR2742000B1 (fr) * 1995-11-30 1998-04-24 Sgs Thomson Microelectronics Composant semiconducteur a montage par brasure
US5830781A (en) * 1997-04-22 1998-11-03 General Instrument Corp. Semiconductor device soldering process
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
FR2811475B1 (fr) * 2000-07-07 2002-08-23 Alstom Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
JP2004111745A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
US20060255455A1 (en) * 2005-05-13 2006-11-16 Stmicroelectronics, Inc. Reliability and improved frequency response package for extremely high power density transistors
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
DE102011086687A1 (de) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
JP5800778B2 (ja) 2011-11-25 2015-10-28 三菱電機株式会社 接合方法および半導体装置の製造方法
US8871572B2 (en) * 2012-12-20 2014-10-28 Intersil Americas LLC Lead frame having a perimeter recess within periphery of component terminal
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package
WO2019082343A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置
DE102018130147A1 (de) * 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019134680A1 (de) * 2019-12-17 2021-06-17 Kme Germany Gmbh Verfahren zur Herstellung eines Lotdepots sowie Lotdepot
CN115295510A (zh) * 2022-09-06 2022-11-04 日月新半导体(威海)有限公司 半导体分立器件封装件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100847U (ja) * 1986-12-19 1988-06-30

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
DE1614364C3 (de) * 1966-06-01 1979-04-05 Rca Corp., New York, N.Y. (V.St.A.) Verfahren zur Montage eines Halbleiter-Kristallelementes
US3500136A (en) * 1968-01-24 1970-03-10 Int Rectifier Corp Contact structure for small area contact devices
US3569797A (en) * 1969-03-12 1971-03-09 Bendix Corp Semiconductor device with preassembled mounting
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
US4012765A (en) * 1975-09-24 1977-03-15 Motorola, Inc. Lead frame for plastic encapsulated semiconductor assemblies
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
US4346396A (en) * 1979-03-12 1982-08-24 Western Electric Co., Inc. Electronic device assembly and methods of making same
JPS5619627A (en) * 1979-07-25 1981-02-24 Mitsubishi Electric Corp Assembly of semiconductor device
JPS5627941A (en) * 1979-08-17 1981-03-18 Hitachi Ltd Manufacture of semiconductor device
US4252864A (en) * 1979-11-05 1981-02-24 Amp Incorporated Lead frame having integral terminal tabs
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPH0719865B2 (ja) * 1985-04-10 1995-03-06 九州日立マクセル株式会社 半導体装置のリ−ドフレ−ム製造方法
DE3528427A1 (de) * 1985-08-08 1987-04-02 Bbc Brown Boveri & Cie Elektrische verbindungslasche fuer halbleiterbauelemente
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100847U (ja) * 1986-12-19 1988-06-30

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237358A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2008108886A (ja) * 2006-10-25 2008-05-08 Fuji Electric Device Technology Co Ltd 樹脂封止半導体装置
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置
JP2012235161A (ja) * 2012-08-01 2012-11-29 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2014192292A (ja) * 2013-03-27 2014-10-06 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JPWO2016067414A1 (ja) * 2014-10-30 2017-04-27 三菱電機株式会社 半導体装置及びその製造方法
JP2016143694A (ja) * 2015-01-30 2016-08-08 三菱電機株式会社 半導体装置
JP2017079228A (ja) * 2015-10-19 2017-04-27 株式会社三社電機製作所 半導体素子用端子
JP6346717B1 (ja) * 2017-02-20 2018-06-20 新電元工業株式会社 電子装置及び接続体
WO2018150557A1 (ja) * 2017-02-20 2018-08-23 新電元工業株式会社 電子装置及び接続体
JPWO2018150556A1 (ja) * 2017-02-20 2019-02-21 新電元工業株式会社 電子装置及び接続子
US10896868B2 (en) 2017-02-20 2021-01-19 Shindengen Electric Manufacturing Co., Ltd. Electronic device and connector
US10910292B2 (en) 2017-02-20 2021-02-02 Shindengen Electric Manufacturing Co., Ltd. Electronic device and connection body
JP2018019110A (ja) * 2017-11-02 2018-02-01 ローム株式会社 半導体装置
WO2019167102A1 (ja) * 2018-02-27 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JPWO2019167102A1 (ja) * 2018-02-27 2020-04-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2020208677A1 (ja) * 2019-04-08 2020-10-15 新電元工業株式会社 半導体装置
JP2021141235A (ja) * 2020-03-06 2021-09-16 株式会社東芝 半導体装置
US11646250B2 (en) 2020-03-06 2023-05-09 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
DE68926645D1 (de) 1996-07-18
EP0358077A2 (en) 1990-03-14
EP0358077B1 (en) 1996-06-12
KR900005587A (ko) 1990-04-14
MY104177A (en) 1994-02-28
US5001545A (en) 1991-03-19
JP2978510B2 (ja) 1999-11-15
KR0139540B1 (ko) 1998-06-01
DE68926645T2 (de) 1997-01-16
CN1041067A (zh) 1990-04-04
CN1016298B (zh) 1992-04-15
EP0358077A3 (en) 1991-04-03

Similar Documents

Publication Publication Date Title
JPH02126659A (ja) 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
JP2658423B2 (ja) 半導体デバイス
US5198964A (en) Packaged semiconductor device and electronic device module including same
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
US4994412A (en) Self-centering electrode for power devices
US5521429A (en) Surface-mount flat package semiconductor device
CN100409443C (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
JP2522524B2 (ja) 半導体装置の製造方法
US8343811B2 (en) Semiconductor device
US5110761A (en) Formed top contact for non-flat semiconductor devices
EP0732744A2 (en) Resin sealing type semiconductor device and method of making the same
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6876067B2 (en) Semiconductor device
US3581166A (en) Gold-aluminum leadout structure of a semiconductor device
CN115000023A (zh) 具有焊料停止结构的衬底、其制造方法、以及电子器件
US6147410A (en) Electronic component and method of manufacture
JPH0955407A (ja) テープキャリア構造
JP3179414B2 (ja) 半導体装置及びその製造方法
CN217444382U (zh) 半导体封装框架及结构
JP3172393B2 (ja) 混成集積回路装置
JP4610426B2 (ja) 回路装置の製造方法
JPH03142862A (ja) リードフレーム
KR100335759B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그 제조방법
KR100585585B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

EXPY Cancellation because of completion of term