DE68926645T2 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE68926645T2
DE68926645T2 DE68926645T DE68926645T DE68926645T2 DE 68926645 T2 DE68926645 T2 DE 68926645T2 DE 68926645 T DE68926645 T DE 68926645T DE 68926645 T DE68926645 T DE 68926645T DE 68926645 T2 DE68926645 T2 DE 68926645T2
Authority
DE
Germany
Prior art keywords
bonding
semiconductor workpiece
dielectric
bottom portion
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68926645T
Other languages
English (en)
Other versions
DE68926645D1 (de
Inventor
Eugene Lamar Foutz
Martin Aaron Kalfus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE68926645D1 publication Critical patent/DE68926645D1/de
Publication of DE68926645T2 publication Critical patent/DE68926645T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

  • Diese Erfindung betrifft allgemein elektronische Vorrichtungen und insbesondere eine verbesserte Vorrichtung und ein Verfahren zum Vorsehen von Zuführungen zu einem Halbleiter oder anderen elektronischen Chips. Gemäß dem hier durchgeführten Gebrauch sollen die Wörter Vorrichtung oder Vorrichtungen sich auf alle Arten von Halbleitervorrichtungen und integrierten schaltungen beziehen, die Verbindungsmittel oder Zuführungen der hier beschriebenen Art verwenden.
  • Auf dem Gebiet der Elektronik, insbesondere auf dem Gebiet der Halbleitervorrichtungen und -schaltungen, ist es allgemein üblich, Zuführungen mit geringem Gewicht zu den Vorrichtungen vorzusehen, die in erster Linie zur Signalverarbeitung dienen, und weiter schwere Zuführungen zu den Vorrichtungen vorzusehen, die einen beträchtlichen Strom leiten. Draht- Bonden von dünnen Drähten und Flachband-Bonden (tab bonding) von Metallfolien sind Beispiele von herkömmlich verwendeten Verfahren für signalverarbeitende Vorrichtungen. Solche Drähte oder Folien leiten im allgemeinen nur Mikroampere oder Milliampere, sind typischerweise 25 Mikrometer (1 mil) bis wenige Vielfache davon dick und sind im allgemeinen direkt an die Bonding- oder Kontaktflecken (bonding pads) auf der Vorrichtung geschweißt.
  • Bei Vorrichtungen für höheren Strom, wie Leistungsdioden und Transistoren oder integrierten Schaltkreisen, bei denen Ströme von einigen Ampere bis 10 oder 100 Ampere notwendig sind, müssen die an die Vorrichtung gebondeten Zuführungen robuster sein. Es ist allgemein üblich, Metallzuführungen zu verwenden, die in der Größenordnung eines Bruchteils eines Millimeters dick sind. Sie werden häufig durch Anlöten an die Bondgebiete auf der Vorrichtung angebracht.
  • Wenn die Vorrichtung, mit der eine Verbindung herzustellen ist, eine unregelmäßige Oberfläche aufweist, wird es schwieriger, derartige schwere Zuführungen anzubringen, ohne Ausfallzustände hervorzurufen, die die Herstellungsausbeute und Zuverlässigkeit verringern können. Wenn beispielsweise ein Leistungshalbleiterwerkstück hergestellt wird unter Verwendung von Maskierungs- und/oder Passivierungsdielektrika, können die Kontaktflecken teilweise durch das angehobene Dielektrikum umgeben sein, dessen äußere Oberfläche höher ist als die Oberfläche des Kontaktfleckens. Wenn die üblichen flachen Zuführungen nach dem Stand der Technik auf einem derartigen Kontaktflecken angelötet werden, ist es schwierig, die Lotmenge und dessen Ausbreitung zu steuern. Ein Herauslaufen des Lots auf die Dielektrikumsoberfläche wird wahrscheinlicher, und ein Vorhandensein von Lot um die Kante des Chips herum kann elektrische Kurzschlüsse hervorrufen, die die Vorrichtung nicht funktionsfähig oder nicht zuverlässig machen. Somit besteht weiterhin ein Problem beim Bonden schwerer Zuführungen zu Leistungsvorrichtungen, bei denen der Bondingflekken oder ein anderer Verbindungspunkt gegenüber der angrenzenden äußeren Oberfläche abgesenkt ist, beispielsweise wenn der Bondingflecken wenigstens teilweise durch ein Dielektrikum oder ein anderes Material umgeben ist, das nicht die Zuführung berühren soll und ein höheres Niveau relativ zu der Substratoberfläche als der Bondingflecken aufweist.
  • Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, eine verbesserte Vorrichtung und Verfahren zum Bonden von Zuführungen an Vorrichtungen zu schaffen, die einen Bondingflecken oder Kontaktbereich aufweisen, der relativ zu wenigstens einem Teil der äußeren Oberfläche des umgebenden Gebiets der Vorrichtung abgesenkt ist.
  • Gemäß dem hier verwendeten Gebrauch sollen die Wörter Lot oder Lote jegliches elektrisch leitfähige Anbringungsmaterial einschließen, das zu manchen Zeiten während des Zuführungsanbringungsvorgangs halbfest oder wenigstens teilweise flüssig ist. Ein herkömmliches Metall, Metallegierungen oder Metall enthaltende Epoxystoffe oder andere leitfähige Kunststoffe oder Gläser stellen nicht einschränkende Beispiele dar.
  • Aus den japanischen Patentzusammenfassungen (Patent Abstracts of Japan), Band 10, Nr. 302, E-445, und aus dem japanischen Patent JP-A-61116865 ist ein Verfahren zum Bilden einer Halbleitervorrichtung bekannt, bei dem Probleme mit Kurzschlüssen aufgrund eines Lotkriechens vermieden werden. Bei diesem Verfahren werden jedoch Löcher in den Kontaktbereichen für die Vorrichtungszuführungen gebildet, um das Lot zu lokalisieren.
  • Aus dem US-Patent US-A-4 626 478 ist die Möglichkeit bekannt, konvexe Vertiefungen vorzusehen, die in Kontaktbereichen der Zuführungen ausgebildet sind, die die Bondingbereiche der Halbleiterwerkstücke kontaktieren. Dieses Patent lehrt jedoch, daß die obere Oberfläche der Kontaktflecken über seine Umgebung angehoben ist, und daß ein Lotkriechen nicht vermieden wird.
  • Gemäß einem ersten Aspekt der Erfindung wird eine Halbleitervorrichtung gemäß Anspruch 1 geschaffen.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Bilden einer Halbleitervorrichtung gemäß Anspruch 4 geschaffen.
  • Es werden nun drei elektronische Vorrichtungen und Verfahren zu ihrer Herstellung beispielhaft unter Bezug auf die begleitenden Zeichnungen beschrieben werden. In den Zeichnungen zeigen:
  • Fig. 1A eine teilweise aufgeschnittene Draufsicht auf einen Teil einer elektronischen Vorrichtung gemäß dem Stand der Technik, und
  • Fig. 1B-C Querschnittsansichten davon;
  • Fig. 2A eine teilweise aufgeschnittene Draufsicht auf einen Teil einer elektronischen Vorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung, und
  • Fig. 2B eine Querschnittsansicht davon;
  • Fig. 3A eine Draufsicht auf einen Teil einer elektronischen Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung, und
  • Fig. 3B eine Querschnittsansicht davon; und
  • Fig. 4A eine Draufsicht auf einen Teil einer elektronischen Vorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung, und
  • Fig. 4B-D Querschnittsansichten davon gemäß verschiedener Ausführungsformen.
  • Fig. 1A zeigt eine teilweise aufgeschnittene Draufsicht und die Figuren 1B-C zeigen Querschnittsansichten eines Teils einer elektronischen Vorrichtung 10 gemäß dem Stand der Technik. Eine erste Elektrode 12 weist ein elektronisches Werkstück 16 auf, beispielsweise einen Siliziumgleichrichterchip, der auf dieser durch eine Anbringungsvorrichtung 20 angebracht ist. Die gegenüberliegende Seite des Werkstücks 16 weist einen Bonding- oder Kontaktflecken 22 auf, der durch ein erhöhtes Dielektrikum 18 mit einer oberen Oberfläche 23 begrenzt ist. Ein Körper 17 des Werkstücks 16 kann beispielsweise ein P-Typ-Halbleiterbereich sein, und der Kontakt- oder Bondingflecken 22 kann beispielsweise einen N-Typ- Halbleiterbereich enthalten, wodurch ein PN-Übergang 19 innerhalb des Werkstücks 16 gebildet wird. Der Fachmann wird verstehen, daß die in dem Werkstück 16 gezeigte Diode lediglich zur Veranschaulichung dient und daß im Rahmen dieser Erfindung der innere Aufbau des Werkstücks 16 keine Bedeutung besitzt und es sich dabei um eine Diode, einen Widerstand, einen Transistor oder ein anderes elektronisches Bauelement handeln kann. Der Klarheit wegen wurde eine Schraffierung in den verschiedenen Bereichen des Werkstücks 16 in den Querschnittsansichten der Figuren 1B-4D weggelassen, wobei die Lotbereiche punktiert sind.
  • Der Kontakt 22 kann Teil eines Bereichs innerhalb des Körpers der Vorrichtung 16 sein, der an der Oberfläche freiliegend ist, oder eine Oberflächenmetallisierung, oder es kann sich um einen freiliegenden Bereich einer leitfähigen Zuführung auf dem Körper der Vorrichtung oder eine dielektrische Schicht auf der Vorrichtung handeln. Der Kontakt 22 kann ein dotierter Halbleiter oder ein Metall oder ein Halbmetall oder eine Legierung oder eine Kombination daraus sein. Im Rahmen dieser Erfindung ist es lediglich wichtig, daß der Kontakt 22 abgesenkt oder zurückversetzt ist in bezug auf den angrenzenden Teil der äußeren Oberfläche des Werkstücks 16, wie beispielsweise in Fig. 1B gezeigt ist, wo die Oberfläche 23 des an den Kontakt 22 angrenzenden Dielektrikums 18 ein höheres Niveau als der Kontakt 22 besitzt.
  • Der Kontakt 22 wird an eine Zuführungsvorrichtung 14 beispielsweise durch ein Lot 24 angeschlossen. Da die Zuführung 14 nach dem Stand der Technik im wesentlichen flach ist, wird das Lot 24 heraus bis zur oberen Oberfläche 23 des Dielektrikums 18 reichen, wenn nicht die Menge an Lot 24 und der Abstand der Zuführung 14 genau gesteuert werden. Aufgrund von Veränderungen im Lotrohmaterial, das für solche Zwecke verwendet wird, und von Abweichungen im Abstand zwischen der Zuführung 14 und dem Kontakt 22 ist es üblich, daß überschüssiges Lot zwischen dem Kontakt 22 und der Zuführung 16 auf die obere Oberfläche 23 des Dielektrikums 18 und über die Kante des Werkstücks 16 gequetscht wird, wie bei Stelle 26 in Fig. 1C gezeigt ist. Dies kann zu einem Ausfall der Vorrichtung führen, beispielsweise durch einen Kurzschluß des PN- Übergangs 19. Sogar wenn das Lot 24 sich nicht so weit erstreckt, daß der Überang 19 kurzgeschlossen wird, sondern lediglich über die obere Oberfläche 23 des Dielektrikums 18 herausfließt, kann dies die Zuverlässigkeit der Vorrichtung ungünstig beeinflussen durch eine Verringerung der Durchschlagspannung für einen Überschlag von Bereich 17 zum Lot 24 entlang der Kante der Vorrichtung. Die Neigung für derartige Kurzschlüsse oder eine verringerte Durchschlagspannung wird erhöht, wenn das Lot 24 die Zuführung 14 benetzt und über die geringe Lücke zwischen dem Dielektrikum 18 und der Zuführung kriecht. Somit kann ein Ausbeuteverlust und eine verringerte Zuverlässigkeit bei der Zuführungsanordnung nach dem Stand der Technik auftreten.
  • Fig. 2A zeigt eine teilweise aufgeschnittene Draufsicht und Fig. 2B zeigt eine Querschnittsansicht von einer bzw. durch eine verbesserte Vorrichtung gem%ß einer ersten Ausführungsform der vorliegenden Erfindung, die viele Einschränkungen nach dem Stand der Technik vermeidet. Eine erste Zuführungsvorrichtung 12 einschließlich einer Elektrode und ein Werkstück 16 mit einem PN-Übergang 19 zwischen einem zurückversetzten Kontaktflecken 22 und einem Körper 17 und mit einem angrenzenden angehobenen Dielektrikum 18 mit einer oberen Oberfläche 23 sind gleich zu der Darstellung der Vorrichtung nach dem Stand der Technik in den Figuren 1A-C, und sollen lediglich für viele unterschiedliche Arten von elektronischen Vorrichtungen (mit oder ohne PN-Übergang), die einen abgesenkten oder zurückversetzten Kontaktbereich auf dem Flecken 22 aufweisen, repräsentativ sein.
  • Eine obere Zuführung 30 weist eine konvexe Absenkung 32 auf, wobei der Bodenabschnitt 34 gegen den Kontakt- oder Bondingflecken 22 gerichtet ist und daran durch einen Lotbereich 36 angebracht ist. Der Bereich 36 (und äquivalente Bereiche 46 und 56 in den Figuren 38 und 48) können aus einem metallischen Lot oder einem leitfähigen Kunststoff oder Gas oder einem anderen elektrischen Leiter bestehen, die gemäß dem hier verwendeten Gebrauch im allgemeinen Begriff Lot enthalten sein sollen.
  • Es ist wichtig, daß der Bodenbereich 34 der Absenkung 32 laterale Abmessungen aufweist, die kleiner sind als die lateralen Abmessungen des Kontakts 22, wie beispielsweise in den Figuren 2A-B gezeigt ist, und daß die Tiefe des Bodens 34 der Absenkung 32 unterhalb der unteren Oberfläche 33 der Zuführung 30 größer ist als die Tiefe, um die der Kontakt 22 gegenüber der äußeren Oberfläche 23 des angehobenen Dielektrikums 18 zurückversetzt ist. Dies hilft, das Lot 36 geeignet zu formen und seine laterale Ausdehnung zu bestimmen.
  • Wenn das Lot 36 in einem halbflüssigen oder flüssigen Zustand ist, kann es sowohl den Kontakt 22 und die Unterseite 33 der Zuführung 30 benetzen. Bei guter Benetzung ist der Kontaktwinkel zwischen dem Lot 36 und sowohl dem Kontakt 22 als auch der unteren Oberfläche 33 der Zuführung 30 gering, und es gibt eine starke Neigung dafür, daß das Lot lateral von dem zentralen Abschnitt des Kontakts 22 wegkriecht. Dies trifft trotz der begrenzten verfügbaren Lotmenge zu. In der Vorrichtung nach Fig. 2A-B wirkt der lateralen Ausbreitung des Seitenrandes des Lots 36 die Oberflächenspannung des Lotmatenals entgegen.
  • Mit der erfundenen Anordnung, die in den Figuren 2A-B gezeigt ist, schafft die Erhöhung im Abstand der unteren Oberfläche 33 der Zuführung 30 vom Kontakt 22 aufgrund des Vorhandenseins der Absenkung 32 einen vergleichsweise großen, lateral nach außen konkaven Luft-Lot-Übergang. Unter diesen Umständen wirkt eine Komponente der Oberflächenspannungskraft in der Luft-Lot-übergangsfläche der Oberflächenausbreitungskraft entlang des Lotübergangs zu der Zuführung 30 entgegen. Bei der Vorrichtung nach dem Stand der Technik, bei der der Kontaktwinkel zwischen dem Lot und der Dielektrikumsoberfläche 23 groß sein kann, kann der Luft-Lot-Übergang zwischen der Zuführung 14 und dem Dielektrikum 18 lateral nach außen konvex sein, wobei in diesem Fall die Oberflächenspannung die Ausbreitungskraft lateral nach außen unterstützt anstatt ihr entgegenzuwirken.
  • Somit ist die erfundene Anordnung viel einfacher bei der Herstellung zu steuern und sehr viel toleranter für Unterschiede in dem Zuführungs-Kontaktabstand und in Abweichungen in der Lotmenge. Dies wird durch den bei dem erfundenen Aufbau verfügbaren großen Raum unterstützt, in den das Lot fließen kann, ohne auf die obere Oberfläche 23 des Dielektrikums 18 zu reichen.
  • Es sei bemerkt, daß das Lot 36 die Seitenwand 37 des Dielektrikums 18, die von der oberen Oberfläche 23 des Dielektrikums 18 sich zu dem Kontakt 22 erstreckt, berühren kann. Dies schadet nicht. Da der Luft-Oberflächenübergang des Lots 36 lateral nach innen in diesem Punkt gerichtet ist, d.h. gegen die Mitte des Kontakts 22, gibt es eine geringe Neigung für das Lot 36, über die obere Oberfläche 23 des Dielektrikums zu kriechen, sogar wenn das Lot 36 das Dielektrikum 18 benetzt, da die Oberflächenspannung des Luft-Lotübergangs einer solchen Ausbreitung entgegenwirkt.
  • Ein weiterer Vorteil der erfundenen Anordnung besteht darin, daß die Oberflächenwanderungs- und Oberflächenspannungskräfte es unterstützen, daß das Lot 36 enlang des Kontakts 22 nach außen und dann nach oben entlang der Seitenwand 37 kriecht, um somit die Einsenkung oberhalb des Kontakts 22 aufzufüllen. Dies schafft den maximalen Flächenkontakt zu dem Kontaktflekken 22, was höchst wünschenswert ist zum Verringern eines elektrischen Reihen- und Wärmewiderstands zwischen dem Kontakt 22 und der Zuführung 30. Der Lotauffülivorgang neigt dazu, an der oberen Kante der dielektrischen Seitenwand 37 anzuhalten, nämlich wenn die Kontakteinbuchtung aufgefüllt ist, da an diesem Punkt die Oberflächenspannungskomponente des Luft-Lotübergangs von einer Unterstützung einer Lotwanderung nach oben entlang der Seitenwand 37 umschaltet zu einem Entgegenwirken der Wanderung des Lots 36 nach außen entlang der Oberfläche 23.
  • Die Figuren 2A-B stellen eine Ausführungsform dar, bei der der Boden 34 der Absenkung im wesentlichen flach ist. Eine derartige Anordnung schafft ein großes Oberflächengebiet der Zuführung 30 in enger Nähe zu dem Kontakt 22, was für ein verbessertes Spannungsstoßverhalten wünschenswert ist, was jedoch eine genaue Anordnung der Zuführungen während des Anbringens notwendig macht, um sicherzustellen, daß der Boden 34 parallel zum Kontakt 22 ist. Die in den Figuren 3A-B gezeigte Anordnung weist eine höhere Toleranz auf. Die Figuren 3A-B sind im wesentlichen zu den Figuren 2A-B gleich mit der Ausnahme, daß der Boden 44 einer Absenkung 42 in einer oberen Zuführung 40 gekrümmt ist, so daß der Abstand zwischen dem Boden 44 und dem Kontakt 22 monoton zunimmt, wenn man von der Mitte der Absenkung 42 nach außen gegen das angrenzden Dielektrikum 18 geht. Diese Ausführungsform besitzt nahezu alle Vorteile der Ausführungsform nach den Figuren 2A-B und weiter den zusätzlichen Vorteil einer geringeren Empfindlichkeit gegen Fehlausrichtung in der Parallelität der Zuführungen 30, 40 und dem Kontakt 22. Mit der Anordnung der Figuren 3A-B hat der Boden 44 der Zuführung 40 im wesentlichen die gleiche Beziehung zum Kontakt 22, sogar wenn die Zuführung 40 geringfügig zu der Oberfläche 22 nicht parallel ist, wogegen der Boden 34 der Zuführung 30 dies nicht hätte.
  • Die Figuren 2A-B stellen eine Ausführungsform dar, bei der die Absenkung 32 bei Ansicht von oben im wesentlichen quadratisch oder rechteckig ist. Die Figuren 3A-B stellen die Ausführungsform dar, bei der die Absenkung 42 bei Ansicht von oben im wesentlichen kreisförmig oder oval ist und im Querschnitt im wesentlichen halbkugelförmig oder halbellipsoidisch ist. Gemäß dem hier verwendeten Gebrauch soll der Begriff halbellipsoidisch halbkugelförmig einschließen.
  • Die Form der Absenkung 32, 42 ist nicht kritisch, wobei es jedoch wünschenswert ist, scharfe Kanten oder Krümmungen oder Bereiche verringerter Dicke zu vermeiden. Es ist wünschenswert, daß die Absenkung ungefähr mit der lateralen Form des Kontakts 22 zusammenpaßt, um somit die volle Abdeckung der Fläche des Kontakts 22 durch das Lot 36, 46 zu fördern, und daß sie ein geringfügig gekrümmtes Bodenprofil wie in der Querschnittsansicht der Figuren 3B, 4B und/oder 4D aufweist.
  • Die Figuren 4A-B stellen eine weitere Ausführungsform der vorliegenden Erfindung dar, wobei die obere Zuführung 50 schmäler ist als der Kontakt 22. Die Zuführung 50 weist eine Absenkung 52 mit einer unteren Oberfläche 54 auf, die an den Kontakt 22 durch ein Lot 56 gebondet ist. Durch Ausbildung der Absenkung 52 kleiner als der Kontakt 22 kann das Lot einfach so einschränkt werden, daß es innerhalb des Kontaktbereichs bleibt, sogar wenn die Absenkung 52 geringfügig fehlausgerichtet ist.
  • Die Figuren 4C-D zeigen Querschnittsansichten der Anordnungen nach den Figuren 4A-B gemäß weiterer Ausführungsformen und unter einem rechten Winkel zur Fig. 4B. Die Figur 4C stellt die Anordnung dar, bei der die Absenkung 52 der Zuführung 50 im wesentlichen nur in einer Richtung gekrümmt ist, d.h. in der Ebene der Fig. 4B gekrümmt ist, aber nicht in der Ebene der Fig. 4C. Somit weist in dieser Ausführungsform die Absenkung 52 eine im wesentlichen zylindrische Form oder eine andere zweidimensionale Krümmung auf. Dies besitzt den Vorteil, daß eine Bildung unter minimalem Ziehen des Materials der Zuführung 50 besonders einfach ist.
  • Fig. 4D stellt die Anordnung dar, in der die Absenkung 52 der Zuführung 50 in zwei Richtungen gekrümmt ist, nämlich in der Ebene der Fig. 4B und in der Ebene der Fig. 4D. Normalerweise sind die beiden Krümmungsebenen orthogonal, was jedoch nicht wesentlich ist. In dieser Ausführungsform weist die Absenkung 52 eine im wesentlichen halbkugelförmige oder halbellipsoidische Form oder eine andere dreidimensionale Krümmung auf. Dies besitzt den Vorteil der besten Toleranz bezüglich Ausrichtung des Kontaktbereichs des Werkstücks und des Kontaktbereichs der Zuführung.
  • Der Radius einer Krümmung 60 (vergl. Fig. 4B) ist vorteilhafterweise an unterschiedliche Größen der Kontakte 22 angepaßt, so daß die Bodenoberflächen 43, 44 und 53, 54 weit genug von der oberen Oberfläche 45, 55 des Kontakts 22 an der oberen Kante der Seitenwand 37 des Dielektrikums 18 sind, um ein Lotkriechen auf die obere Oberfläche 23 des Dielektrikums 18 zu vermeiden. Beispiele sind nachfolgend beschrieben, die den Fachman mit ausreichend Information versorgen, um allgemein die beste Krümmung der Absenkungen 42, 52 für unterschiedliche laterale Größen des Kontakt 22 ohne übermäßige Experimente zu wählen.
  • In den oben beschriebenen Ausführungsformen ist das Werkstück 16 direkt mit der Zuführung 12 elektrisch verbunden worden, was jedoch nicht wesentlich ist. Die Anbringungsvorrichtung 20 kann einen elektrischen Isolator umfassen, so daß das Werkstück 16 beispielsweise thermisch, jedoch nicht elektrisch mit der Zuführung 12 gekoppelt ist, was eine mechanische Halterung schafft. Eine elektrische Verbindung des Bereichs 17 des Werkstücks 16 kann durch andere Zuführungen (nicht gezeigt) hergestellt werden.
  • Bezüglich der Wahl des Lotmaterials hat sich herausgestellt, daß Metallegierungslote besonders geeignet sind, wobei jedoch andere Lote auch für nützlich gehalten werden. Beim Auswählen eines Lots ist es wichtig, Materialien zu wählen, die sofort die elektrischen Zuführungen benetzen und die nicht sofort die Bereiche des Werkstücks angrenzend an die Bondlage benetzen, wo ein Kontakt mit der Zuführung oder dem Lot unerwünscht ist. Da die elektrischen Zuführungen im wesentlichen Materialien mit hoher Leitfähigkeit sind und die angrenzenden Werkstückbereiche oft mit einem Passivierungsdielektrikum abgedeckt sind, sind Lote, die vorzugsweise solche Metalle benetzen und die Passivierungsdielektrika nicht in bedeutendem Maße benetzen, in solchen Stellen bevorzugt. In dieser Hinsicht verhalten sich Metallegierungslote üblicherweise besser als die meisten leitfähigen Kunststoffe oder Gläser, die uns bekannt sind.
  • Vorrichtungen, die im wesentlichen den in den Figuren 3A-B und 4A-B gezeigten Aufbau aufweisen, wurden unter Verwendung eines Siliziumgleichrichterwerkstücks mit lateraler Ausdehnung im Bereich von ungefähr 0,94 bis 2,7 mm (37 bis 105 mils) im Quadrat hergestellt. Dieses Werkstück hatte eine angehobene Oxidkante, im wesentlichen gemäß der Darstellung in den Figuren 3B, 4B, deren obere Oberfläche ungefähr bis zu 12 Mikrometer (0,5 mil) oberhalb dem Niveau des Kontakt- oder Bondingfleckens war. Der in dem Bereich 22 der Figuren 3B und 4B entsprechende Bondingflecken war dotiertes Silizium, das mit einer Ti-Ni-Ag-Metallisierung bedeckt war. Die untere Zuführung 12, an der das Werkstück 16 befestigt war, war aus Kupfer mit lateralen Abmessungen in dem Werkstückbefestigungsbereich in der Größenordnung von ungefähr 2,0 x 2,3 bis 2,9 x 3,4 mm (80 x 90 bis 115 x 135 mils) und wies eine Dicke in dem Bereich von ungefähr 0,13 bis 0,38 mm (5 bis 15 mils) oder größer, typischerweise ungefähr 0,15 mm (6 mils) auf. Die obere Zuführung 40, 50 war ebenfalls aus Kupfer und wies laterale Abmessungen in dem Werkstückkontaktbereich in der Größenordnung von ungefähr 1 x 1 bis 2,5 x 2,5 mm (40 x 40 bis 100 x 100 mils) für die Anordnung nach den Figuren 3A-B und 0,5 x 0,5 bis 2 x 2 mm (20 x 20 bis 80 x 80 mils) für die Anordnung nach den Figuren 3A-B auf und wies eine Dicke im allgemeinen im Bereich von 0,15 bis 0,38 mm (6 bis 15 mils) oder größer, typischerweise 0,3 mm (12 mils) auf. Es wurden die in den Figuren 3B und 4B dargestellten gekrümmten Flächen verwendet.
  • Eine Lötpaste, beispielsweise aus einer 88:10:2 (Pb:Sn:Ag) Legierung in einer Menge von ungefähr 0,5 bis 3,0 Milligramm, abhängig von der Werkstückgröße, wurde auf den Werkstückbefestigungsbereich der Zuführung 12 gegeben und das Werkstück 16 wurde darauf gelegt. Andere Lotformen, Legierungen und Mengen sind ebenfalls verwendbar.
  • Eine Lotpaste der gleichen Zusammensetzung und in gleicher oder geringerer Menge wurde auf dem nach oben gerichteten Werkstückkontakt- oder Bondingflecken 22 vorgesehen und es wurde dann damit mit der oberen Zuführung 40, 50 ein Kontakt gebildet oder hergestellt. Je kleiner die Kontaktfläche war, desto geringer war die Menge an verwendetem Lot.
  • Die zusammengefügten Teile wurden durch einen zwanzig Fuß langen, zwei Zoll breiten, Vier-Zonen-Bandofen mit Wasserstoffatmosphäre, hergestellt von der Lindberg company in Milwaukee, WI, hindurchgeführt Die sich entlang des Bands bewegenden Teile wurden einer Spitzentemperatur von ungefähr 340ºC für ungefähr drei Minuten in einer Wasserstoffatmosphäre ausgesetzt. Diese Zeit und Temperatur waren- ausreichend, die Lotpaste zu schmelzen und eine Benetzung des Halbleiterkontakts 22 und der Zuführung 40, 50 und der Rückseitenfläche des Werkstücks 16 und des Werkstückbondbereichs der Zuführung 12 zu erhalten. Nach Vollendung des Lötvorgangs wurden die Vorrichtungen abgekühlt und inspiziert. Es stellte sich heraus, daß eine exzellente Bedeckung des Werkstückkontakts 22 erhalten wurde ohne jegliches Übergreifen des Lots auf die obere Fläche des angrenzenden Dielektrikums und ohne Kantenkurzschluß oder andere im Stand der Technik auftretende Probleme.
  • Der gekrümmte Abschnitt oder die Einsenkung 42, 52 der Elektrode 40, 50, die mit dem Bereich 22 in Berührung ist, weist einen Krümmungsradius von ungefähr 0,3 bis 5,1 mm (6 bis 15 mils) auf. Dies ist in Kombination mit den lateralen Abmessungen des Fleckens 22 von ungefähr 0,73 x 0,73 bis 2,4 x 2,4 mm (29 x 29 bis 94 x 94 mils) ausreichend, um die Unterseite der Zuführung 40, 50 ungefähr 0,076 bis 0,25 mm (3 bis 10 mils) oberhalb des Dielektrikums 18 an der Kante des Kontaktbereichs 22 zu lokalisieren. Es ist wünschenswert, daß eine Trennung von weligstens ungefähr 0,15 mm (6 mils) zwischen der unteren Oberfläche der oberen Zuführung 40, 50 und der Oberfläche 23 des Dielektrikums 18 aufrechterhalten wird, wenn die Werkstückgröße, Kontaktgröße und Zuführungsgröße verändert werden. Dies wird einfach durch Anpassung des Krümmungsradius und/oder der Absenkungstiefe erzielt.
  • Nachdem nunmehr die Erfindung beschrieben wurde, wird der Fachmann verstehen, daß im Hinblick darauf, daß diese Beschreibung zum Zwecke der Erläuterung in bezug auf ein Bonden an ein Siliziumgleichrichterwerkstück durchgeführt wurde, die Erfindung sich auf jegliches Halbleiterwerkstück anwenden läßt, das einer zurückversetzten Kontakt oder Flecken aufweist, der beispielsweise mit einer vergleichsweise schweren Zuführung im Gegensatz zum herkömmlichen Drahtbonden zu kontaktieren ist, wobei ein Kontakt zwischen der Zuführung und dem Anbringungslot und der oberen Oberfläche und dem angrenzenden angehobenen Dielektrikum vermieden werden soll.
  • Weiter wird der Fachmann zu würdigen wissen, daß die oben beschriebene Vorrichtung und Verfahren das Lotkriechen und Lotkurzschlußprobleme im Zusammenhang mit den Zuführungsanbringungsverfahren und Aufbauten nach dem Stand der Technik ausschließt, und daß es dies auf besonders einfache und vorteilhafte Weise ermöglicht, was zu einer verbesserten Ausbeute und Zuverlässigkeit in der fertiggestellten Vorrichtung beiträgt.

Claims (7)

1. Eine Halbleitervorrichtung mit:
einem Halbleiterwerkstück (16) mit ersten und zweiten gegenüberliegenden Seiten, wobei die zweite Seite des Halbleiterwerkstücks wenigstens einen Bondingflecken (22) mit einem ersten Erhebungsniveau relativ zu der zweiten Seite des Halbleiterwerkstücks (16) aufweist, wobei der oder die Bondingflecken (22) lateral angrenzend an ein Dielektrikum (18) und von diesem umgeben ist, dessen obere Oberfläche (23) ein Erhebungsniveau über der zweiten Seite des Halbleiterwerkstücks (16) aufweist, das größer ist als das Erhebungsniveau des Bondingfleckens (22);
einer ersten Zuführungsvorrichtung (12) mit einem ersten Abschnitt, der einen externen Kontakt zu dem Halbleiterwerkstück (16) ermöglicht, und mit einem zweiten Abschnitt, der an den ersten Abschnitt gekoppelt ist, zur Anbringung der ersten Seite des Halbleiterwerkstücks (16);
wenigstens einer zweiten Zuführungsvorrichtung (30, 40, 50) mit einem ersten Abschnitt, um einen externen Kontakt an die Halbleitervorrichtung (16) zu ermöglichen, und einem zweiten Abschnitt, der daran gekoppelt ist, als Bondingabschnitt für eine elektrische Verbindung an die zweite Seite des Halbleiterwerkstücks (16) an dem oder den Bondingflecken (22) mittels eines elektrisch leitfähigen Materials (36, 46, 56), wobei der Bondingabschnitt der einen oder mehreren zweiten Zuführungsvorrichtungen (30, 40, 50) eine konvexe Absenkung (32, 42, 52) mit einem Bodenabschnitt (34, 44, 54) bildet, welcher gegen den Bondingflecken (22) gerichtet ist, wobei der Bodenabschnitt (34, 44, 54) in wenigstens einer Richtung gekrümmt ist und laterale Abmessungen aufweist, die kleiner sind als die lateralen Abmessungen des oder der Bondingflekken (22), so daß dann, wenn der Bondingabschnitt des oder der zweiten Zuführungsvorrichtungen (30, 40, 50) mit dem oder den Bondingflecken (22) verbunden ist, der Abstand des Bodenabschnitts (34, 44, 54) zu dem Bondingflecken (22) sich erhöht, wenn man sich in einer lateralen Richtung von einem Teil in der Mitte des Bodenabschnitts (34, 44, 54), der zu dem Bondingflecken (22) am nächsten ist, gegen das lateral angrenzende Dielektrikum (18) bewegt, und wobei das elektrisch leitfähige Material (36, 46, 56) nicht auf die obere Oberfläche (23) des Dielektrikums (18) reicht und wobei die Tiefe des Bodenabschnitts (34, 44, 54) unterhalb der unteren Oberfläche der ersten Abschnitte des oder der zweiten Zuführungsvorrichtungen (30, 40, 50) grßßer ist als das Erhebungsniveau der oberen Oberfläche (23) des Dielektrikums (18) über den oder die Bondingflecken (22).
2. Die Vorrichtung nach Anspruch 1, wobei der Abstand von dem Bodenabschnitt (34, 44, 54) zu dem Bondingflecken (22) sich monoton erhöht.
3. Die Vorrichtung nach Anspruch 1, wobei der Bodenabschnitt (34, 44, 54) in wenigstens zwei Richtungen konvex gekrümmt ist.
4. Ein Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend:
Vorsehen eines Halbleiterwerkstücks (16) mit gegenüberliegenden ersten und zweiten Seiten, wobei auf der zweiten Seite wenigstens ein Bondingflecken (22) vorgesehen ist, der lateral angrenzend an ein Dielektrikum (18) und von diesem umgeben ist, das eine obere Oberfläche (23) aufweist, deren Höhe die Höhe des Bondingfleckens (22) überschreitet;
Vorsehen einer ersten Zuführungsvorrichtung (12) mit einem ersten Abschnitt, der einen externen Kontakt an das Halbleiterwerkstück (16) ermöglicht, und einen zweiten Abschnitt, der an den ersten Abschnitt gekoppelt ist, zum Anbringen der ersten Seite des Halbleiterwerkstücks (16);
Vorsehen wenigstens einer zweiten Zuführungsvorrichtung (30, 40, 50) mit einem ersten Abschnitt, um einen externen Kontakt an das Halbleiterwerkstück (16) zu ermöglichen, und einen zweiten daran gekoppelten Abschnitt als Bondingabschnitt zur elektrischen Verbindung an die zweite Seite des Halbleiterwerkstücks (16) an den einen oder die mehreren Bondingflecken (22), wobei der Bondingabschnitt der einen oder den mehreren zweiten Zuführungsvorrichtungen (30, 40, 50) als eine konvexe Absenkung (32, 42, 52) ausgebildet ist, die einen Bodenabschnitt (34, 44, 54) aufweist, dessen laterale Abmessungen kleiner sind als die lateralen Abmessungen des oder der Bondingflecken (22), wobei die Tiefe des Bodenabschnitts (34, 44, 54) unterhalb der unteren Oberfläche des ersten Abschnitts der einen oder mehreren zweiten Zuführungsvorrichtungen (30, 40, 50) größer ist als das Erhebungsniveau der oberen Oberfläche (23) des Dielektrikums (18) über den oder die Bondingflecken (22);
Vorsehen eines ersten Anbringungsmaterials (20) zwischen dem zweiten Abschnitt der ersten Zuführungsvorrichtung (12) und dem Halbleiterwerkstück (16);
Vorsehen eines zweiten elektrisch leitfähigen Anbringungsmaterials (36, 46, 56) zwischen dem Bodenabschnitt (34, 44, 54) und dem oder den Bondingflecken (22); Koppeln des zweiten Abschnitts der ersten Zuführungsvorrichtung (12) an das Halbleiterwerkstück (6) mit dem ersten Anbringungsmaterial (20);
und elektrisches Verbinden des Bodenabschnitts (34, 44, 54) mit dem oder den Bondingflecken (22) mit dem zweiten Anbringungsmaterial (36, 46, 56), ohne daß das zweite Material auf die obere Oberfläche (23) des Dielektrikums (18) reicht.
5. Das Verfahren nach Anspruch 4, wobei der Schritt des Vorsehens des zweiten elektrisch leitfähigen Anbringungsmaterials (36, 46, 56) ein Kontaktieren im wesentlichen des gesamten Bondingfleckens (22), der unter der gekrümmten Absenkung (32, 42, 52) freiliegend ist, umfaßt.
6. Das Verfahren nach Anspruch 4, wobei der Schritt des Vorsehens des oder der zweiten Zuführungsvorrichtungen (30, 40, 50) ein Vorsehen einer Bodenoberfläche (34, 44, 54) umfaßt, die teilweise zylindrisch oder teilweise ellipsoidisch ist.
7. Das Verfahren nach Anspruch 4, wobei die elektrischen Verbindungs- und Kopplungsschritte gleichzeitig ausgeführt werden.
DE68926645T 1988-09-09 1989-08-28 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired - Fee Related DE68926645T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/243,363 US5001545A (en) 1988-09-09 1988-09-09 Formed top contact for non-flat semiconductor devices

Publications (2)

Publication Number Publication Date
DE68926645D1 DE68926645D1 (de) 1996-07-18
DE68926645T2 true DE68926645T2 (de) 1997-01-16

Family

ID=22918463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68926645T Expired - Fee Related DE68926645T2 (de) 1988-09-09 1989-08-28 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US5001545A (de)
EP (1) EP0358077B1 (de)
JP (1) JP2978510B2 (de)
KR (1) KR0139540B1 (de)
CN (1) CN1016298B (de)
DE (1) DE68926645T2 (de)
MY (1) MY104177A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018130147A1 (de) * 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5341979A (en) * 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
FR2742000B1 (fr) * 1995-11-30 1998-04-24 Sgs Thomson Microelectronics Composant semiconducteur a montage par brasure
US5830781A (en) * 1997-04-22 1998-11-03 General Instrument Corp. Semiconductor device soldering process
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
JP2001237358A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
FR2811475B1 (fr) * 2000-07-07 2002-08-23 Alstom Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
JP2004111745A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
US20060255455A1 (en) * 2005-05-13 2006-11-16 Stmicroelectronics, Inc. Reliability and improved frequency response package for extremely high power density transistors
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP5018013B2 (ja) * 2006-10-25 2012-09-05 富士電機株式会社 樹脂封止半導体装置
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
JP5863602B2 (ja) * 2011-08-31 2016-02-16 三菱電機株式会社 電力用半導体装置
DE102011086687A1 (de) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
JP5800778B2 (ja) 2011-11-25 2015-10-28 三菱電機株式会社 接合方法および半導体装置の製造方法
JP5653974B2 (ja) * 2012-08-01 2015-01-14 ローム株式会社 パッケージ型二端子半導体装置
US8871572B2 (en) * 2012-12-20 2014-10-28 Intersil Americas LLC Lead frame having a perimeter recess within periphery of component terminal
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
CN207038515U (zh) * 2014-10-30 2018-02-23 三菱电机株式会社 半导体装置
JP6316221B2 (ja) * 2015-01-30 2018-04-25 三菱電機株式会社 半導体装置
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
JP2017079228A (ja) * 2015-10-19 2017-04-27 株式会社三社電機製作所 半導体素子用端子
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package
EP3584830A4 (de) * 2017-02-20 2020-08-26 Shindengen Electric Manufacturing Co., Ltd. Elektronische vorrichtung und verbinder
CN110199387B (zh) 2017-02-20 2024-03-01 新电元工业株式会社 电子装置以及连接件
CN111316429A (zh) * 2017-10-26 2020-06-19 新电元工业株式会社 半导体装置
JP6417462B2 (ja) * 2017-11-02 2018-11-07 ローム株式会社 半導体装置
JP6936310B2 (ja) * 2018-02-27 2021-09-15 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN113056813B (zh) * 2019-04-08 2024-03-12 新电元工业株式会社 半导体装置
DE102019134680A1 (de) * 2019-12-17 2021-06-17 Kme Germany Gmbh Verfahren zur Herstellung eines Lotdepots sowie Lotdepot
JP2021141235A (ja) * 2020-03-06 2021-09-16 株式会社東芝 半導体装置
CN115295510A (zh) * 2022-09-06 2022-11-04 日月新半导体(威海)有限公司 半导体分立器件封装件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
DE1614364C3 (de) * 1966-06-01 1979-04-05 Rca Corp., New York, N.Y. (V.St.A.) Verfahren zur Montage eines Halbleiter-Kristallelementes
US3500136A (en) * 1968-01-24 1970-03-10 Int Rectifier Corp Contact structure for small area contact devices
US3569797A (en) * 1969-03-12 1971-03-09 Bendix Corp Semiconductor device with preassembled mounting
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
US4012765A (en) * 1975-09-24 1977-03-15 Motorola, Inc. Lead frame for plastic encapsulated semiconductor assemblies
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
US4346396A (en) * 1979-03-12 1982-08-24 Western Electric Co., Inc. Electronic device assembly and methods of making same
JPS5619627A (en) * 1979-07-25 1981-02-24 Mitsubishi Electric Corp Assembly of semiconductor device
JPS5627941A (en) * 1979-08-17 1981-03-18 Hitachi Ltd Manufacture of semiconductor device
US4252864A (en) * 1979-11-05 1981-02-24 Amp Incorporated Lead frame having integral terminal tabs
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPH0719865B2 (ja) * 1985-04-10 1995-03-06 九州日立マクセル株式会社 半導体装置のリ−ドフレ−ム製造方法
DE3528427A1 (de) * 1985-08-08 1987-04-02 Bbc Brown Boveri & Cie Elektrische verbindungslasche fuer halbleiterbauelemente
JPH0438524Y2 (de) * 1986-12-19 1992-09-09
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018130147A1 (de) * 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US11088105B2 (en) 2018-11-28 2021-08-10 Infineon Technologies Ag Semiconductor device and method for fabricating a semiconductor device
US11869865B2 (en) 2018-11-28 2024-01-09 Infineon Technologies Ag Semiconductor device having a contact clip with a contact region having a convex shape and method for fabricating thereof

Also Published As

Publication number Publication date
EP0358077A2 (de) 1990-03-14
CN1016298B (zh) 1992-04-15
DE68926645D1 (de) 1996-07-18
CN1041067A (zh) 1990-04-04
MY104177A (en) 1994-02-28
JPH02126659A (ja) 1990-05-15
KR900005587A (ko) 1990-04-14
US5001545A (en) 1991-03-19
JP2978510B2 (ja) 1999-11-15
EP0358077B1 (de) 1996-06-12
EP0358077A3 (de) 1991-04-03
KR0139540B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
DE68926645T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE68928428T2 (de) Leistungsvorrichtung mit selbstzentrierender Elektrode
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE102005034485B4 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102009055691B4 (de) Leistungshalbleitermodul
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102005049687A1 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
DE4130899C2 (de) Halbleitervorrichtung
DE112018002137T5 (de) Halbleiterbauteil
DE112017002198T5 (de) Halbleitereinrichtung
DE102015103555B4 (de) Elektronisches Bauteil
DE69308497T2 (de) Schutzvorrichtung für Telekommunikationsanlagen
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE102016122810A1 (de) Bauteil mit einem lichtemittierenden halbleiterchip
DE112020002845T5 (de) Halbleitervorrichtung
DE2004776A1 (de) Halbleiterbauelement
DE68919263T2 (de) Halbleiteranordnung mit Zuleitungen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: SEMICONDUCTOR COMPONENTS INDUSTRIES L.L.C. (N.D.GE

8339 Ceased/non-payment of the annual fee