DE102018130147A1 - Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102018130147A1
DE102018130147A1 DE102018130147.2A DE102018130147A DE102018130147A1 DE 102018130147 A1 DE102018130147 A1 DE 102018130147A1 DE 102018130147 A DE102018130147 A DE 102018130147A DE 102018130147 A1 DE102018130147 A1 DE 102018130147A1
Authority
DE
Germany
Prior art keywords
contact
main side
semiconductor device
semiconductor chip
contact area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018130147.2A
Other languages
English (en)
Inventor
Thomas Bemmerl
Michael Stadler
Edward Myers
Chooi Mei Chong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018130147.2A priority Critical patent/DE102018130147A1/de
Priority to CN201922027375.8U priority patent/CN213026110U/zh
Priority to US16/695,866 priority patent/US11088105B2/en
Publication of DE102018130147A1 publication Critical patent/DE102018130147A1/de
Priority to US17/389,721 priority patent/US11869865B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Träger, der ein Chippad und einen Kontakt umfasst, einen Halbleiterchip, der eine erste Hauptseite und eine gegenüberliegende zweite Hauptseite umfasst, wobei der Halbleiterchip durch eine erste Lötstelle derart an dem Chippad befestigt ist, dass die zweite Hauptseite dem Chippad zugewandt ist, und einen Kontaktclip mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich, wobei der erste Kontaktbereich durch eine zweite Lötstelle an der ersten Hauptseite des Halbleiterchips befestigt ist und der zweite Kontaktbereich durch eine dritte Lötstelle am Kontakt befestigt ist, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt, und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung bezieht sich im Allgemeinen auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • HINTERGRUND
  • Eine Halbleitervorrichtung kann einen Träger, einen Halbleiterchip und einen Kontaktclip, der konfiguriert ist, um eine Elektrode auf einer Oberseite des Halbleiterchips mit einem Kontakt der Halbleitervorrichtung, z.B. einem „fused lead“, zu verbinden, umfassen. Der Halbleiterchip kann elektrisch und mechanisch über eine Lötstelle mit dem Träger gekoppelt sein. Ebenso kann der Kontaktclip durch weitere Lötstellen elektrisch und mechanisch mit der Oberseite des Halbleiterchips und dem Kontakt gekoppelt sein. Aufgrund von Fertigungstoleranzen können Lötstellen hergestellt werden, die die beabsichtigten Spezifikationen nicht erfüllen (z.B. können Lötstellen hergestellt werden, die z.B. uneben sind oder die Hohlräume umfassen). Solche „unvollkommenen“ Lötstellen können für elektrische und/oder mechanische Fehler anfällig sein. Verbesserte Herstellungsverfahren und/oder verbesserte Kontaktclipgeometrien können helfen, diese Probleme zu überwinden.
  • KURZDARSTELLUNG
  • Verschiedene Aspekte betreffen eine Halbleitervorrichtung, welche einen Träger, der ein Chippad (engl. „die pad“) und einen Kontakt umfasst, einen Halbleiterchip mit einer ersten Hauptseite und einer gegenüberliegenden zweiten Hauptseite, wobei der Halbleiterchip durch eine erste Lötstelle an dem Chippad derart befestigt ist, dass die zweite Hauptseite dem Chippad zugewandt ist, und einen Kontaktclip umfassend einen ersten Kontaktbereich und einen zweiten Kontaktbereich aufweist, wobei der erste Kontaktbereich durch eine zweite Lötstelle mit der ersten Hauptseite des Halbleiterchips verbunden ist und wobei der zweite Kontaktbereich durch eine dritte Lötstelle an dem Kontakt befestigt ist, wobei der erste Kontaktbereich eine konvexe Form aufweist, die zur ersten Hauptseite des Halbleiterchips zeigt, sodass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis der konvexen Form in Richtung eines Randes des ersten Kontaktbereichs zunimmt und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.
  • Verschiedene Aspekte betreffen ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bereitstellen eines Trägers, der ein Chippad und einen Kontakt umfasst, Abscheiden eines ersten Lotdepots auf dem Chippad und Abscheiden eines dritten Lotdepots auf dem Kontakt, Anordnung eines Halbleiterchips umfassend eine erste Hauptseite und eine gegenüberliegende zweite Hauptseite auf dem ersten Lotdepot, sodass die zweite Hauptseite dem Chippad zugewandt ist, Abscheiden eines zweiten Lotdepots auf der ersten Hauptseite des Halbleiterchips, Anordnen eines Kontaktclips mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich über dem Halbleiterchip derart, dass der erste Kontaktbereich mit dem zweiten Lotdepot in Kontakt ist und der zweite Kontaktbereich mit dem dritten Lotdepot in Kontakt ist, und Löten des ersten, zweiten und dritten Lotdepots, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis der konvexen Form aus zu einem Rand des ersten Kontaktbereichs hin zunimmt und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.
  • Figurenliste
  • Die beigefügten Zeichnungen veranschaulichen Beispiele und, zusammen mit der Beschreibung, dienen zur Erläuterung von Prinzipien der Offenbarung. Weitere Beispiele und viele der beabsichtigten Vorteile der Offenbarung werden leicht erkannt werden, da sie unter Bezug auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabgetreu zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
    • 1A zeigt eine Seitenansicht eines ersten Beispiels einer Halbleitervorrichtung und 1B zeigt eine Draufsicht auf das erste Beispiel einer Halbleitervorrichtung.
    • 2A zeigt eine Seitenansicht eines zweiten Beispiels einer Halbleitervorrichtung, die eine andere Kontaktclipgeometrie im Vergleich zum ersten Beispiel umfasst und 2B zeigt eine perspektivische Ansicht des zweiten Beispiels einer Halbleitervorrichtung.
    • 3A zeigt eine detaillierte Seitenansicht eines Abschnitts der Halbleitervorrichtung von 1 gemäß einem Beispiel und 3B zeigt eine detaillierte Seitenansicht des Abschnitts von 1 nach einem anderen Beispiel.
    • 4 zeigt eine perspektivische Ansicht des zweiten Beispiels einer Halbleitervorrichtung mit exemplarischen Dickewerten einer ersten Lötstelle.
    • 5 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • Die nachfolgend aufgeführten Halbleiterchips können aus einem speziellen Halbleitermaterial, z.B. Si, SiC, SiGe, GaAs, GaN, oder aus irgendeinem anderen Halbleitermaterial hergestellt sein. Der (Die) Halbleiterchip(s) kann (können) verschiedene Arten von Schaltungen realisieren, darunter Leistungs-MOS-Transistoren, Leistungs-Schottky-Dioden, JFETs (Sperrschicht-Feldeffekttransistoren), Leistungs-Bipolartransistoren, logikintegrierte Schaltungen, analoge integrierte Schaltungen, integrierte Leistungsschaltungen, etc. Der (Die) Halbleiterchip(s) kann (können) auch MOS-Transistorstrukturen oder vertikale Transistorstrukturen umfassen, wie z.B. IGBT- (Bipolartransistor mit isolierter Gate-Elektrode) Strukturen.
  • Der (Die) Halbleiterchip(s) kann (können) an einen Träger gebondet werden. Der Träger kann ein (permanenter) Vorrichtungsträger sein, der für Packaging verwendet wird. Der Träger kann jede Art von Material, wie z.B. Keramik oder metallisches Material, Kupfer oder eine Kupferlegierung oder eine Eisen-Nickel-Legierung aufweisen oder daraus bestehen. Der Träger kann mechanisch und elektrisch mit einem Kontaktelement des (der) Halbleiterchips verbunden sein. Der (Die) Halbleiterchip(s) kann (können) mit dem Träger durch eines oder mehrere von Reflow-Löten, Vakuumlöten, Diffusionslöten oder Kleben mit Hilfe eines leitfähigen Klebstoffs verbunden sein.
  • Der nachfolgend beschriebene Kontaktclip umfasst oder besteht aus jedem geeigneten elektrisch leitfähigen Material, zum Beispiel einem Metall wie Al, Cu oder Fe oder einer Metalllegierung. Der Kontaktclip kann z.B. durch ein Stanzverfahren oder ein Pressverfahren hergestellt werden.
  • 1A zeigt eine Seitenansicht eines ersten Beispiels einer Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 umfasst einen Träger 110, der ein Chippad 112 und einen Kontakt 114 aufweist. Der Kontakt 114 kann z.B. ein „fused lead“ umfassen. Ein Halbleiterchip 120 mit einer ersten Hauptseite 120_1 und einer zweiten Hauptseite 120_2 gegenüber der ersten Hauptseite Seite 120_1 ist über dem Chippad 112 angeordnet und ist an dem Chippad 112 durch eine erste Lötstelle 130 befestigt. Über dem Halbleiterchip 120 ist ein Kontaktclip 140 angeordnet, der einen ersten Kontaktbereich 142 und einen zweiten Kontaktbereich 144 aufweist. Der Kontaktclip 140 ist an dem Halbleiterchip 120 durch eine zweite Lötstelle 132 befestigt, die zwischen dem ersten Kontaktbereich 142 und der ersten Hauptseite 120_1 angeordnet ist. Der Kontaktclip 140 ist auch am Kontakt 144 durch eine dritte Lötstelle 134 befestigt, die zwischen dem zweiten Kontaktbereich 144 und den Kontakt 114 angeordnet ist.
  • Wie in 1A dargestellt, hat der erste Kontaktbereich 142 eine konvexe Form, die derart zur ersten Hauptseite 120_1 des Halbleiterchips 120 zeigt, dass ein Abstand zwischen der ersten Hauptseite 120_1 und dem ersten Kontaktbereich 142 von einer Basis 146 der konvexen Form zu einem Rand 148 des ersten Kontaktbereichs 142 hin zunimmt.
  • Der Träger 110 kann jeder geeignete Träger sein, der mechanisch und elektrisch mit einem Halbleiterchip gekoppelt werden kann und kann z.B. einen Leiterrahmen (engl. „leadframe“), ein DCB-Substrat (direct copper bonding), ein DAB-Substrat (direct aluminum bonding), ein AMB-Substrat (active metal brazing), oder eine gedruckte Leiterplatte (printed circuit board) aufweisen. Das Chippad 112 kann einen im Wesentlichen flachen oberen Teil aufweisen, der dem Halbleiterchip 120 zugewandt ist. Der Kontakt 114 kann einen (äußeren) Kontakt der Halbleitervorrichtung 100 bezeichnen. Der Träger 110 kann auch dazu ausgebildet sein, Wärme abzuführen, die durch den Halbleiterchip 120 erzeugt wird.
  • Der Halbleiterchip 120 kann eine vertikale Transistorstruktur aufweisen mit einer ersten Elektrode (z.B. einer Source-Elektrode), die an der ersten Hauptseite 120_1 angeordnet und an den Kontaktclip 140 gekoppelt ist und einer zweiten Elektrode (z.B. einer Drain-Elektrode), die an der zweiten Hauptseite 120_2 angeordnet und an das Chippad 112 gekoppelt ist. Darüber hinaus kann eine dritte Elektrode (z.B. eine Gate-Elektrode) z.B. an der ersten Hauptseite 120_1 angeordnet sein (nicht in 1 dargestellt). Der Halbleiterchip 120 kann z.B. ein Leistungshalbleiterchip sein, der dazu ausgebildet ist, hohe Ströme und/oder hohe Spannungen zu verarbeiten.
  • Der Halbleiterchip 120 kann eine beliebige Länge l haben, zum Beispiel eine Länge l (vgl. 1B) von mehr als 3mm, mehr als 5mm, mehr als 10mm, mehr als 15mm, oder mehr als 20mm.
  • Der Kontaktclip 140 kann dazu ausgebildet sein, den Halbleiterchip (z.B. die erste Elektrode) an den Kontakt 114 zu koppeln. Der Kontaktclip 140 kann weiterhin dazu ausgebildet sein, die von dem Halbleiterchip 120 erzeugte Wärme abzuleiten.
  • Die Bereitstellung eines großen ersten Kontaktbereichs 142 und einer großen zweiten Lötstelle 132, die einen wesentlichen Teil der ersten Hauptseite 120_1 des Halbleiterchips 120 bedeckt, kann helfen, eine gute elektrische und thermische Kopplung zwischen dem Halbleiterchip 120 und dem Kontaktclip 140 zu gewährleisten. Ebenso kann die Bereitstellung einer ersten Lötstelle 130, die die zweite Hauptseite 120_2 des Halbleiterchips 120 vollständig oder fast vollständig bedeckt, helfen, eine gute elektrische und thermische Kopplung zwischen dem Halbleiterchip 120 und dem Chippad 112 zu gewährleisten.
  • 1B zeigt eine Draufsicht auf die Halbleitervorrichtung 100 von 1A. Wie in 1B dargestellt, verläuft die Basis 146 entlang einer Linie (gekennzeichnet durch die gestrichelte Linie 147), die im Wesentlichen senkrecht zu einer Längsachse 149 des Kontaktclips 140 ist. Darüber hinaus kann die Basis 146 (angegeben durch die Linie 147) mit einer Mittelachse 121 des Halbleiterchips 120 innerhalb einer Fehlerspanne von 200µm oder 150µm oder 100µm oder weniger zusammenfallen.
  • Die oben beschriebene Anordnung der Basis 146 kann den positiven Effekt haben, dass das Gewicht des Kontaktclips 140, das auf den Halbleiterchip 120 herunterdrückt (insbesondere während eines Lötvorgangs, während die zweite Lötstelle 132 und möglicherweise auch die erste Lötstelle 130 in einem flüssigen Zustand ist), entlang der Mittelachse 121 des Halbleiterchips 120 verteilt ist. Auf diese Weise wird ein asymmetrischer Druck (d.h. ein abwärts gerichteter Druck links oder rechts von der Mittelachse 121) auf den Halbleiterchip 120 und die erste Lötstelle 130 vermieden. Beim Löten kann ein solcher asymmetrischer Druck zu einer Neigung des Halbleiterchips 120 führen, derart, dass die erste Lötstelle 130 an einem Rand dicker und an dem gegenüberliegenden Rand des Halbleiterchips 120 dünner ist. Dies wird weiter unten näher erläutert.
  • Der zweite Kontaktbereich 144 des Kontaktclips 140 wie in 1A und 1B dargestellt, umfasst einen heruntergezogenen Endabschnitt 145, der den ersten Kontaktbereich 142 mit dem zweiten Kontaktbereich 144 verbindet. Der heruntergezogene Endabschnitt 145 kann eine Schnittfläche umfassen, wobei die Schnittfläche dem Kontakt 114 zugewandt ist. Aufgrund von Fertigungstoleranzen kann der heruntergezogene Endabschnitt 145 in einigen Fällen zu lang gefertigt werden oder zu kurz in anderen Fällen, was dazu führen kann, dass der Kontaktclip 140 über dem Halbleiterchip 120 nach links oder nach rechts geneigt angeordnet sein kann. Allerdings kann die konvexe Form des ersten Kontaktbereichs 142 mit der entlang der Mittelachse 121 des Halbleiterchips 120 angeordneten Basis 146 helfen, zu verhindern, dass ein asymmetrischer Druck auf den Halbleiterchip 120 ausgeübt wird, wie oben erwähnt.
  • Außerdem kann die Tatsache, dass die Basis 146 entlang der Linie 147 verläuft, die senkrecht zur Längsachse 149 steht, es dem Kontaktclip 140 ermöglichen, während des Lötens der zweiten Lötstelle 132 um die Linie 147 herum zu rotieren, aber gleichzeitig eine Drehung des Kontaktclips 140 um die Längsachse 149 zu verhindern. Daher kann nach dem Aushärten der zweiten Lötstelle 132 der Kontaktclip 140 an dem Halbleiterchip 120 frei von einer Neigung um die Längsachse befestigt sein.
  • Gemäß einem Beispiel weist der Kontaktclip 140 nicht den heruntergezogenen Endabschnitt 145 auf, stattdessen aber ist der zweite Kontaktbereich 144 an einem Ende eines geraden Abschnitts 143 des Kontaktclips 140 angeordnet. In diesem Fall sind der erste Kontaktbereich 142 und der zweite Kontaktbereich 144 des Kontaktclips 140 im Wesentlichen gerade. Ein solcher Kontaktclip 140 kann z.B. verwendet werden, wenn der Kontakt 114 einen nach oben gebogenen Abschnitt umfasst, an dem die dritte Lötstelle angeordnet ist.
  • Das Beispiel von 1A zeigt, dass eine Dicke der zweiten Lötstelle 132 direkt unter der Basis 146 der konvexen Form des Kontaktclips 140 Null oder im Wesentlichen Null ist. Mit anderen Worten, die Basis 146 kann in direktem Kontakt stehen mit der ersten Hauptseite 120_1 des Halbleiterchips 120. Nach einem anderen Beispiel ist es aber auch möglich, dass die zweite Lötstelle 132 eine Dicke ungleich Null unter der Basis 146 aufweist, sodass die Basis 146 nicht in direktem Kontakt mit der ersten Hauptseite 120_1 ist.
  • 2A zeigt eine Seitenansicht einer Halbleitervorrichtung 200 in einem Fertigungsstadium, bevor der Kontaktclip 140 auf dem Halbleiterchip 120 angeordnet wird. Die Halbleitervorrichtung 200 kann ähnlich oder identisch mit der Halbleitervorrichtung 100 sein und identische Bezugszeichen können ähnliche oder identische Teile bezeichnen.
  • Halbleitervorrichtung 200 unterscheidet sich von der Halbleitervorrichtung 100 in der Form des zweiten Kontaktbereichs 201, der eine Knickflügelform (auch genannt eine gekröpfte Form, engl. „gull wing shape“ oder „cranked shape“) aufweist. Eine Schnittfläche 202 am zweiten Kontaktbereich 201 zeigt nicht zum Kontakt 114 wie in der Halbleitervorrichtung 100, sondern ist senkrecht auf dem Kontakt 114 angeordnet.
  • 2A zeigt weiterhin einen Neigungswinkel α zwischen der ersten Hauptseite 120_1 des Halbleiterchips 120 und dem Kontaktclip 140. Die konvexe Form des ersten Kontaktbereichs 142 kann insbesondere eine V-Form sein, wobei ein Schenkel der V-Form (zwischen der Basis 146 und dem Rand 148) im Wesentlichen gerade ist. Der Neigungswinkel α kann begrenzt sein durch den Schenkel der V-Form und die erste Hauptseite 120_1. Der Neigungswinkel α kann im Bereich von 3° bis 20° sein und etwa 5°, 7°, 10°, 12° oder 15° betragen.
  • Ein Neigungswinkel α kleiner als 3° kann schwierig herzustellen sein und/oder kann möglicherweise nicht die weiter oben beschriebenen Vorteile bieten. Ein Neigungswinkel α von weit mehr als 20° kann dazu führen, dass es schwierig wird, eine zweite Lötstelle 132 herzustellen (vgl. 1A), die im Wesentlichen die gesamte erste Hauptseite 120_1 des Halbleiterchips 120 abdeckt. Allerdings kann eine zweite Lötstelle 132 mit einer kleineren lateralen Ausdehnung schlechtere elektrische, mechanische und/oder thermische Eigenschaften haben.
  • 2B zeigt eine perspektivische Ansicht der Halbleitervorrichtung 200 nachdem der Kontaktclip 140 auf dem Halbleiterchip 120 angeordnet wurde. Insbesondere zeigt 2B, dass die konvexe Form des ersten Kontaktbereichs 142, wie vorstehend beschrieben, eine Drehung des Kontaktclips 140 um die Querachse 203 (d.h. die Linie 147) ermöglicht, zumindest solange das Lot der zweiten Lötstelle 132 flüssig ist. Allerdings wird eine Drehung um die Längsachse 149, wie bereits oben erwähnt, verhindert. Dies kann verhindern, dass der Kontaktclip 140 beim Löten der zweiten Lötstelle 132 eine Neigung um die Längsachse entwickelt.
  • 3A zeigt eine Detailansicht des Abschnitts A in 1A. Gemäß einem Beispiel hat die Basis 146 des Kontaktclips 140 eine abgerundete Form, wie in 3A dargestellt. Die konvexe Form des ersten Kontaktbereichs 142 kann z.B. hergestellt werden unter Verwendung eines Presswerkzeugs oder ein Stanzwerkzeugs. Es ist eventuell nicht möglich, den Kontaktclip 140 so zu pressen oder zu stanzen, dass eine Basis 146 mit einer scharfen Kante erhalten wird. Daher kann die Basis 146 eine abgerundete Form mit einem bestimmten Krümmungsradius R haben. Der Krümmungsradius R kann beispielsweise im Bereich von 30µm bis 200µm liegen, insbesondere 50µm bis 150µm. Die abgerundete Form der Basis 146 kann vorteilhafterweise eine Spannung reduzieren, die durch den Kontaktclip 140 auf den Halbleiterchip 120 ausgeübt wird, da das Gewicht des Kontaktclips 140 über einen gewissen Bereich verteilt ist.
  • 3A zeigt Gasblasen 301, die im Lötmaterial der zweiten Lötstelle 132 während des Lötens (z.B. in einem Reflow-Ofen) auftreten können. In dem Fall, dass diese Gasblasen 301 nicht aus dem Lötmaterial austreten können, während es noch flüssig ist, werden sie Hohlräume in der zweiten Lötstelle 132 nach dem Aushärten des Lötmaterials verursachen. Solche Hohlräume können die elektrische Leitfähigkeit und/oder die mechanische Robustheit der zweiten Lötstelle 132 verringern.
  • Die konvexe Form des Kontaktclips 140 kann jedoch helfen, die Gasblasen 301 während des Lötens aus dem Lotmaterial zu entfernen, da die Gasblasen entlang der konvexen Form nach oben und nach außen aus dem Lotmaterial heraus aufsteigen können (dies wird durch die Pfeile in 3A angedeutet). Eine konvexe Form (z.B. eine V-Form), die monoton steigend ist, insbesondere streng monoton steigend, wie in 3A dargestellt, kann für diesen Zweck ideal sein. Auf diese Weise kann das Auftreten von Hohlräumen in der zweiten Lötstelle 132 reduziert oder sogar vollständig eliminiert werden.
  • 3B zeigt ein Beispiel für einen Kontaktclip 140, wobei die konvexe Form aus einer Reihe von Stufen besteht, sodass eine Oberflächenkrümmung der konvexen Form eine Vielzahl von Diskontinuitäten oder Zacken 302 aufweist. Aufsteigende Gasblasen 301 können aufgrund von Oberflächenspannung an diesen Diskontinuitäten oder Zacken 302 agglomerieren. Darüber hinaus können die Gasblasen 301 auch an den flachen Abschnitten 303 der gestuften konvexen Form agglomerieren, da sie nicht durch eine steigende Fläche des Kontaktclips 140 zu einem Rand der zweiten Lötstelle 132 geführt werden. Ein Kontaktclip 140 mit einer abgestuften konvexen Form wie in 3B kann daher ungeeignet sein für das effiziente Entfernen der Gasblasen 301 und kann daher anfällig sein für Hohlraumbildung in der zweiten Lötstelle 132.
  • 4 zeigt eine perspektivische Ansicht der Halbleitervorrichtung 200. Gemäß einem Beispiel werden die ersten, zweiten und dritten Lötstellen 130, 132 und 134 gleichzeitig gelötet, z.B. durch Reflow-Löten. Der Kontaktclip 140 lastet auf der Mittelachse 121 des Halbleiterchips 120 (vgl. 1B), sodass ein asymmetrischer Druck auf den Halbleiterchip 120 und die erste Lötstelle 130 vermieden wird. Auf diese Weise kann die erste Lötstelle 130, die den Halbleiterchip 120 mit dem Chippad 112 verbindet, mit einer sehr homogenen Dicke hergestellt werden. 4 zeigt ein Beispiel, worin die Dicke der ersten Lötstelle 130 an den vier Ecken P1-P4 des Halbleiterchips 120 31µm bis 32µm beträgt. Im Allgemeinen kann ein Toleranzbereich der Dicke der ersten Lötstelle 130 in den Halbleitervorrichtungen 100, 200 an den vier Ecken P1-P4 weniger als 10µm, weniger als 7µm, weniger als 5µm, weniger als 2µm und sogar etwa 1µm oder weniger betragen.
  • 5 zeigt ein Flussdiagramm eines Verfahrens 500 zum Herstellen einer Halbleitervorrichtung. Das Verfahren 500 kann zum Beispiel zur Herstellung der Halbleitervorrichtung 100 oder 200 verwendet werden.
  • Das Verfahren 500 umfasst einen ersten Akt 501 des Bereitstellens eines Trägers, der ein Chippad und einen Kontakt umfasst, einen zweiten Akt 502 des Abscheidens eines ersten Lotdepots auf dem Chippad und Abscheiden eines dritten Lotdepots auf dem Kontakt, einen dritten Akt 503 des Anordnens eines Halbleiterchips mit einer ersten Hauptseite und einer gegenüberliegenden zweiten Hauptseite auf dem ersten Lotdepot derart, dass die zweite Hauptseite dem Chippad zugewandt ist, einen vierten Akt 504 des Abscheidens eines zweiten Lotdepots auf der ersten Hauptseite des Halbleiterchips, einen fünften Akt 505 des Anordnens eines Kontaktclips mit einem ersten Kontaktbereich und einen zweiten Kontaktbereich über dem Halbleiterchip derart, dass der erste Kontaktbereich mit dem zweiten Lotdepot in Kontakt ist und der zweite Kontaktbereich mit dem dritten Lotdepot in Kontakt ist und einen sechsten Akt 506 des Lötens des ersten, zweiten und dritten Lotdepots. Gemäß dem Verfahren 500 weist der erste Kontaktbereich eine konvexe Form auf, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt. Ferner verläuft gemäß dem Verfahren 500 die Basis entlang einer Linie, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.
  • Gemäß einem Beispiel umfasst das Verfahren 500 weiterhin, dass das erste, zweite und dritte Lotdepot gleichzeitig gelötet werden. Ein solches gleichzeitiges Löten kann z.B. in einem Reflow-Prozess durchgeführt werden.
  • BEISPIELE
  • Im Folgenden werden die Halbleitervorrichtung und das Verfahren zum Herstellen einer Halbleitervorrichtung anhand von spezifischen Beispielen näher erläutert.
  • Ein erstes Beispiel ist eine Halbleitervorrichtung, umfassend einen Träger, der ein Chippad und einen Kontakt umfasst, einen Halbleiterchip, der eine erste Hauptseite und eine gegenüberliegende zweite Hauptseite umfasst, wobei der Halbleiterchip durch eine erste Lötstelle derart an dem Chippad befestigt ist, dass die zweite Hauptseite dem Chippad zugewandt ist und einen Kontaktclip mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich, wobei der erste Kontaktbereich durch eine zweite Lötstelle an der ersten Hauptseite des Halbleiterchips befestigt ist und der zweite Kontaktbereich durch eine dritte Lötstelle am Kontakt befestigt ist, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.
  • Ein zweites Beispiel ist eine Halbleitervorrichtung nach Beispiel 1, wobei der Abstand von der Basis zum Rand hin monoton zunehmend ist.
  • Ein drittes Beispiel ist eine Halbleitervorrichtung nach Beispiel 2, wobei der Abstand streng monoton zunehmend ist.
  • Ein viertes Beispiel ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, wobei die Linie mit einer Mittelachse des Halbleiterchips innerhalb einer Fehlerspanne von 200µm, oder 150µm oder 100µm oder weniger zusammenfällt.
  • Ein fünftes Beispiel ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, wobei die Basis eine abgerundete Form aufweist.
  • Ein sechstes Beispiel ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, wobei eine Oberflächenkrümmung des ersten Kontaktbereichs frei von Diskontinuitäten ist.
  • Ein siebtes Beispiel ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, wobei die konvexe Form eine V-Form ist.
  • Ein achtes Beispiel ist eine Halbleitervorrichtung nach Beispiel 7, wobei ein Neigungswinkel zwischen der ersten Hauptseite des Halbleiterchips und einem Schenkel der V-Form im Bereich von 3° bis 15° liegt.
  • Ein neuntes Beispiel ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, wobei der zweite Kontaktbereich des Kontaktclips eine Knickflügelform hat.
  • Ein zehntes Beispiel ist eine Halbleitervorrichtung nach einem der Beispiele 1 bis 8, wobei der zweite Kontaktbereich des Kontaktclips einen heruntergezogenen Endabschnitt hat, der eine Schnittfläche umfasst, und wobei die Schnittfläche dem Kontakt zugewandt ist.
  • Ein elftes Beispiel ist eine Halbleitervorrichtung nach einem der Beispiele 1 bis 8, wobei der erste Kontaktbereich und der zweite Kontaktbereich des Kontaktclips im Wesentlichen gerade sind.
  • Ein zwölftes Beispiel ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, wobei die erste Lötverbindung flach ist, sodass ein vertikaler Abstand der zweiten Hauptseite des Halbleiterchips zum Chippad innerhalb einer Fehlerspanne von 15µm oder 10µm oder 5µm, oder 2µm oder weniger liegt.
  • Ein dreizehntes Beispiel ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das Verfahren umfassend: Bereitstellen eines Trägers, der ein Chippad und einen Kontakt umfasst, Abscheiden eines ersten Lotdepots auf dem Chippad und Abscheiden eines dritten Lotdepots auf dem Kontakt, Anordnen eines Halbleiterchips mit einer ersten Hauptseite und einer gegenüberliegenden zweiten Hauptseite auf dem ersten Lotdepot derart, dass die zweite Hauptseite dem Chippad zugewandt ist, Abscheiden eines zweiten Lotdepots auf der ersten Hauptseite des Halbleiterchips, Anordnen eines Kontaktclips mit einem ersten Kontaktbereich und einen zweiten Kontaktbereich über dem Halbleiterchip derart, dass der erste Kontaktbereich mit dem zweiten Lotdepot in Kontakt ist und der zweite Kontaktbereich mit dem dritten Lotdepot in Kontakt ist und Löten des ersten, zweiten und dritten Lotdepots, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.
  • Ein vierzehntes Beispiel ist ein Verfahren nach Beispiel 13, wobei das erste, zweite und dritte Lotdepot gleichzeitig gelötet werden.
  • Ein fünfzehntes Beispiel ist ein Verfahren nach Beispiel 13 oder Beispiel 14, wobei der Abstand von der Basis zum Rand hin monoton zunehmend ist.
  • Ein sechszehntes Beispiel ist ein Verfahren nach Beispiel 15, wobei der Abstand streng monoton zunehmend ist.
  • Ein siebzehntes Beispiel ist ein Verfahren nach einem der Beispiele 13 bis 16, wobei die Linie mit einer Mittelachse des Halbleiterchips innerhalb einer Fehlerspanne von 200µm oder 150µm oder 100µm oder weniger zusammenfällt.
  • Während die Offenbarung in Bezug auf eine oder mehrere Implementierungen veranschaulicht und beschrieben wurde, können Änderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden, ohne von Geist und Umfang der beigefügten Ansprüche abzuweichen. Insbesondere in Bezug auf die verschiedenen Funktionen, die von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Vorrichtungen, Schaltungen, Systemen usw.) ausgeführt werden, sollen die Begriffe (einschließlich eines Verweises auf ein „Mittel“), mit welchen diese Komponenten beschrieben werden, sofern nicht anderweitig angegeben, jedweder Komponente oder Struktur entsprechen, die die angegebene Funktion der beschriebenen Komponente erfüllt (z.B., die funktional äquivalent ist), auch wenn sie strukturell nicht der offenbarten Struktur entsprechen, die die Funktion in den hierin dargestellten exemplarischen Implementierungen der Offenbarung erfüllt.

Claims (17)

  1. Halbleitervorrichtung, umfassend: einen Träger, der ein Chippad und einen Kontakt umfasst, einen Halbleiterchip, der eine erste Hauptseite und eine gegenüberliegende zweite Hauptseite umfasst, wobei der Halbleiterchip durch eine erste Lötstelle derart an dem Chippad befestigt ist, dass die zweite Hauptseite dem Chippad zugewandt ist, und einen Kontaktclip mit einem ersten Kontaktbereich und einem zweiten Kontaktbereich, wobei der erste Kontaktbereich durch eine zweite Lötstelle an der ersten Hauptseite des Halbleiterchips befestigt ist und der zweite Kontaktbereich durch eine dritte Lötstelle am Kontakt befestigt ist, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt, und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Abstand von der Basis zum Rand hin monoton zunehmend ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der Abstand streng monoton zunehmend ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Linie mit einer Mittelachse des Halbleiterchips innerhalb einer Fehlerspanne von 200µm, oder 150µm oder 100µm oder weniger zusammenfällt.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Basis eine abgerundete Form aufweist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Oberflächenkrümmung des ersten Kontaktbereichs frei von Diskontinuitäten ist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die konvexe Form eine V-Form ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei ein Neigungswinkel zwischen der ersten Hauptseite des Halbleiterchips und einem Schenkel der V-Form im Bereich von 3° bis 15° liegt.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der zweite Kontaktbereich des Kontaktclips eine Knickflügelform hat.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei der zweite Kontaktbereich des Kontaktclips einen heruntergezogenen Endabschnitt hat, der eine Schnittfläche umfasst, und wobei die Schnittfläche dem Kontakt zugewandt ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei der erste Kontaktbereich und der zweite Kontaktbereich des Kontaktclips im Wesentlichen gerade sind.
  12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Lötverbindung flach ist, sodass ein vertikaler Abstand der zweiten Hauptseite des Halbleiterchips zum Chippad innerhalb einer Fehlerspanne von 15µm oder 10µm oder 5µm, oder 2µm oder weniger liegt.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung, das Verfahren umfassend: Bereitstellen eines Trägers, der ein Chippad und einen Kontakt umfasst, Abscheiden eines ersten Lotdepots auf dem Chippad und Abscheiden eines dritten Lotdepots auf dem Kontakt, Anordnen eines Halbleiterchips mit einer ersten Hauptseite und einer gegenüberliegenden zweiten Hauptseite auf dem ersten Lotdepot derart, dass die zweite Hauptseite dem Chippad zugewandt ist, Abscheiden eines zweiten Lotdepots auf der ersten Hauptseite des Halbleiterchips, Anordnen eines Kontaktclips mit einem ersten Kontaktbereich und einen zweiten Kontaktbereich über dem Halbleiterchip derart, dass der erste Kontaktbereich mit dem zweiten Lotdepot in Kontakt ist und der zweite Kontaktbereich mit dem dritten Lotdepot in Kontakt ist, und Löten des ersten, zweiten und dritten Lotdepots, wobei der erste Kontaktbereich eine konvexe Form aufweist, die der ersten Hauptseite des Halbleiterchips derart zugewandt ist, dass ein Abstand zwischen der ersten Hauptseite und dem ersten Kontaktbereich von einer Basis des konvexen Bereichs aus zu einem Rand des ersten Kontaktbereichs hin zunimmt, und wobei die Basis entlang einer Linie verläuft, die im Wesentlichen senkrecht zu einer Längsachse des Kontaktclips verläuft.
  14. Verfahren nach Anspruch 13, wobei das erste, zweite und dritte Lotdepot gleichzeitig gelötet werden.
  15. Verfahren nach Anspruch 13 oder Anspruch 14, wobei der Abstand von der Basis zum Rand hin monoton zunehmend ist.
  16. Verfahren nach Anspruch 15, wobei der Abstand streng monoton zunehmend ist.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei die Linie mit einer Mittelachse des Halbleiterchips innerhalb einer Fehlerspanne von 200µm oder 150µm oder 100µm oder weniger zusammenfällt.
DE102018130147.2A 2018-11-28 2018-11-28 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Pending DE102018130147A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018130147.2A DE102018130147A1 (de) 2018-11-28 2018-11-28 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
CN201922027375.8U CN213026110U (zh) 2018-11-28 2019-11-20 半导体器件
US16/695,866 US11088105B2 (en) 2018-11-28 2019-11-26 Semiconductor device and method for fabricating a semiconductor device
US17/389,721 US11869865B2 (en) 2018-11-28 2021-07-30 Semiconductor device having a contact clip with a contact region having a convex shape and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018130147.2A DE102018130147A1 (de) 2018-11-28 2018-11-28 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102018130147A1 true DE102018130147A1 (de) 2020-05-28

Family

ID=70545744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018130147.2A Pending DE102018130147A1 (de) 2018-11-28 2018-11-28 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
US (2) US11088105B2 (de)
CN (1) CN213026110U (de)
DE (1) DE102018130147A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018130147A1 (de) 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP2023138193A (ja) * 2022-03-19 2023-10-02 株式会社東芝 半導体装置
JP2023139980A (ja) * 2022-03-22 2023-10-04 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
DE68926645T2 (de) * 1988-09-09 1997-01-16 Motorola Inc Halbleiteranordnung und Verfahren zu ihrer Herstellung
US20100072585A1 (en) * 2008-09-25 2010-03-25 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US20140117523A1 (en) * 2010-06-18 2014-05-01 Yueh-Se Ho Stacked dual-chip packaging structure and preparation method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166434A (en) 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US7663211B2 (en) 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
DE102011086687A1 (de) 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
DE102018130147A1 (de) 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US20220189855A1 (en) 2020-12-10 2022-06-16 Infineon Technologies Ag Leadframe package with adjustable clip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
DE68926645T2 (de) * 1988-09-09 1997-01-16 Motorola Inc Halbleiteranordnung und Verfahren zu ihrer Herstellung
US20100072585A1 (en) * 2008-09-25 2010-03-25 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US20140117523A1 (en) * 2010-06-18 2014-05-01 Yueh-Se Ho Stacked dual-chip packaging structure and preparation method thereof

Also Published As

Publication number Publication date
CN213026110U (zh) 2021-04-20
US20210358877A1 (en) 2021-11-18
US20200168575A1 (en) 2020-05-28
US11869865B2 (en) 2024-01-09
US11088105B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE102012208146A1 (de) Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112021002383B4 (de) Halbleitermodul
DE202021004370U1 (de) HalbleitermoduL
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE202021004375U1 (de) Halbleitermodul
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE112021005639T5 (de) Verfahren zur herstellung eines halbleiterbauteils und halbleiterbauteils
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE112021004922T5 (de) Halbleiterbauelement
DE102021121797A1 (de) Leistungshalbleitermodul mit buchse oder einpresspin und verfahren zu seiner herstellung
DE68923056T2 (de) Halbleiteranordnung mit kurzgeschlossener Anode und Verfahren zu deren Herstellung.
DE112021002959T5 (de) Montagestruktur für halbleitermodule
DE102020214734A1 (de) Halbleitervorrichtung
DE112019007821T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102022126082B4 (de) Leistungselektronikvorrichtung und verfahren zu ihrer herstellung
DE102021104793B4 (de) Leistungshalbleitermodul mit externem kontaktelement
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung
DE102019122382B3 (de) Leistungshalbleitergehäuse und verfahren zum herstellen eines leistungshalbleitergehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication