DE102011086687A1 - Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter - Google Patents

Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter Download PDF

Info

Publication number
DE102011086687A1
DE102011086687A1 DE102011086687A DE102011086687A DE102011086687A1 DE 102011086687 A1 DE102011086687 A1 DE 102011086687A1 DE 102011086687 A DE102011086687 A DE 102011086687A DE 102011086687 A DE102011086687 A DE 102011086687A DE 102011086687 A1 DE102011086687 A1 DE 102011086687A1
Authority
DE
Germany
Prior art keywords
semiconductor
contact
solder
layer
partner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102011086687A
Other languages
English (en)
Inventor
Erik Sueske
Eckart Geinitz
Gerhard Braun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102011086687A priority Critical patent/DE102011086687A1/de
Priority to EP12797791.6A priority patent/EP2783391A1/de
Priority to CN201280057174.0A priority patent/CN103959449B/zh
Priority to PCT/EP2012/073074 priority patent/WO2013076064A1/de
Priority to US14/359,630 priority patent/US9281270B2/en
Publication of DE102011086687A1 publication Critical patent/DE102011086687A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Kontaktieren eines Halbleiters (10) sowie eine Kontaktanordnung (1) für einen Halbleiters (10), wobei der Halbleiter (10) an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht (30) mit einer vorgegebenen Dicke flächig mit einem ersten Kontaktpartner (20) verbunden ist. Erfindungsgemäß ist eine Polyimidschicht (14) als Begrenzungsmittel auf dem Halbleiter (10) aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche (12) des Halbleiters (10) vorgibt.

Description

  • Stand der Technik
  • Die Erfindung geht aus von einem Verfahren zum Kontaktieren eines Halbleiters nach der Gattung des unabhängigen Patentanspruchs 1 sowie von einer Kontaktanordnung für einen Halbleiter nach Gattung des unabhängigen Patentanspruchs 5.
  • Bei so genannten High-Power-Anwendungen, bei welchen hohe Leistungen geschaltet werden, werden Bauelemente zur Herstellung einer Kontaktanordnung üblicherweise als Bauteile ohne Gehäuse, so genannte „bare-dies“, auf Substrate, wie beispielsweise Direct Bonded Copper (DBC), lnsulated Metal Substrate (IMS) usw., und/oder auf Leiterplatten und/oder auf Stanzgitter oder ähnliches gelötet. Die Halbleiter werden an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht mit einer vorgegebenen Dicke, flächig mit mindestens einem ersten Kontaktpartner verbunden. Ein Problem hierbei ist, dass die Halbleiter ohne seitliche Führung auf der Lötschicht verschwimmen können, so, dass der Halbleiter die ursprüngliche Position nicht beibehält, sondern sich seitlich auf dem Substrat bewegt. Diese laterale Bewegung kann durch geeignete Maßnahmen verhindert werden. Diese Maßnahmen sind von Kontaktpartner zu Kontaktpartner unterschiedlich.
  • Zudem wird der Halbleiter bei den oben erwähnten High-Power-Anwendungen nicht nur auf der dem ersten Kontaktpartner zugewandten Kontaktfläche gelötet, sondern auch durch Ausbildung einer zweiten Lötschicht mit einer zweiten Kontaktfläche mit einem zweiten Kontaktpartner kontaktiert. Hierbei wird die erste Kontaktfläche üblicherweise über einen Metallclip und/oder eine Metallbrücke aber in einigen Fällen auch über eigene DBC kontaktiert. Die Unterseite ist hierbei üblicherweise ein isolierter Metallblock zur Wärmespeicherung oder Wärmespreizung, kann aber auch ein anders Substrat sein.
  • In der Offenlegungsschrift DE 103 32 695 A1 wird beispielsweise eine Anordnung zur Befestigung eines Bauelements an mindestens einem Träger beschrieben. Bei der beschriebenen Anordnung wird eine Lötschicht auf einer Lötstelle des Bauelements vorgesehen, wobei die Lötstelle auf der dem jeweiligen Träger zugewandten Oberfläche angeordnet ist. Des Weiteren ist mindestens eine Ausnehmung des jeweiligen Trägers für eine Aufnahme eines Lotüberschusses und/oder für eine Lötbegrenzung an der Oberfläche des Trägers vorgesehen. Hierbei ist die Trägeroberfläche mit der Ausnehmung der Lötstelle des Bauelements zugewandt.
  • In der Patentschrift US 4,935,803 wird eine Kontaktanordnung für ein Bauteil beschrieben. Bei der beschriebenen Kontaktanordnung ist das Bauteil an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht flächig mit mindestens einem ersten Kontaktpartner verbunden, wobei der erste Kontaktpartner als elektrischer Kontaktbügel ausgeführt ist. Des Weiteren ist das Bauteil an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht flächig mit einem zweiten Kontaktpartner verbunden. Durch eine konvexe Bügelform wird ein Verlaufen der ersten Lötschicht verhindert und eine Selbstzentrierung des Bügels auf dem Bauteil erzielt.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zum Kontaktieren eines Halbleiters bzw. die erfindungsgemäße Kontaktanordnung für einen Halbleiter mit den Merkmalen der unabhängigen Patentansprüche 1 bzw. 6 haben demgegenüber den Vorteil, dass auf den Halbleiter eine lotabweisende Schicht als Begrenzungsmittel aufgebracht wird, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche des Halbleiters vorgibt und ein Verschwimmen und/oder seitliches Ausbrechen des Halbleiters während des Lötvorgangs verhindert. Als lotabweisende Schicht eignen sich Materialien die ein Benetzen der Schicht mit dem Lot unterbinden, wie z.B. Polyimide. Polyimide sind Hochleistungskunststoffe, deren wichtigstes Strukturmerkmal die Imidgruppe ist. In vorteilhafter Weise sind rein aromatische Polyimide in der Regel nicht schmelzbar und chemisch sehr beständig, auch gegenüber vielen Lösungsmitteln. Aufgrund der Hitzebeständigkeit, der geringen Ausgasung, der Strahlungsbeständigkeit, der Isoliereigenschaften und der Eigenschaft, dass übliche Lötmittel nicht auf einer Polyimidschicht haften, eignen sich Polyimidlösungen sehr gut als Beschichtungsmittel zur Begrenzung einer Lötfläche auf dem Halbleiter.
  • Ausführungsformen der vorliegenden Erfindung verhindern in vorteilhafter Weise das seitliche Verschwimmen und/oder Verdrehen des Halbleiters beim Löten und bieten insbesondere beim doppelseitigen Löten des Halbleiters Vorteile gegenüber anderen bekannten Lösungen. Die lotabweisende Schicht schützt in vorteilhafter Weise die Bereiche des Halbleiters, welche nicht mit dem Lötmittel in Kontakt kommen sollen und sorgt für eine einfache und schnelle Gestaltung der Lötfläche durch Ausbilden von Aussparungen in der lotabweisende Schicht. In vorteilhafter Weise muss lediglich der zu befestigende Halbleiter präpariert und mit der lotabweisende Schicht vorbehandelt werden, während die Kontaktpartner keine zusätzlichen Begrenzungen und/oder Verschwimmungsschutzmaßnahmen aufweisen müssen. Bevorzugt ist die lotabweisende Beschichtung bereits Bestandteil des Halbleitergehäuses.
  • Der wesentliche Gedanke der vorliegenden Erfindung beruht darauf, dass durch die lotabweisende Schicht das aufgebrachte Lötmittel innerhalb eines bestimmten Lötbereichs auf dem Halbleiter gehalten werden kann.
  • Ausführungsformen des erfindungsgemäßen Verfahrens zum Kontaktieren eines Halbleiters verbinden einen Halbleiter an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht mit einer vorgegebenen Dicke flächig mit mindestens einem ersten Kontaktpartner. Erfindungsgemäß wird auf den Halbleiter eine lotabweisende Schicht, beispielsweise eine Polyimidschicht, als Begrenzungsmittel aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche des Halbleiters vorgibt.
  • Des Weiteren wird eine Kontaktanordnung für einen Halbleiter vorgeschlagen, welcher an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht mit einer vorgegebenen Dicke flächig mit einem ersten Kontaktpartner verbunden ist. Erfindungsgemäß ist eine lotabweisende Schicht, beispielsweise eine Polyimidschicht, als Begrenzungsmittel auf dem Halbleiter aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche des Halbleiters vorgibt.
  • Ausführungsformen der Erfindung verbinden einen Halbleiter in vorteilhafter Weise flächig mit einer ersten Kontaktfläche eines ersten Kontaktpartners, so dass ein geringer elektrischen Widerstandes bei einer homogenen Stromverteilung und eine hohe Leistungsdichte auf dem Halbleiter realisiert werden kann.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch 1 angegebenen Verfahren zum Kontaktieren eines Halbleiters und der im unabhängigen Patentanspruch 6 angegebenen erfindungsgemäßen Kontaktanordnung zum Kontaktieren eines Halbleiters möglich.
  • Besonders vorteilhaft ist, dass der seitliche Abstand zwischen mindestens einer Kontaktfläche des mindestens ersten Kontaktpartners und dem Rand der lotabweisende Schicht in Abhängigkeit von der Dicke der Lötschicht gewählt wird. Durch den Abstand kann in vorteilhafter Weise ein maximaler Toleranzbereich vorgegeben werden, in welchem ein Verschwimmen des Halbleiters möglich ist. Dies ist insbesondere dann vorteilhaft, wenn während dem Lötvorgang zu viel Lötmittel aufgebracht wird.
  • In vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens zum Kontaktieren eines Halbleiters können die Ränder der mindestens einen Kontaktfläche des ersten Kontaktpartners abgerundet werden. Das Abrunden der Ränder kann vorzugsweise durch Einbringen einer Einprägung auf einer der Kontaktfläche gegenüberliegenden Seite des ersten Kontaktpartners erzielt werden. Die abgerundete Geometrie der mindestens einen ersten Kontaktfläche vermeidet in vorteilhafter Weise den mechanische Kontakt zwischen einer Kante des Halbleiters und dem ersten Kontaktpartner selbst bei einer starken Verkippung des Halbleiters und des ersten Kontaktpartners. Die kritischen aktiven Strukturen im Randbereich können so in vorteilhafter Weise geschützt werden. Des Weiteren kann durch eine entsprechende Formgebung, die mindestens eine zu kontaktierende Kontaktfläche des ersten Kontaktpartners an die mindestens eine Lötfläche des Halbleiters angepasst werden und dieser im Idealfall entsprechen. Dadurch können während des Lötvorgangs wirkende Adhäsionskräfte des Lotmittels ein Verdrehen und/oder ein Verschwimmen des Halbleiters unterbinden. Dies stellt eine kostengünstige Lösung dar, da in vorteilhafter Weise keine zusätzlichen Maßnahmen, wie beispielsweise Lötstopplacke oder Dimpel erforderlich sind. Des Weiteren kann die Kontaktfläche des mindestens einen ersten Kontaktpartners so ausgeführt werden, dass das Lötmittel auf dem Halbleiter bis zur begrenzenden lotabweisenden Schicht und auf der Kontaktfläche des ersten Kontaktpartners bis zu den Kanten der Kontaktfläche fließt. Dadurch kann in vorteilhafter Weise die gesamte zur Verfügung stehende Kontaktfläche zur Kontaktierung genutzt werden, so dass sich deutliche Vorteile bei der Stromverteilung, dem elektrischen Widerstand und der thermischen Ableitung ergeben können. Zudem können die mechanischen Spannungen an den Kanten des Halbleiters in vorteilhafter Weise reduziert und damit eine Beschädigung des Halbleiters vermieden werden.
  • In weiterer vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens zum Kontaktieren eines Halbleiters kann der Halbleiter flächig an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht mit einem zweiten Kontaktpartner verbunden werden. Dies ermöglicht in vorteilhafter Weise die Befestigung des zu kontaktierenden Halbleiters auf Substraten, wie beispielsweise Direct-Bonded-Copper (DBC), IMS (lnsulated Metal Substrate) usw., und/oder Leiterplatten und/oder Stanzgittern und/oder Wärmeableitelementen.
  • Besonders vorteilhaft ist, dass der Abstand zwischen der mindestens einen Kontaktfläche des mindestens ersten Kontaktpartners und dem Rand der lotabweisenden Schicht der zwei- bis vierfachen Lotschichtdicke entspricht. Vorzugsweise beträgt die Dicke der Lötschicht ca. 50 bis 100µm und der korrespondierende seitliche Abstand liegt dann vorzugsweise im Bereich von 100 bis 400µm.
  • In vorteilhafter Ausgestaltung der erfindungsgemäßen Kontaktanordnung für einen Halbleiter ist der Halbleiter an einer zweiten Fläche durch Ausbildung einer zweiten Lötschicht flächig mit einem zweiten Kontaktpartner verbunden. Hierbei kann der erste Kontaktpartner beispielsweise als Bügel und/oder als Metallclip und/oder als Brücke ausgeführt werden, wobei der Halbleiter über den ersten Kontaktpartner elektrisch mit mindestens einer Komponente verbunden ist. Der zweite Kontaktpartner kann beispielsweise als Substrat und/oder als Leiterplatte und/oder als Stanzgitter und/oder als Wärmeableitelement ausgeführt werden. Durch die Kontaktierung mit dem als Bügel und/oder Brücke ausgeführten ersten Kontaktpartner, kann der Halbleiter in vorteilhafter Weise zur Übertragung von großen Leistungen mit einem geringen Übergangswiderstand mit den weiteren Komponenten verbunden werden. So kann der Halbleiter beispielsweise mit einer Stromquelle und/oder Spannungsquelle und/oder einem anderen Halbleiterbauteil verbunden werden. Gleichzeitig kann der Halbleiter mit verschiedenen zweiten Kontaktpartnern verbunden werden, wodurch in vorteilhafter Weise eine situationsangepasste Materialauswahl ermöglicht wird. So können beispielsweise Materialien gewählt werden, welche isolierende und/oder kühlende und/oder wärmespeichernde und/oder wärmeleitende Eigenschaften aufweisen können. Durch Ausführungsformen der erfindungsgemäßen Kontaktanordnung können Halbleiter in vorteilhafter Weise mit ersten Kontaktpartner, welche eine gute elektrische Leitfähigkeit aufweisen, und mit zweiten Kontaktpartnern kombiniert werden, welche eine hohe thermische Ableitung ermöglichen. Dies erhöht in vorteilhafter Weise die Lebensdauer und/oder die Zuverlässigkeit des Halbleiters.
  • In weiterer vorteilhafter Ausgestaltung der erfindungsgemäßen Kontaktanordnung für einen Halbleiters verläuft die zweite Lötschicht mit dem zweiten Kontaktpartner im Wesentlichen parallel zur ersten Lötschicht mit dem ersten Kontaktpartner. Dies ermöglicht in vorteilhafter Weise einen Sandwichaufbau, bei welchem der Halbleiter zwischen dem ersten Kontaktpartner, der beispielsweise als Bügel ausgeführt ist, und dem zweiten Kontaktpartner, der beispielsweise als Substrat ausgeführt ist, angeordnet ist. Durch Ausnutzung der Adhäsionskräfte kann der Halbleiter ohne Verkippen und/oder Verschwimmen an der vorgesehen Position kontaktiert und befestigt werden.
  • In weiterer vorteilhafter Ausgestaltung der erfindungsgemäßen Kontaktanordnung für einen Halbleiter kann der erste Kontaktpartner eine durchgängige Kontaktfläche oder mehrere Kontaktflächen aufweisen. Auf diese Weise können in vorteilhafter Weise zusätzliche Kanten auf dem Halbleiter genutzt werden, welche ein noch geringeres Verdrehen und/oder Verschwimmen des Halbleiters während des Lötvorgangs gewährleisten.
  • Üblicherweise befinden sich auf großen Halbleitern sogenannte Gatefinger. Dabei handelt es sich um Metallstreifen, welche von einem Gate über eine Emitterfläche laufen, aber von dieser isoliert sind. Die Gatefinger dienen dazu, ein Gatesignal schneller zu den Zellen zu bringen, als es über die Halbleiterstruktur möglich wäre. Bevorzugt sind die Gatefinger wie der Halbleiterrand nach oben mit einer lotabweisende Schicht, wie z.B. einer Polyimidschicht, isoliert. Durch die Gatefinger kann die obere Halbleiterfläche in zusätzliche Lötflächen segmentiert werden, welche als zusätzlicher Verschwimmschutz genutzt werden können. Dazu werden die segmentierten Flächen beispielsweise durch Schlitze im Bügel eben dort in der Fläche nachgebildet, so dass bei Lotbenetzung zusätzliche einzelne Lotflächen entstehen. Dadurch kann die Randlänge erhöht werden, an welcher das Lot angreifen kann, und das Risiko, dass der Halbleiter während des Lötvorgangs verschwimmt, kann weiter reduziert werden. Für eine solche Kontaktierung eines Leistungsbauelementes kann ein Metallclip verwendet werden, welcher durch eine eingeprägte Struktur die komplette Fläche des Hableiters bedeckt. Gleichzeitig verhindern die Randstrukturen des Metallclips durch eine Abprägung eine mechanische Belastung der Kanten des Halbleiters.
  • Alternativ können zusätzliche Streifen aus einem lotabweisenden Material, beispielsweise Polyimidstreifen, auf dem Halbleiter ausgebildet werden, welche entsprechend den oben beschriebenen Gatefingern die obere Halbleiterfläche in zusätzliche Lötflächen segmentieren aber keine elektrische Funktion aufweisen. Diese Polyimidstreifen bieten in vorteilhafter Weise einen Verdreh- und/oder Verschwimmschutzes des Halbleiters beim Lötvorgang.
  • Die lotabweisende Schicht kann im Allgemeinen zum einen derart ausgeführt sein, dass sie zumindest eine Lötfläche des Halbleiters vollständig umrandet, wobei beispielsweise eine rechteckige oder kreisförmige Lötfläche gebildet wird. Auf diese Weise ist bei Anpassung der Kontaktfläche eines ersten Kontaktpartners an die Form und Größe der umrandeten Lötfläche des Halbleiters ein Verschwimmen des Halbleiters durch die Adhäsionskräfte ausgehend von der Umrandung in jeglicher Richtung unterbunden. Aus gleichem Grund ist ein Verdrehen des Halbleiters ebenso nicht möglich. In einer Abwandlung der Erfindung stellt die lotabweisende Schicht nur einen Teil einer Umrandung zumindest einer Lötfläche des Halbleiters vor. Beispielsweise ist die lotabweisende Schicht in Form von zwei parallel zueinander beabstandeten Streifenabschnitten ausgebildet, wobei zwischen den zwei Streifenabschnitten die zumindest eine Lötfläche vorgesehen ist. Die lotabweisende Schicht stellt zumindest in dem Bereich ihrer Angrenzung zur Lötfläche ein Begrenzungsmittel dar und bestimmt auf diese Weise die Abmessung und/oder die Form der mindesten einen Lötfläche. Auf diese Weise ist bei Anpassung der Kontaktfläche eines ersten Kontaktpartners an die Form und Größe der vorgesehen Lötfläche des Halbleiters ein Verschwimmen des Halbleiters durch die Adhäsionskräfte zumindest in Richtung der Abgrenzung der lotabweisenden Schicht zur Lötfläche unterbunden. In der Regel ist ein Verdrehen des Halbleiters ebenso nicht möglich.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. In der Zeichnung bezeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine schematische perspektivische Darstellung eines ersten Ausführungsbeispiels einer erfindungsgemäßen Kontaktanordnung.
  • 2 zeigt eine schematische perspektivische Darstellung eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Kontaktanordnung.
  • 3 zeigt eine schematische Schnittdarstellung eines dritten Ausführungsbeispiels einer erfindungsgemäßen Kontaktanordnung.
  • 4 zeigt einen vergrößerten Ausschnitt, welcher den seitlichen Abstand zwischen der Kontaktfläche des ersten Kontaktelements und der Polyimidschicht der schematische Schnittdarstellung aus 3 zeigt.
  • Wie aus 1 bis 4 ersichtlich ist, umfassen die dargestellten Ausführungsbeispiele einer Kontaktanordnung 1, 1’, 1’’ einen Halbleiter 10, 10‘, 10‘‘, welcher an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht 30, 32‘, 34‘, 36‘, 30‘‘ mit einer vorgegebenen Dicke LD flächig mit mindestens einem ersten Kontaktpartner 20, 20‘, 20‘‘ 60‘‘ verbunden ist.
  • Erfindungsgemäß ist eine Polyimidschicht 14, 14‘, 14‘‘ als Begrenzungsmittel auf dem Halbleiter 10, 10‘, 10‘‘ aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche 12, 12‘, 12‘‘ des Halbleiters 10, 10‘, 10‘‘ vorgibt. Die erste Lötschicht 30, 32‘, 34‘, 36‘, 30‘‘, 80‘‘ wird durch die Polyimidschicht 14, 14‘, 14‘‘, 18‘ in vorteilhafter Weise innerhalb des vorbestimmten Bereichs der Lötfläche 12, 12‘, 12‘‘ auf dem Halbleiter 10, 10’, 10’’ gehalten.
  • Die dargestellten Ausführungsbeispiele eigenen sich für High-Power-Anwendungen, insbesondere für solche Anwendungen, bei denen hohe Leistungen geschaltet werden müssen, und die Halbleiterschalter, wie beispielsweise Power-Mos-FET (Power-Metall-Oxid-Halbleiter-Feldeffekttransistoren) und/oder IGBT (Bipolartransistoren mit isolierten Gate-Elektroden).
  • Wie aus 1 und 2 weiter ersichtlich ist, umrahmt die Polyimidschicht 14, 14‘, 18‘ die mindestens eine Lötfläche 12, 12‘ auf dem Halbleiter, wobei ein seitlicher Abstand A, der nachfolgend unter Bezugnahme auf 4 näher beschrieben wird, als der kürzeste Abstand zwischen einer inneren Kante der Polyimidschicht 14, 14‘, 18‘ und einer äußeren Kante der Kontaktfläche 20.2, 22.2‘, 24.2‘, 26.2‘ des ersten Kontaktpartners 20, 20‘ definiert ist. Polyimid eignet sich besonders gut als Begrenzungsmittel, da dieser Werkstoff hohen Temperaturen standhält und beispielsweise in Form einer dünnen Folie leicht aufgebracht werden kann. Des Weiteren haften übliche Lötmittel nicht auf Polyimid.
  • Wie Aus 1 bis 4 weiter ersichtlich ist, ist der Halbleiter 10, 10‘, 10‘‘ in den dargestellten Ausführungsbeispielen an einer zweiten Fläche durch Ausbildung einer zweiten Lötschicht 50, 50‘, 50‘‘ flächig mit einem zweiten Kontaktpartner 40, 40‘, 40‘‘ verbunden. Hierbei ist der erste Kontaktpartner 20, 20‘, 20‘‘ und/oder ein dritten Kontaktpartner 60‘‘ als Metallbügel und/oder als Metallclip und/oder als Metallbrücke ausgeführt. Der erste und/oder dritte Kontaktpartner 20, 20‘, 20‘‘ verbinden den Halbleiter 10, 10‘, 10‘‘ elektrisch mit mindestens einer weiteren Komponente 70‘‘, 90‘‘, wobei die ersten und/oder dritten Kontaktpartner 20, 20‘ jeweils über eine Lötschicht 72‘‘, 92‘‘ mit den Komponenten 70‘‘, 90‘‘ verbunden sind, wie aus 3 ersichtlich ist. Der zweite Kontaktpartner 40, 40‘, 40‘‘ ist als Substrat und/oder als Leiterplatte und/oder als Stanzgitter und/oder als Wärmeableitelement ausgeführt. Des Weiteren verläuft die zweite Lötschicht 50, 50‘, 50‘‘ mit dem zweiten Kontaktpartner 40, 40‘, 40‘‘ im Wesentlichen parallel zur ersten Lötschicht 30, 32‘, 34‘, 36‘, 30‘‘ mit dem ersten Kontaktpartner 20, 20‘, 20‘‘, 60‘‘.
  • Wie aus 2 weiter ersichtlich ist, weist der zweite Kontaktpartner 40‘ im dargestellten Ausführungsbeispiel zudem eine Isolationsschicht 40.1‘ auf und ist als isolierter Metallblock zur Wärmespeicherung oder Spreizung ausgeführt.
  • Wie aus 1 weiter ersichtlich ist, weist der erste Kontaktpartner 20 eine durchgängige Kontaktfläche 20.2 auf, wobei die Ränder der mindestens einen Kontaktfläche 20.2 des ersten Kontaktpartners 20 abgerundet ausgeführt sind. Das Abrunden der Ränder kann insbesondere durch das Einbringen einer Einprägung 20.4 auf einer der Kontaktfläche 20.2 gegenüberliegenden Seite des ersten Kontaktpartners 20 erzielt werden. Auf diese Weise kann die Kontaktfläche 20.2 einfach und schnell an die Abmessung der Lötfläche 12 des Halbleiters 10 angepasst werden, in dem die Einprägung 20.4 in Form und Größe der Lötfläche 12 des Halbleiters entspricht. Durch die Form der Kontaktfläche 20.2 kann unter Ausnutzung der auftretenden Adhäsionskräfte in vorteilhafter Weise das Verschwimmen und/oder Verrutschen des Halbleiters 10 während eines Lötvorgangs, insbesondere eines doppelseitigen Lötvorgangs, verhindert werden. Durch die Form der Bügelauflage und durch die Adhäsionskräfte der Lötschicht 30 ist es dem Halbleiter 10 nicht möglich, sich während des Lötvorgangs zu verdrehen oder zu verschwimmen. Wie aus 1 weiter ersichtlich ist, ist der als Bügel ausgeführte erste Kontaktpartner 20 so ausgeführt, dass sich das Lot auf dem Halbleiter 10 so verteilt, dass es bis zur begrenzenden Polyimidschicht 14 fließt, auf welcher das Lot nicht haftet. Am als Bügel ausgeführten ersten Kontaktpartner 30 fließt das Lot bis zu den Kanten der Bügelauflage.
  • Wie aus 2 weiter ersichtlich ist, weist der erste Kontaktpartner 20‘ mehrere Kontaktflächen 22.2‘, 24.2‘, 26.2‘ auf. Im dargestellten Ausführungsbeispiel weist der Halbleiter 10‘ mehrere Lötflächen 12‘ auf, welche durch so genannte Gatefinger 16‘ getrennt sind. Dabei handelt es sich um Metallstreifen, welche von einem Gate über eine Emitterfläche laufen, aber von dieser isoliert sind. Die Gatefinger 16‘ bringen ein Gatesignal schneller zu den Zellen, als es über die Halbleiterstruktur möglich wäre. Diese Gatefinger 16‘ sind üblicherweise nach oben mit einer Polyimidabdeckung 18‘ bzw. Polyimidschicht isoliert. Der erste Kontaktpartner 20‘ weist korrespondierende Leiterstrukturen 22‘, 24‘, 26‘ mit mehreren Kontaktflächen 22.2‘, 24.2‘, 26.2‘ auf, um die durch die Gatefinger 16‘ getrennten Lötflächen 12‘ des Halbleiters 10‘ zu kontaktieren. Hierbei kann eine erste Kontaktfläche 26.2‘ einer zur Emitterfläche korrespondierenden ersten Leiterstruktur 26‘ über Schleifen und/oder Ätzen und/oder Biegen angepasst werden. Des Weiteren ist die Kante der ersten Leiterstruktur 26‘ nicht beidseitig abgerundet. Eine zweite Leiterstruktur 24‘ weißt die Form eines Quaders auf, wobei die Kanten der Kontaktfläche 22.4‘ nicht abgerundet sind. Eine dritte Leiterstruktur 22‘ weist zwei abgerundete Kanten auf, welche durch eine Einprägung 20.4‘ auf einer der Kontaktfläche 22.2‘ gegenüberliegenden Seite ausgebildet werden. Die beschrieben Leiterstrukturen 22‘, 24‘, 26‘ sind mögliche Ausführungsbeispiele, wobei auch andere Formen und Herstellungsverfahren für die separierten Leiterstrukturen 22‘, 24‘, 26‘ möglich sind. Ebenso können die Kontaktflächen 20.2‘, 22.4‘, 22.6 variiert werden. Des Weiteren können mehr oder weniger Gatefinger 16‘ und entsprechend mehr oder weniger korrespondierende Leiterstrukturen 22‘, 24‘, 26‘ ausgebildet werden.
  • Bei einer alternativen nicht dargestellten Ausführungsform der vorliegenden Erfindung sind zusätzliche Polyimidstreifen auf dem Halbleiter 10‘ ausgebildet, welche entsprechend den oben beschriebenen Gatefingern 16‘ die obere Halbleiterfläche in zusätzliche Lötflächen segmentieren aber keine elektrische Funktion aufweisen.
  • Die zusätzlichen Kanten auf dem Halbleiter 10‘ ermöglichen in vorteilhafter Weise einen verbesserten Schutz gegen Verdrehen und/oder Verschwimmen während des Lötvorgangs. Hierzu ist die erste Fläche des Halbleiters 10‘ in zusätzliche Lötflächen 12‘ segmentiert. Dazu werden die segmentierten Flächen 12‘ beispielsweise durch Schlitze im Metallbügel eben dort auf dem Halbleiter 10‘ nachgebildet, so dass bei der Lotbenetzung einzelne Lotflächen 12‘ entstehen. Dadurch kann die Randlänge an der das Lötmittel angreifen kann, erhöht werden und das Verschwimmrisiko des Halbleiters 10‘ weiter reduziert werden.
  • Wie aus 3 ersichtlich ist, ist im dargestellten Ausführungsbeispiel die erste Fläche des Halbleiters 10‘‘ ebenfalls durch Polyimidschichten 14‘‘ segmentiert, wobei die auf diese Weise entstehen Lötflächen 12‘‘ von mindestens zwei Kontaktpartnern 20‘‘, 60‘‘ durch Lötschichten 30‘‘, 80‘‘ mit einer vorgegebenen Dicke LD flächig verbunden werden. Im dargestellten Ausführungsbeispiel wird der Halbleiter 10‘‘ über den ersten Kontaktpartner 20‘‘ sowie über eine vierte Lötschicht 72‘‘ mit einer ersten Komponente 70‘‘ verbunden und über den dritten Kontaktpartner 60‘‘ und eine fünfte Lötschicht 92‘‘ mit einer zweiten Komponente 90‘‘ verbunden. So kann der Halbleiter 10‘‘ über den ersten und/oder dritten Kontaktpartner 20‘‘, 60‘‘ beispielsweise mit einer Stromquelle und/oder Spannungsquelle und/oder einem anderen Halbleiterbauteil verbunden werden.
  • Wie aus 4 weiter ersichtlich ist, ist die Polyimidschicht 14‘‘ so aufgebacht, dass der seitliche Abstand A zwischen der mindestens einen Kontaktfläche 20.2‘‘ des mindestens einen ersten Kontaktpartners 20‘‘ und dem Rand der Polyimidschicht 14‘‘ der zwei- bis vierfachen Lotschichtdicke LD entspricht. Im in 4 dargestellten Ausführungsbeispiel beträgt die Dicke LD der Lötschicht 30‘‘ beispielsweise ca. 50 bis 100µm und der seitliche Abstand A liegt dann vorzugsweise im Bereich von 100 bis 400µm.
  • Bei dem korrespondierenden Verfahren zum Kontaktieren eines Halbleiters 10, 10‘, 10‘‘, wird der Halbleiter 10, 10‘, 10‘‘ an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht 30, 32‘, 34‘, 36‘, 30‘‘, 80‘‘ mit einer vorgegebenen Dicke LD, flächig mit mindestens einem ersten Kontaktpartner 20, 20‘, 20‘‘, 60‘‘ verbunden. Erfindungsgemäß wird auf den Halbleiter 10, 10‘, 10‘‘ eine Polyimidschicht 14, 14‘, 14‘‘, 18‘ als Begrenzungsmittel aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche 12, 12‘, 12‘‘ des Halbleiters 10, 10‘, 10‘‘ vorgibt. Hierbei wird der seitliche Abstand A zwischen mindestens einer Kontaktfläche 20.2, 22.2‘, 24.2‘, 26.2‘, 20.2‘‘ des mindestens ersten Kontaktpartners 20, 20‘, 20‘‘, 60‘‘ und dem Rand der Polyimidschicht 14, 14‘, 14‘‘, 18‘ in Abhängigkeit von der Dicke LD der Lötschicht 30, 32‘, 34‘, 36‘, 30‘‘, 80‘‘ gewählt. Die Ränder der mindestens einen Kontaktfläche 20.2, 22.2‘, 24.2‘, 26.2‘, 20.2‘‘ des ersten Kontaktpartners 20, 20‘, 20‘‘, 60‘‘ werden abgerundet, wobei das Abrunden der Ränder insbesondere durch das Einbringen einer Einprägung 20.4, 20.4‘ auf einer der Kontaktfläche 20.2, 22.2‘, 24.2‘, 26.2‘, 20.2‘‘ gegenüberliegenden Seite des ersten Kontaktpartners 20, 20‘, 20‘‘, 60‘‘ erzielt wird. Des Weiteren wird der Halbleiter 10, 10‘, 10‘‘ an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht 50, 50‘, 50‘‘ flächig mit einem zweiten Kontaktpartner 40, 40‘, 40‘‘ verbunden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10332695 A1 [0004]
    • US 4935803 [0005]

Claims (11)

  1. Verfahren zum Kontaktieren eines Halbleiters, wobei der Halbleiter (10, 10‘, 10‘‘) an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht (30, 32‘, 34‘, 36‘, 30‘‘, 80‘‘) mit einer vorgegebenen Dicke (LD), flächig mit mindestens einem ersten Kontaktpartner (20, 20‘, 20‘‘, 60‘‘) verbunden wird, dadurch gekennzeichnet, dass auf den Halbleiter (10, 10‘, 10‘‘) eine lotabweisende Schicht (14, 14‘, 14‘‘, 18‘) als Begrenzungsmittel aufgebracht wird, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche (12, 12‘, 12‘‘) des Halbleiters (10, 10‘, 10‘‘) vorgibt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als lotabweisende Schicht eine Polyimidschicht (14, 14‘, 14‘‘, 18‘) vorgesehen wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der seitliche Abstand (A) zwischen mindestens einer Kontaktfläche (20.2, 22.2‘, 24.2‘, 26.2‘, 20.2‘‘) des mindestens einen ersten Kontaktpartners (20, 20‘, 20‘‘, 60‘‘) und dem Rand der lotabweisenden Schicht (14, 14‘, 14‘‘, 18‘) in Abhängigkeit von der Dicke (LD) der Lötschicht (30, 32‘, 34‘, 36‘, 30‘‘, 80‘‘) gewählt wird.
  4. Verfahren nach einem der Ansprüche 1 oder 3, dadurch gekennzeichnet, dass Ränder der mindestens einen Kontaktfläche (20.2, 22.2‘, 24.2‘, 26.2‘, 20.2‘‘) des ersten Kontaktpartners (20, 20‘, 20‘‘, 60‘‘) abgerundet werden, wobei das Abrunden der Ränder insbesondere durch das Einbringen einer Einprägung (20.4, 20.4‘) auf einer der Kontaktfläche (20.2, 22.2‘, 24.2‘, 26.2‘, 20.2‘‘) gegenüberliegenden Seite des ersten Kontaktpartners (20, 20‘, 20‘‘, 60‘‘) erzielt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Halbleiter (10, 10‘, 10‘‘) an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht (50, 50‘, 50‘‘) flächig mit einem zweiten Kontaktpartner (40, 40‘, 40‘‘) verbunden wird.
  6. Kontaktanordnung für einen Halbleiter, wobei der Halbleiter (10, 10‘, 10‘‘) an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht (30, 32‘, 34‘, 36‘, 30‘‘) mit einer vorgegebenen Dicke (LD) flächig mit mindestens einem ersten Kontaktpartner (20, 20‘, 20‘‘, 60‘‘) verbunden ist, dadurch gekennzeichnet, dass eine lotabweisende Schicht (14, 14‘, 14‘‘, 18‘) als Begrenzungsmittel auf dem Halbleiter (10, 10‘, 10‘‘) aufgebracht ist, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche (12, 12‘, 12‘‘) des Halbleiters (10, 10‘, 10‘‘) vorgibt.
  7. Kontaktanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die lotabweisende Schicht eine Polyimidschicht (14, 14‘, 14‘‘, 18‘) ist.
  8. Kontaktanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die lotabweisende Schicht (14, 14‘, 14‘‘, 18‘) so aufgebacht ist, dass der seitliche Abstand (A) zwischen der mindestens einen Kontaktfläche (20.2, 22.2‘, 24.2‘, 26.2‘, 20.2‘‘) des mindestens ersten Kontaktpartners (20, 20‘, 20‘‘, 60‘‘) und dem Rand der lotabweisenden Schicht (14, 14‘, 14‘‘, 18‘) der zweibis vierfachen Lotschichtdicke (LD) entspricht, vorzugsweise beträgt die Dicke (LD) der Lötschicht (30, 32‘, 34‘, 36‘, 30‘‘) ca. 50 bis 100µm und der seitliche Abstand (A) liegt vorzugsweise im Bereich von 100 bis 400µm.
  9. Kontaktanordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass, der Halbleiter (10, 10‘, 10‘‘) an einer zweiten Fläche durch Ausbildung einer zweiten Lötschicht (50, 50‘, 50‘‘) flächig mit einem zweiten Kontaktpartner (40, 40‘, 40‘‘) verbunden ist.
  10. Kontaktanordnung nach einem der Ansprüche 6 bis 9 dadurch gekennzeichnet, dass der erste Kontaktpartner (20, 20‘, 20‘‘, 60‘‘) als Bügel und/oder als Metallclip und/oder als Brücke ausgeführt ist, wobei der Halbleiter (10, 10‘, 10‘‘) über den ersten Kontaktpartner (20, 20‘, 20‘‘, 60‘‘) elektrisch mit mindestens einer Komponente (70‘‘, 90‘‘) verbunden ist, und wobei der zweite Kontaktpartner (40, 40‘, 40‘‘) als Substrat und/oder als Leiterplatte und/oder als Stanzgitter und/oder als Wärmeableitelement ausgeführt ist.
  11. Kontaktanordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass der erste Kontaktpartner (20, 20‘, 20‘‘, 60‘‘) eine durchgängige Kontaktfläche (20.2, 20.2‘‘) oder mehrere Kontaktflächen (22.2‘, 22.4‘, 22.6‘) aufweist.
DE102011086687A 2011-11-21 2011-11-21 Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter Pending DE102011086687A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102011086687A DE102011086687A1 (de) 2011-11-21 2011-11-21 Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
EP12797791.6A EP2783391A1 (de) 2011-11-21 2012-11-20 Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter
CN201280057174.0A CN103959449B (zh) 2011-11-21 2012-11-20 用于接触半导体的方法和用于半导体的接触组件
PCT/EP2012/073074 WO2013076064A1 (de) 2011-11-21 2012-11-20 Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter
US14/359,630 US9281270B2 (en) 2011-11-21 2012-11-20 Method for making contact with a semiconductor and contact arrangement for a semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011086687A DE102011086687A1 (de) 2011-11-21 2011-11-21 Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter

Publications (1)

Publication Number Publication Date
DE102011086687A1 true DE102011086687A1 (de) 2013-05-23

Family

ID=47297165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011086687A Pending DE102011086687A1 (de) 2011-11-21 2011-11-21 Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter

Country Status (5)

Country Link
US (1) US9281270B2 (de)
EP (1) EP2783391A1 (de)
CN (1) CN103959449B (de)
DE (1) DE102011086687A1 (de)
WO (1) WO2013076064A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3832705A4 (de) * 2018-11-30 2021-09-15 Hitachi Metals, Ltd. Elektrisches verbindungselement, elektrische verbindungsstruktur und verfahren zur herstellung des elektrischen verbindungselements

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018130147A1 (de) 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US20030137040A1 (en) * 2002-01-18 2003-07-24 Martin Standing Semiconductor device with co-packaged die
DE10332695A1 (de) 2003-07-18 2005-02-03 Robert Bosch Gmbh Anordnung zur Befestigung eines Bauelements
DE112006000505T5 (de) * 2005-03-04 2008-01-17 International Rectifier Corp., El Segundo Halbleiterbausteinherstellung
DE112006000717T5 (de) * 2005-04-20 2008-06-05 International Rectifier Corp., El Segundo Chip-Scale-Packung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
US5850026A (en) 1996-07-03 1998-12-15 Cargill, Incorporated Canola oil having increased oleic acid and decreased linolenic acid content
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US20030137040A1 (en) * 2002-01-18 2003-07-24 Martin Standing Semiconductor device with co-packaged die
DE10332695A1 (de) 2003-07-18 2005-02-03 Robert Bosch Gmbh Anordnung zur Befestigung eines Bauelements
DE112006000505T5 (de) * 2005-03-04 2008-01-17 International Rectifier Corp., El Segundo Halbleiterbausteinherstellung
DE112006000717T5 (de) * 2005-04-20 2008-06-05 International Rectifier Corp., El Segundo Chip-Scale-Packung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3832705A4 (de) * 2018-11-30 2021-09-15 Hitachi Metals, Ltd. Elektrisches verbindungselement, elektrische verbindungsstruktur und verfahren zur herstellung des elektrischen verbindungselements

Also Published As

Publication number Publication date
CN103959449A (zh) 2014-07-30
CN103959449B (zh) 2017-06-30
US9281270B2 (en) 2016-03-08
US20140299998A1 (en) 2014-10-09
WO2013076064A1 (de) 2013-05-30
EP2783391A1 (de) 2014-10-01

Similar Documents

Publication Publication Date Title
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
EP1713124B1 (de) Leistungshalbleitermodul mit Verbindungsbahnen und mit Anschlusselementen, die mit den Verbindungsbahnen verbunden sind
DE102019112935B4 (de) Halbleitermodul
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013200526B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE102020105267A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
DE102015223300B4 (de) Halbleitervorrichtung
DE10221085B4 (de) Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren
EP3226269B1 (de) Leistungshalbleitereinrichtung
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE1789063A1 (de) Traeger fuer Halbleiterbauelemente
DE102011086687A1 (de) Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
EP2006910B1 (de) Leistungselektronikmodul
EP1839344B1 (de) Leuchtdiode sowie led-lichtquelle
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
WO2019063533A1 (de) Bauelement und verfahren zu dessen herstellung
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
EP2964004A2 (de) Elektronische bauteilanordnung
DE10134943A1 (de) Elektronisches Leistungsbauteil mit einem Halbleiterchip
DE102006040838B4 (de) Elektronische Leistungspackung mit zwei Substraten mit mehreren Halbleiterchips und elektronischen Komponenten
DE4208604A1 (de) Verbundmaterial zur verwendung als traeger elektrischer schaltkreise sowie unter verwendung des verbundmaterials hergestellter elektrischer schaltkreis
DE112022002459T5 (de) Halbleiterbauteil
DE112021005246T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed