DE112018005048T5 - Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist - Google Patents

Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist Download PDF

Info

Publication number
DE112018005048T5
DE112018005048T5 DE112018005048.3T DE112018005048T DE112018005048T5 DE 112018005048 T5 DE112018005048 T5 DE 112018005048T5 DE 112018005048 T DE112018005048 T DE 112018005048T DE 112018005048 T5 DE112018005048 T5 DE 112018005048T5
Authority
DE
Germany
Prior art keywords
main
lead frame
leadframe
offset
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018005048.3T
Other languages
English (en)
Inventor
Man Kit Lam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112018005048T5 publication Critical patent/DE112018005048T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H01L2224/77755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Abstract

Ein Gehäuse einer integrierten Schaltung (IC), z. B. ein Leistungs-MOSFET-Gehäuse, kann einen Leiterrahmen beinhalten, der (a) eine Haupt-Leiterrahmenstruktur aufweist, die eine Vielzahl von Leitungen aufweist und eine Haupt-Leiterrahmenebene definiert oder in dieser liegt, und (b) ein Offset-Leiterrahmen-Chip-Befestigungspad (DAP), das eine Offset-Ebene definiert oder in dieser liegt, die zu der Haupt-Leiterrahmen-Ebene versetzt ist. Das Leistungs-IC-Gehäuse kann weiterhin einen Halbleiterchip beinhalten, der eine erste Seite aufweist, die an dem versetzten Leiterrahmen-DAP befestigt ist, und ein leitendes Element, das sowohl an (a) einer zweiten Seite des Halbleiterchips als auch (b) der Haupt-Leiterrahmenstruktur befestigt ist. Der Leiterrahmen einschließlich des versetzten DAP kann die Funktionalität eines Kupferclips emulieren, wodurch die Notwendigkeit des Kupferclips entfällt. Das Leistungs-IC-Gehäuse kann auch verbesserte Wärmeableitungseigenschaften aufweisen.

Description

  • VERWANDTE PATENTANMELDUNG
  • Diese Anmeldung beansprucht die Priorität vor der vorläufigen US-Patentanmeldung Nr. 62/578,630 , die am 30. Oktober 2017 eingereicht wurde und deren gesamter Inhalt hiermit für alle Zwecke durch Bezugnahme aufgenommen wird.
  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft Halbleitergehäuse und -verpackungen, z. B. ein Gehäuse mit integrierter Schaltung (IC) (z. B. ein Leistungs-MOSFET-Gehäuse), bei dem ein Halbleiterchip (z. B. ein MOSFET-Chip) zwischen einem versetzten Leiterrahmen-Chip-Befestigungspad und einem diskreten dicken Gehäuse Chip-Befestigungspad befestigt ist, z. B. einem diskreten Metall-Kühlkörper.
  • HINTERGRUND DER ERFINDUNG
  • Integrierte Schaltkreise (ICs) sind typischerweise in Schutzgehäusen ausgebildet, um sie zu verarbeiten und auf Leiterplatten zu montieren und die Anordnungen vor Beschädigungen zu schützen. Es gibt eine sehr große Anzahl verschiedener Gehäusetypen. IC-Gehäuse, die Anordnungen beinhalten, die für die Handhabung signifikanter Leistungspegel ausgelegt sind, z. B. Leistungs-MOSFET-Anordnungen, können als Hochleistungs-IC-Gehäuse oder einfach als Leistungs-IC-Gehäuse bezeichnet werden.
  • In typischen Leistungs-IC-Gehäusen, z. B. MOSFET-Bauelementen, muss zur Verbesserung der Leistung der Anordnung möglicherweise ein hoher Strom an die Anordnung angelegt werden, um den RDS(on) (Drain-Source-ein-Widerstand) zu senken. Ein Verfahren, um dies zu adressieren, besteht darin, mehrere Bonddrähte anzubringen, um den Source-Anschluss mit dem Gehäuseleiterrahmen zu verbinden. Der Drahtwiderstand und die Kontaktwiderstände begrenzen jedoch die Wirksamkeit einer solchen Konstruktion. Eine andere Technik besteht darin, einen diskreten Kupferclip an den Gehäuseleiterrahmen anzulöten, um ihn mit dem MOSFET-Source-Anschluss zu verbinden. Diese Lösung erhöht jedoch die Kosten.
  • Eine andere übliche Technik besteht darin, einen diskreten Kupferclip an das Source-Pad des Chips zu löten und das andere Ende an das Gehäuse-Leiterrahmen-Pad zu löten. 1 zeigt eine beispielhafte Struktur, die gemäß diesem herkömmlichen Verfahren ausgebildet wurde. Insbesondere ist 1 eine Draufsicht auf ein beispielhaftes herkömmliches MOSFET-DFN-(Dual-Flat No-Leads) MOSFET-Gehäuse 10 während der Herstellung. Das Gehäuse 10 beinhaltet einen Leiterrahmen 12 mit einem Chipbefestigungspad (DAP) 14 und mehreren Führungsfingern 16, die sich vom DAP 14 erstrecken. Ein MOSFET-Chip 20 ist an dem DAP 14 befestigt, z. B. durch Epoxidharz, und ist unter Verwendung von einem Kupferclip 30 gesichert, der an den Leiterrahmen 12 angelötet sein kann. Der Kupferclip 30 und die zugehörigen Montageschritte verursachen jedoch typischerweise erhebliche Kosten für das Gehäuse und erfordern möglicherweise eine Investition in kundenspezifische automatisierte Montagegeräte.
  • Ein weiteres häufiges Problem bei Leistungs-IC-Gehäusen ist das Wärmemanagement, z. B. aufgrund der hohen Betriebsströme. Bei den oben diskutierten herkömmlichen Techniken wird die Leistungsvorrichtung (z. B. der Leistungs-MOSFET) typischerweise an das Chip-Befestigungspad (DAP) des Gehäuseleiterrahmens angelötet. Die Wärmeableitungskapazität durch den DAP ist typischerweise durch die Materialeigenschaften und die Dicke des Leiterrahmens begrenzt.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Erfindung können die Kupferclip-Funktion in das Leiterrahmen-Design integrieren und somit einen oder mehrere der folgenden Vorteile aufweisen: (a) Eliminieren der Komponentenkosten für den diskreten Kupferclip und eines Teils der damit verbundenen Montagekosten (plus Ertragsverlust und Bearbeitungszeit), (b) Eliminieren der Kapitalinvestitionskosten für automatische Montageausrüstungen und/oder (c) Verbessern der Wärmeableitungsfähigkeit des Gehäuses.
  • Einige Ausführungsformen der vorliegenden Erfindung können das Chip-Befestigungspad (DAP) des Gehäuseleiterrahmens in die Source-Leitung umwandeln (unter Verwendung eines Leitungsformverfahrens) und den DAP an das MOSFET-Source-Pad anlöten. Einige Ausführungsformen modifizieren zum Beispiel das herkömmliche DAP-Design und verwenden eine Formtechnik, um das DAP aus der Haupt-Leiterrahmenebene (z. B. nach oben) zu biegen, um einen Cu-Clip zu emulieren. Dies kann den Kontaktwiderstand zwischen einem diskreten Cu-Clip, der auf die Gehäuseleitungen gelötet ist, beseitigen. Darüber hinaus können die Teile- und Montagekosten für die Installation eines diskreten Cu-Clips entfallen.
  • Da der DAP-Bereich „leer“ oder „frei“ sein kann, kann in einigen Ausführungsformen ein Kühlkörper mit relativ hoher Wärmeleitfähigkeit und Dicke (im Vergleich zu dem ursprünglichen Leiterrahmenmaterial), beispielsweise ein relativ dicker Metallkörper, als Drain-Anschluss an den Gehäuseleiterrahmen befestigt (z. B. gelötet) werden, was die Wärmeableitungskapazität des DAP im Vergleich zu herkömmlichen Konstruktionen erhöhen kann.
  • Im Allgemeinen würde ein normaler Fachmann aus verschiedenen Gründen nicht daran denken, den DAP zu eliminieren, einschließlich der Tatsache, dass der DAP für die Chipbefestigung maßgeblich ist, und weil Hersteller in der Industrie typischerweise Cu-Clip-Maschinen für ihre Produkte installiert haben.
  • Eine Ausführungsform stellt ein IC-Gehäuse bereit, z. B. ein Leistungs-MOSFET-Gehäuse, das einen Leiterrahmen beinhaltet, der (a) eine Haupt-Leiterrahmenstruktur beinhaltet, die mehrere Leitungen beinhaltet und in einer Haupt-Leiterrahmenebene liegt oder diese definiert, und (b) ein versetztes Leiterrahmen-DAP definiert oder in einer versetzten Ebene liegt, die von der Haupt-Leiterrahmenebene versetzt ist. Das Leistungs-IC-Gehäuse kann weiterhin einen Halbleiterchip mit einer ersten Seite aufweisen, die an dem versetzten Leiterrahmen-DAP befestigt ist, und ein leitendes Element beinhalten, z. B. einen Kupfer- oder anderen Metallkühlkörper, der sowohl an (a) einer zweiten Seite des Halbleiterchips und (b) als auch an der Haupt-Leiterrahmenstruktur befestigt ist.
  • In einer Ausführungsform ist das leitende Element zumindest teilweise in einem Bereich zwischen der Haupt-Leiterrahmenebene und der versetzten Ebene angeordnet.
  • In einer Ausführungsform ist eine Oberfläche des leitenden Elements koplanar mit der Haupt-Leiterrahmenstruktur.
  • In einer Ausführungsform ist das leitende Element in einer Richtung senkrecht zur Haupt-Leiterrahmenebene dicker (z. B. 1-5X oder zumindest 2X) als die Haupt-Leiterrahmenstruktur.
  • In einer Ausführungsform ist das leitende Element in einer Richtung senkrecht zur Haupt-Leiterrahmenebene zumindest doppelt so dick wie die Haupt-Leiterrahmenstruktur.
  • In einer Ausführungsform definiert das versetzte Leiterrahmen-DAP eine Source-Leitung für den Halbleiterchip, und das leitende Element definiert eine Drain-Leitung für den Halbleiterchip.
  • In einer Ausführungsform weist das IC-Gehäuse ein Leistungs-MOSFET-Gehäuse auf und der Halbleiterchip weist einen MOSFET-Chip auf.
  • In einer Ausführungsform weist die Haupt-Leiterrahmenstruktur weiterhin zumindest ein zusätzliches Chipbefestigungspad auf, das in der Haupt-Leiterrahmenebene liegt, um zumindest einen zusätzlichen Halbleiterchip oder eine zusätzliche Halbleitervorrichtung aufzunehmen. Beispielsweise umfasst in einer Ausführungsform der Leiterrahmen weiterhin ein Mikrocontroller-Chip-Befestigungspad (DAP), und das IC-Gehäuse beinhaltet einen Mikrocontroller, der an dem Mikrocontroller-DAP befestigt ist. Das Mikrocontroller-DAP kann einen Teil der Haupt-Leiterrahmenstruktur ausbilden, der in der Haupt-Leiterrahmenebene liegt.
  • Eine andere Ausführungsform stellt ein Verfahren zum Ausbilden eines Gehäuses einer integrierten Schaltung (IC) bereit, wobei das Verfahren das Bereitstellen eines Leiterrahmens mit einem Leiterrahmen einschließlich (a) einer Haupt-Leiterrahmenstruktur mit einer Vielzahl von Leitungen und in einer Haupt-Leiterrahmenebene liegend aufweist, und (b) ein versetztes Leiterrahmen-Chip-Befestigungspad (DAP), das in einer versetzten Ebene liegt, die von der Haupt-Leiterrahmenebene versetzt ist; das Anbringen einer ersten Seite eines Halbleiterchips an dem versetzten Leiterrahmen-DAP; das Anbringen eines leitenden Elements, z. B. eines Kupfer- oder anderen Metallkühlkörpers, an einer zweiten Seite des Halbleiterchips; und das Anbringen des leitenden Elements an der Haupt-Leiterrahmenstruktur.
  • In einer Ausführungsform wird das leitende Element in einem gemeinsamen Schritt an der zweiten Seite des Halbleiterchips und an der Haupt-Leiterrahmenstruktur befestigt.
  • In einer Ausführungsform umfasst das Verfahren das Ausbilden des Leiterrahmens durch Biegen oder anderweitiges Umformen des Leiterrahmens, so dass sich das versetzte Leiterrahmen-DAP in der versetzten Ebene befindet.
  • In einer Ausführungsform weist das Verfahren weiterhin das Montieren zumindest einer zusätzlichen Halbleitervorrichtung (z. B. eines Mikrocontrollers) auf dem zumindest einen zusätzlichen Chip-Befestigungspad auf, das einen Teil der Haupt-Leiterrahmenstruktur bilden kann, die in der Haupt-Leiterrahmenebene liegt.
  • Eine andere Ausführungsform stellt einen Leiterrahmen für eine integrierter Schaltung (IC) bereit, die eine Haupt-Leiterrahmenstruktur mit einer Vielzahl von Leitungen aufweist, eine in einer Haupt-Leiterrahmenebene liegende Haupt-Leiterrahmenstruktur und ein versetztes Leiterrahmen-Chip-Befestigungspad (DAP) zum Montieren eines Halbleiterchips, wobei das versetzte Leiterrahmen-DAP in einer versetzten Ebene liegt, die von der Haupt-Leiterrahmenebene versetzt ist.
  • Figurenliste
  • Beispielhafte Aspekte der vorliegenden Offenbarung werden nachstehend in Verbindung mit den Figuren beschrieben, in denen:
    • 1 ein Beispiel eines herkömmlichen Leistungs-MOSFET-Gehäuses veranschaulicht;
    • 2A - 2B, 3A - 3B, 4 - 6, 7A - 7B und 8 - 10 einen beispielhaften Prozess zum Ausbilden eines Leistungs-IC-Gehäuses, z. B. eines Leistungs-MOSFET, gemäß einer Ausführungsform der Erfindung veranschaulichen;
    • 11 eine Draufsicht auf ein Beispiel einer herkömmlichen Dual-MOSFET-Gehäuseanordnung vor der Gussverkapselung zeigt;
    • 12A eine Draufsicht auf einen beispielhaften Leiterrahmen für ein Dual-MOSFET-Gehäuse gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung zeigt; und
    • 12B eine Draufsicht auf den beispielhaften Leiterrahmen nach 12A nach der Lötbefestigung eines Paares von MOSFETs und leitenden Elementen oder „dicken DAP“-Strukturen (z. B. Metallkörpern) zeigt, z. B. gemäß einer beispielhaften Ausführungsform der Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • 2A - 2B, 3A - 3B, 4 - 6, 7A - 7B und 8 - 10 veranschaulichen ein beispielhaftes Verfahren zum Ausbilden eines Leistungs-IC-Gehäuses, z. B. für einen Leistungs-MOSFET, gemäß einer Ausführungsform der Erfindung. 2A und 2B zeigen einen ersten Schritt, bei dem ausgewählte Teile eines Leiterrahmens 100, beispielsweise ein Leiterrahmen-DAP 102 und/oder die Gate-Signalleitung 104, gebogen oder auf andere Weise aus der Ebene (z. B. nach oben oder unten) in Bezug auf die Hauptstruktur 106 des Leiterrahmens 100 gebogen werden, entweder während oder nach der Herstellung des Leiterrahmens 100.
  • 2A zeigt eine Draufsicht (oder Unterseite) des Leiterrahmens 100, und 2B zeigt eine Querschnittsansicht durch die in 2A gezeigte Schnittlinie A-A.
  • Die Haupt-Leiterrahmenstruktur 106 kann mehrere Leitungen und/oder andere Strukturen beinhalten. In einigen Ausführungsformen kann die Haupt-Leiterrahmenstruktur 106 ein oder mehrere zusätzliche Chip-Befestigungspads beinhalten (z. B. wie in den nachstehend diskutierten 12A - 12B gezeigt). Die Hauptstruktur 106 des Leiterrahmens 100 kann eine Haupt-Leiterrahmenebene PLF definieren oder in dieser liegen, wohingegen DAP 102 und/oder Gate-Signalleitung 104 mit der Haupt-Leiterrahmenebene PLF gebogen oder auf andere Weise aus der Ebene heraus geformt sind. Die Haupt-Leiterrahmenstruktur 106 kann einen beliebigen Bruchteil eines Prozentsatzes (z. B. mehr oder weniger als 50%) der Gesamtgröße oder des Flächenbedarfs des Leiterrahmens 100 umfassen.
  • In der in 2B gezeigten beispielhaften Ausführungsform definiert oder liegt DAP 102 in einer versetzten Ebene Poffset parallel zur Haupt-Leiterrahmenebene PLF . In anderen Ausführungsformen kann die versetzte Fläche Poffset von der Haupt-Leiterrahmenebene PLF versetzt sein, jedoch nicht parallel dazu. In den veranschaulichten beispielhaften Ausführungsformen liegt die Gate-Signalleitung 104 auch in der Offset-Ebene Poffset . In anderen Ausführungsformen kann die Gate-Signalleitung 104 eine andere versetzte Ebene definieren oder in dieser liegen, z. B., um zu der dreidimensionalen Struktur des MOSFET-Chips zu passen, der an DAP 102 und der Gate-Signalleitung 104 befestigt werden soll.
  • DAP 102 und Gate-Signalleitung 104 können mit Abschnitten der Haupt-Leiterrahmenstruktur 106 über Übergangs- oder Kopplungsbereiche 110 bzw. 112 verbunden sein, die sich senkrecht zur Haupt-Leiterrahmenebene PLF und/oder zur Offset-Ebene Poffset erstrecken können, oder in einem nicht parallelen, nicht senkrechten Winkel relativ zur Haupt-Leiterrahmenebene PLF und/oder versetzten Fläche Poffset . Beispielsweise erstreckt sich in dem in 2B gezeigten Beispiel der Übergangsbereich 110 in einem Winkel von ungefähr 45 Grad relativ zur Haupt-Leiterrahmenebene PLF . DAP 102 und Gate-Signalleitung 104 können koplanar zueinander sein oder in versetzten Ebenen liegen, die zueinander versetzt sind, z. B. basierend auf der dreidimensionalen Struktur des MOSFET-Chips, der an DAP 102 und Gate-Signalleitung 104 montiert werden soll.
  • DAP 102 und Gate-Signalleitung 104 werden auf jede geeignete Weise und unter Verwendung geeigneter Fertigungssysteme, -vorrichtungen oder -verfahren mit der Ebene PLF aus der Ebene gebogen oder auf andere Weise geformt. Beispielsweise kann jede geeignete Bleiformformvorrichtung oder jedes Werkzeug, z. B. ein pneumatisches oder manuelles Werkzeug, verwendet werden, um den Leiterrahmen 100 in die in den 2A und 2B gezeigte Form zu stempeln, zu drücken oder zu biegen.
  • Wie in 3A (Draufsicht) und 3B (Querschnitt durch die in 3A gezeigte Linie BB) gezeigt, kann der Leiterrahmen 100 in einer Vorrichtung 130 angeordnet sein, und ein MOSFET-Chip 120 kann an den gebogenen Abschnitten der Leitung befestigt sein. Beispielsweise kann ein Source-Kontaktbereich 122 (z. B. durch Löten oder Drahtbonden) an dem Leiterrahmen-DAP 102 befestigt sein, und ein Gate-Kontaktbereich 124 kann an der Gate-Signalleitung 4 befestigt sein (z. B. durch Löten oder Drahtbonden). Beispielhaftes Lötmaterial ist in 3B bei 142 angegeben.
  • Wie nachstehend erörtert, kann ein elektrisch und wärmeleitendes Element 150, das hier als „dicker DAP“ oder „Kühlkörper“ bezeichnet wird, dann an der freien Seite des MOSFET-Chips 120 befestigt werden (d. h. gegenüber der an DAP 102 befestigten Seite). In einigen Ausführungsformen kann das leitende Element 150 einen Metallkühlkörper aufweisen, der z. B. Kupfer aufweist. Das leitende Element 150 (z. B. Metallkühlkörper) 150 kann eine beliebige geeignete Dicke aufweisen, z. B. größer als die Dicke des Leiterrahmenmaterials oder etwa das Zweifache der Dicke des Leiterrahmens (z. B. 1,5x-2,5x der Dicke des Leiterrahmens), oder zum Beispiel zumindest das 2-fache der Leiterrahmenstärke oder das 1-5-fache der Leiterrahmenstärke.
  • Wie in 3A gezeigt, kann der Leiterrahmen 100 Führungs- oder Zuführungsmerkmale 140 aufweisen, die geformt und/oder angeordnet sind, um die physikalische Ausrichtung und/oder Führung des leitenden Elements 150 (z. B. Metallkühlkörper) während der Montage an dem MOSFET-Chip 120 zu erleichtern. Somit kann in einigen Ausführungsformen die Leiterrahmenstruktur eine eingebaute Führung für eine „schwebende“ Ausrichtung des leitenden Elements bereitstellen.
  • Wie in der Querschnittsseitenansicht von 4 gezeigt, kann ein leitendes Element oder „dickes DAP“ 150 (z. B. ein Metallkühlkörper) auf einer Spannvorrichtung 160 montiert sein, die Ausrichtungs- oder Führungsstrukturen 162 aufweisen kann, z. B. Werkzeugfangstifte. Die Lötpaste 164 kann auf das leitende Element 150 verteilt werden.
  • Wie in 5 gezeigt, kann der Leiterrahmen 100 mit befestigtem MOSFET 120 über die Ausrichtungs- oder Führungsstrukturen 162, z. B. über die Werkzeugfangstiftführung, auf dem leitenden Element 150 angeordnet sein.
  • Wie in 6 gezeigt, kann ein Reflow-Lötbefestigungsvorgang durchgeführt werden, z. B. an den bei 170 angegebenen Stellen. Das leitende Element 150 kann aufgrund des Formens/Biegens des Leiterrahmens DAP 102 aus der Ebene der Haupt-Leiterrahmenstruktur 106 heraus in den Leiterrahmen-DAP-Bereich aufgenommen werden.
  • Wie in 7A gezeigt, kann der Leiterrahmen 100 mit dem befestigten MOSFET 120 und dem befestigten leitenden Element 150 dann von der Spannvorrichtung 160 entfernt werden. 7B ist eine Draufsicht auf die in 7A gezeigte Struktur, die an den Leiterrahmen 100 befestigte MOSFET 120 und leitendes Element 150 zeigt.
  • Wie in 8 gezeigt, kann ein Leiterrahmenklebe band 176 auf die Rückseite des leitenden Elements 150 und koplanare Abschnitte des Leiterrahmens 100 aufgebracht werden.
  • Wie in 9 gezeigt, kann eine Vergussmasse 180 angewendet werden, um das MOSFET-Gehäuse zu umhüllen.
  • Wie in 10 gezeigt, kann das MOSFET-Gehäuse vereinzelt werden, z. B. durch Schneiden entlang der Kanten 190, um dadurch ein vereinzeltes Leistungs-MOSFET-Gehäuse 200 zu definieren. Das Band 176 kann abgezogen oder auf andere Weise entfernt werden.
  • 11 und 12A-12B veranschaulichen eine herkömmliche Dual-MOSFET-Gehäuseanordnung (11) und eine Dual-MOSFET-Gehäuseanordnung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung (12A-12B).
  • 11 zeigt eine Draufsicht auf eine beispielhafte herkömmliche Dual-MOSFET-Gehäuseanordnung vor der Vergussverkapselung. Das herkömmliche Design weist einen Leiterrahmen auf, einen Mikrocontroller (MCU), der auf einem MCU-Chip-Befestigungspad des Leiterrahmens montiert ist, einen ersten MOSFET (z. B. einen High-Side-MOSFET), der auf einem ersten MOSFET-Chip-Befestigungspad montiert ist, und einen zweiten MOSFET (z. B. einen Low-Side-MOSFET), der auf einem zweiten MOSFET-Chip-Befestigungspad montiert ist. Wie gezeigt, ist jeder MOSFET durch zahlreiche Drahtverbindungen mit einem jeweiligen Source-Pad verbunden, um hohe Betriebsströme zu leiten.
  • 12A zeigt eine Draufsicht auf einen beispielhaften Leiterrahmen 200 für ein Dual-MOSFET-Gehäuse gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung. Der Leiterrahmen 200 kann zwei DAP-Laschen 202A und 202B beinhalten, die in Bezug auf eine Haupt-Leiterrahmenstruktur 206 gebogen oder auf andere Weise aus der Ebene (z. B. nach oben) geformt und über Übergangs- oder Kopplungsbereiche 210A und 210B mit der Haupt-Leiterrahmenstruktur 206 verbunden sind, z. B. auf ähnliche Weise wie die zuvor diskutierte DAP-Lasche 102, die außerhalb einer Ebene mit der Haupt-Leiterrahmenstruktur 106 ausgebildet ist (z. B. versetzt von der Haupt-Leiterrahmenebene PLF ) und über den Übergangsbereich 110 mit der Haupt-Leiterrahmenstruktur 106 verbunden ist (siehe 2A und 2B als Referenz). Die Haupt-Leiterrahmenstruktur 206 weist eine Vielzahl von Leitungen auf, ein MCU-Befestigungspad 254, das zur Aufnahme eines Mikrocontrollers konfiguriert ist, und die unten diskutierten Leiterrahmenbereiche 206A - 206C, die gemeinsam eine Haupt-Leiterrahmenebene definieren oder in dieser liegen.
  • 12B zeigt eine Draufsicht auf den beispielhaften Leiterrahmen 200 nach dem Anbringen eines Paares von MOSFET-Chips 220A, 220B und einem entsprechenden Paar von leitenden Elementen (z. B. Metallkörpern) 150A, 150B (und vor dem Einkapseln der Form), z. B. gemäß Verfahren, die in 3A - 7B gezeigt und oben diskutiert sind. Insbesondere ist, wie in 12B gezeigt, einen Source-Bereich 222A eines ersten MOSFET-Chips 220A (z. B. ein High-Side-MOSFET) an die erste DAP-Lasche 202A gelötet, und ein erstes leitendes Element (z. B. ein Metallkörper) 250A ist an der Rückseite (Drain) des ersten MOSFET-Chips 220A lötbefestigt; und ein Source-Bereich 222B eines zweiten MOSFET-Chips 220B (z. B. Low-Side-MOSFET) ist an der zweiten DAP-Lasche 202B angelötet, und ein zweites leitendes Element (z. B. Metallkörper) 250B ist an der Rückseite (Drain) des zweiten MOSFET-Chips 220B befestigt. In einer Ausführungsform können der erste und der zweite MOSFET-Chip 220A und 220B gleichzeitig mit dem Leiterrahmen 200 (insbesondere mit den DAP-Laschen 202A und 202B) verlötet werden, und das erste und zweite leitende Element (z. B. Metallkörper) 250A und 250B können gleichzeitig an die MOSFET-Chips 220A und 220B gelötet sein. Bezugnehmend auf 12B kann das leitende Element 250A mit einem ersten Drain-Kontakt-Leiterrahmenbereich 206A verlötet sein, und das leitende Element 250B kann mit einem zweiten Drain-Kontakt-Leiterrahmenbereich 206B verlötet sein.
  • Ein Mikrochip (MCU) 252 kann (z. B. durch Epoxid- oder Lötbefestigung) an dem MCU-Befestigungspad 254 des Leiterrahmens 200 befestigt sein. Ausgewählte Elemente der MCU 252 können mit Leiterrahmenfingern oder anderen Strukturen des Leiterrahmens 20 über Draht verbunden sein. In dieser beispielhaften Ausführungsform können die Gate-Kontaktbereiche 224A und 224B der MOSFETs 220A und 220B mit der MCU 252 über Draht verbunden sein. In einer anderen Ausführungsform kann der Leiterrahmen 200 ein Paar von Gate-Signalleitungen beinhalten, die gekrümmt oder koplanar mit DAP-Laschen 202A und 202B ausgebildet sein können, z. B. ähnlich der in 2A - 2B und 3A - 3B gezeigten Gate-Signalleitung 104, und jeder Gate-Kontaktbereich 224A und 224B der MOSFETs 220A und 220B kann an eine entsprechende Gate-Signalleitung gelötet sein.
  • Wie gezeigt, definiert jede Leiterrahmen-DAP-Lasche 202A, 202B eine Source-Leitung und jedes leitende Element 250A, 250B definiert eine Drain-Leitung für die jeweiligen MOSFETs 202A, 202B. In dieser beispielhaften Vorrichtung ist die Source-Leitung (Leiterrahmen-DAP-Lasche 202A) des ersten MOSFET 202A über den Übergangs-/Kopplungsbereich 210A und den zweiten Drain-Kontakt-Leiterrahmenbereich 206B leitend mit der Drain-Leitung (leitendes Element 250B) des zweiten MOSFET 202B verbunden, der an den Drain des zweiten MOSFET 202B gelötet ist. Weiterhin ist die Source-Leitung (Leiterrahmen-DAP-Lasche 202B) des zweiten MOSFET 202B über den Übergangs-/Kopplungsbereich 210B leitend mit dem Leiterrahmenbereich 206C verbunden. Diese leitenden Verbindungen über die jeweiligen Leiterrahmenstrukturen können zum Leiten hoher Betriebsströme mit verringertem Widerstand geeignet sein, z. B. im Vergleich zu den Mehrfachdrahtverbindungen zwischen der Source und den Source-Pads im herkömmlichen Design. Zusätzlich können die leitenden Elemente (z. B. Metallkühlkörper), die an die Drain-Seite der MOSFETs gelötet sind, die Wärmeableitungskapazität der Vorrichtung im Vergleich zu herkömmlichen Konstruktionen erhöhen.
  • Obwohl die offenbarten Ausführungsformen in der vorliegenden Offenbarung ausführlich beschrieben sind, versteht es sich, dass verschiedene Änderungen, Ersetzungen und Änderungen an den Ausführungsformen vorgenommen werden können, ohne von ihrem Schutzumfang und Umfang abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62578630 [0001]

Claims (23)

  1. Gehäuse einer integrierten Schaltung (IC), das aufweist: einen Leiterrahmen, der aufweist: eine Haupt-Leiterrahmenstruktur, die eine Vielzahl von Leitungen aufweist, wobei die Haupt-Leiterrahmenstruktur in einer Haupt-Leiterrahmenebene liegt; und ein versetztes Leiterrahmen-Chip-Befestigungspad (DAP), das in einer versetzten Ebene liegt, die von der Haupt-Leiterrahmenebene versetzt ist; einen Halbleiterchip mit einer ersten Seite, die an dem versetzten Leiterrahmen-DAP befestigt ist; und ein leitendes Element, das (a) an einer zweiten Seite des Halbleiterchips und (b) der Haupt-Leiterrahmenstruktur befestigt ist.
  2. IC-Gehäuse nach Anspruch 1, wobei sich das leitende Element zumindest teilweise in einem Bereich zwischen der Haupt-Leiterrahmenebene und der versetzten Ebene befindet.
  3. IC-Gehäuse nach einem der Ansprüche 1 bis 2, wobei eine Oberfläche des leitenden Elements koplanar mit der Haupt-Leiterrahmenstruktur ist.
  4. IC-Gehäuse nach einem der Ansprüche 1 bis 3, wobei das leitende Element in einer Richtung senkrecht zur Haupt-Leiterrahmenebene dicker als die Haupt-Leiterrahmenstruktur ist.
  5. IC-Gehäuse nach einem der Ansprüche 1 bis 4, wobei das leitende Element in einer Richtung senkrecht zur Haupt-Leiterrahmenebene zumindest doppelt so dick ist wie die Haupt-Leiterrahmenstruktur.
  6. IC-Gehäuse nach einem der Ansprüche 1 bis 5, wobei das leitende Element einen Metallkühlkörper aufweist.
  7. IC-Gehäuse nach einem der Ansprüche 1 bis 6, wobei: der versetzte Leiterrahmen-DAP eine Source-Leitung für den Halbleiterchip definiert; und das leitende Element eine Drain-Leitung für den Halbleiterchip definiert.
  8. IC-Gehäuse nach einem der Ansprüche 1 bis 7, wobei das IC-Gehäuse ein Leistungs-MOSFET-Gehäuse aufweist und der Halbleiterchip einen MOSFET-Chip aufweist.
  9. IC-Gehäuse nach einem der Ansprüche 1 bis 8, wobei die Haupt-Leiterrahmenstruktur weiterhin zumindest ein zusätzliches Chip-Befestigungspad aufweist, das in der Haupt-Leiterrahmenebene liegt, um zumindest einen zusätzlichen Halbleiterchip oder eine zusätzliche Halbleiteranordnung aufzunehmen.
  10. IC-Gehäuse nach einem der Ansprüche 1 bis 9, wobei der Leiterrahmen weiterhin ein Chip-Befestigungspad (DAP) für einen Mikrocontroller aufweist; und das IC-Gehäuse einen Mikrocontroller beinhaltet, der an dem Mikrocontroller-DAP befestigt ist.
  11. IC-Gehäuse nach Anspruch 10, wobei das Mikrocontroller-DAP einen Teil der Haupt-Leiterrahmenstruktur ausbildet, die in der Haupt-Leiterrahmenebene liegt.
  12. Verfahren zum Ausbilden eines Gehäuses einer integrierten Schaltung (IC), wobei das Verfahren aufweist: Bereitstellen eines Leiterrahmens mit einem Leiterrahmen, der aufweist: eine Haupt-Leiterrahmenstruktur mit einer Vielzahl von Leitungen, wobei die Haupt-Leiterrahmenstruktur in einer Haupt-Leiterrahmenebene liegt; und ein versetztes Leiterrahmen-Chip-Befestigungspad (DAP), das in einer versetzten Ebene liegt, die von der Haupt-Leiterrahmenebene versetzt ist; Anbringen einer ersten Seite eines Halbleiterchips an dem versetzten Leiterrahmen-DAP; Anbringen eines leitenden Elements an einer zweiten Seite des Halbleiterchips; und Anbringen des leitenden Elements an der Haupt-Leiterrahmenstruktur.
  13. Verfahren nach Anspruch 12, wobei das IC-Gehäuse ein Leistungs-MOSFET-Gehäuse aufweist und der Halbleiterchip einen MOSFET-Chip aufweist.
  14. Verfahren nach einem der Ansprüche 12 bis 13, welches das Anbringen des leitenden Elements an der zweiten Seite des Halbleiterchips und an der Haupt-Leiterrahmenstruktur in einem gemeinsamen Schritt aufweist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, welches das Ausbilden des Leiterrahmens durch Biegen oder anderweitiges Umformen des Leiterrahmens aufweist, so dass sich das versetzte Leiterrahmen-DAP in der versetzten Ebene befindet.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei nach dem Anbringen des leitenden Elements an dem Halbleiterchip und der Haupt-Leiterrahmenstruktur das leitende Element zumindest teilweise in einem Bereich zwischen der Haupt-Leiterrahmenebene und der versetzten Ebene angeordnet ist.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei nach dem Anbringen des leitenden Elements an dem Halbleiterchip und der Haupt-Leiterrahmenstruktur eine Oberfläche des leitenden Elements koplanar mit der Haupt-Leiterrahmenstruktur ist.
  18. Verfahren nach einem der Ansprüche 12 bis 17, wobei das leitende Element in einer Richtung senkrecht zur Haupt-Leiterrahmenebene zumindest doppelt so dick ist wie die Haupt-Leiterrahmenstruktur.
  19. Verfahren nach einem der Ansprüche 12 bis 18, wobei das leitende Element einen Metallkühlkörper aufweist.
  20. Verfahren nach einem der Ansprüche 12 bis 18, wobei: das versetzte Leiterrahmen-DAP eine Source-Leitung für den Halbleiterchip definiert; und das leitende Element eine Drain-Leitung für den Halbleiterchip definiert.
  21. Verfahren nach einem der Ansprüche 12 bis 12, wobei: die Haupt-Leiterrahmenstruktur weiterhin zumindest ein zusätzliches Chipbefestigungspad aufweist, das in der Haupt-Leiterrahmenebene liegt; und das Verfahren weiterhin das Anbringen zumindest eines zusätzlichen Halbleiterchips oder einer zusätzlichen Halbleiteranordnung auf dem zumindest einen zusätzlichen Chip-Befestigungspad aufweist.
  22. Leiterrahmen für eine IC-Anordnung, der die Leiterrahmen eines der IC-Gehäuse nach Anspruch 1 bis 11 aufweist.
  23. Vorrichtung, die ein Gehäuse mit integrierter Schaltung (IC) aufweist, das durch eines der Verfahren nach Anspruch 12 bis 21 ausgebildet ist.
DE112018005048.3T 2017-10-30 2018-10-29 Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist Pending DE112018005048T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762578630P 2017-10-30 2017-10-30
US62/578,630 2017-10-30
US16/058,729 2018-08-08
US16/058,729 US10553524B2 (en) 2017-10-30 2018-08-08 Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
PCT/US2018/057930 WO2019089419A1 (en) 2017-10-30 2018-10-29 Integrated circuit (ic) die attached between an offset lead frame die-attach pad and a discrete die-attach pad

Publications (1)

Publication Number Publication Date
DE112018005048T5 true DE112018005048T5 (de) 2020-06-18

Family

ID=66244261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018005048.3T Pending DE112018005048T5 (de) 2017-10-30 2018-10-29 Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist

Country Status (5)

Country Link
US (1) US10553524B2 (de)
CN (1) CN111052359A (de)
DE (1) DE112018005048T5 (de)
TW (1) TW201923994A (de)
WO (1) WO2019089419A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315857B2 (en) * 2020-02-10 2022-04-26 Delta Electronics, Inc. Package structures
EP3905324A1 (de) * 2020-05-01 2021-11-03 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07230934A (ja) * 1994-02-18 1995-08-29 Rohm Co Ltd 電子部品及びその基板実装構造
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US7557432B2 (en) * 2005-03-30 2009-07-07 Stats Chippac Ltd. Thermally enhanced power semiconductor package system
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
CN101421840A (zh) * 2005-12-30 2009-04-29 飞兆半导体公司 具有双暴露表面的封装式半导体装置及其制造方法
US7915721B2 (en) 2008-03-12 2011-03-29 Fairchild Semiconductor Corporation Semiconductor die package including IC driver and bridge
US20100252918A1 (en) * 2009-04-06 2010-10-07 Jiang Hunt H Multi-die package with improved heat dissipation
US8492884B2 (en) 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
CN102956509A (zh) * 2011-08-31 2013-03-06 飞思卡尔半导体公司 功率器件和封装该功率器件的方法

Also Published As

Publication number Publication date
TW201923994A (zh) 2019-06-16
US20190131216A1 (en) 2019-05-02
WO2019089419A1 (en) 2019-05-09
US10553524B2 (en) 2020-02-04
CN111052359A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE3913221A1 (de) Halbleiteranordnung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102007016061B4 (de) Modul mit Halbleiterchip und Verfahren
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE10393769B4 (de) Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011053519A1 (de) Elektronisches Bauelement
DE102017207727B4 (de) Halbleiteranordnung
DE102014223863A1 (de) Leistungshalbleitereinrichtung
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102009022221A1 (de) Halbleitervorrichtung mit beidseitiger Wärmeabstrahlungsstruktur und Verfahren zur Fertigung der Vorrichtung
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102018100078B4 (de) Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023433000

Ipc: H01L0023495000