DE102018100078B4 - Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102018100078B4
DE102018100078B4 DE102018100078.2A DE102018100078A DE102018100078B4 DE 102018100078 B4 DE102018100078 B4 DE 102018100078B4 DE 102018100078 A DE102018100078 A DE 102018100078A DE 102018100078 B4 DE102018100078 B4 DE 102018100078B4
Authority
DE
Germany
Prior art keywords
semiconductor device
recesses
encapsulation material
contact element
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018100078.2A
Other languages
English (en)
Other versions
DE102018100078A1 (de
Inventor
Balehithlu Manjappaiah Upendra
Kok Kiat Koo
Khai Seen Yong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102018100078A1 publication Critical patent/DE102018100078A1/de
Application granted granted Critical
Publication of DE102018100078B4 publication Critical patent/DE102018100078B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Eine Halbleitervorrichtung, die Folgendes aufweist:ein erstes Kontaktelement an einer ersten Seite der Halbleitervorrichtung,ein zweites Kontaktelement an einer zu der ersten Seite entgegengesetzten, zweiten Seite der Halbleitervorrichtung,einen Halbleiter-Chip, der mit dem ersten Kontaktelement und dem zweiten Kontaktelement elektrisch gekoppelt ist, undein Verkapselungsmaterial, das den Halbleiter-Chip und Abschnitte des ersten Kontaktelements und des zweiten Kontaktelements verkapselt, wobei das Verkapselungsmaterial mindestens zwei Aussparungen auf einer sich zwischen der ersten Seite und der zweiten Seite erstreckenden, dritten Seite der Halbleitervorrichtung begrenzt,wobei jede von den mindestens zwei Aussparungen eine Nut ausbildet, die sich entlang der Länge oder der Breite der dritten Seite erstreckt.

Description

  • Hintergrund
  • Für Halbleitervorrichtungseinheiten ist eine Kriechstrecke (creepage) definiert als der kürzeste Abstand auf der Oberfläche eines Isolationsmaterials zwischen zwei leitfähigen Elementen. Wenn die Arbeitsspannung einer Halbleitervorrichtung anwächst, nimmt auch die minimale Kriechstrecke zu.
  • JP 2002 - 329 815 A beschreibt eine Halbleitervorrichtung mit einem Halbleiterelement, externen Anschlüssen, Golddrähten, die das Halbleiterelement mit den externen Anschlüssen verbinden, sowie einem Formharz, das zumindest das Halbleiterelement sowie die Golddrähte umschließt. Eine Vielzahl von unregelmäßigen Abschnitten sind jeweils auf der Oberseite des Formharzes und auf der Unterseite des Formharzes ausgebildet. Dadurch kann die Oberfläche des Formharzes vergrößert werden, was eine gute Wärmeableitung von der Halbleitervorrichtung an die Umgebung ermöglicht.
  • US 2016 / 0 315 037 A1 beschreibt eine Halbleitervorrichtung mit einem ersten Schaltelement und einem zweiten Schaltelement sowie einem ersten Metallelement und einem zweiten Metallelement. Die Halbleitervorrichtung beinhaltet einen ersten Anschluss, der ein Potential auf einer Hochpotentialseite hat, einen zweiten Anschluss, der ein Potential auf einer Niedrigpotentialseite hat, und einen dritten Anschluss, der ein Mittelpunktpotential hat. Ein Harzteil umschließt die Halbleitervorrichtung, wobei die Anschlüsse zumindest teilweise freiliegen. Ein erster Potentialteil der Halbleitervorrichtung weist ein Potential gleich einem Potential des ersten Anschlusses auf. Ein zweiter Potentialteil weist ein Potential gleich einem Potential des zweiten Anschlusses auf. Ein dritter Potentialteil weist ein Potential gleich einem Potential des dritten Anschlusses auf. Dabei ist eine erste Kriechstrecke zwischen dem ersten Potentialteil und dem zweiten Potentialteil länger als ein minimaler Wert einer zweiten Kriechstrecke zwischen dem ersten Potentialteil und dem dritten Potentialteil und einer dritten Kriechstrecke zwischen dem zweiten Potentialteil und dem dritten Potentialteil.
  • Aus diesen und anderen Gründen besteht ein Bedarf für die vorliegende Erfindung.
  • Offenbarung der Erfindung
  • Ein Beispiel einer Halbleitervorrichtung weist ein erstes Kontaktelement, ein zweites Kontaktelement, einen Halbleiter-Chip und ein Verkapselungsmaterial auf. Das erste Kontaktelement ist an einer ersten Seite der Halbleitervorrichtung. Das zweite Kontaktelement ist an einer zu der ersten Seite entgegengesetzten, zweiten Seite der Halbleitervorrichtung. Der Halbleiter-Chip ist elektrisch gekoppelt mit dem ersten Kontaktelement und dem zweiten Kontaktelement. Das Verkapselungsmaterial verkapselt den Halbleiter-Chip und Abschnitte des ersten Kontaktelements und des zweiten Kontaktelements. Das Verkapselungsmaterial begrenzt (oder definiert) mindestens zwei Aussparungen (oder Nuten) auf einer sich zwischen der ersten Seite und der zweiten Seite erstreckenden, dritten Seite der Halbleitervorrichtung.
  • Figurenliste
    • Die 1A und 1B veranschaulichen ein Beispiel einer Halbleitervorrichtung, die Aussparungen zum Vergrößern einer Kriechstrecke aufweist.
    • Die 2A bis 2C veranschaulichen ein anderes Beispiel einer Halbleitervorrichtung, die Aussparungen zum Vergrößern einer Kriechstrecke aufweist.
    • Die 3A bis 3C veranschaulichen ein anderes Beispiel einer Halbleitervorrichtung, die Aussparungen zum Vergrößern einer Kriechstrecke aufweist.
    • Die 4A bis 4C veranschaulichen ein anderes Beispiel einer Halbleitervorrichtung, die Aussparungen zum Vergrößern einer Kriechstrecke aufweist.
    • 5 ist ein Ablaufdiagramm, das ein Beispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit Aussparungen zum Vergrößern einer Kriechstrecke zeigt.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird Verweis gemacht auf die beigefügten Zeichnungen, die einen Teil hiervon bilden, und in denen auf dem Wege einer Veranschaulichung spezifische Beispiele, gemäß denen die Offenbarung praktiziert werden kann, gezeigt werden. Es sollte verstanden werden, dass andere Beispiele verwendet werden können, und dass strukturelle oder logische Veränderungen ausgeführt werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung sollte daher nicht in einem beschränkenden Sinn herangezogen werden, und der Schutzumfang der vorliegenden Offenbarung ist durch die beigefügten Patentansprüche definiert.
  • Es sollte verstanden werden, dass die Merkmale der verschiedenen hierin beschriebenen Beispiele miteinander kombiniert werden können, außer wenn das spezifisch anderweitig angegeben ist.
  • So wie er hierin verwendet wird, ist nicht beabsichtigt, dass der Ausdruck „elektrisch gekoppelt“ bedeutet, dass die Elemente direkt zusammen gekoppelt sind und dass zwischen den „elektrisch gekoppelten“ Elementen dazwischentretende Elemente bereitgestellt sein können.
  • Aufgrund von Spannungserfordernissen kann eine minimale Kriechstrecke zwischen den Eckleitungen (corner leads) einer Halbleitervorrichtungseinheit erforderlich sein. Um die erforderliche Kriechstrecke zu erhalten, kann die Länge der Halbleitervorrichtungseinheit vergrößert werden und/oder kann die Breite von Verbindungsstreben (tie bars) verringert werden. Kürzere Längen von Halbleitervorrichtungseinheiten (semiconductor device packages) sind jedoch gewünscht, um die Verwendbarkeit zu vergrößern und Kosten zu verringern.
  • Dementsprechend weisen Beispiele von hierin offenbarten Halbleitervorrichtungseinheiten einen vergrößerten Einheitenumfang (oder Gehäuseumfang) auf, der die erforderliche Kriechstrecke bereitstellt, ohne die Länge der Halbleitervorrichtungseinheiten zu vergrößern. Der Gehäuseumfang wird durch das Ausbilden von Aussparungen (oder Nuten, notches) (d.h. Grube (oder Hinterschneidung, undercut)) entlang der Gehäuselänge zwischen den Eckleitungen der Einheit (package) vergrößert.
  • 1A zeigt eine Draufsicht und 1B zeigt eine Querschnittsansicht von einem Beispiel einer Halbleitervorrichtung 100, die Aussparungen (oder Nuten) zum Vergrößern einer Kriechstrecke aufweist. Die Halbleitervorrichtung 100 umfasst einen Leiterrahmen (lead frame) 102, einen Halbleiter-Chip 108, Drahtbonden (wire bonds) 110 und ein Verkapselungsmaterial 112. Der Leiterrahmen 102 umfasst ein Chip-Pad (oder einen Chip-Unterbau, die pad) 104, eine Mehrzahl von ersten Leitungen (d.h. Kontaktelementen) einschließlich einer ersten Leitung 106a an einer ersten Seite des Leiterrahmens und einer Mehrzahl von zweiten Leitungen einschließlich einer zweiten Leitung 106b an einer zu der ersten Seite des Leiterrahmens entgegengesetzten, zweiten Seite des Leiterrahmens. Der Halbleiter-Chip 108 ist auf dem Chip-Pad 104 befestigt (oder montiert) und über die Drahtbonden 110 mit den Leitungen einschließlich der ersten Leitung 106a und der zweiten Leitung 106b elektrisch gekoppelt. In anderen Beispielen können Bandleitungen (ribbon wires), Klemmen (clips), andere geeignete Zwischenverbindungen oder Kombinationen derselben anstelle von, oder in Kombination mit, Drahtbonden verwendet werden.
  • Die erste Leitung 106a ist an (oder auf) einer ersten Seite 114 der Halbleitervorrichtung 100. Die zweite Leitung 106b ist an einer zweiten Seite 116 der Halbleitervorrichtung 100, die zu der ersten Seite 114 entgegengesetzt ist. Ein Verkapselungsmaterial 112 verkapselt den Halbleiter-Chip 108 und Abschnitte (oder Teile) des Leiterrahmens 102 einschließlich des Chip-Pads 104 und Abschnitten (oder Teilen) der ersten Leitung 106a und der zweiten Leitung 106b. Das Verkapselungsmaterial 112 begrenzt (oder definiert) eine erste Seite 114 und eine zweite Seite 116 der Halbleitervorrichtung 100. Das Verkapselungsmaterial 112 begrenzt (oder definiert) auch mindestens zwei Aussparungen (notches) 119 auf einer dritten Seite 118 der Halbleitervorrichtung 100, die sich zwischen der ersten Seite 114 und der zweiten Seite 116 erstreckt. In anderen Beispielen begrenzt das Verkapselungsmaterial 112 mindestens eine Vertiefung 119 auf der dritten Seite. Die Verkapselung 112 kann auch eine oder mehrere Vorsprünge (protrusions) (nicht gezeigt) anstelle von, oder zusätzlich zu, den Vertiefungen 119 begrenzen. Die mindestens zwei Vertiefungen 119 und/oder Vorsprünge stellen eine Kriechstrecke zwischen der ersten Leitung 106a und der zweiten Leitung 106b auf einen vorbestimmten Wert ein. Dementsprechend können die Anzahl und/oder die Tiefe der Aussparungen 119 und/oder die Anzahl und/oder die Größe der Vorsprünge eingestellt werden, um die gewünschte Kriechstrecke bereitzustellen.
  • In diesem Beispiel ist das Verkapselungsmaterial 112 frei von Aussparungen auf einer vierten Seite 120 der Halbleitervorrichtung 100, die zu der dritten Seite 118 entgegengesetzt ist. In einem anderen Beispiel (nicht gezeigt) begrenzt das Verkapselungsmaterial 112 mindestens zwei Aussparungen auf der vierten Seite 120 der Halbleitervorrichtung 100, die zu der dritten Seite 118 entgegengesetzt ist. Die dritte Seite 118 hat eine Länge, die bei 126 (1A) angegeben ist, und eine Breite (d.h. Höhe), die bei 128 (1B) angegeben ist und die kleiner als die Länge ist. Jede von den mindestens zwei Aussparungen 119 erstreckt sich über die Breite der dritten Seite 118. In diesem Beispiel sind die Aussparungen 110 hinsichtlich ihrer Form rechteckig. In anderen Beispielen jedoch können die Aussparungen 119 eine andere geeignete Form aufweisen, wie etwa eine V-Form oder eine gerundete Form.
  • Die erste Seite 114 und die zweite Seite 116 sind senkrecht zu der dritten Seite 118 und der vierten Seite 120. In einem Beispiel sind die dritte Seite 118 und die vierte Seite 120 senkrecht zu dem Leiterrahmen 102. Die Halbleitervorrichtung 100 umfasst eine fünfte Seite 122, die durch das Verkapselungsmaterial 112 begrenzt ist, und eine sechste Seite 124, die durch das Verkapselungsmaterial 112 begrenzt ist und die zu der fünften Seite 122 entgegengesetzt ist. Die fünfte Seite 122 und die sechste Seite 124 erstrecken sich jeweils zwischen der ersten Seite 114, der zweiten Seite 116, der dritten Seite 118 und der vierten Seite 120, und sind parallel zu dem Leiterrahmen 102 und zu dem Halbleiter-Chip 108. In einem Beispiel sind die fünfte Seite 122 und die sechste Seite 124 senkrecht zu der ersten Seite 114, der zweiten Seite 116, der dritten Seite 118 und der vierten Seite 120.
  • 2A zeigt eine Draufsicht, 2B zeigt eine Seitenansicht und 2C zeigt eine perspektivische Ansicht von einem anderen Beispiel einer Halbleitervorrichtung 200, die Aussparungen zum Vergrößern einer Kriechstrecke aufweist. Die Halbleitervorrichtung 200 umfasst einen Leiterrahmen 202, einen Halbleiter-Chip (nicht sichtbar), Drahtbonden (nicht sichtbar) und ein Verkapselungsmaterial 212. Der Leiterrahmen 202 umfasst ein Chip-Pad (die pad) (nicht sichtbar), eine Mehrzahl von ersten Leitungen (d.h. Kontaktelementen) einschließlich einer ersten Leitung 206a und einer dritten Leitung 206c an einer ersten Seite des Leiterrahmens und eine Mehrzahl von zweiten Leitungen einschließlich einer zweiten Leitung 206b und einer vierten Leitung 206d an einer zweiten Seite des Leiterrahmens, die zu der ersten Seite des Leiterrahmens entgegengesetzt ist. Der Halbleiter-Chip ist auf dem Chip-Pad montiert (oder befestigt) und über Drahtbonden elektrisch gekoppelt mit den Leitungen einschließlich der ersten Leitung 206a, der zweiten Leitung 206b, der dritten Leitung 206c und der vierten Leitung 206d. In anderen Beispielen können Bandleitungen, Klemmen, andere geeignete Zwischenverbindungen oder Kombinationen derselben anstelle von, oder in Kombination mit, den Drahtbonden verwendet werden.
  • Die erste Leitung 206a und die dritte Leitung 206c sind an einer ersten Seite 214 der Halbleitervorrichtung 200. Die zweite Leitung 206b und die vierte Leitung 206d sind an einer zweiten Seite 216 der Halbleitervorrichtung 200, die zu der ersten Seite 214 entgegengesetzt ist. Das Verkapselungsmaterial 212 verkapselt den Halbleiter-Chip und Abschnitte (oder Teile) des Leiterrahmens 202 einschließlich des Chip-Pads und Abschnitte der ersten Leitung 206a, der zweiten Leitung 206b, der dritten Leitung 206c und der vierten Leitung 206d. Das Verkapselungsmaterial 212 begrenzt eine erste Seite 214 und eine zweite Seite 216 der Halbleitervorrichtung 200. Das Verkapselungsmaterial 212 begrenzt auch mindestens zwei Aussparungen (notches) 219 auf einer dritten Seite 218 der Halbleitervorrichtung 200, die sich zwischen der ersten Seite 214 und der zweiten Seite 216 erstreckt. Die mindestens zwei Aussparungen 219 stellen eine Kriechstrecke zwischen der ersten Leitung 206a und der zweiten Leitung 206b auf einen vorbestimmten Wert ein. Das Verkapselungsmaterial 212 begrenzt auch mindestens zwei Aussparungen 221 auf einer vierten Seite 220 der Halbleitervorrichtung 200, die zu der dritten Seite 218 entgegengesetzt ist. Die mindestens zwei Aussparungen 221 stellen eine Kriechstrecke zwischen der dritten Leitung 206c und der vierten Leitung 206d auf einen vorbestimmten Wert ein. Dementsprechend können die Anzahl und/oder die Tiefe der Aussparungen 219 und 221 eingestellt werden, um die gewünschten Kriechstrecken bereitzustellen.
  • Die dritte Seite 218 und die vierte Seite 220 haben eine Länge, die bei 226 ( 2A) angegeben ist, und eine Breite (d.h. Höhe), die bei 228 (2B) angegeben ist und die kleiner als die Länge ist. Jede von den mindestens zwei Aussparungen 219 und jede von den mindestens zwei Aussparungen 221 erstreckt sich über die Breite der dritten Seite 218 und die der vierten Seite 220, respektive. In einem Beispiel ist die dritte Seite 218 einschließlich der Aussparungen 219 ein Spiegelbild der vierten Seite 220 einschließlich der Aussparungen 221. In diesem Beispiel sind die Aussparungen 219 und die Aussparungen 221 hinsichtlich ihrer Form gerundet. In anderen Beispielen jedoch können die Aussparungen 219 und die Aussparungen 221 eine andere geeignete Form aufweisen, wie etwa eine rechteckige Form oder eine V-Form.
  • Die erste Seite 214 und die zweite Seite 216 sind senkrecht zu der dritten Seite 218 und der vierten Seite 220. Die Halbleitervorrichtung 200 umfasst eine fünfte Seite 222, die durch das Verkapselungsmaterial 212 begrenzt ist, und eine sechste Seite 224, die durch das Verkapselungsmaterial 212 begrenzt ist und die zu der fünften Seite 222 entgegengesetzt ist. Die fünfte Seite 222 und die sechste Seite 224 erstrecken jeweils zwischen der ersten Seite 214, der zweiten Seite 216, der dritten Seite 218 und der vierten Seite 220 und sind parallel zu dem Leiterrahmen 202 und dem Halbleiter-Chip.
  • 3A zeigt eine Draufsicht, 3B zeigt eine Ansicht von unten und 3C zeigt eine Seitenansicht von einem anderen Beispiel einer Halbleitervorrichtung 300 mit Aussparungen zum Vergrößern einer Kriechstrecke. In diesem Beispiel weist die Halbleitervorrichtung 300 ein leitungsloses (oder ohne Anschlüsse, leadless) Gehäuse mit einem freiliegenden Chip-Pad (die pad) auf. Die Halbleitervorrichtung 300 umfasst einen ersten Leiterrahmen 302, einen Halbleiter-Chip (nicht sichtbar), Drahtbonden (nicht sichtbar) und ein Verkapselungsmaterial 312. Der Leiterrahmen 302 umfasst ein Chip-Pad 304, eine Mehrzahl von ersten Leitungen (d.h. Kontaktelementen) einschließlich einer ersten Leitung 306a und einer dritten Leitung 306c an einer ersten Seite des Leiterrahmens und eine Mehrzahl von zweiten Leitungen einschließlich einer zweiten Leitung 306b und einer vierten Leitung 306d an einer zweiten Seite des Leiterrahmens, die zu der ersten Seite des Leiterrahmens entgegengesetzt ist. Der Halbleiter-Chip ist auf dem Chip-Pad 304 montiert (oder befestigt) und über Drahtbonden elektrisch gekoppelt mit den Leitungen einschließlich der ersten Leitung 306a, der zweiten Leitung 306b, der dritten Leitung 306c und der vierten Leitung 306d. In anderen Beispielen können eine Bandleitung, Klemmen, andere geeignete Zwischenverbindungen oder Kombinationen derselben anstelle von, oder in Kombination mit, den Drahtbonden verwendet werden.
  • Die erste Leitung 306a und die dritte Leitung 306c sind an einer ersten Seite 314 der Halbleitervorrichtung 300. Die zweite Leitung 306b und die vierte Leitung 306d sind an einer zweiten Seite 316 der Halbleitervorrichtung 300, die zu der ersten Seite 314 entgegengesetzt ist. Das Verkapselungsmaterial 312 verkapselt den Halbleiter-Chip und Abschnitte (oder Teile) des Leiterrahmens 302 einschließlich Abschnitten des Chip-Pads 304 und Abschnitten der ersten Leitung 306a, der zweiten Leitung 306b, der dritten Leitung 306c und der vierten Leitung 306d. Das Verkapselungsmaterial 312 begrenzt die erste Seite 314 und die zweite Seite 316 der Halbleitervorrichtung 300. Das Verkapselungsmaterial 312 begrenzt auch mindestens zwei Aussparungen (oder Nuten) 319 auf einer dritten Seite 318 der Halbleitervorrichtung 300, die sich zwischen der ersten Seite 314 und der zweiten Seite 316 erstreckt. Die mindestens zwei Aussparungen 319 stellen eine Kriechstrecke zwischen der ersten Leitung 306a und der zweiten Leitung 306b auf einen vorbestimmten Wert ein. Das Verkapselungsmaterial 312 begrenzt auch mindestens zwei Aussparungen 321 auf einer vierten Seite 320 der Halbleitervorrichtung 300, die zu der dritten Seite 318 entgegengesetzt ist. Die mindestens zwei Aussparungen 321 stellen eine Kriechstrecke zwischen der dritten Leitung 306c und der vierten Leitung 306d auf einen vorbestimmten Wert ein. Dementsprechend können die Anzahl und/oder die Tiefe der Aussparungen 319 und 321 eingestellt werden, um die gewünschten Kriechstrecken bereitzustellen.
  • Die dritte Seite 318 und die vierte Seite 320 haben eine Länge, die bei 326 ( 3a) angegeben ist, und eine Breite (d.h. Höhe), die bei 328 (3C) angegeben ist und die kleiner als die Länge ist. Jede von den mindestens zwei Aussparungen 319 und jede von den mindestens zwei Aussparungen 321 erstreckt sich über die Breite der dritten Seite 318 und der vierten Seite 320, respektive. In einem Beispiel ist die dritte Seite 318 einschließlich der Aussparungen 319 ein Spiegelbild der vierten Seite 320 einschließlich der Aussparungen 321. In diesem Beispiel sind die Aussparungen 319 und die Aussparungen 321 hinsichtlich ihrer Form gerundet. In anderen Beispielen jedoch können die Aussparungen 319 und die Aussparungen 321 eine andere geeignete Form aufweisen, wie etwa eine rechteckige Form oder eine V-Form.
  • Die erste Seite 314 und die zweite Seite 316 sind senkrecht zu der dritten Seite 318 und der vierten Seite 320. Die Halbleitervorrichtung 300 umfasst eine fünfte Seite 322, die durch das Verkapselungsmaterial 312 und einen Leiterrahmen 302 begrenzt ist, und eine sechste Seite 324, die durch das Verkapselungsmaterial 312 begrenzt ist und die zu der fünften Seite 322 entgegengesetzt ist. Die fünfte Seite 322 und die sechste Seite 324 erstrecken sich jeweils zwischen der ersten Seite 314, der zweiten Seite 316, der dritten Seite 318 und der vierten Seite 320, und sind parallel zu dem Leiterrahmen 302 und dem Halbleiter-Chip. Eine Oberfläche des Chip-Pads 304 ist mit einer Oberfläche des Verkapselungsmaterials 312 auf der fünften Seite 322 ausgerichtet. Eine Oberfläche von jeder Leitung einschließlich der ersten Leitung 306a, der zweiten Leitung 306b, der dritten Leitung 306c und der vierten Leitung 306d ist mit der Oberfläche des Verkapselungsmaterials 312 auf der fünften Seite 322 ausgerichtet.
  • 4A zeigt eine Draufsicht, 4B zeigt eine Ansicht von unten und 3C zeigt eine Seitenansicht von einem anderen Beispiel einer Halbleitervorrichtung 400 mit Aussparungen zum Vergrößern einer Kriechstrecke. In diesem Beispiel ist die Halbleitervorrichtung 400 eine Leistungstransistoreinheit. Die Halbleitervorrichtung 400 umfasst einen Halbleiter-Chip (nicht sichtbar), ein erstes Kontakt-Pad 406a (d.h. Kontaktelement), ein zweites Kontakt-Pad 406b, ein drittes Kontakt-Pad 406c und ein Verkapselungsmaterial 412. Der Halbleiter-Chip ist elektrisch gekoppelt mit dem ersten Kontakt-Pad 406a, dem zweiten Kontakt-Pad 406b und dem dritten Kontakt-Pad 406c.
  • Das erste Kontakt-Pad 406a und das dritte Kontakt-Pad 406c sind auf einer ersten Seite 414 der Halbleitervorrichtung 400. Das zweite Kontakt-Pad 406b ist auf einer zweiten Seite 416 der Halbleitervorrichtung 400, die zu der ersten Seite 414 entgegengesetzt ist. Das Verkapselungsmaterial 412 verkapselt den Halbleiter-Chip und Abschnitte des ersten Kontakt-Pads 406a, des zweiten Kontakt-Pads 406b und des dritten Kontakt-Pads 406c. Das Verkapselungsmaterial 412 und die Kontakt-Pads 406a und 406c begrenzen eine erste Seite 414, und das Verkapselungsmaterial 412 und das Kontakt-Pad 406b begrenzen eine zweite Seite 416 der Halbleitervorrichtung 400. Das Verkapselungsmaterial 412 begrenzt auch mindestens zwei Aussparungen 419 (4C) auf einer dritten Seite 418 der Halbleitervorrichtung 400, die sich zwischen der ersten Seite 414 und der zweiten Seite 416 erstreckt. Die mindestens zwei Aussparungen 419 stellen eine Kriechstrecke zwischen dem ersten Kontakt-Pad 406a und dem zweiten Kontakt-Pad 406b auf einen vorbestimmten Wert ein. Das Verkapselungsmaterial 412 begrenzt auch mindestens zwei Aussparungen 421 (4C) auf einer vierten Seite 420 der Halbleitervorrichtung 400, die zu der dritten Seite 418 entgegengesetzt ist. Die mindestens zwei Aussparungen 421 stellen eine Kriechstrecke zwischen dem dritten Kontakt-Pad 406c und dem zweiten Kontakt-Pad 406b auf einen vorbestimmten Wert ein. Zusätzlich dazu kann das Verkapselungsmaterial 412 mindestens zwei Aussparungen (nicht gezeigt) auf einer fünften Seite 422 der Halbleitervorrichtung 400, die sich zwischen der ersten Seite 414 und der zweiten Seite 416 erstreckt, begrenzen und kann mindestens zwei Aussparungen (nicht gezeigt) auf einer sechsten Seite 424 der Halbleitervorrichtung 400, die zu der fünften Seite 422 entgegengesetzt ist, aufweisen. Die mindestens zwei Aussparungen auf der fünften Seite 422 und die mindestens zwei Aussparungen auf der sechsten Seite 424 stellen eine Kriechstrecke zwischen dem ersten Kontakt-Pad 406a und dem zweiten Kontakt-Pad 406b auf einen vorbestimmten Wert ein. Dementsprechend können die Anzahl und/oder die Tiefe der Aussparungen auf jeder Seite 418, 420, 422 und 424 eingestellt werden, um die gewünschten Kriechstrecken bereitzustellen.
  • Die dritte Seite 418 und die vierte Seite 420 haben eine Länge, die bei 426 ( 4A) angegeben ist, und eine Breite (d.h. Höhe), die bei 428 (4C) angegeben ist und die kleiner als die Länge ist. Jede von den mindestens zwei Aussparungen 419 und jede von den mindestens zwei Aussparungen 421 erstreckt sich entlang der Länge der dritten Seite 418 und der der vierten Seite 420, respektive. In einem Beispiel ist die dritte Seite 418 einschließlich der Aussparungen 419 ein Spiegelbild der vierten Seite 420 einschließlich der Aussparungen 421. In diesem Beispiel sind die Aussparungen 419 und die Aussparungen 421 hinsichtlich ihrer Form rechteckig. In anderen Beispielen jedoch können die Aussparungen 419 und die Aussparungen 421 eine andere geeignete Form aufweisen, wie etwa eine V-Form oder eine gerundete Form.
  • Die erste Seite 414 und die zweite Seite 416 sind senkrecht zu der dritten Seite 418 und der vierten Seite 420. Eine Oberfläche des zweiten Kontakt-Pads 406b ist mit einer Oberfläche des Verkapselungsmaterials 412 auf der zweiten Seite 416 ausgerichtet. In einem Beispiel ist das Kontakt-Pad 406a eine Source-Elektrode des Transistors, ist das zweite Kontakt-Pad 406b eine Drain-Elektrode des Transistors, und ist das dritte Kontakt-Pad 406c eine Gate-Elektrode des Transistors.
  • 5 ist ein Ablaufdiagramm, das ein Beispiel eines Verfahrens 500 zum Herstellen einer Halbleitervorrichtung mit Aussparungen zum Vergrößern einer Kriechstrecke veranschaulicht. Bei 502 umfasst das Verfahren 500 ein elektrisches Koppeln (oder Verbinden) eines Halbleiter-Chips mit einem ersten Kontaktelement an einer ersten Seite des Halbleiter-Chips und mit einem zweiten Kontaktelement an einer zweiten Seite des Halbleiter-Chips, welche zweite Seite zu der ersten Seite entgegengesetzt ist. Bei 504 umfasst das Verfahren 500 ein Verkapseln des Halbleiter-Chips und von Abschnitten (oder Teilen) des ersten Kontaktelements und des zweiten Kontaktelements mit einem Verkapselungsmaterial, so dass in dem Verkapselungsmaterial Aussparungen auf einer dritten Seite des Halbleiter-Chips ausgebildet werden, wobei die dritte Seite sich zwischen der ersten Seite und der zweiten Seite erstreckt.
  • In einem Beispiel umfasst das Verkapseln ein Verkapseln derart, dass Aussparungen in dem Verkapselungsmaterial auf einer vierten Seite des Halbleiter-Chips ausgebildet werden, wobei die vierte Seite zu der dritten Seite entgegengesetzt ist. In einem Beispiel umfasst das erste Kontaktelement eine erste Leitung, und das zweite Kontaktelement umfasst eine zweite Leitung. In einem anderen Beispiel umfasst das erste Kontaktelement ein erstes Kontakt-Pad, und das zweite Kontaktelement umfasst ein zweites Kontakt-Pad.

Claims (20)

  1. Eine Halbleitervorrichtung, die Folgendes aufweist: ein erstes Kontaktelement an einer ersten Seite der Halbleitervorrichtung, ein zweites Kontaktelement an einer zu der ersten Seite entgegengesetzten, zweiten Seite der Halbleitervorrichtung, einen Halbleiter-Chip, der mit dem ersten Kontaktelement und dem zweiten Kontaktelement elektrisch gekoppelt ist, und ein Verkapselungsmaterial, das den Halbleiter-Chip und Abschnitte des ersten Kontaktelements und des zweiten Kontaktelements verkapselt, wobei das Verkapselungsmaterial mindestens zwei Aussparungen auf einer sich zwischen der ersten Seite und der zweiten Seite erstreckenden, dritten Seite der Halbleitervorrichtung begrenzt, wobei jede von den mindestens zwei Aussparungen eine Nut ausbildet, die sich entlang der Länge oder der Breite der dritten Seite erstreckt.
  2. Die Halbleitervorrichtung gemäß Anspruch 1, wobei das Verkapselungsmaterial die mindestens zwei Aussparungen begrenzt, um eine Kriechstrecke zwischen dem ersten Kontaktelement und dem zweiten Kontaktelement auf einen vordefinierten Wert einzustellen.
  3. Die Halbleitervorrichtung gemäß Anspruch 1, wobei das Verkapselungsmaterial mindestens zwei Aussparungen an einer zu der dritten Seite entgegengesetzten, vierten Seite der Halbleitervorrichtung begrenzt.
  4. Die Halbleitervorrichtung gemäß Anspruch 3, wobei das Verkapselungsmaterial mindestens zwei Aussparungen auf einer sich zwischen der ersten Seite und der zweiten Seite und senkrecht zu der dritten Seite erstreckenden, fünften Seite der Halbleitervorrichtung begrenzt, und wobei das Verkapselungsmaterial mindestens zwei Aussparungen auf einer zu der fünften Seite entgegengesetzten, sechsten Seite der Halbleitervorrichtung definiert.
  5. Die Halbleitervorrichtung gemäß Anspruch 1, wobei die dritte Seite eine Länge und eine Breite, die kleiner als die Länge ist, aufweist, und wobei jede von den mindestens zwei Aussparungen sich über die Breite der dritten Seite erstreckt.
  6. Die Halbleitervorrichtung gemäß Anspruch 1, wobei die dritte Seite eine Länge und eine Breite, die kleiner als die Länge ist, aufweist, und wobei jede von den mindestens zwei Aussparungen sich über die Länge der dritten Seite erstreckt.
  7. Die Halbleitervorrichtung gemäß Anspruch 1, wobei das erste Kontaktelement eine erste Leitung eines Leiterrahmens aufweist, und wobei das zweite Kontaktelement eine zweite Leitung des Leiterrahmens aufweist.
  8. Die Halbleitervorrichtung gemäß Anspruch 7, wobei der Leiterrahmen ein Chip-Pad aufweist, das eine mit einer Oberfläche des Verkapselungsmaterials ausgerichtete Oberfläche hat, wobei die erste Leitung eine mit der Oberfläche des Verkapselungsmaterials ausgerichtete Oberfläche hat, und wobei die zweite Leitung eine mit der Oberfläche des Verkapselungsmaterials ausgerichtete Oberfläche hat.
  9. Die Halbleitervorrichtung gemäß Anspruch 1, wobei das erste Kontaktelement ein erstes Kontakt-Pad aufweist, und wobei das zweite Kontaktelement ein zweites Kontakt-Pad aufweist.
  10. Die Halbleitervorrichtung gemäß Anspruch 9, wobei der Halbleiter-Chip einen Transistor aufweist, wobei das erste Kontakt-Pad eine Source-Elektrode des Transistors aufweist, und wobei das zweite Kontakt-Pad eine Drain-Elektrode des Transistors aufweist.
  11. Eine Halbleitervorrichtung, die Folgendes aufweist: einen Leiterrahmen, der eine erste Leitung an einer ersten Seite der Halbleitervorrichtung und eine zweite Leitung an einer zu der ersten Seite entgegengesetzten, zweiten Seite der Halbleitervorrichtung aufweist, einen Halbleiter-Chip, der mit dem Leiterrahmen elektrisch gekoppelt ist, und ein Verkapselungsmaterial, das den Halbleiter-Chip und Abschnitte des Leiterrahmens verkapselt, wobei das Verkapselungsmaterial mindestens zwei Aussparungen auf einer sich zwischen der ersten Seite und der zweiten Seite erstreckenden, dritten Seite der Halbleitervorrichtung begrenzt, wobei jede von den mindestens zwei Aussparungen eine Nut ausbildet, die sich entlang der Länge oder der Breite der dritten Seite erstreckt.
  12. Die Halbleitervorrichtung gemäß Anspruch 11, wobei das Verkapselungsmaterial die mindestens zwei Aussparungen begrenzt, um eine Kriechstrecke zwischen der ersten Leitung und der zweiten Leitung auf einen vorbestimmten Wert einzustellen.
  13. Die Halbleitervorrichtung gemäß Anspruch 11, wobei der Leiterrahmen eine Mehrzahl von ersten Leitungen an der ersten Seite und eine Mehrzahl von zweiten Leitungen an der zweiten Seite aufweist.
  14. Die Halbleitervorrichtung gemäß Anspruch 11, wobei das Verkapselungsmaterial mindestens zwei Aussparungen auf einer zu der dritten Seite entgegengesetzten, vierten Seite der Halbleitervorrichtung begrenzt.
  15. Die Halbleitervorrichtung gemäß Anspruch 11, wobei das Verkapselungsmaterial von Aussparungen auf einer zu der dritten Seite entgegengesetzten, vierten Seite der Halbleitervorrichtung frei ist.
  16. Die Halbleitervorrichtung gemäß Anspruch 1, wobei die dritte Seite senkrecht zu dem Leiterrahmen ist.
  17. Ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren Folgendes aufweist: elektrisch Koppeln eines Halbleiter-Chips mit einem Kontaktelement an einer ersten Seite des Halbleiter-Chips und mit einem zweiten Kontaktelement an einer zu der ersten Seite entgegengesetzten, zweiten Seite des Halbleiter-Chips und Verkapseln des Halbleiter-Chips und von Abschnitten des ersten Kontaktelements und des zweiten Kontaktelements mit einem Verkapselungsmaterial, so dass Aussparungen in dem Verkapselungsmaterial auf einer sich zwischen der ersten Seite und der zweiten Seite erstreckenden, dritten Seite des Halbleiter-Chips ausgebildet sind, wobei jede von den mindestens zwei Aussparungen eine Nut ausbildet, die sich entlang der Länge oder der Breite der dritten Seite erstreckt.
  18. Das Verfahren gemäß Anspruch 17, wobei das Verkapseln ein Verkapseln derart, dass Aussparungen in dem Verkapselungsmaterial auf einer zu der dritten Seite entgegengesetzten, vierten Seite des Halbleiter-Chips ausgebildet werden, aufweist.
  19. Das Verfahren gemäß Anspruch 17, wobei das erste Kontaktelement eine erste Leitung aufweist, und wobei das zweite Kontaktelement eine zweite Leitung aufweist.
  20. Das Verfahren gemäß Anspruch 17, wobei das erste Kontaktelement ein erstes Kontakt-Pad aufweist, und wobei das zweite Kontaktelement ein zweites Kontakt-Pad aufweist.
DE102018100078.2A 2017-01-03 2018-01-03 Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung Active DE102018100078B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/397,270 2017-01-03
US15/397,270 US10483178B2 (en) 2017-01-03 2017-01-03 Semiconductor device including an encapsulation material defining notches

Publications (2)

Publication Number Publication Date
DE102018100078A1 DE102018100078A1 (de) 2018-07-05
DE102018100078B4 true DE102018100078B4 (de) 2021-07-29

Family

ID=62568092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018100078.2A Active DE102018100078B4 (de) 2017-01-03 2018-01-03 Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US10483178B2 (de)
CN (1) CN108269771B (de)
DE (1) DE102018100078B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220157681A1 (en) * 2020-11-17 2022-05-19 Stmicroelectronics Sdn Bhd Integrated circuit package with v-shaped notch creepage structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329815A (ja) 2001-05-01 2002-11-15 Sony Corp 半導体装置と、その製造方法、及びその製造装置
US20160315037A1 (en) 2013-12-11 2016-10-27 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362517B1 (en) 1999-09-22 2002-03-26 Michael Ray Bell High voltage package for electronic device
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
JP4254527B2 (ja) * 2003-12-24 2009-04-15 株式会社デンソー 半導体装置
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
US8314489B2 (en) * 2010-09-13 2012-11-20 Infineon Technologies Ag Semiconductor module and method for production thereof
EP2677539B1 (de) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Herstellungsverfahren für eine halbleitervorrichtung
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP5537522B2 (ja) * 2011-09-21 2014-07-02 株式会社東芝 リードフレーム、半導体製造装置、半導体装置
US9490193B2 (en) * 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact
US8937374B2 (en) * 2011-12-22 2015-01-20 Panasonic Corporation Semiconductor package, method and mold for producing same, input and output terminals of semiconductor package
KR101388815B1 (ko) * 2012-06-29 2014-04-23 삼성전기주식회사 반도체 패키지
US8648456B1 (en) 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
US9455160B2 (en) * 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
US9716072B2 (en) * 2014-05-12 2017-07-25 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
KR102536008B1 (ko) * 2015-08-07 2023-05-23 비쉐이 데일 일렉트로닉스, 엘엘씨 고전압 애플리케이션을 위한 몰딩 바디 및 몰딩 바디를 구비한 전기 디바이스
CN107369667A (zh) * 2016-05-13 2017-11-21 松下电器产业株式会社 信号传送装置
EP3471137A4 (de) * 2016-06-14 2019-06-19 Mitsubishi Electric Corporation Halbleiterbauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329815A (ja) 2001-05-01 2002-11-15 Sony Corp 半導体装置と、その製造方法、及びその製造装置
US20160315037A1 (en) 2013-12-11 2016-10-27 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
US20180190557A1 (en) 2018-07-05
CN108269771A (zh) 2018-07-10
US10483178B2 (en) 2019-11-19
CN108269771B (zh) 2021-11-23
DE102018100078A1 (de) 2018-07-05

Similar Documents

Publication Publication Date Title
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE10323238B4 (de) Leistungselement, welches einen großen elektrischen Strom durchlässt
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102015101674B4 (de) Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102015116855A1 (de) Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
DE102014116379A1 (de) Verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102018100078B4 (de) Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE102014217266A1 (de) Halbleitervorrichtung
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE102020104821A1 (de) Halbleitergehäuse mit leitern mit negativem abstand
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative