JP2013070026A - 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 - Google Patents
半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 Download PDFInfo
- Publication number
- JP2013070026A JP2013070026A JP2012142779A JP2012142779A JP2013070026A JP 2013070026 A JP2013070026 A JP 2013070026A JP 2012142779 A JP2012142779 A JP 2012142779A JP 2012142779 A JP2012142779 A JP 2012142779A JP 2013070026 A JP2013070026 A JP 2013070026A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- sealing resin
- heat dissipation
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】 複数のダイパッド部11と、複数のダイパッド部11のいずれか一つに各々が配置された複数の半導体チップ41と、複数のダイパッド部11のいずれをも露出させる凹部75が形成され、且つ、複数のダイパッド部11および複数の半導体チップ41を覆う封止樹脂部7と、凹部75に配置された、絶縁性の放熱層6と、を備え、放熱層6は、複数のダイパッド部11のいずれにも正対しており、放熱層6は、凹部75が開口する方向に露出している弾性層69を含み、弾性層69は、放熱層6の厚さ方向視において、複数のダイパッド部11のいずれにも重なる。
【選択図】 図4
Description
本発明は、上記した事情のもとで考え出されたものであって、製造コストを削減でき、且つ、製造の効率化を図ることのできる半導体装置の製造方法を提供することを課題の一つとする。
本発明は、上記した事情のもとで考え出されたものであって、封止樹脂部が剥離しにくく且つ放熱性に優れた半導体装置を提供することを課題の一つとする。
図11〜図22を用いて、本発明の第2実施形態について説明する。
図23〜図26を用いて、本発明の第2実施形態の第1変形例について説明する。
図27、図28を用いて、本発明の第2実施形態の第2変形例について説明する。
図29、図30を用いて、本発明の第2実施形態の第3変形例について説明する。
図31、図32を用いて、本発明の第2実施形態の第4変形例について説明する。
図33〜図36を用いて、本発明の第3実施形態について説明する。
図37、図38を用いて、本発明の第3実施形態の第1変形例について説明する。
図39、図40を用いて、本発明の第3実施形態の第2変形例について説明する。
図41、図42を用いて、本発明の第3実施形態の第3変形例について説明する。
図43、図44を用いて、本発明の第3実施形態の第4変形例について説明する。
半導体チップと、放熱板と、ダイパッド部を含むリードフレームと、を用意する工程、
上記ダイパッド部に上記半導体チップを接合する工程、
上記放熱板を上記ダイパッド部に正対させる工程、ならびに、
上記半導体チップと上記放熱板と上記ダイパッド部とを覆う封止樹脂部を形成する工程、を備え、
上記封止樹脂部を形成する工程においては、上記封止樹脂部によって上記放熱板および上記ダイパッド部を接合する、半導体装置の製造方法。
[付記2]
上記ダイパッド部は、ダイパッド主面およびダイパッド裏面を有し、
上記半導体チップを接合する工程においては、上記半導体チップを上記ダイパッド主面に接合し、
上記ダイパッド部に正対させる工程においては、上記放熱板を上記ダイパッド裏面に正対させる、付記1に記載の半導体装置の製造方法。
[付記3]
上記封止樹脂部を形成する工程においては、上記放熱板を上記封止樹脂部から露出させる、付記2に記載の半導体装置の製造方法。
[付記4]
第1金型および第2金型を用意する工程を更に備え、
上記封止樹脂部を形成する工程は、
上記第1金型と上記第2金型とによって、上記放熱板と上記ダイパッド部と上記半導体チップを囲む工程、および
上記囲む工程の後に、上記第1金型と上記第2金型とに囲まれた空間に樹脂材を注入する工程、を含み、
上記樹脂材を注入する時点においては、上記放熱板と上記ダイパッド部とは接着されていない状態である、付記1ないし付記3のいずれかに記載の半導体装置の製造方法。
[付記5]
上記第1金型には凹部が形成されており、
上記封止樹脂部を形成する工程は、上記囲む工程の前に、上記凹部に上記放熱板を配置する工程を含む、付記4に記載の半導体装置の製造方法。
[付記6]
ダイパッド部と、
上記ダイパッド部に接合された半導体チップと、
上記ダイパッド部から離間している放熱板と、
上記ダイパッド部、上記半導体チップ、および上記放熱板の少なくとも上記半導体チップ側を覆う封止樹脂部と、を備え、
上記封止樹脂部は、上記放熱板および上記ダイパッド部の間に介在する中間部を含み、上記中間部は、上記放熱板および上記ダイパッド部のいずれにも直接接する、半導体装置。
[付記7]
ダイパッド部と、
上記ダイパッド部に接合された半導体チップと、
上記ダイパッド部に直接接する放熱板と、
上記ダイパッド部、上記半導体チップ、および上記放熱板の少なくとも上記半導体チップ側を覆う封止樹脂部と、を備える、半導体装置。
[付記8]
上記ダイパッド部は、ダイパッド主面およびダイパッド裏面を有し、
上記半導体チップは、上記ダイパッド主面に接合され、
上記放熱板は、上記ダイパッド裏面に正対している放熱板主面を有する、付記6または付記7に記載の半導体装置。
[付記9]
上記放熱板は、上記放熱板主面とは反対側を向く放熱板裏面を有し、上記放熱板裏面は、上記封止樹脂部から露出している、付記8に記載の半導体装置。
[付記10]
上記封止樹脂部は、上記放熱板裏面の向く方向と同一方向を向く樹脂底面を有し、
上記放熱板は、上記樹脂底面よりも、上記放熱板裏面の向く方向の側に突出している部位を有する、付記9に記載の半導体装置。
[付記11]
上記放熱板は、上記ダイパッド部の厚さ方向視において、上記放熱板裏面からはみ出る脱落防止部を含み、
上記脱落防止部は、上記封止樹脂部よりも、上記放熱板主面の向く方向の側に位置する、付記9または付記10に記載の半導体装置。
[付記12]
上記放熱板は、上記放熱板裏面から直立する放熱板側面を有する、付記9ないし付記11のいずれかに記載の半導体装置。
[付記13]
上記放熱板は、導電性材料よりなる、付記6ないし付記12のいずれかに記載の半導体装置。
[付記14]
上記導電性材料は、アルミニウム、銅、銅合金、もしくは、鉄である、付記13に記載の半導体装置。
[付記15]
上記ダイパッド部および上記放熱板との間に介在するスペーサを更に備え、
上記スペーサは、絶縁性材料よりなる、付記13または付記14に記載の半導体装置。
[付記16]
上記放熱板は、絶縁性材料よりなる、付記6ないし付記12のいずれかに記載の半導体装置。
[付記17]
上記絶縁性材料は、セラミックである、付記16に記載の半導体装置。
[付記18]
上記セラミックは、アルミナ、窒化アルミニウム、もしくは窒化ケイ素である、付記17に記載の半導体装置。
[付記19]
上記放熱板は、その放熱板主面の周辺部に、凹凸形状を呈する凹凸部または溝を含む、付記17または付記18に記載の半導体装置。
[付記20]
上記半導体チップおよび上記ダイパッド部の間に介在し且つ上記半導体チップおよび上記ダイパッド部を接合する接合層を更に備える、付記6ないし付記19のいずれかに記載の半導体装置。
[付記21]
付記6ないし付記20のいずれかに記載の半導体装置と、
上記半導体装置が実装された基板と、
上記基板に対し固定され且つ上記放熱板に正対する放熱部材と、を備える、半導体装置の実装構造。
[付記22]
上記半導体チップはパワーチップであり、
上記パワーチップを制御するLSIチップを更に備え、
上記パワーチップが搭載された上記ダイパッド部の裏面側に、上記放熱板が配置されている、付記6ないし付記20のいずれかに記載のIPM用の半導体装置。
図45〜図53を用いて、本発明の第4実施形態について説明する。
図54、図55を用いて、本発明の第5実施形態について説明する。
図56、図57を用いて、本発明の第6実施形態について説明する。
互いに反対側を向くダイパッド主面およびダイパッド裏面を有する、導電性のダイパッド部と、
上記ダイパッド主面に配置された半導体チップと、
上記ダイパッド主面および上記半導体チップを覆う第1封止樹脂部と、
上記第1封止樹脂部に直接接する第2封止樹脂部と、を備え、
上記第2封止樹脂部は、上記ダイパッド裏面の向く側に露出している樹脂底面を有し、上記樹脂底面は、上記ダイパッド部の厚さ方向視において上記ダイパッド部と重なり、上記ダイパッド裏面は、上記第2封止樹脂部が直接接する凹凸形状の部位を有する、半導体装置。
[付記24]
上記第2封止樹脂部を構成する材料の熱伝導率は、上記第1封止樹脂部を構成する材料の熱伝導率よりも大きい、付記23に記載の半導体装置。
[付記25]
上記第2封止樹脂部に散在している複数の放熱フィラーを更に備え、
上記各放熱フィラーは、破砕フィラーである、付記23または付記24に記載の半導体装置。
[付記26]
上記破砕フィラーは、アルミナ、二酸化ケイ素、もしくは、窒化ホウ素よりなる、付記25に記載の半導体装置。
[付記27]
上記第1封止樹脂部に散在している複数の低熱膨張フィラーを更に備え、
上記各低熱膨張フィラーは、球状フィラーである、付記23ないし付記26のいずれかに記載の半導体装置。
[付記28]
上記第1封止樹脂部は、上記第2封止樹脂部が直接接する第1樹脂面を有し、上記第1樹脂面は、凹凸形状の部位を有する、付記23ないし付記27のいずれかに記載の半導体装置。
[付記29]
上記第1樹脂面は、上記ダイパッド裏面と面一である、付記28に記載の半導体装置。
[付記30]
上記第1樹脂面は、上記ダイパッド部の厚さ方向において、上記ダイパッド裏面と上記ダイパッド主面との間に位置する、付記28に記載の半導体装置。
[付記31]
上記第1封止樹脂部は、上記第2封止樹脂部に食い込む突出部を含む、付記23ないし付記30のいずれかに記載の半導体装置。
[付記32]
上記第2封止樹脂部は、上記ダイパッド部の厚さ方向視において、上記ダイパッド部の全体に重なる、付記23ないし付記31のいずれかに記載の半導体装置。
[付記33]
上記第1封止樹脂部は、上記ダイパッド主面の向く方向と同一方向を向く樹脂主面を有し、上記樹脂主面は、上記ダイパッド部の厚さ方向視において、上記ダイパッド部に重なる、付記23ないし付記32のいずれかに記載の半導体装置。
[付記34]
上記第1封止樹脂部は、上記半導体チップを囲む樹脂側面を有し、上記樹脂側面は、上記樹脂主面と鈍角をなすように上記樹脂主面に対し傾斜している、付記33に記載の半導体装置。
[付記35]
上記樹脂底面は、上記ダイパッド裏面に対し、100〜250μm離間している、付記23ないし付記34のいずれかに記載の半導体装置。
[付記36]
上記第2封止樹脂部の熱伝導率は、2〜5W/mKである、付記35に記載の半導体装置。
[付記37]
上記第2封止樹脂部は、上記ダイパッド部の厚さ方向視において上記ダイパッド部を囲む形状の樹脂壁面を有し、上記樹脂壁面は、上記樹脂底面に対し鈍角をなすように上記樹脂底面に対し傾斜している、付記23ないし付記36のいずれかに記載の半導体装置。
[付記38]
付記23ないし付記37のいずれかに記載の半導体装置と、
上記半導体装置が実装された基板と、
上記樹脂底面に正対する放熱部材と、を備える、半導体装置の実装構造。
[付記39]
半導体チップと、ダイパッド主面およびダイパッド裏面を有するダイパッド部を用意し、
上記ダイパッド主面に上記半導体チップを配置し、
上記ダイパッド主面および上記半導体チップを覆う第1封止樹脂部を形成し、
上記ダイパッド裏面に凹凸形状の部位を形成し、
上記ダイパッド裏面における上記凹凸形状の部位を覆う第2封止樹脂部を形成する、各工程を備える、半導体装置の製造方法。
[付記40]
上記凹凸形状の部位を形成する工程においては、上記ダイパッド裏面に対しブラスト処理を施す、付記39に記載の半導体装置の製造方法。
[付記41]
上記ダイパッド裏面に対しブラスト処理を施す工程と同時に、上記第1封止樹脂部に対しブラスト処理を施す工程を更に備える、付記40に記載の半導体装置の製造方法。
[付記42]
発熱部を有するパワーチップと、
上記パワーチップを制御するLSIチップと、を備え、
上記パワーチップおよび上記LSIチップを樹脂封止したパワー用半導体装置において、
上記パワーチップおよび上記LSIチップを覆う第1封止樹脂部と、
上記第1封止樹脂部に直接接する第2封止樹脂部と、を備え、
上記第1封止樹脂部と上記第2封止樹脂部とが接する面に、外部に露出する面よりも粗い凹凸部を有する、パワー用半導体装置。
807 基板
808 放熱部材
809 孔
810 ハンダ層
101 半導体装置
1 第1電極部
11 ダイパッド部
111 ダイパッド主面
112 ダイパッド裏面
12 接続部
13 ワイヤボンディング部
14 リード
2 第2電極部
23 ワイヤボンディング部
24 リード
300 リードフレーム
3 第3電極部
31 制御用ダイパッド部
32 リード
41 半導体チップ
42 半導体チップ
43 受動部品チップ
6 放熱層
61 放熱層主面
62 放熱層裏面
63 放熱層側面
69 弾性層
7 封止樹脂部
71 樹脂主面
72 樹脂底面
73 樹脂側面
75 凹部
751 凹部底面
752 凹部側面
8 ワイヤ
881 金型
991 接合層
A801 実装構造
A807 基板
A808 放熱部材
A809 孔
A810 ハンダ層
A100,A101,A102,A103,A104,A200,A201,A202,A203,A204 半導体装置
A1 第1電極部
A11 ダイパッド部
A111 ダイパッド主面
A112 ダイパッド裏面
A12 接続部
A13 ワイヤボンディング部
A14 リード
A2 第2電極部
A23 ワイヤボンディング部
A24 リード
A300 リードフレーム
A3 第3電極部
A31 制御用ダイパッド部
A32 リード
A41 半導体チップ
A42 半導体チップ
A43 受動部品チップ
A6 放熱板
A61 放熱板主面
A62 放熱板裏面
A63 放熱板側面
A68 凹凸部
A691 脱落防止部
A7 封止樹脂部
A71 樹脂主面
A72 樹脂底面
A73 樹脂側面
A75 中間部
A799 スペーサ
A8 ワイヤ
A881 第1金型
A882 第2金型
A885 凹部
A991 接合層
B801 実装構造
B807 基板
B808 放熱部材
B809 孔
B810 ハンダ層
B101,B102,B103 半導体装置
B1 第1電極部
B11 ダイパッド部
B111 ダイパッド主面
B112 ダイパッド裏面
B113 ダイパッド側面
B12 接続部
B13 ワイヤボンディング部
B14 リード
B2 第2電極部
B23 ワイヤボンディング部
B24 リード
B300 リードフレーム
B3 第3電極部
B31 制御用ダイパッド部
B32 リード
B41 半導体チップ
B42 半導体チップ
B43 受動部品チップ
B6 第1封止樹脂部
B61 樹脂主面
B62 樹脂側面
B63 第1樹脂面
B65 突出部
B7 第2封止樹脂部
B71 樹脂底面
B72 樹脂壁面
B73 第2樹脂面
B8 ワイヤ
B811 低熱膨張フィラー
B812 放熱フィラー
B881 第1金型
B884 第2金型
B991 接合層
Claims (21)
- 複数のダイパッド部と、
上記複数のダイパッド部のいずれか一つに各々が配置された複数の半導体チップと、
上記複数のダイパッド部の少なくとも一部を露出させる凹部が形成され、且つ、上記複数のダイパッド部および上記複数の半導体チップを覆う封止樹脂部と、
上記凹部に配置された、絶縁性の放熱層と、を備え、
上記放熱層は、上記凹部が開口する方向に露出している弾性層を含み、且つ、上記複数のダイパッド部の少なくとも一部に正対しており、上記弾性層は、上記放熱層の厚さ方向視において、上記複数のダイパッド部の少なくとも一部に重なる、半導体装置。 - 上記封止樹脂部は、樹脂底面を有し、上記凹部は、上記樹脂底面から凹んでおり、上記放熱層は、上記樹脂底面よりも突出している部位を有する、請求項1に記載の半導体装置。
- 上記凹部は、上記複数のダイパッド部が露出する凹部底面を有し、上記凹部底面は、上記放熱層に直接接している、請求項1または請求項2に記載の半導体装置。
- 上記複数のダイパッド部はいずれも、上記放熱層に直接接している、請求項1ないし請求項3のいずれかに記載の半導体装置。
- 上記凹部は、上記放熱層を囲む凹部側面を有し、上記凹部側面は、上記放熱層から隙間を介して離間している、請求項1ないし請求項4のいずれかに記載の半導体装置。
- 上記複数のダイパッド部はそれぞれ、上記放熱層が直接接するダイパッド裏面を有し、上記ダイパッド裏面は凹凸面である、請求項1ないし請求項5に記載の半導体装置。
- 上記凹部底面は、上記放熱層が直接接しており、且つ、凹凸面である、請求項3に記載の半導体装置。
- 上記放熱層は、上記放熱層の厚さ方向視において、上記複数のダイパッド部のいずれの全体とも、重なっている、請求項1ないし請求項7のいずれかに記載の半導体装置。
- 上記放熱層は、上記弾性層のみからなる、請求項1ないし請求項8に記載の半導体装置。
- 上記弾性層は、上記複数のダイパッド部のいずれとも接する、請求項9に記載の半導体装置。
- 上記弾性層のヤング率は、上記封止樹脂部のヤング率よりも小さい、請求項1ないし請求項10のいずれかに記載の半導体装置。
- 上記放熱層の厚さは、50〜500μmである、請求項1ないし請求項11のいずれかに記載の半導体装置。
- 複数の半導体チップと、複数のダイパッド部を含むリードフレームと、を用意し、
上記複数の半導体チップをそれぞれ上記複数のダイパッド部のいずれか一つに配置し、
上記複数のダイパッド部および上記複数の半導体チップを覆う封止樹脂部を形成し、
上記複数のダイパッド部の少なくとも一部に正対する、弾性層を含む放熱層を形成する、各工程を備え、
上記封止樹脂部を形成する工程においては、凹部を形成し、上記放熱層を形成する工程においては、上記放熱層を上記凹部に形成し、且つ、上記弾性層を上記凹部から露出させる、半導体装置の製造方法。 - 上記封止樹脂部は、樹脂底面を有し、上記凹部は、上記樹脂底面から凹んでおり、
上記放熱層を形成する工程においては、上記放熱層を上記樹脂底面から突出させる、請求項13に記載の半導体装置の製造方法。 - 上記凹部は、凹部側面を有し、
上記放熱層を形成する工程においては、上記放熱層を上記凹部側面から隙間を介して離間させておく、請求項13または請求項14に記載の半導体装置の製造方法。 - 上記封止樹脂部を形成する工程の後であり、且つ、上記放熱層を形成する工程の前に、上記複数のダイパッド部に対しブラスト処理を施す工程を更に備える、請求項13ないし請求項15のいずれかに記載の半導体装置の製造方法。
- 上記凹部は、上記複数のダイパッド部のいずれもが露出している凹部底面を有し、
上記ブラスト処理を施す工程においては、上記凹部底面に対しブラスト処理を施す、請求項16に記載の半導体装置の製造方法。 - 上記弾性層のヤング率は、上記封止樹脂部のヤング率よりも小さい、請求項13ないし請求項17のいずれかに記載の半導体装置の製造方法。
- 上記放熱層を形成する工程においては、放熱シートを上記凹部にはめ込む、請求項13ないし請求項18のいずれかに記載の半導体装置の製造方法。
- 請求項1ないし請求項12のいずれかに記載の半導体装置と、
上記半導体装置が実装された基板と、
上記基板に固定され、且つ、上記弾性層に直接接する放熱部材と、を備える、半導体装置の実装構造。 - 複数のダイパッド部と、
上記複数のダイパッド部のいずれか一つに各々が配置され、且つ、各々が発熱部を有する複数のパワーチップと、
上記パワーチップを制御するLSIチップと、
上記複数のダイパッド部の少なくとも一部を露出させる凹部が形成され、且つ、上記複数のダイパッド部および上記複数のパワーチップを覆う封止樹脂部と、
上記凹部に配置された、絶縁性の放熱層と、を備え、
上記放熱層は、上記凹部が開口する方向に露出している弾性層を含み、且つ、上記複数のダイパッド部の少なくとも一部に正対しており、上記弾性層は、上記放熱層の厚さ方向視において、上記複数のダイパッド部の少なくとも一部に重なる、パワー用半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012142779A JP2013070026A (ja) | 2011-09-08 | 2012-06-26 | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
US13/606,581 US8921999B2 (en) | 2011-09-08 | 2012-09-07 | Semiconductor device, semiconductor device manufacturing method, semiconductor device mounting structure and power semiconductor device |
US14/549,920 US9484336B2 (en) | 2011-09-08 | 2014-11-21 | Semiconductor device, semiconductor device mounting structure and power semiconductor device |
US15/265,176 US9892996B2 (en) | 2011-09-08 | 2016-09-14 | Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure |
US15/866,825 US10163760B2 (en) | 2011-09-08 | 2018-01-10 | Semiconductor device, semiconductor device manufacturing method and semiconductor device mounting structure |
US16/185,478 US10679927B2 (en) | 2011-09-08 | 2018-11-09 | Semiconductor device |
US17/360,663 USRE49912E1 (en) | 2011-09-08 | 2021-06-28 | Semiconductor device |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011195830 | 2011-09-08 | ||
JP2011195829 | 2011-09-08 | ||
JP2011195828 | 2011-09-08 | ||
JP2011195830 | 2011-09-08 | ||
JP2011195829 | 2011-09-08 | ||
JP2011195828 | 2011-09-08 | ||
JP2012142779A JP2013070026A (ja) | 2011-09-08 | 2012-06-26 | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016250437A Division JP2017055146A (ja) | 2011-09-08 | 2016-12-26 | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013070026A true JP2013070026A (ja) | 2013-04-18 |
Family
ID=47829104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012142779A Pending JP2013070026A (ja) | 2011-09-08 | 2012-06-26 | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (6) | US8921999B2 (ja) |
JP (1) | JP2013070026A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016006193A1 (ja) * | 2014-07-11 | 2016-01-14 | 株式会社デンソー | モールドパッケージ |
WO2018092185A1 (ja) * | 2016-11-15 | 2018-05-24 | 三菱電機株式会社 | 半導体モジュール及び半導体装置 |
JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
JP2019071412A (ja) * | 2017-10-06 | 2019-05-09 | 財團法人工業技術研究院Industrial Technology Research Institute | チップパッケージ |
JPWO2019082333A1 (ja) * | 2017-10-26 | 2020-04-02 | 新電元工業株式会社 | 電子部品 |
JP2021068803A (ja) * | 2019-10-23 | 2021-04-30 | 三菱電機株式会社 | 半導体モジュール及び電力変換装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6076675B2 (ja) * | 2011-10-31 | 2017-02-08 | ローム株式会社 | 半導体装置 |
JP6133409B2 (ja) | 2012-05-25 | 2017-05-24 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | プログラムのリバースエンジニアリング及び/又は改竄に対する保護のための方法、システム及び装置 |
KR102071078B1 (ko) * | 2012-12-06 | 2020-01-30 | 매그나칩 반도체 유한회사 | 멀티 칩 패키지 |
JP2015220429A (ja) | 2014-05-21 | 2015-12-07 | ローム株式会社 | 半導体装置 |
US10615155B2 (en) * | 2015-03-23 | 2020-04-07 | Gd Midea Airconditioning Equipment Co., Ltd. | Intelligent power module and manufacturing method thereof |
US10734869B2 (en) * | 2015-04-27 | 2020-08-04 | Mitsubishi Electric Corporation | Control device with semiconductor module having bent latch, control, power supply and motor control terminals |
JP6849660B2 (ja) * | 2016-04-01 | 2021-03-24 | 三菱電機株式会社 | 半導体装置 |
DE102017202770B4 (de) * | 2016-08-31 | 2023-06-07 | Infineon Technologies Austria Ag | Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster |
US10141249B2 (en) * | 2016-10-16 | 2018-11-27 | Alpha And Omega Semiconductor (Cayman) Ltd. | Molded intelligent power module and method of making the same |
US10483178B2 (en) * | 2017-01-03 | 2019-11-19 | Infineon Technologies Ag | Semiconductor device including an encapsulation material defining notches |
DE102017209904B4 (de) * | 2017-06-13 | 2023-09-21 | Infineon Technologies Ag | Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes |
JP2019057546A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP7025948B2 (ja) * | 2018-02-13 | 2022-02-25 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
DE112019001311T5 (de) * | 2018-03-12 | 2020-12-10 | Rohm Co., Ltd. | Halbleiterbauteil und montagestruktur für halbleiterbauteil |
CN112204739B (zh) * | 2018-06-20 | 2024-03-15 | 罗姆股份有限公司 | 半导体器件 |
JP7378210B2 (ja) * | 2019-01-17 | 2023-11-13 | 新光電気工業株式会社 | セラミック部材の製造方法 |
JP7170620B2 (ja) | 2019-11-26 | 2022-11-14 | 三菱電機株式会社 | 半導体装置および放熱フィンの製造方法 |
DE102020129148A1 (de) | 2020-11-05 | 2022-05-05 | Infineon Technologies Ag | Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung |
US11791238B2 (en) * | 2021-06-23 | 2023-10-17 | Infineon Technologies Austria Ag | Semiconductor package with releasable isolation layer protection |
US20230047555A1 (en) * | 2021-08-12 | 2023-02-16 | Texas Instruments Incorporated | Semiconductor devices and processes |
US20230187306A1 (en) * | 2021-12-10 | 2023-06-15 | Texas Instruments Incorporated | Ic package with heat spreader |
CN117438379B (zh) * | 2023-12-15 | 2024-03-19 | 北京七星华创微电子有限责任公司 | 一种基板类封装结构和基板类封装结构的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04299848A (ja) * | 1991-03-28 | 1992-10-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2002083915A (ja) * | 2000-06-29 | 2002-03-22 | Denso Corp | 電力用半導体装置 |
JP2003168769A (ja) * | 2001-11-30 | 2003-06-13 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2008101227A (ja) * | 2007-12-27 | 2008-05-01 | Mitsubishi Electric Corp | 熱伝導性樹脂シートおよびこれを用いたパワーモジュール |
JP2009302526A (ja) * | 2008-05-16 | 2009-12-24 | Denso Corp | 電子回路装置及びその製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5041902A (en) * | 1989-12-14 | 1991-08-20 | Motorola, Inc. | Molded electronic package with compression structures |
US5216283A (en) * | 1990-05-03 | 1993-06-01 | Motorola, Inc. | Semiconductor device having an insertable heat sink and method for mounting the same |
JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
US5612647A (en) * | 1995-06-30 | 1997-03-18 | Harris Corporation | RF power amplifier system having an improved drive system |
JP3345241B2 (ja) | 1995-11-30 | 2002-11-18 | 三菱電機株式会社 | 半導体装置 |
WO1998024122A1 (fr) * | 1996-11-28 | 1998-06-04 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
JP3737673B2 (ja) * | 2000-05-23 | 2006-01-18 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100370231B1 (ko) * | 2000-06-13 | 2003-01-29 | 페어차일드코리아반도체 주식회사 | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 |
JP4286465B2 (ja) * | 2001-02-09 | 2009-07-01 | 三菱電機株式会社 | 半導体装置とその製造方法 |
KR100442847B1 (ko) * | 2001-09-17 | 2004-08-02 | 페어차일드코리아반도체 주식회사 | 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법 |
JP2003124437A (ja) * | 2001-10-19 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置 |
DE102005016830A1 (de) * | 2004-04-14 | 2005-11-03 | Denso Corp., Kariya | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
US7531852B2 (en) * | 2004-06-14 | 2009-05-12 | Denso Corporation | Electronic unit with a substrate where an electronic circuit is fabricated |
MY139795A (en) * | 2004-11-09 | 2009-10-30 | Freescale Semiconductor Inc | Leadframe for a semiconductor device |
JP2007311483A (ja) | 2006-05-17 | 2007-11-29 | Sanken Electric Co Ltd | 半導体装置及びその製法 |
US8269338B2 (en) * | 2006-08-10 | 2012-09-18 | Vishay General Semiconductor Llc | Semiconductor device having improved heat dissipation capabilities |
JP2009105389A (ja) | 2007-10-02 | 2009-05-14 | Rohm Co Ltd | パワーモジュール |
KR101505552B1 (ko) * | 2008-03-31 | 2015-03-24 | 페어차일드코리아반도체 주식회사 | 복합 반도체 패키지 및 그 제조방법 |
JP5262983B2 (ja) | 2009-05-19 | 2013-08-14 | 株式会社デンソー | モールドパッケージおよびその製造方法 |
CN102473037A (zh) * | 2009-08-07 | 2012-05-23 | 株式会社藤仓 | 键盘装置 |
JP5936310B2 (ja) * | 2011-03-17 | 2016-06-22 | 三菱電機株式会社 | パワー半導体モジュール及びその取り付け構造 |
-
2012
- 2012-06-26 JP JP2012142779A patent/JP2013070026A/ja active Pending
- 2012-09-07 US US13/606,581 patent/US8921999B2/en active Active
-
2014
- 2014-11-21 US US14/549,920 patent/US9484336B2/en active Active
-
2016
- 2016-09-14 US US15/265,176 patent/US9892996B2/en active Active
-
2018
- 2018-01-10 US US15/866,825 patent/US10163760B2/en active Active
- 2018-11-09 US US16/185,478 patent/US10679927B2/en not_active Ceased
-
2021
- 2021-06-28 US US17/360,663 patent/USRE49912E1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04299848A (ja) * | 1991-03-28 | 1992-10-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2002083915A (ja) * | 2000-06-29 | 2002-03-22 | Denso Corp | 電力用半導体装置 |
JP2003168769A (ja) * | 2001-11-30 | 2003-06-13 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2008101227A (ja) * | 2007-12-27 | 2008-05-01 | Mitsubishi Electric Corp | 熱伝導性樹脂シートおよびこれを用いたパワーモジュール |
JP2009302526A (ja) * | 2008-05-16 | 2009-12-24 | Denso Corp | 電子回路装置及びその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016006193A1 (ja) * | 2014-07-11 | 2016-01-14 | 株式会社デンソー | モールドパッケージ |
WO2018092185A1 (ja) * | 2016-11-15 | 2018-05-24 | 三菱電機株式会社 | 半導体モジュール及び半導体装置 |
JPWO2018092185A1 (ja) * | 2016-11-15 | 2019-04-11 | 三菱電機株式会社 | 半導体モジュール及び半導体装置 |
US11257732B2 (en) | 2016-11-15 | 2022-02-22 | Mitsubishi Electric Corporation | Semiconductor module and semiconductor device |
JP2019071412A (ja) * | 2017-10-06 | 2019-05-09 | 財團法人工業技術研究院Industrial Technology Research Institute | チップパッケージ |
US11387159B2 (en) | 2017-10-06 | 2022-07-12 | Industrial Technology Research Institute | Chip package |
JPWO2019082333A1 (ja) * | 2017-10-26 | 2020-04-02 | 新電元工業株式会社 | 電子部品 |
US11201101B2 (en) | 2017-10-26 | 2021-12-14 | Shindengen Electric Manufacturing Co., Ltd. | Electronic component |
JP2018088558A (ja) * | 2018-03-01 | 2018-06-07 | ローム株式会社 | 半導体装置 |
JP2021068803A (ja) * | 2019-10-23 | 2021-04-30 | 三菱電機株式会社 | 半導体モジュール及び電力変換装置 |
JP7196815B2 (ja) | 2019-10-23 | 2022-12-27 | 三菱電機株式会社 | 半導体モジュール及び電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150102474A1 (en) | 2015-04-16 |
USRE49912E1 (en) | 2024-04-09 |
US20130062745A1 (en) | 2013-03-14 |
US10679927B2 (en) | 2020-06-09 |
US20180130724A1 (en) | 2018-05-10 |
US8921999B2 (en) | 2014-12-30 |
US9484336B2 (en) | 2016-11-01 |
US20170005031A1 (en) | 2017-01-05 |
US10163760B2 (en) | 2018-12-25 |
US20190080990A1 (en) | 2019-03-14 |
US9892996B2 (en) | 2018-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013070026A (ja) | 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置 | |
US10770380B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US10825758B2 (en) | Semiconductor device | |
JP6858897B2 (ja) | 半導体装置 | |
JP6266168B2 (ja) | 半導体装置 | |
KR20110102199A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2012015225A (ja) | 半導体装置 | |
JP2014203998A (ja) | 車載電子制御装置 | |
US11488883B1 (en) | Semiconductor device package having thermally conductive layers for heat dissipation | |
JP6141120B2 (ja) | 半導体装置 | |
TWI244151B (en) | Chip package with a low-stress heat slug | |
CN102324410A (zh) | 电子元件及其散热系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161004 |