JP7196815B2 - 半導体モジュール及び電力変換装置 - Google Patents

半導体モジュール及び電力変換装置 Download PDF

Info

Publication number
JP7196815B2
JP7196815B2 JP2019192904A JP2019192904A JP7196815B2 JP 7196815 B2 JP7196815 B2 JP 7196815B2 JP 2019192904 A JP2019192904 A JP 2019192904A JP 2019192904 A JP2019192904 A JP 2019192904A JP 7196815 B2 JP7196815 B2 JP 7196815B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
heat dissipation
semiconductor module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019192904A
Other languages
English (en)
Other versions
JP2021068803A (ja
Inventor
誠也 杉町
伸次 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019192904A priority Critical patent/JP7196815B2/ja
Priority to US16/858,290 priority patent/US11322432B2/en
Priority to DE102020126810.6A priority patent/DE102020126810A1/de
Priority to CN202011110741.7A priority patent/CN112701093A/zh
Publication of JP2021068803A publication Critical patent/JP2021068803A/ja
Application granted granted Critical
Publication of JP7196815B2 publication Critical patent/JP7196815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体モジュール及び電力変換装置に関する。
半導体モジュール内部において半導体素子とリード端子がワイヤにより接続されている。近年、ＳｉＣ ＭＯＳチップを筆頭にパワー半導体素子の高性能化に伴うチップシュリンクが加速している。これに伴ってワイヤの本数も制限される。ワイヤの本数が減少すると、モジュール動作時のワイヤ発熱量が増加する。これにより、リード端子とそれに接続された外部のプリント基板の温度上昇を誘発する。従って、エンドユーザーでの冷却コストが増加するという問題があった。
この問題を解決する手法として、放熱シートの上に中継電極を設け、ワイヤとリード端子を中継電極に接続した構成が提案されている（例えば、特許文献１（図１（ｂ））参照）。これにより、モジュール動作時にワイヤに発生する熱を中継電極と放熱シートを介して放熱することができる。
特許第６０２４７５０号公報
しかし、中継電極を追加することで部品点数と生産工程が増えるため、生産コストが上昇する。従って、従来の構成は大量生産が求められる製品への適用が困難であった。
本発明は、上述のような課題を解決するためになされたもので、その目的は放熱性を向上し、製造コストを低減することができる半導体モジュール及び電力変換装置を得るものである。
本発明に係る半導体モジュールは、絶縁性の放熱シートと、前記放熱シートの上に設けられた半導体素子と、一体的に構成されたリード端子とダイパッドを有するリードフレームと、前記リードフレームと前記半導体素子を接続し、主電流経路となるワイヤと、前記放熱シート、前記半導体素子、前記リードフレーム、及び前記ワイヤを封止するモールド樹脂とを備え、前記リード端子が前記モールド樹脂から引き出され、前記ダイパッドの下面に前記放熱シートが直接的に接触し、前記ダイパッドと前記放熱シートの接触部分の真上において前記ワイヤが前記ダイパッドにボンディングされ、前記リードフレームは、前記リード端子と前記ダイパッドとの間に設けられ、前記リード端子と前記ダイパッドよりも小さい断面積を持つ繋ぎ部を有することを特徴とする。
本発明では、ダイパッドの下面に放熱シートが直接的に接触し、ダイパッドと放熱シートの接触部分の真上においてワイヤがダイパッドにボンディングされている。これにより、モジュール動作時にワイヤに発生する熱が放熱シートを介して放熱されるため、放熱性を向上することができる。また、ワイヤの放熱のために新たに部品を追加する必要が無い。このため、部品点数と生産工程を減らし、製造コストを低減することができる。
実施の形態１に係る半導体モジュールを実装した状態を示す断面図である。 実施の形態１に係る半導体モジュールの内部構成を示す平面図である。 図２の一部を拡大した平面図である。 図３の内部構成の出力側リードフレームに沿った断面図である。 図３の内部構成のＮ側リードフレームに沿った断面図である。 比較例に係る半導体モジュールの内部構成の一部を拡大した平面図である。 図６の内部構成の出力側リードフレームに沿った断面図である。 図６の内部構成のＮ側リードフレームに沿った断面図である。 実施の形態１にかかる半導体モジュールの変形例の内部構成の一部を拡大した平面図である。 実施の形態２にかかる半導体モジュールを示す断面図である。 実施の形態３にかかる半導体モジュールを示す断面図である。 実施の形態３にかかる半導体モジュールの変形例を示す断面図である。 実施の形態４にかかる半導体モジュールを示す断面図である。 リード端子の先端部がプリント基板のスルーホールに挿入された状態を示す斜視図である。 リード端子の先端部がプリント基板のスルーホールに挿入された状態を示す斜視図である。 リード端子の先端部がプリント基板のスルーホールに挿入された状態を示す斜視図である。 実施の形態５にかかる半導体モジュールを示す断面図である。 実施の形態６に係る電力変換装置を示すブロック図である。
実施の形態に係る半導体モジュール及び電力変換装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体モジュールを実装した状態を示す断面図である。半導体モジュール１が、放熱フィンを有するヒートシンク２の上にグリース３を介して実装されている。プリント基板４が半導体モジュール１の上方に配置されている。半導体モジュール１のリード端子５がモールド樹脂６から突出してプリント基板４のスルーホール７に挿入され、プリント基板４の回路に接続されている。
図２は、実施の形態１に係る半導体モジュールの内部構成を示す平面図である。図３は図２の一部を拡大した平面図である。３つのＮ側リードフレーム８、３つの出力側リードフレーム９、１つのＰ側リードフレーム１０、制御側リードフレーム１１が設けられている。これらのリードフレームは一枚の金属板から切り出され、製造段階では互いに繋がった単一のリードフレームである。従って、これらのリードフレームの材質及び厚みは同一である。
Ｎ側リードフレーム８、出力側リードフレーム９、Ｐ側リードフレーム１０は絶縁性の放熱シート１２の上に設けられている。３相のＮ側半導体素子１３，１４が３つの出力側リードフレーム９の上にそれぞれダイボンドされている。３相のＰ側半導体素子１５，１６が１つのＰ側リードフレーム１０の上にダイボンドされている。例えば、Ｎ側半導体素子１３とＰ側半導体素子１５はＩＧＢＴであり、Ｎ側半導体素子１４とＰ側半導体素子１６は還流ダイオードである。Ｎ側半導体素子１５はＰ側半導体素子１３の低圧側に接続されている。制御ＩＣ１７，１８が制御側リードフレーム１１に接続されている。
Ｎ側半導体素子１３，１４の上面電極同士がワイヤ１９により接続され、下面電極は出力側リードフレーム９に接続されている。Ｎ側半導体素子１４の上面電極がワイヤ２０によりＮ側リードフレーム８に接続されている。Ｐ側半導体素子１５，１６の上面電極同士がワイヤ２１により接続され、下面電極はＰ側リードフレーム１０に接続されている。Ｐ側半導体素子１６の上面電極がワイヤ２２により出力側リードフレーム９に接続されている。Ｎ側半導体素子１３の制御電極がワイヤ２３により制御ＩＣ１７に接続されている。Ｐ側半導体素子１５の制御電極がワイヤ２４により制御ＩＣ１８に接続されている。
図４は、図３の内部構成の出力側リードフレームに沿った断面図である。出力側リードフレーム９は一体的に構成されたリード端子９ａとダイパッド９ｂを有する。ダイパッド９ｂの下面に放熱シート１２が直接的に接触している。ダイパッド９ｂと放熱シート１２の接触部分の真上においてワイヤ２２がダイパッド９ｂにボンディングされている。
図５は、図３の内部構成のＮ側リードフレームに沿った断面図である。Ｎ側リードフレーム８は一体的に構成されたリード端子８ａとダイパッド８ｂを有する。ダイパッド８ｂの下面に放熱シート１２が直接的に接触している。ダイパッド８ｂと放熱シート１２の接触部分の真上においてワイヤ２０がダイパッド８ｂにボンディングされている。ワイヤ２０，２２はモジュール動作時に大きな主電流が流れる主電流経路となる。
モールド樹脂６が放熱シート１２、Ｎ側半導体素子１３，１４、Ｐ側半導体素子１５，１６、Ｎ側リードフレーム８、出力側リードフレーム９、Ｐ側リードフレーム１０、制御側リードフレーム１１及びワイヤ１９～２４を封止する。Ｎ側リードフレーム８のリード端子８ａ、出力側リードフレーム９のリード端子９ａ、Ｐ側リードフレーム１０のリード端子、制御リードフレーム１１のリード端子がモールド樹脂６から引き出される。リード端子８ａ，９ａは図１のリード端子５に対応する。
続いて、本実施の形態の効果を比較例と比較して説明する。図６は、比較例に係る半導体モジュールの内部構成の一部を拡大した平面図である。図７は、図６の内部構成の出力側リードフレームに沿った断面図である。図８は、図６の内部構成のＮ側リードフレームに沿った断面図である。Ｐ側半導体素子１６にワイヤ２２により接続された出力側リードフレーム９は、比較例でも放熱シート１２と密着している。しかし、Ｎ側半導体素子１４にワイヤ２０により接続されたＮ側リードフレーム８は放熱シート１２とは密着していない。放熱シート１２と接触していないＮ側リードフレーム８のリード端子８ａにワイヤ２０がボンディングされている。放熱シート１２と接触していない出力側リードフレーム９のリード端子９ａにワイヤ２２がボンディングされている。従って、モジュール動作時にワイヤ２０，２２に発生する熱を放熱シート１２を介して放熱することができない。
これに対して、本実施の形態では、Ｎ側リードフレーム８のダイパッド８ｂの下面と出力側リードフレーム９のダイパッド９ｂの下面が同一平面において接着剤などを介さずに放熱シート１２に直接的に接している。モールド樹脂６により封止されることでダイパッド８ｂ，９ｂと放熱シート１２は密着される。Ｎ側リードフレーム８のダイパッド８ｂと放熱シート１２の接触部分の真上において、主電流経路となるワイヤ２０がダイパッド８ｂにボンディングされている。出力側リードフレーム９のダイパッド９ｂと放熱シート１２の接触部分の真上において、主電流経路となるワイヤ２２がダイパッド９ｂにボンディングされている。
これにより、モジュール動作時にワイヤ２０，２２に発生する熱が放熱シート１２を介してヒートシンク２に放熱されるため、放熱性を向上することができる。従って、リード端子８ａ，９ａ側への伝熱を抑制し、リード端子８ａ，９ａ及び実装後の外部のプリント基板４の温度上昇を抑えることができ、システムの冷却コストを抑制することができる。
また、上記の構成は単一リードフレームを用いたモールドタイプの半導体モジュールに適用でき、ワイヤ２０，２２の放熱のために新たに部品を追加する必要が無い。このため、部品点数と生産工程を減らし、製造コストを低減することができ、大量生産が求められる製品への適用も可能である。
また、Ｎ側リードフレーム８は、リード端子８ａとダイパッド８ｂとの間に段差を有する。これにより放熱シート１２及びその下に設けられる放熱板（不図示）を薄くできるため、モジュールの熱抵抗を改善することができる。出力側リードフレーム９の構成も同様である。
図９は、実施の形態１にかかる半導体モジュールの変形例の内部構成の一部を拡大した平面図である。図３は、３つのＮ側リードフレーム８が３相の半導体素子１４とそれぞれワイヤ２０により接続された３シャント構成である。これに対して、図９は、１つのＮ側リードフレーム８が３相の半導体素子１４とそれぞれワイヤ２０により接続された１シャント構成である。３相分のＮ側リードフレームを結合することにより、Ｎ側リードフレーム８の面積が増大して放熱能力が向上し、Ｎ側リードフレーム８のリード端子８ａの温度上昇を抑制することができる。
実施の形態２．
図１０は、実施の形態２にかかる半導体モジュールを示す断面図である。Ｎ側リードフレーム８は、リード端子８ａとダイパッド８ｂとの間に設けられ、リード端子８ａとダイパッド８ｂよりも小さい断面積を持つ繋ぎ部８ｃを有する。これにより、ワイヤ２０がボンディングされるダイパッド８ｂとリード端子８ａとの間の熱抵抗が上昇するため、リード端子８ａ側への伝熱を更に抑制することができる。なお、繋ぎ部８ｃは直線的な形状でもよいし、屈曲した形状でもよい。また、出力側リードフレーム９に繋ぎ部を設けても同様の効果を得ることができる。
実施の形態３．
図１１は、実施の形態３にかかる半導体モジュールを示す断面図である。出力側リードフレーム９とＰ側リードフレーム１０の下面には放熱シート１２が密着している。一方、Ｎ側リードフレーム８の下面は放熱シート１２で覆われていない。放熱シート１２の下面とＮ側リードフレーム８の下面はモールド樹脂６から露出し、互いに面一になっている。モジュール実装時には、露出した放熱シート１２の下面とＮ側リードフレーム８の下面がヒートシンク２と密着する。ここで、実施の形態１の構成では比較例よりも放熱シート１２の面積を拡大する必要がある。これに対して、本実施の形態では放熱シート１２の必要面積を実施の形態１よりも縮小することができるため、製品コストを低減することができる。
図１２は、実施の形態３にかかる半導体モジュールの変形例を示す断面図である。Ｎ側リードフレーム８の下面に絶縁材２５が塗布されている。なお、絶縁材２５は耐熱性・耐寒性に優れたシリコーングリースなどが望ましい。半導体モジュール１をヒートシンク２に実装した際に、Ｎ側リードフレーム８とヒートシンク２との間に絶縁材２５があるため、両者の絶縁を確保することができる。従って、モジュール内部と外部の絶縁が必要なアプリケーションにも対応可能となる。
実施の形態４．
図１３は、実施の形態４にかかる半導体モジュールを示す断面図である。モールド樹脂６から引き出されたリード端子５の先端部の厚みがリード端子５の根元部よりも厚い。
リード端子５の先端部はシステム実装時にプリント基板４のスルーホール７に挿入され、はんだ付けで固定される。モジュール動作時にはリード端子５の発熱がプリント基板４へと伝熱する。これに対して、本実施の形態はリード端子５の体積が増加して放熱能力が向上するため、リード端子５及びプリント基板４の温度上昇も抑えることができる。
図１４から図１６はリード端子の先端部がプリント基板のスルーホールに挿入された状態を示す斜視図である。複数のリード端子５がＸ方向に配列している。図１４はリード端子５の先端部の厚みが厚くなっていない。リード端子５の厚みはＸ方向とＹ方向のどちらにも厚くすることができる。ただし、図１６のようにＸ方向に厚くすると、リード端子５間のピッチが縮小して絶縁不良を起こす可能性がある。従って、図１５のようにＹ方向に厚くすることが好ましい。
実施の形態５．
図１７は、実施の形態５にかかる半導体モジュールを示す断面図である。モールド樹脂６から引き出されたリード端子５の先端部に金属製のアタッチメント２６が接合されている。このようにリード端子５に外付けのアタッチメント２６を取り付けて端子厚みを増大させても実施の形態４と同様の効果が得られる。アタッチメント２６はリード端子５とプリント基板４の導電性を確保するために種々の金属素材で形成される。
なお、半導体素子１３～１６は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体素子を用いることで、この半導体素子を組み込んだ半導体装置も小型化・高集積化できる。また、半導体素子の耐熱性が高いため、ヒートシンク２を小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体素子の電力損失が低く高効率であるため、半導体装置を高効率化できる。
実施の形態６．
本実施の形態は、実施の形態１～５に係る半導体モジュールを電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。
図１８は、実施の形態６に係る電力変換装置を示すブロック図である。電力変換装置は、電源２７、半導体モジュール１、誘導負荷２８、制御回路２９、ヒートシンク２から構成される。制御回路２９は図１のプリント基板４に対応する。電源２７は直流電源であり、半導体モジュール１に直流電力を供給する。電源２７は種々のもので構成することが可能であり、例えば直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成してもよい。また、電源２７を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
半導体モジュール１は、電源２７と誘導負荷２８の間に接続された三相のインバータであり、電源２７から供給された直流電力を交流電力に変換し、誘導負荷２８に交流電力を供給する。
誘導負荷２８は、半導体モジュール１から供給された交流電力によって駆動される三相の電動機である。なお、誘導負荷２８は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、半導体モジュール１の詳細を説明する。半導体モジュール１は、スイッチング素子と還流ダイオード（図示せず）を備える主変換回路であり、スイッチング素子がスイッチングすることによって、電源２７から供給される直流電力を交流電力に変換し、誘導負荷２８に供給する。半導体モジュール１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる半導体モジュール１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち半導体モジュール１の３つの出力端子は、誘導負荷２８に接続される。半導体モジュール１は上述した実施の形態１～５の何れかの半導体モジュールによって構成する。
半導体モジュール１に内蔵される制御用ＩＣは、同じく半導体モジュール１に内蔵されるスイッチング素子を駆動する駆動信号を生成する。具体的には、後述する制御回路２９からの制御信号に従い、スイッチング素子をオン状態にする駆動信号と、スイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２９は、誘導負荷２８に所望の電力が供給されるよう半導体モジュール１のスイッチング素子を制御する。具体的には、誘導負荷２８に供給すべき電力に基づいて半導体モジュール１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって半導体モジュール１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、半導体モジュール１が備える同制御用ＩＣに制御指令（制御信号）を出力する。同制御用ＩＣは、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
ヒートシンク２は半導体モジュール１の駆動によって生じた熱を外部に放出する。具体的にはヒートシンク２と半導体モジュール１との間に接合用グリースを塗布し、ヒートシンク２および接合用グリースの熱伝導を利用して半導体モジュール１が生成した熱を外部に放出する。なお、ヒートシンク２は半導体モジュール１の１側面のみに取り付けてもよいし、両面に取り付けてもよい。
本実施の形態にかかる電力変換装置では、実施の形態１～５の何れかの半導体モジュールを使用するため、電力変換装置の小型化・低コスト化および信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１ 半導体モジュール、２ ヒートシンク、６ モールド樹脂、８ Ｎ側リードフレーム、９ 出力側リードフレーム、８ａ，９ａ リード端子、８ｂ，９ｂ ダイパッド、８ｃ 繋ぎ部、１２放熱シート、１３，１４ Ｎ側半導体素子、１５，１６ Ｐ側半導体素子、２０，２２ ワイヤ、２５ 絶縁材、２６ アタッチメント、２９ 制御回路

Claims (10)

  1. 絶縁性の放熱シートと、
    前記放熱シートの上に設けられた半導体素子と、
    一体的に構成されたリード端子とダイパッドを有するリードフレームと、
    前記リードフレームと前記半導体素子を接続し、主電流経路となるワイヤと、
    前記放熱シート、前記半導体素子、前記リードフレーム、及び前記ワイヤを封止するモールド樹脂とを備え、
    前記リード端子が前記モールド樹脂から引き出され、
    前記ダイパッドの下面に前記放熱シートが直接的に接触し、
    前記ダイパッドと前記放熱シートの接触部分の真上において前記ワイヤが前記ダイパッドにボンディングされ、
    前記リードフレームは、前記リード端子と前記ダイパッドとの間に設けられ、前記リード端子と前記ダイパッドよりも小さい断面積を持つ繋ぎ部を有することを特徴とする半導体モジュール。
  2. 前記リードフレームは、前記リード端子と前記ダイパッドとの間に段差を有することを特徴とする請求項１に記載の半導体モジュール。
  3. 前記半導体素子は、Ｎ側半導体素子と、前記Ｎ側半導体素子のＰ側に接続されたＰ側半導体素子とを有し、
    前記リードフレームは、前記Ｎ側半導体素子と前記ワイヤにより接続されていることを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 絶縁性の放熱シートと、
    前記放熱シートの上に設けられた半導体素子と、
    一体的に構成されたリード端子とダイパッドを有するリードフレームと、
    前記リードフレームと前記半導体素子を接続し、主電流経路となるワイヤと、
    前記放熱シート、前記半導体素子、前記リードフレーム、及び前記ワイヤを封止するモールド樹脂と、
    前記半導体素子のＮ側に接続されたＮ側半導体素子と、
    前記Ｎ側半導体素子とワイヤ接続されたＮ側リードフレームとを備え、
    前記リード端子が前記モールド樹脂から引き出され、
    前記ダイパッドの下面に前記放熱シートが直接的に接触し、
    前記ダイパッドと前記放熱シートの接触部分の真上において前記ワイヤが前記ダイパッドにボンディングされ、
    前記Ｎ側リードフレームのワイヤボンディング部分の下面は前記放熱シートで覆われておらず、前記モールド樹脂から露出していることを特徴とする半導体モジュール。
  5. 前記Ｎ側リードフレームの下面に塗布された絶縁材を更に備えることを特徴とする請求項４に記載の半導体モジュール。
  6. 前記半導体素子は３相交流電圧回路用の半導体素子を有し、
    １つの前記リードフレームが前記３相交流電圧回路用の半導体素子とそれぞれワイヤにより接続されていることを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  7. 前記モールド樹脂から引き出された前記リード端子の先端部の厚みが前記リード端子の根元部よりも厚いことを特徴とする請求項１～６の何れか１項に記載の半導体モジュール。
  8. 前記モールド樹脂から引き出された前記リード端子の先端部に接合された金属製のアタッチメントを更に備えることを特徴とする請求項１～６の何れか１項に記載の半導体モジュール。
  9. 前記半導体素子はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～８の何れか１項に記載の半導体モジュール。
  10. 入力される電力を変換して出力する請求項１～９の何れか１項に記載の半導体モジュールと、
    前記半導体モジュールを制御する制御信号を前記半導体モジュールに出力する制御回路と、
    前記半導体モジュールの熱を放熱するヒートシンクとを備えることを特徴とする電力変換装置。
JP2019192904A 2019-10-23 2019-10-23 半導体モジュール及び電力変換装置 Active JP7196815B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019192904A JP7196815B2 (ja) 2019-10-23 2019-10-23 半導体モジュール及び電力変換装置
US16/858,290 US11322432B2 (en) 2019-10-23 2020-04-24 Semiconductor module and power conversion apparatus
DE102020126810.6A DE102020126810A1 (de) 2019-10-23 2020-10-13 Halbleitermodul und Leistungsumwandlungseinrichtung
CN202011110741.7A CN112701093A (zh) 2019-10-23 2020-10-16 半导体模块及电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019192904A JP7196815B2 (ja) 2019-10-23 2019-10-23 半導体モジュール及び電力変換装置

Publications (2)

Publication Number Publication Date
JP2021068803A JP2021068803A (ja) 2021-04-30
JP7196815B2 true JP7196815B2 (ja) 2022-12-27

Family

ID=75379357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019192904A Active JP7196815B2 (ja) 2019-10-23 2019-10-23 半導体モジュール及び電力変換装置

Country Status (4)

Country Link
US (1) US11322432B2 (ja)
JP (1) JP7196815B2 (ja)
CN (1) CN112701093A (ja)
DE (1) DE102020126810A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
JP7334655B2 (ja) * 2020-03-06 2023-08-29 三菱電機株式会社 半導体装置
US11652030B2 (en) * 2020-12-29 2023-05-16 Semiconductor Components Industries, Llc Power module and related methods
DE102021105264B4 (de) * 2021-03-04 2024-05-29 Infineon Technologies Ag Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
JP2022144711A (ja) * 2021-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法
US20220396154A1 (en) * 2021-06-14 2022-12-15 Panasonic Intellectual Property Management Co., Ltd. Vehicle mounted electric power converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022968A (ja) 2002-06-19 2004-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010186907A (ja) 2009-02-13 2010-08-26 Panasonic Corp 放熱板とモジュールとモジュールの製造方法
JP2012084708A (ja) 2010-10-13 2012-04-26 Mitsubishi Electric Corp 半導体装置
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
CN103681376A (zh) 2012-09-19 2014-03-26 三垦电气株式会社 半导体模块的制造方法、半导体模块
US20180182719A1 (en) 2016-12-28 2018-06-28 Renesas Electronics Corporation Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP4515810B2 (ja) * 2004-04-26 2010-08-04 三菱電機株式会社 半導体装置およびその製造方法
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
JP6024750B2 (ja) 2012-07-17 2016-11-16 富士電機株式会社 半導体モジュール
DE112014006660B4 (de) * 2014-05-12 2019-10-31 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6677616B2 (ja) * 2016-09-29 2020-04-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019012767A (ja) * 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法および半導体モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022968A (ja) 2002-06-19 2004-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010186907A (ja) 2009-02-13 2010-08-26 Panasonic Corp 放熱板とモジュールとモジュールの製造方法
JP2012084708A (ja) 2010-10-13 2012-04-26 Mitsubishi Electric Corp 半導体装置
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
CN103681376A (zh) 2012-09-19 2014-03-26 三垦电气株式会社 半导体模块的制造方法、半导体模块
JP2014060344A (ja) 2012-09-19 2014-04-03 Sanken Electric Co Ltd 半導体モジュールの製造方法、半導体モジュール
US20180182719A1 (en) 2016-12-28 2018-06-28 Renesas Electronics Corporation Semiconductor device
JP2018107364A (ja) 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
DE102020126810A1 (de) 2021-04-29
JP2021068803A (ja) 2021-04-30
US20210125904A1 (en) 2021-04-29
CN112701093A (zh) 2021-04-23
US11322432B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
JP6705393B2 (ja) 半導体装置及び電力変換装置
CN109727960B (zh) 半导体模块、其制造方法以及电力变换装置
JP7199167B2 (ja) パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
CN111052325B (zh) 半导体模块以及电力转换装置
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7035920B2 (ja) 半導体装置および電力変換装置
JP2018133521A (ja) 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
JP2020092223A (ja) 半導体装置および電力変換装置
JP2020043154A (ja) 半導体装置及びその製造方法、並びに、電力変換装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
CN114284226A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
JP6919725B2 (ja) 半導体装置、その製造方法及び電力変換装置
JP7268760B2 (ja) 半導体モジュール、電力変換装置及び移動体
WO2023058437A1 (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
WO2023195325A1 (ja) パワーモジュールおよび電力変換装置
JP2023077817A (ja) 半導体装置及び電力変換装置
JP2023058783A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2023110389A (ja) 半導体装置、電力変換装置、および、半導体装置の製造方法
CN116031226A (zh) 半导体装置及电力转换装置
JP2022165251A (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
JP2024013570A (ja) 半導体装置、半導体装置の製造方法および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221128

R150 Certificate of patent or registration of utility model

Ref document number: 7196815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150