JP2024013570A - 半導体装置、半導体装置の製造方法および電力変換装置 - Google Patents
半導体装置、半導体装置の製造方法および電力変換装置 Download PDFInfo
- Publication number
- JP2024013570A JP2024013570A JP2022115749A JP2022115749A JP2024013570A JP 2024013570 A JP2024013570 A JP 2024013570A JP 2022115749 A JP2022115749 A JP 2022115749A JP 2022115749 A JP2022115749 A JP 2022115749A JP 2024013570 A JP2024013570 A JP 2024013570A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- semiconductor device
- bonding material
- terminal
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 386
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000463 material Substances 0.000 claims abstract description 225
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 230000017525 heat dissipation Effects 0.000 claims description 352
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 238000006243 chemical reaction Methods 0.000 claims description 40
- 239000011347 resin Substances 0.000 claims description 39
- 229920005989 resin Polymers 0.000 claims description 39
- 238000007789 sealing Methods 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 239000011135 tin Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000005855 radiation Effects 0.000 description 54
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 238000001816 cooling Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 239000002904 solvent Substances 0.000 description 9
- 239000010419 fine particle Substances 0.000 description 8
- 239000000945 filler Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- -1 for example Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- QHIWVLPBUQWDMQ-UHFFFAOYSA-N butyl prop-2-enoate;methyl 2-methylprop-2-enoate;prop-2-enoic acid Chemical compound OC(=O)C=C.COC(=O)C(C)=C.CCCCOC(=O)C=C QHIWVLPBUQWDMQ-UHFFFAOYSA-N 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】信頼性を改善した半導体装置および当該半導体装置を用いた電力変換装置を提供する。【解決手段】半導体装置1は、半導体素子2と、第1放熱基板4と、第2放熱基板5と、放熱ブロック6とを備える。半導体素子2は電極3を有する。第1放熱基板4には半導体素子2が搭載されている。放熱ブロック6は電極3に対向するように配置されている。第2放熱基板5は放熱ブロック6から見て電極3と反対側に配置されている。接合材13は放熱ブロック6の側面を覆い、半導体素子2の電極3および第2放熱基板5と接している。【選択図】図1
Description
本開示は、半導体装置、半導体装置の製造方法および電力変換装置に関する。
近年、脱炭素社会の実現に向けた動きに伴い、パワー半導体装置などに代表される半導体装置がエアコンといった家電用途だけでなく、電気自動車やハイブリッド車といった車載用途や鉄道用途にまで用いられている(例えば、特開2013-239486号公報、特開2020-188163号公報参照)。特開2013-239486号公報では、接合強度を確保するために、貫通孔を有する端子と半導体素子の電極とが放熱部材を介して接合材で接合されている。特開2020-188163号では、導体板と半導体素子が導体スペーサを介して接合されており、導体板は導体スペーサの一部とはんだにより接合され、半導体装置内において電気的に接続されている。
しかし、上記のような半導体装置は幅広い製品に適用されるため、高負荷の環境下(たとえば高温度環境下、あるいは振動環境下)における使用頻度が増加し、半導体装置の耐久性が求められている。このように、従来の半導体装置については耐久性に代表される信頼性のさらなる改善が求められている。
本開示は、上記のような課題を解決するために成されたものであり、本開示の目的は、信頼性を改善した半導体装置および当該半導体装置を用いた電力変換装置を提供することである。
本開示に従った半導体装置は、半導体素子と、第1放熱基板と、第2放熱基板と、放熱ブロックとを備える。半導体素子は電極を有する。第1放熱基板には半導体素子が搭載されている。放熱ブロックは電極に対向するように配置されている。第2放熱基板は放熱ブロックから見て電極と反対側に配置されている。接合材は放熱ブロックの側面を覆い、半導体素子の電極および第2放熱基板と接している。
本開示に従った電力変換装置は、主変換回路と駆動回路と制御回路とを備える。主変換回路は、上記半導体装置を有し、入力される電力を変換し出力する。駆動回路は、半導体装置を駆動する駆動信号を半導体装置に出力する。制御回路は、駆動回路を制御する制御信号を駆動回路に出力する。
本開示に従った半導体装置の製造方法は、準備する工程と、半導体素子を搭載する工程と、半導体素子を接合する工程と、第2放熱基板を搭載する工程と、第2放熱基板を接合する工程とを備える。準備する工程では、第1放熱基板および電極を有する半導体素子が準備される。半導体素子を搭載する工程では、第1放熱基板上に第1接合材を介して半導体素子を搭載する。半導体素子を接合する工程では、第1接合材を加熱することにより、第1放熱基板に第1接合材を介して半導体素子を接合する。第2放熱基板を搭載する工程では、半導体素子の電極上に第2接合材を介して放熱ブロックを搭載し、更に、放熱ブロックの上に第3接合材を介して第2放熱基板を搭載する。第2放熱基板を接合する工程では、第2接合材および第3接合材を加熱することにより、第2接合材および第3接合材が、放熱ブロックの側面を覆うとともに、半導体素子の電極と第2放熱基板とを接合する。
上記によれば、信頼性を改善した半導体装置および当該半導体装置を用いた電力変換装置を得ることができる。
以下、本開示の実施の形態を説明する。なお、特に言及しない限り、以下の図面において同一または対応する部分には同一の参照番号を付し、その説明は繰り返さない。
実施の形態1.
<半導体装置の構成>
図1は、実施の形態1に係る半導体装置1の断面図である。図2は、図1の領域IIにおける半導体装置1の部分拡大断面図である。
<半導体装置の構成>
図1は、実施の形態1に係る半導体装置1の断面図である。図2は、図1の領域IIにおける半導体装置1の部分拡大断面図である。
図1および図2に示された半導体装置1は、たとえば、電力用の半導体装置であって、半導体素子2と、第1放熱基板4と、第2放熱基板5と、放熱ブロック6と、端子7aと、端子7bと、端子7cと、金属ワイヤ配線14と、絶縁放熱シート15と、封止樹脂16とを主に備える。図2に示されるように、半導体素子2は電極3を有する。図1に示されるように、半導体素子2は第1放熱基板4の表面(上面)に接合部13cを介して搭載される。半導体素子2は第1放熱基板4と対向する面(底面)の反対の面(上面)に電極3を有する。第2放熱基板5は半導体素子2から見て第1放熱基板4の反対側に配置される。第2放熱基板5は半導体素子2の電極3に接合材13により構成される接合部13aを介して接続されている。端子7aおよび端子7bには第1貫通孔8aが形成されている。端子7aは半導体素子2の電極3と第2放熱基板5との間に配置される。端子7aの第1貫通孔8aの内部に放熱ブロック6が配置される。半導体素子2の電極3および第2放熱基板5は接合部13aによって端子7aと接続されている。接合部13aは、放熱ブロック6の外周を覆うように端子7aの第1貫通孔8a内部を充填している。つまり、半導体素子2の電極3および第2放熱基板5は接合部13aにより端子7aの第1貫通孔8aが形成された領域と接続されている。
第1放熱基板4は、接合材13により構成される接合部13bにより端子7bに接続されている。端子7bの第1貫通孔8aの内部に放熱ブロック6が配置される。接合部13bは、放熱ブロック6の外周を覆うように端子7bの第1貫通孔8a内部を充填している。第1放熱基板4は接合部13bにより端子7bの第1貫通孔8aが形成された領域と接続されている。端子7cは、金属ワイヤ配線14を介して、たとえば、半導体素子2の制御電極である電極3と接続される。第1放熱基板4および第2放熱基板5は、互いに対面している面と反対のそれぞれの面(底面または外周面)において、絶縁放熱シート15と接続されている。
図1に示されるように、第1放熱基板4の表面には2つの半導体素子2が搭載されている。2つの半導体素子2はそれぞれ電極3(図2参照)を含む。2つの半導体素子2の電極3は、それぞれ第2放熱基板5および端子7aと接合部13aにより接続されている。つまり、端子7aには半導体素子2上に位置する領域に第1貫通孔8aが形成されている。図1に示された半導体装置1では、端子7aに2つの第1貫通孔8aが形成されている。端子7aは2つの半導体素子2上から封止樹脂16の外側へ延在している。端子7bは、第1放熱基板4の上面における外周部に接合部13bにより接続されている。図1に示される断面図において、端子7aの延在する方向に沿うように端子7cが伸びている。
半導体素子2、第1放熱基板4、第2放熱基板5、端子7aの一部、端子7bの一部、および端子7cの一部は、封止樹脂16によって覆われている。端子7a、端子7b、および端子7cは、封止樹脂16の外部において外部機器と接続できるように、それぞれの一部が封止樹脂16の表面から外側へ延在している。端子7a、端子7b、および端子7cは、封止樹脂16の外側に延在している部分において、たとえばフォーミングにより屈曲していてもよい。端子7a、端子7bおよび端子7cの上記部分には、回路基板または他の半導体装置と電気的に接続するための配線または端子などの導電体(図示せず)が接続されている。導電体と上記部分との接続方法は、任意の方法を用いることができるが、たとえばネジなどの固定部材により導電体と上記部分とを固定してもよい。
図1に示されるように、半導体装置1の回路構成は、1つのモジュールに2つの半導体素子2を搭載したいわゆる2in1タイプとなっている。半導体装置1の回路構成は、たとえばインバータ回路における上アームもしくは下アームを示している。半導体装置1の回路構成は、必ずしも2in1タイプでなくてもよい。たとえば、当該回路構成として、1in1タイプあるいは6in1タイプなどを採用してもよい。
半導体素子2は、電力を制御するいわゆる電力用の半導体素子2である。半導体装置1に搭載される半導体素子2の数は少なくとも1以上である。なお、半導体素子2は、半導体装置1の仕様に応じて複数の半導体素子2を搭載してもよい。また、半導体素子2として、炭化珪素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、またはダイヤモンドといった材料を用いてもよい。このようなシリコンと比べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を半導体素子2の基材として用いることができる。ワイドバンドギャップ半導体材料を基材として用いた場合、高効率および高温対応可能な半導体装置1が得られる。特に、接合部13aを構成する接合材13が銀(Ag)等を材料とした焼結材の場合、接合部13aの耐熱性が向上する。この場合、高温での動作が可能な炭化珪素を用いた電力用の半導体素子2を好適に用いることができる。この結果、珪素を基材とした半導体素子を用いた場合よりも高温での動作が可能な半導体装置1を実現できる。
半導体素子2の種類としては、特に限定する必要はないが、たとえばIGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、ショットキーバリアダイオード等を用いることができる。また、例えば、半導体素子2は、IGBTおよび還流ダイオードが1つの半導体チップに集積されたRC-IGBT(Reverse Conducting IGBT)であってもよい。半導体素子2の一辺の長さは、たとえば1.5mm以上15mm以下である。
図1に示されるように、第1放熱基板4および第2放熱基板5は、互いに対面している面と反対のそれぞれの面(底面または外周面)において、絶縁放熱シート15と接続されている。第1放熱基板4、第2放熱基板5、および放熱ブロック6をそれぞれ構成する材料は、高熱伝導性を有している材料であればよい。たとえば、第1放熱基板4、第2放熱基板5、および放熱ブロック6は、銅(Cu)、アルミニウム(Al)、銅-モリブデン(CuMo)合金などの金属材料で構成されてもよい。また、第1放熱基板4、第2放熱基板5、および放熱ブロック6は、炭化珪素-アルミ複合材(AlSiC)または炭化珪素-マグネシウム複合材(MgSiC)などの複合材料で構成されてもよい。
絶縁放熱シート15は、絶縁層15aと金属層15bとを含む。絶縁層15aは第1放熱基板4および第2放熱基板5の底面(第1放熱基板4と第2放熱基板5とが、互いに対面している面と反対のそれぞれの面)に接続されている。金属層15bは、絶縁層15aにおいて第1放熱基板4および第2放熱基板5と接続された面と反対の面に接続されている。絶縁放熱シート15は、絶縁層15aと金属層15bとが積層された積層構造(2層構造)を有する。金属層15bにおいて、絶縁層15aと接続された面と反対の面は封止樹脂16から露出している。なお、絶縁放熱シート15は2層構造でなくてもよい。つまり、絶縁放熱シート15は絶縁層15aと、その他複数の金属層15bとを含んでもよい。たとえば、絶縁放熱シート15において、2層以上の金属層15bが積層配置されていてもよい。
絶縁放熱シート15の熱伝導率は、たとえば2W/(m・K)以上18W/(m・K)以下である。絶縁放熱シート15の厚さは、たとえば0.1mm以上0.2mm以下である。絶縁層15aは、例えばフィラーを含む樹脂により構成されてもよい。フィラーとしては、たとえばアルミナ(Al2O3)、窒化アルミニウム(AlN)、窒化珪素(Si3N4)、二酸化珪素(SiO2)、または窒化ホウ素(BN)のいずれかを含むフィラーを用いることができる。絶縁層15aの材料として、上記の様なフィラーが充填された樹脂を用いることができる。当該樹脂としては、たとえばエポキシ樹脂を用いることができる。金属層15bを構成する材料には、熱伝導性に優れた金属が含まれる。当該金属としては、たとえば銅(Cu)、またはアルミニウム(Al)を用いることができる。
図1および図2に示されるように、端子7aには第1貫通孔8aが設けられている。第1貫通孔8aは接合材13で満たされ、端子7aと半導体素子2の電極3および第2放熱基板5とが接続されるように接合部13aが形成される。端子7aは、半導体素子2の電極3と対向している第1端子主面10aと第1端子主面10aの反対側にある第2端子主面10bを有している。接合部13aと端子7aとの界面は、第1貫通孔8aの内部の側面だけでなく、端子7aの第1端子主面10aおよび第2端子主面10bにまで及ぶように、接合部13aが形成される。端子7bが第1放熱基板4と接続されるように、端子7aと同様に接合部13bが形成されている。接合部13bと端子7bとの界面は、第1貫通孔8aの内部の側面だけでなく、端子7bの第1端子主面10aおよび第2端子主面10bにまで及ぶように、接合部13bが形成される。第1貫通孔8aはエッチングなどの化学的加工法あるいは機械加工などの物理的加工法によって形成される。
端子7a、端子7b、端子7cを構成する材料は、たとえば銅(Cu)である。なお、端子7a、端子7b、端子7cを構成する材料は、導電性に加え、放熱性を有する材料であればよい。たとえば、端子7a、端子7b、端子7cを構成する材料は、銅(Cu)、またはアルミニウム(Al)のいずれかを含む合金、あるいはこれらの金属を積層した複合材料であってもよい。
端子7a、端子7b、端子7cの厚みは、たとえば0.3mm以上1.2mm以下である。端子7a、端子7b、端子7cは、後述する製造工程において、タイバーカットまたはリードカットを行うまで、一体化されたリードフレームを構成している。なお、端子7a、端子7b、端子7cを流れる電流の容量に応じて、図1に示すA方向における端子7a、端子7b、端子7cのそれぞれの厚み、および図1の紙面に垂直な方向における端子7a、端子7b、端子7cのそれぞれの幅を適宜変更してもよい。例えば、半導体素子2の制御電極である電極3と接続される金属ワイヤ配線14を流れる電流の容量は、端子7aおよび端子7bを流れる電流の容量より相対的に小さい。そのため、端子7aおよび端子7bと比較して、端子7cの厚みと幅は小さくてもよい。これにより、半導体装置1を小型化できる。また、近年、半導体装置1において求められる電流の容量が増加傾向にある。たとえば、半導体装置1の定格電流が1000Aを超えることもある。このような場合、端子7a、端子7bの厚さは上述した1.2mmを超えてもよい。
金属ワイヤ配線14を構成する材料は、例えば、アルミニウム(Al)、銅(Cu)、銀(Ag)、および金(Au)からなる群から選択されるいずれか1つを含む金属である。なお、金属ワイヤ配線14は上記の群から選択される合金からなる金属でもよい。また、金属ワイヤ配線14は、加圧と超音波振動とにより端子7cおよび半導体素子2の制御電極である電極3に接合される。金属ワイヤ配線14は、半導体素子2を制御するため電流を流す配線である。このため、金属ワイヤ配線14に求められる電流の容量は相対的に小さい。したがって、金属ワイヤ配線14と半導体素子2の制御電極である電極3および端子7cとの接合面積を小さくできる。そのため、金属ワイヤ配線14の直径は、たとえば0.02mm以上0.2mm以下である。
封止樹脂16の主成分となる材料は、たとえば熱硬化性樹脂である。熱硬化性樹脂としては、たとえばエポキシ樹脂を用いることができる。なお、封止樹脂16を構成する上記材料は、熱硬化性に加え、半導体装置1の外形サイズ及び内部構造に応じた弾性率、密着性、耐熱性及び絶縁性を有する樹脂でもよい。例えば、当該材料として、エポキシ樹脂の他に、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂等を用いてもよい。また、半導体装置1としての強度および熱伝導性を確保するため、封止樹脂16は、分散された微粒子またはフィラーを含んでもよい。微粒子およびフィラーを構成する材料は、たとえば無機セラミックス材料であってもよい。無機セラミックス材料は、たとえば、アルミナ(Al2O3)、窒化アルミニウム(AlN)、窒化珪素(Si3N4)、二酸化珪素(SiO2)、窒化ホウ素(BN)、ダイヤモンド、炭化珪素(SiC)または酸化ホウ素(B2O3)である。封止樹脂16は、微粒子またはフィラーを含むことで、発熱する半導体素子2から半導体装置1外部への放熱性を向上させることができる。
ここで、本実施の形態1に係る半導体装置1の特徴は、図1および図2で示されるように、放熱ブロック6を中心に半導体素子2の電極3、端子7a、および第2放熱基板5をそれぞれ接合材13で接合した点である。具体的には、図2に示されるように、放熱ブロック6の外周は、半導体素子2の電極3と対面している第1放熱ブロック主面6aと、第1放熱ブロック主面6aの反対にある第2放熱ブロック主面6bと、第1放熱ブロック主面6aと第2放熱ブロック主面6bとを接続する側面である放熱ブロック側面6cとで構成されている。接合材13で放熱ブロック6の外周を覆うように、半導体素子2の電極3、端子7a、および第2放熱基板5のそれぞれを接合する接合部13aが形成される。このように、放熱ブロック6の外周を覆うような接合部13aを設けることで、接合部13aの耐久性を向上させることができる。たとえば、放熱ブロック6がない場合、電力半導体装置の動作中に接合部13aに応力や歪みによる亀裂が発生した際、接合部13aは脆く発生した亀裂の進展速度が早いため、電力半導体装置の動作中に断線する可能性が高い。一方、放熱ブロック6を接合部13aの内部に設けた際、接合部13aに亀裂が生じても、接合部13aよりも高強度な放熱ブロック6が接合部13aに生じた亀裂の進展を妨げるため、半導体装置1の動作中に断線する可能性は大きく低減する。また、放熱ブロック6を外周の一部だけでなく、外周全体を覆うように接合材13で接合しているため、接合材13の増加分だけ接合部13aの強度が向上する。その結果、高信頼性を確保した半導体装置1を得ることができる。
放熱ブロック6の外周の一部が半導体素子2の電極3、第1貫通孔8aの側面、あるいは第2放熱基板5と接している時、それ以外の部分が接合材13で覆われていてもよい。たとえば、後述する当該半導体装置1の製造方法の変形例として、電極3上に接合材13を介さずに放熱ブロック6を搭載して、放熱ブロック6上に配置された接合材13を加熱した場合、図7に示されるように、第1放熱ブロック主面6aが電極3と直接接続され、第2放熱ブロック主面6bと放熱ブロック側面6cとが接合材13で覆われるように接合部13aが形成される。また、図12に示されるように、第1放熱ブロック主面6aが半導体素子2の電極3と直接接続されており、放熱ブロック側面6cの一部が端子7aの第1貫通孔8aの側面と直接接続されており、第1貫通孔8aの側面と直接接続されていない放熱ブロック側面6cの部分と、第2放熱ブロック主面6bとが接合材13で覆われるように接合部13aが形成されていてもよい。また、第2放熱基板5と第2放熱ブロック主面6bとが直接接触していてもよい。つまり、半導体素子2の電極3、第2放熱基板5、端子7a、および接合材13のみが放熱ブロック6の外周と直接接続され得る。
図3に示されるように、放熱ブロック6の角部6dはR加工、もしくはC面取りした形状でもよい。電力半導体装置の動作中に、放熱ブロック6の角部6d近傍における接合部13aに高い応力および歪が発生するため、亀裂が発生しやすい。そのため、放熱ブロック6の角部6dにR加工、もしくはC面取りを施すことにより、角部6dに発生する応力および歪を低減することができ、結果として、接合部13aでの亀裂の発生を抑制することできる。
上記半導体装置1において使用される接合材13を構成する材料は、たとえば、はんだ、焼結材、または接着剤からなる群から選択されるいずれかである。接合材13として、錫(Sn)を含む導電性金属であるはんだを用いる場合、接合材13としてのはんだを溶融した際に、第1貫通孔8aの側面だけでなく、端子7の第1端子主面10aと第2端子主面10bとにおいて第1貫通孔8aに隣接する領域にまで、はんだが十分濡れ広がるようにすることが好ましい。この場合、接合材13と端子7との界面における接合面積を大きくできるので、当該界面における接合強度を確保できる。たとえば、図2に示されるように、端子7aと半導体素子2とを接合する接合部13aをリベットのような形状とすることができる。この場合、接合部13aと端子7aとの界面が第1貫通孔8aの側面だけでなく、端子7aの第1端子主面10aおよび第2端子主面10bまで及ぶように形成される。つまり、端子7aの第1端子主面10aおよび第2端子主面10bにおいて、第1貫通孔8aに隣接する部分が接合部13aの一部により覆われている。接合部13aのうち、端子7aの第1端子主面10aまたは第2端子主面10b上に延在する部分の表面は曲面で構成される。当該曲面は、たとえば放熱ブロック6側に凹んだ曲面であってもよい。
半導体素子2は、半導体装置1の動作中に発熱する。そのため、接合材13である接合部13aとして、放熱性において優れた銀(Ag)または銅(Cu)を含む金属の微粒子を用いた焼結材を用いてもよい。接合部13aが焼結材の場合、端子7に設けられた第1貫通孔8aは上面である第2端子主面10bにおいて開口しているため、第1貫通孔8a内部に配置された接合部13aとなるべき焼結材の加熱工程において、焼結材に含まれる溶剤は十分揮発される。このため、接合部13aとなるべき焼結材から溶剤を確実に除去できる。このような効果は、端子7bの第1貫通孔8aに配置される接合部13bにおいても同様に得られる。なお、溶剤としては、金属の微粒子が凝集しないように、金属の微粒子の表面に設けられた有機皮膜、および当該焼結材をペースト化するために金属の微粒子と混練された溶剤が挙げられる。
ここで、接合部13aとなるべき焼結材の加熱工程後、大量の溶剤が接合部13a内に残った場合、接合部13aにおいて溶剤に起因する空隙(ボイド)が発生する。この結果、第1貫通孔8aの内部に接合材13が満たされず、接合部13aおよび接合部13bの強度が不十分となる。また、接合部13aおよび接合部13b内に大きなボイドが形成されると、接合部13aおよび接合部13bの信頼性、寿命、および熱伝導率が低下する。一方、本実施の形態に係る半導体装置1では、接合材13として焼結材を用いる場合、端子7を第1貫通孔8aが貫通している(第1貫通孔8aが閉ざされていない形状である)ため、焼結材における溶剤は加熱工程において接合部13aおよび接合部13bから十分に除去される。このため、上記の問題の発生を防ぐことができる。
接合材13により構成される接合部13a、13bにおいて、たとえば100W/(m・K)以上の高熱伝導率が必要ない場合、接合材13としては、樹脂を含んだ焼結材または接着剤を用いてもよい。接合材13が樹脂を含んだ焼結材あるいは接着剤の場合、接合部13a、接合部13bは樹脂により低弾性化する。この結果、高信頼性および長寿命の接合部13aおよび接合部13bが得られる。また、半導体素子2を第1放熱基板4に接合する接合部13cでは、板状の接合材13を用いることができるが、生産性向上を図るために、ペースト状の接合材13を用いてもよい。ペースト状の接合材13は、たとえばスクリーン印刷法により第1放熱基板4の表面に配置されてもよい。
図4に示されるように、半導体素子2の電極3、端子7、第2放熱基板5、および放熱ブロック6の外周では、接合材13と接触する表面上にめっき層12が設けられてもよい。図4は、図1および図2に示された半導体装置1の変形例を示す部分拡大断面図である。図4は図2に対応する。めっき層12は、ニッケル(Ni)めっき層、銀(Ag)めっき層、および錫(Sn)めっき層からなる群から選択されるいずれかでもよい。めっき層12の厚さは0.001mm以上0.002mm以下である。図4では、めっき層12が接合部13aと半導体素子2の電極3、端子7、第2放熱基板5、および放熱ブロック6の外周との界面全体に形成されているが、接合部13aと半導体素子2の電極3、端子7a、第2放熱基板5、および放熱ブロック6の外周とのそれぞれの界面および接合部13bと第1放熱基板4、端子7b、および放熱ブロック6の外周との界面において、めっき層12は一部に設けられてもよい。
<半導体装置の製造方法>
図5は、実施の形態1に係る半導体装置1の製造方法を説明するフローチャートである。以下、半導体装置1の製造方法を説明する。図5に示されるように、半導体装置1の製造方法では、放熱基板と半導体素子を準備する工程(S1)が実施される。この工程(S1)では、第1放熱基板4、第2放熱基板5、半導体素子2、放熱ブロック6、端子7および接合材13など、後述する工程において必要な部材が準備される。
図5は、実施の形態1に係る半導体装置1の製造方法を説明するフローチャートである。以下、半導体装置1の製造方法を説明する。図5に示されるように、半導体装置1の製造方法では、放熱基板と半導体素子を準備する工程(S1)が実施される。この工程(S1)では、第1放熱基板4、第2放熱基板5、半導体素子2、放熱ブロック6、端子7および接合材13など、後述する工程において必要な部材が準備される。
次に、第1搭載工程(S2)が実施される。この工程(S2)では、第1放熱基板4の表面上に第1接合材としての接合材13を介して半導体素子2を搭載する。具体的には、まず半導体素子2の平坦面のサイズに応じた板状の接合材13を、第1放熱基板4の表面における所定の位置に配置する。更に、接合材13の上に、半導体素子2を搭載する。必要に応じて、第1放熱基板4、接合材13、および半導体素子2の位置がずれないように、位置決めおよび固定用の専用治具を用いてもよい。専用治具は、例えば、カーボン材により構成されている。専用治具には、第1放熱基板4、接合材13、および半導体素子2が容易に位置決めできるようにこれらの部材を配置するための開口部が設けられている(図示省略)。
次に、第1接合工程(S3)が実施される。この工程(S3)では、接合材13を介して半導体素子2と第1放熱基板4を接合する。具体的には、接合材13と半導体素子2とを搭載した第1放熱基板4を、加熱及び冷却するリフロー装置に投入する。その後、リフロー装置による加熱により、接合材13が溶融する。その後、接合材13と半導体素子2とが搭載された第1放熱基板4を冷却する。この結果、半導体素子2と第1放熱基板4が凝固した接合材13により構成される接合部13cによって接合される。なお、接合材13の材料(たとえば、はんだ、焼結材、または接着剤など)の材料組成に応じた温度プロファイルに従って、加熱および冷却を実施する必要がある。また、上述のような専用治具を用いる場合は、専用治具も上記第1放熱基板4と一緒にリフロー装置に投入し、加熱および冷却が実施される。なお、加熱時のリフロー装置内は、窒素、ギ酸などによる雰囲気制御が可能である。
次に、金属ワイヤ配線工程(S4)が実施される。この工程(S4)では、ワイヤボンディング装置により、外部に接続される端子7cと半導体素子2の制御電極である電極3とを、金属ワイヤ配線14(図1参照)を介して接続する。
次に、第2搭載工程(S5)が実施される。この工程(S5)では、半導体素子2の電極3(図2参照)の上に第2接合材としての接合材13を介して放熱ブロック6と端子7a(図1参照)が配置される。接合材13は、半導体素子2の電極3のサイズに応じたサイズを有する板状の接合材である。端子7aには第1貫通孔8aが形成されている。接合材13上に第1貫通孔8aが位置するように、端子7aは位置決めされる。その後、半導体素子2の電極3に搭載した放熱ブロック6の上に、第3接合材としての接合材13を介して第2放熱基板5を搭載する。また、第1放熱基板4の表面上に板状の接合材13を介して放熱ブロック6と端子7b(図1参照)とが配置される。端子7bには第1貫通孔8aが形成されている。接合材13上に第1貫通孔8aが位置するように、端子7bは位置決めされる。必要に応じて、半導体素子2の電極3の上に搭載された接合材13、第1放熱基板4の表面上に搭載された接合材13、端子7a、および端子7bの位置がずれないように、位置決めおよび固定するための専用治具を用いてもよい。
次に、第2接合工程(S6)が実施される。この工程(S6)では、接合材13を介して半導体素子2の電極3、端子7a、および第2放熱基板5を接合する。同様に、第1放熱基板4と端子7bとを接合する。具体的には、接合材13、端子7a、端子7b、および第2放熱基板5を搭載した第1放熱基板4を、加熱及び冷却するリフロー装置に投入する。次に、リフロー装置での加熱により、接合材13が溶融する。なお、この時の加熱温度は第1接合工程(S3)での加熱温度より低い。その後、溶融した接合材13を冷却することで半導体素子2、端子7a、および第2放熱基板5がそれぞれ接合され、接合部13aが形成される。同様に、第1放熱基板4および端子7bが接合され、接合部13bが形成される。なお、接合材13の材料(たとえば、はんだ、焼結材、および接着剤など)の材料組成に応じた温度プロファイルに従って、加熱および冷却が実施される。また、本工程(S6)で溶融した接合材13の融点は、第1放熱基板4と半導体素子2との接合で用いた、接合部13cを構成する接合材13の融点より低い。これは、本工程(S6)の加熱において、第1接合工程(S3)にて既に第1放熱基板4と半導体素子2とを接合した接合材13を溶融させないためである。
次に、封止工程(S7)が実施される。この工程(S7)では、トランスファーモールドにて、封止樹脂16により半導体素子2を封止する。具体的には、タブレット形状の封止樹脂16と絶縁放熱シート15(図1参照)とを準備する。トンラスファーモールドを行う装置の金型内に、絶縁放熱シート15を搭載する。次に、絶縁放熱シート15上に、半導体素子2と端子7a、端子7b、端子7cが接合されている第1放熱基板4ならびに第1放熱基板4と接合されている第2放熱基板5を搭載する。次に、第2放熱基板5の底面に、絶縁放熱シート15を搭載する。その後、上側金型と下側金型から構成される金型が密閉された内部空間を形成するように型締めされ、タブレット形状の封止樹脂16を装置内に投入する。次に、金型内を加熱することにより、絶縁放熱シート15は、第1放熱基板4および第2放熱基板5それぞれと密着し、同時に、端子7a、端子7b、端子7cの一部を除いて、半導体素子2、第1放熱基板4、第2放熱基板5、および端子7a、端子7b、端子7cを溶融した封止樹脂16により封止する。次に、キュア処理を行って封止樹脂16を硬化させる。端子7a、端子7b、端子7cがリードフレームから構成される場合、タイバー、レジン、およびリードフレームの枠をカットする。次に、封止樹脂16から突出している端子7a、端子7b、端子7cの一部(先端部)をフォーミングし、屈曲させる。最後に、半導体装置1としての電気特性を満たしているか検査を行う。このようにして、図1および図2に示された半導体装置1が製造される。
次に、半導体装置1の製造方法の変形例を示す。図6は、第2接合工程(S5)前における半導体装置1の部分拡大断面図である。図7は、第2接合工程(S6)後における半導体装置1の部分拡大断面図である。以下に説明する半導体装置1の製造方法の変形例は、基本的には、図5で示された半導体装置1の製造方法同様の工程を備えるが、図5で示された第2搭載工程(S5)以後の工程が異なる。以下、半導体装置1の製造方法の変形例を説明する。
まず、図5に示された工程(S1)から工程(S4)までは、同様の工程が実施される。次に、第2搭載工程(S5)実施される。この工程(S5)では、半導体素子2の電極3上に、第2接合材としての接合材13を介さずに放熱ブロック6を直接搭載した点において、図5で示された工程(S5)と異なる。つまり、第2搭載工程(S5)後において、図6に示されるように、接合材13は放熱ブロック6上にのみ搭載される。
次の第2接合工程(S6)において、リフロー装置での加熱時により、放熱ブロック6の上に搭載された接合材13は溶融し、放熱ブロック6の外周を覆うように半導体素子2の電極3に向かって接合材13が濡れ広がる。その後、溶融した接合材13を冷却することで、図7に示されるように、半導体素子2の電極3と放熱ブロック6の第1放熱ブロック主面6aが直接接続されており、第2放熱ブロック主面6bおよび放熱ブロック側面6cを第3接合材としての接合材13で覆うように接合部13aが形成される。特に、接合材13がはんだである場合、はんだの濡れ性によりリフロー装置での加熱により接合材13が濡れ広がるため、図7に示される接合部13aが形成されやすい。
なお、第2放熱基板5と放熱ブロック6は接合材13を介して接合されているが、冷却後において、第2放熱基板5の自重により、第2放熱基板5と対向する第2放熱ブロック主面6bが、第2放熱基板5と直接接していてもよい。つまり、放熱ブロック6の放熱ブロック側面6cと第2放熱基板5とが接合材13で接合され、放熱ブロック6の第2放熱ブロック主面6bと第2放熱基板5が接していてもよい。また、亀裂進展を抑制するために放熱ブロック6の角部6dは、R加工、もしくはC面取りを施しておいた方が好ましい。
その後、図5に示された工程(S7)と同様に、封止工程(S6a)を実施する。このようにして図7に示された半導体装置1を得ることができる。
<作用効果>
本開示に従った半導体装置1は、半導体素子2と、第1放熱基板4と、第2放熱基板5と、放熱ブロック6とを備える。半導体素子2は電極3を有する。第1放熱基板4には半導体素子2が搭載されている。放熱ブロック6は半導体素子2の電極3に対向するように配置されている。第2放熱基板5は放熱ブロック6から見て半導体素子2の電極3と反対側に配置されている。接合材13は放熱ブロック6の側面である放熱ブロック側面6cを覆い、半導体素子2の電極3および第2放熱基板5と接している。
本開示に従った半導体装置1は、半導体素子2と、第1放熱基板4と、第2放熱基板5と、放熱ブロック6とを備える。半導体素子2は電極3を有する。第1放熱基板4には半導体素子2が搭載されている。放熱ブロック6は半導体素子2の電極3に対向するように配置されている。第2放熱基板5は放熱ブロック6から見て半導体素子2の電極3と反対側に配置されている。接合材13は放熱ブロック6の側面である放熱ブロック側面6cを覆い、半導体素子2の電極3および第2放熱基板5と接している。
このようにすれば、半導体装置1の動作中に、接合材13に生じる応力や歪みによる亀裂が発生しても、接合材13よりも高強度な放熱ブロック6が接合材13に生じた亀裂の進展を妨げるため、半導体装置1の動作中に断線する可能性は大きく低減する。また、放熱ブロック6を一部だけでなく、放熱ブロック側面6cを覆うように接合材13が配置されているため、接合材13の増加分だけ強度が向上する。その結果、高信頼性かつ長寿命の半導体装置1を得ることができる。なお、上述した効果は接合部13aだけでなく接合部13bにおいても得られる。
上記半導体装置1は、第1貫通孔8aを有する端子7aを備える。端子7aは、第1端子主面10aと、第2端子主面10bとを有する。第1端子主面10aは、半導体素子2の電極3と対面している。第2端子主面10bは、第1端子主面10aの反対にある。第1貫通孔8aは、第1端子主面10aから第2端子主面10bにまで到達するように形成されている。端子7は、第1貫通孔8aの内部に放熱ブロック6が配置されるように、半導体素子2の電極3と第2放熱基板5との間に配置されている。接合材13は、端子7と接している。
このようにすれば、当該半導体装置1は、端子7を介して回路基板または他の半導体装置と電気的に接続できる。また、接合材13と第1貫通孔8aとの界面において、接合材13に亀裂が発生しても、放熱ブロック6により亀裂の進展が妨げられるため、半導体装置1の動作中に断線する可能性は大きく低減する。
上記半導体装置1において、図2に示されるように、接合材13は第1貫通孔8aの内部から第1端子主面10a上および第2端子主面10b上にまで延在している。このようにすれば、接合材13により構成される接合部13aはリベットのような形状となり、当該接合材13と端子7との接合界面の面積が増加する。このため、接合部13aの接合強度は増加する。なお、上述した効果は接合部13aだけでなく接合部13bにおいても得られる。
上記半導体装置1において使用される接合材13を構成する材料は、はんだ、焼結材、および接着剤からなる群から選択されるいずれか1つを含んでもよい。このようにすれば、接合材13がはんだである場合、はんだの濡れ性により、接合材13が端子7の第1貫通孔8aの側面と密着するので、接合部13aと端子7との接合強度を確保できる。
接合材13が銀(Ag)または銅(Cu)を含む金属の微粒子を用いた焼結材である場合、放熱性に優れた接合部13aが得られる。また、第1貫通孔8aが閉ざされていない形状であるため、接合部13aを形成するための加熱工程において、焼結材に含まれる溶剤は十分揮発され、接合部13aから当該溶剤を除去できる。その結果、第1貫通孔8aを接合材13で確実に覆うことができるとともに、接合部13aにおいてボイドが形成されることを防ぐことができる。接合材13が、樹脂を含んだ焼結材または接着剤の場合、接合部13a、接合部13bを低弾性化することができる。この結果、高信頼性および長寿命の半導体装置1が得られる。
上記半導体装置1において、半導体素子2の電極3、端子7、第2放熱基板5、および放熱ブロック6からなる群から選択されるいずれか一つは、接合材13と接する領域に形成されためっき層12を含む。このようにすれば、接合部13a、接合部13bとの界面において、接合材13との密着性を向上させることができるので、未接合部の発生を防ぐことができる。この結果、接合部13a、13bにおける接合強度を確保できる。特に、接合材13がはんだの場合、めっき層12ははんだの濡れ性を向上させる。たとえば、後述する実施の形態5および実施の形態6のように第1貫通孔8aの側面に凹部9が設けられている場合、凹部9に接合材13を十分密着させることができる。
上記半導体装置1において、めっき層12は、ニッケル、銀、金、および錫からなる群から選択される少なくとも1つを主成分とする。この場合、接合材13としてはんだを用いる場合には、めっき層12を形成することではんだの濡れ広がりを促進できる。また、接合材13として焼結材を用いる場合には、焼結材とめっき層12との間での接合を促進できる。このように、接合材13とめっき層12が形成された電極3などの部材との接合強度を向上させることができる。
上記半導体装置1において、第1放熱基板4および第2放熱基板5は、アルミニウムまたは銅を主成分とする。この場合、半導体装置1の放熱性を向上させることができ、半導体素子2を効果的に冷却できる。このため、半導体素子2の特性の劣化(たとえばスイッチング損失など)を抑制できる。
上記半導体装置1において、第1放熱基板4および第2放熱基板5は、互いに対面する面と反対の面に接続された絶縁放熱シート15をそれぞれ備える。絶縁放熱シート15は、絶縁層15aと、金属層15bとを含む、金属層15bは絶縁層15aと積層されている。この場合、絶縁放熱シート15を介して放熱フィンを含む冷却器などを接続できる。このため、半導体装置1の冷却性能を向上させることができる。
上記半導体装置1は、半導体素子2、第1放熱基板4および第2放熱基板5を覆った封止樹脂16を備えている。この場合、半導体素子2などを封止樹脂16によって絶縁性を確保するとともに、外部の衝撃などから保護できる。
上記半導体装置1において、半導体素子2は、絶縁ゲートバイポーラトランジスタである。この場合、上記半導体装置1を電力変換装置などに適用できる。
上記半導体装置1において、半導体素子2は、ワイドバンドギャップ半導体を含む。この場合、シリコンを基材として用いた半導体素子2を用いる場合よりも高効率および高温対応可能な半導体装置1を実現できる。
本開示に従った半導体装置1の製造方法は、準備する工程(S1)と、半導体素子2を搭載する工程(S2)と、半導体素子2を接合する工程(S3)と、金属ワイヤ配線14を接続する工程(S4)と、第2放熱基板5を搭載する工程(S5)と、第2放熱基板5を接合する工程(S6)と、封止を実施する工程(S7)とを備える。準備する工程(S1)では、第1放熱基板4および電極3を有する半導体素子2が準備される。半導体素子2を搭載する工程(S2)では、第1放熱基板4上に第1接合材としての接合材13を介して半導体素子2を搭載する。半導体素子を接合する工程(S3)では、接合材13を加熱することにより、第1放熱基板4に接合材13を介して半導体素子2を接合する。金属ワイヤ配線14を接続する工程(S4)では、金属ワイヤ配線14と半導体素子2の電極3とを接続する。第2放熱基板5を搭載する工程(S5)では、半導体素子2の電極3上に第2接合材としての接合材13を介して放熱ブロック6を搭載し、更に、放熱ブロック6の上に第3接合材としての接合材13を介して第2放熱基板5を搭載する。第2放熱基板5を接合する工程(S6)では、第2接合材および第3接合材としての接合材13を加熱することにより、接合材13が、放熱ブロック6の側面を覆うとともに、半導体素子2の電極3と第2放熱基板5とを接合する。封止を実施する工程(S7)では、トランスファーモールドにて、封止樹脂16により半導体素子2を封止する。このようにすれば、本開示に係る半導体装置1を得ることができる。
実施の形態2.
<半導体装置の構成>
図8は、実施の形態2に係る半導体装置1の断面図である。図8は図1に対応する。図8に示された半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、第1貫通孔8aを有した端子7aが存在せず、第2放熱基板5の一部が外部において外部機器と接続できる端子として機能するように、封止樹脂16の表面から外側に延在している点において異なっている。
<半導体装置の構成>
図8は、実施の形態2に係る半導体装置1の断面図である。図8は図1に対応する。図8に示された半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、第1貫通孔8aを有した端子7aが存在せず、第2放熱基板5の一部が外部において外部機器と接続できる端子として機能するように、封止樹脂16の表面から外側に延在している点において異なっている。
<作用効果>
このようにすれば、実施の形態1に係る半導体装置1と同様の効果が得られると共に、第1貫通孔8aを有する端子7aという部材を減らすことができる。このため、当該半導体装置1に必要な材料および製造に係るコストが低減されるともに、半導体装置1の組立を簡略化できる。なお、封止樹脂16の表面から外側に延在している端子7bの一部及び第2放熱基板5の一部はそれぞれ、封止樹脂16の外側におけて、互いの空間距離が可能な限り確保できるように離れて配置されている。
このようにすれば、実施の形態1に係る半導体装置1と同様の効果が得られると共に、第1貫通孔8aを有する端子7aという部材を減らすことができる。このため、当該半導体装置1に必要な材料および製造に係るコストが低減されるともに、半導体装置1の組立を簡略化できる。なお、封止樹脂16の表面から外側に延在している端子7bの一部及び第2放熱基板5の一部はそれぞれ、封止樹脂16の外側におけて、互いの空間距離が可能な限り確保できるように離れて配置されている。
<変形例の構成>
図9は、実施の形態2に係る半導体装置1の変形例における断面図である。図9は図1に対応する。図9に示された半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、絶縁放熱シート15の金属層15bに冷却器17が接続されている点において異なっている。具体的には、封止樹脂16から露出している2つの絶縁放熱シート15の金属層15bに、それぞれ接合部13dを介して冷却器17が接続されている。
図9は、実施の形態2に係る半導体装置1の変形例における断面図である。図9は図1に対応する。図9に示された半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、絶縁放熱シート15の金属層15bに冷却器17が接続されている点において異なっている。具体的には、封止樹脂16から露出している2つの絶縁放熱シート15の金属層15bに、それぞれ接合部13dを介して冷却器17が接続されている。
半導体素子2の動作温度が定格値を超えると、半導体素子2のスイッチング性能が低下し、最悪の場合、熱暴走が発生し半導体素子2が損傷する。このため、熱伝導性が優れた第1放熱基板4および第2放熱基板5だけでなく、更に絶縁放熱シート15を介して冷却器17を備えることで、半導体装置1における放熱性および冷却性を向上させることができる。たとえば、絶縁放熱シート15の下面に、上述した接合材13、放熱グリス、およびTIM(Thermal Interface Material)からなる群から選択された材料を配置し、当該材料からなる接合部13dによって第1放熱基板4および第2放熱基板はそれぞれの冷却器と接続できる。
冷却器17の材料は、たとえばアルミニウム(Al)を含む熱伝導性に優れた金属である。冷却器17は複数の放熱フィン18を有している。冷却器17において絶縁放熱シート15と接続されたベース部から突出するように、複数の放熱フィン18が形成されている。冷却器17の冷却方法は、空冷式あるいは水冷式でよい。また、接合部13dを形成せず、第1放熱基板4と冷却器17とを、あるいは第2放熱基板5と冷却器17とを一体化してもよい。この場合、第1放熱基板4および第2放熱基板5を、それぞれ冷却器17と一体化するので接合部13dが不要となる。このため、接合部13dなどの存在に起因する界面が無くなるため、当該界面での熱抵抗を無くすことができる。その結果、半導体装置1において、発熱する半導体素子2からの放熱性および冷却性が向上する。なお、第1放熱基板4と冷却器17とを、あるいは第2放熱基板5と冷却器17とを一体化する場合、第1放熱基板4および第2放熱基板5それぞれと冷却器17との間に、平坦なフィルム状の絶縁層15aが設けられる。絶縁層15aを構成する材料は、アルミナ(Al2O3)、窒化アルミニウム(AlN)、窒化珪素(Si3N4)、二酸化珪素(SiO2)、または窒化ホウ素(BN)からなる群から選択される無機材料、ならびに、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、およびポリフェニレンサルファイド(PPS)樹脂からなる群から選択される有機材料でもよい。
<作用効果>
上記半導体装置1は、第1放熱基板4あるいは第2放熱基板5に絶縁放熱シート15を介して接続された冷却器17を備えてもよい。このようにすれば、半導体装置1において、発熱する半導体素子2からの放熱性および冷却性を向上させることができる。
上記半導体装置1は、第1放熱基板4あるいは第2放熱基板5に絶縁放熱シート15を介して接続された冷却器17を備えてもよい。このようにすれば、半導体装置1において、発熱する半導体素子2からの放熱性および冷却性を向上させることができる。
上記半導体装置1は、第1放熱基板4あるいは第2放熱基板5に接続された冷却器17を備えてもよい。具体的には、半導体装置1は、絶縁放熱シート15を介さず第1放熱基板4あるいは第2放熱基板5と直接接続された冷却器17を備えてもよい。このようにすれば、半導体装置1の製造において、高価な絶縁放熱シート15は不要となるため、半導体装置1の製造コストの低減が可能となる。
実施の形態3.
<半導体装置の構成>
図10は、実施の形態3に係る半導体装置1の接合材13の溶融前における部分拡大断面図である。図11は、実施の形態3に係る半導体装置1の接合材13の冷却後における部分拡大断面図である。図11は、図2に対応する。図12は、実施の形態3に係る半導体装置1の変形例における部分拡大断面図である。図11に示される半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、放熱ブロック6の形状が下広がりの形状である点、および放熱ブロック6が半導体素子2の電極3と直接接触している点において図1および図2に示した半導体装置1と異なっている。具体的には、放熱ブロック6は、第1放熱ブロック主面6aの表面積は第2放熱ブロック主面6bの表面積より大きい形状である。放熱ブロック側面6cの延在方向は、第1放熱ブロック主面6aに対して傾斜している。放熱ブロック側面6cは、第2放熱基板5に面するように傾斜している。また、放熱ブロック6の第1放熱ブロック主面6aが半導体素子2の電極3と直接接触している。放熱ブロック側面6c上から半導体素子2の電極3上にまで接合材13からなる接合部13aが延在している。
<半導体装置の構成>
図10は、実施の形態3に係る半導体装置1の接合材13の溶融前における部分拡大断面図である。図11は、実施の形態3に係る半導体装置1の接合材13の冷却後における部分拡大断面図である。図11は、図2に対応する。図12は、実施の形態3に係る半導体装置1の変形例における部分拡大断面図である。図11に示される半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、放熱ブロック6の形状が下広がりの形状である点、および放熱ブロック6が半導体素子2の電極3と直接接触している点において図1および図2に示した半導体装置1と異なっている。具体的には、放熱ブロック6は、第1放熱ブロック主面6aの表面積は第2放熱ブロック主面6bの表面積より大きい形状である。放熱ブロック側面6cの延在方向は、第1放熱ブロック主面6aに対して傾斜している。放熱ブロック側面6cは、第2放熱基板5に面するように傾斜している。また、放熱ブロック6の第1放熱ブロック主面6aが半導体素子2の電極3と直接接触している。放熱ブロック側面6c上から半導体素子2の電極3上にまで接合材13からなる接合部13aが延在している。
図11に示された半導体装置の製造方法としては、実施の形態1に係る半導体装置1の製造方法の変形例を実施してもよい。この場合、まず図5に示された工程(S1)から工程(S4)を実施する。その後、図10に示されるように、第2搭載工程(S5)において、半導体素子2の電極3上に第2接合材としての接合材13を介さずに放熱ブロック6を搭載する。さらに、第2放熱ブロック主面6b上に第3接合材としての接合材13を搭載する。その後、第2接合工程(S6)において、リフロー装置による加熱・冷却を実施することで、図11に示される構造を得ることができる。具体的には、第1放熱ブロック主面6aが半導体素子2の電極3と直接接続される。また、第2放熱ブロック主面6bおよび放熱ブロック側面6cが接合材13で覆われるとともに、接合材13の一部が半導体素子2の電極3、端子7aおよび第2放熱基板5と接触する接合部13aが形成される。その後、図5に示された封止工程(S7)を実施することで、実施の形態3に係る半導体装置を得ることができる。
<作用効果>
上記半導体装置1において、放熱ブロック6は、半導体素子2の電極3と対面している第1放熱ブロック主面6aと、第1放熱ブロック主面6aの反対にある第2放熱ブロック主面6bとを有する。第1放熱ブロック主面6aの表面積である第1表面積は、第2放熱ブロック主面6bの表面積である第2表面積より大きい。
上記半導体装置1において、放熱ブロック6は、半導体素子2の電極3と対面している第1放熱ブロック主面6aと、第1放熱ブロック主面6aの反対にある第2放熱ブロック主面6bとを有する。第1放熱ブロック主面6aの表面積である第1表面積は、第2放熱ブロック主面6bの表面積である第2表面積より大きい。
このようにすれば、半導体装置1の組立時に、放熱ブロック6が下広がりの形状であるため、放熱ブロック6の重心位置は相対的に下側(電極3側)に位置する。さらに、第1放熱ブロック主面6a(電極3に搭載する面)の表面積が第2放熱ブロック主面6bの表面積より大きいため、放熱ブロック6を半導体素子2の電極3上に自立して搭載できる。このため、半導体素子2の電極3上に放熱ブロック6を搭載する際の安定性および作業性が向上する。なお、端子7bの第1貫通孔8a内部に配置される放熱ブロック6についても、同様の形状としてもよい。
なお、実施の形態3に係る半導体装置の変形例として、図12に示されるように、放熱ブロック6の下広がり形状に合わせて、端子7aの第1貫通孔8aの形状も下広がり形状としてもよい。具体的には、端子7aは、第1端子主面10a上の第1貫通孔8aの第1開口部面積S1と、第2端子主面10b上の第1貫通孔8aの第2開口部面積S2とを有する。第1貫通孔8aは、第1開口部面積S1に対し、第2開口部面積S2の方が小さい形状を有する。こうすることにより、放熱ブロック6の位置決めが容易となる。なお、端子7bにおける第1貫通孔8aの形状も図12に示されるような形状としてもよい。
実施の形態4.
<半導体装置の構成>
図13は、実施の形態4に係る半導体装置1の部分拡大断面図である。図13は、図2に対応する。図13に示される半導体装置1は、基本的には図1および図2に示される半導体装置1と同様の構成を備えるが、端子7aの第1貫通孔8aの形状が図1および図2に示された半導体装置1と異なっている。具体的には、図13に示された半導体装置1において、第1貫通孔8aでは、第1貫通孔8aの延在方向における中間領域に位置する狭小領域Lでの最小孔面積S3より、第1開口部面積S1および第2開口部面積S2の方が大きくなっている。ここで、最小孔面積S3は、狭小領域Lでの、第1貫通孔8aの径方向における面積である。最小孔面積S3は、第1貫通孔8aの内部において当該径方向における面積のうち最も小さい面積である。第1開口部面積S1は、第1端子主面10a上での第1貫通孔8aの面積である。第2開口部面積S2は、第2端子主面10b上での第1貫通孔8aの面積である。
<半導体装置の構成>
図13は、実施の形態4に係る半導体装置1の部分拡大断面図である。図13は、図2に対応する。図13に示される半導体装置1は、基本的には図1および図2に示される半導体装置1と同様の構成を備えるが、端子7aの第1貫通孔8aの形状が図1および図2に示された半導体装置1と異なっている。具体的には、図13に示された半導体装置1において、第1貫通孔8aでは、第1貫通孔8aの延在方向における中間領域に位置する狭小領域Lでの最小孔面積S3より、第1開口部面積S1および第2開口部面積S2の方が大きくなっている。ここで、最小孔面積S3は、狭小領域Lでの、第1貫通孔8aの径方向における面積である。最小孔面積S3は、第1貫通孔8aの内部において当該径方向における面積のうち最も小さい面積である。第1開口部面積S1は、第1端子主面10a上での第1貫通孔8aの面積である。第2開口部面積S2は、第2端子主面10b上での第1貫通孔8aの面積である。
第1領域である狭小領域Lは、第1貫通孔8aの内部の領域であって、第1貫通孔8aの中心軸Rに沿った方向であるA方向において、第1端子主面10aから第1距離lだけ離れた領域である。狭小領域Lは、第1貫通孔8aにおいて最小の孔面積である最小孔面積S3を有する。第1貫通孔8aの側面は、第1端子主面10aおよび第2端子主面10bに対して傾斜している。つまり、狭小領域Lから第1端子主面10aおよび第2端子主面10bに向かってそれぞれ徐々に孔面積が大きくなるように、第1貫通孔8aの側面は第1端子主面10aおよび第2端子主面10bに角度を持つように交差している。なお、端子7bにおける第1貫通孔8aの形状も、図13に示された形状としてもよい。
<作用効果>
上記半導体装置1において、第1貫通孔8aは、第1貫通孔8aの径方向における面積が最小となる第1領域としての狭小領域Lを有する。狭小領域Lにおける面積である最小孔面積S3に対して、第1端子主面10a上の第1貫通孔8aの第1開口部面積S1と、第2端子主面10b上の第1貫通孔8aの第2開口部面積S2とが大きい。
上記半導体装置1において、第1貫通孔8aは、第1貫通孔8aの径方向における面積が最小となる第1領域としての狭小領域Lを有する。狭小領域Lにおける面積である最小孔面積S3に対して、第1端子主面10a上の第1貫通孔8aの第1開口部面積S1と、第2端子主面10b上の第1貫通孔8aの第2開口部面積S2とが大きい。
このようにすれば、放熱ブロック6を半導体素子2の電極3上に搭載した際に、第1貫通孔8aの狭小領域Lで、放熱ブロック6の位置決めができる。このため、半導体装置1の製造工程における組立性が向上する。
<変形例の構成>
図14は、実施の形態4に係る半導体装置1の変形例における部分拡大断面図である。図14は、図13に対応する。図14に示される半導体装置1は、基本的には図13に示された半導体装置1と同様の構成を備えるが、端子7aの第1貫通孔8aの形状が図1および図2に示された半導体装置と異なっている。具体的には、第1貫通孔8aの内周面に凹部9が形成されている。
図14は、実施の形態4に係る半導体装置1の変形例における部分拡大断面図である。図14は、図13に対応する。図14に示される半導体装置1は、基本的には図13に示された半導体装置1と同様の構成を備えるが、端子7aの第1貫通孔8aの形状が図1および図2に示された半導体装置と異なっている。具体的には、第1貫通孔8aの内周面に凹部9が形成されている。
凹部9は、凹状の段差部であり、第1段差面9aと第2段差面9bと第3段差面9cとで構成されている。第1段差面9aおよび第2段差面9bは、それぞれ第1貫通孔8aの側面と交差するように伸びている。第1段差面9aおよび第2段差面9bは、互いに平行となるように対面している。第1段差面9aおよび第2段差面9bは、第1貫通孔8aの側面に対して垂直な方向に延びている。第3段差面9cは、第1貫通孔8aの側面に沿った方向に延びている。第3段差面9cの延在方向は、たとえば第1貫通孔8aの側面の延在方向と並行である。第3段差面9cは、第1段差面9aおよび第2段差面9bとそれぞれ交差している。第3段差面9cは第1貫通孔8aの中心軸Rから見て、凹部9において最も中心軸Rから離れた位置に配置されている。このような凹部9は、第1貫通孔8aの内周面にエッチングなどの化学的加工法あるいは機械加工などの物理的加工法によって形成される。なお、凹部9は、第1貫通孔8aの内周面において、中心軸Rを中心とした周方向に伸びるように形成されている。凹部9は、第1貫通孔8aの内周面の全周に形成されていてもよいし、内周面の周方向における一部のみに形成されていてもよい。
接合部13aを構成する接合材13は、放熱ブロック6の外周を覆うとともに、凹部9の内部を含む第1貫通孔8aの内部を充填するように配置されている。接合材13は半導体素子2の電極3、端子7aおよび第2放熱基板5と接続されている。
<作用効果>
上記半導体装置1において、端子7は、第1貫通孔8aの内周面に形成された凹部9を有する。このようにすれば、凹部9を第1貫通孔8aの内周面に設けることで、端子7aと接合部13aとの接合面積が増加するので、アンカー効果が得られる。その結果、接合部13aの接合強度が大幅に向上し、高信頼性と長寿命の半導体装置1を得ることができる。凹部9は、少なくとも1つあればアンカー効果を得られる。なお、アンカー効果をより増大させるという観点から、凹部9を複数設けることが好ましい。更に、図4に示されるようなめっき層12が第1貫通孔8aの凹部9を含めた側面に設けられている場合、凹部9の細部にまで接合材13が満たされるため、接合強度の向上に効果的である。
上記半導体装置1において、端子7は、第1貫通孔8aの内周面に形成された凹部9を有する。このようにすれば、凹部9を第1貫通孔8aの内周面に設けることで、端子7aと接合部13aとの接合面積が増加するので、アンカー効果が得られる。その結果、接合部13aの接合強度が大幅に向上し、高信頼性と長寿命の半導体装置1を得ることができる。凹部9は、少なくとも1つあればアンカー効果を得られる。なお、アンカー効果をより増大させるという観点から、凹部9を複数設けることが好ましい。更に、図4に示されるようなめっき層12が第1貫通孔8aの凹部9を含めた側面に設けられている場合、凹部9の細部にまで接合材13が満たされるため、接合強度の向上に効果的である。
実施の形態5.
<半導体装置の構成>
図15は、実施の形態5に係る半導体装置1の部分拡大断面図である。図15は図2に対応する。図15に示される半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、放熱ブロック6の形状が図1および図2に示された半導体装置1と異なっている。具体的には、図15に示される半導体装置において、放熱ブロック6には、第1放熱ブロック主面6aから第2放熱ブロック主面6bにかけて貫通する第2貫通孔8bが形成されている。放熱ブロック6の外周だけでなく、第2貫通孔8bの内部まで接合材13で充填されるように、接合部13aが形成されている。
<半導体装置の構成>
図15は、実施の形態5に係る半導体装置1の部分拡大断面図である。図15は図2に対応する。図15に示される半導体装置1は、基本的には図1および図2に示された半導体装置1と同様の構成を備えるが、放熱ブロック6の形状が図1および図2に示された半導体装置1と異なっている。具体的には、図15に示される半導体装置において、放熱ブロック6には、第1放熱ブロック主面6aから第2放熱ブロック主面6bにかけて貫通する第2貫通孔8bが形成されている。放熱ブロック6の外周だけでなく、第2貫通孔8bの内部まで接合材13で充填されるように、接合部13aが形成されている。
また、第2貫通孔8bが設けられている放熱ブロック6の構成は、図16から図18に示されるように、図15に示した構成とは異なる放熱ブロック6の形状および端子7aの第1貫通孔8aの形状と自由に組み合わせることが可能である。図16から図18は、実施の形態5に係る半導体装置の変形例を示す部分拡大断面図である。図16から図18に示された半導体装置は、基本的には図15に示された半導体装置と同様の構成を備えるが、放熱ブロック6の形状または第1貫通孔8aの形状が図15に示された半導体装置と異なっている。
たとえば、図16に示されるように、下広がりの形状を有する放熱ブロック6に第2貫通孔8bを形成してもよい。図16に示された構成における接合部13aおよび端子7aの構成は、図11に示された半導体装置における接合部13aおよび端子7aの構成と同様である。
また、図17に示されるように、第2貫通孔8bが形成された放熱ブロック6が配置される第1貫通孔8aの形状が、狭小領域Lにおける最小孔面積S3より、第1開口部面積S1および第2開口部面積S2の方が大きくなっていてもよい。また、狭小領域Lから第1端子主面10aおよび第2端子主面10bに向かってそれぞれ徐々に孔面積が大きくなるように、第1貫通孔8aの側面は第1端子主面10aおよび第2端子主面10bに角度を持つように交差していてもよい。図16に示された構成における接合部13aおよび端子7aの構成は、図13に示された半導体装置における接合部13aおよび端子7aの構成と同様である。
また、図18に示されるように、第2貫通孔8bが形成された放熱ブロック6が配置される第1貫通孔8aの内周面に凹部9が設けられてもよい。図18に示された構成における接合部13aおよび端子7aの構成は、図14に示された半導体装置における接合部13aおよび端子7aの構成と同様である。
<作用効果>
上記半導体装置1において、放熱ブロック6は、第1放熱ブロック主面6aから第2放熱ブロック主面6bにかけて貫通する第2貫通孔8bが形成されている。
上記半導体装置1において、放熱ブロック6は、第1放熱ブロック主面6aから第2放熱ブロック主面6bにかけて貫通する第2貫通孔8bが形成されている。
このようにすれば、放熱ブロック6の外周だけでなく、第2貫通孔8bの内部まで接合材13で充填されるように、接合部13aを形成できる。このため、半導体素子2の電極3と第2放熱基板5との接合強度が向上する。結果として、高信頼性と長寿命の半導体装置1を得ることができる。
実施の形態6.
本実施の形態は、上述した実施の形態1から実施の形態5に係る半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態6として、三相のインバータに本開示を適用した場合について説明する。
本実施の形態は、上述した実施の形態1から実施の形態5に係る半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態6として、三相のインバータに本開示を適用した場合について説明する。
図19は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図19に示される電力変換システムは、電源24、電力変換装置20、負荷25から構成される。電源24は直流電源であり、電力変換装置20に直流電力を供給する。電源24は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源24を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
電力変換装置20は、電源24と負荷25の間に接続された三相のインバータであり、電源24から供給され、入力された直流電力を交流電力に変換し、負荷25に交流電力を供給する。電力変換装置20は、図19に示すように、直流電力を交流電力に変換して出力する主変換回路21と、主変換回路21の各スイッチング素子を駆動する駆動信号を出力する駆動回路22と、駆動回路22を制御する制御信号を駆動回路22に出力する制御回路23とを備えている。
負荷25は、電力変換装置20から供給された交流電力によって駆動される三相の電動機である。なお、負荷25は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置20の詳細を説明する。主変換回路21は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源24から供給される直流電力を交流電力に変換し、負荷25に供給する。主変換回路21の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路21は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路21の各スイッチング素子には、上述した実施の形態1から実施の形態5のいずれかに係る半導体装置1を適用する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路21の3つの出力端子は、負荷25に接続される。
駆動回路22は、主変換回路21のスイッチング素子を駆動する駆動信号を生成し、主変換回路21のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路23からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路23は、負荷25に所望の電力が供給されるよう主変換回路21のスイッチング素子を制御する。具体的には、負荷25に供給すべき電力に基づいて主変換回路21の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路21を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路22に制御指令(制御信号)を出力する。駆動回路22は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路21のスイッチング素子として実施の形態1から実施の形態5のいずれかに係る半導体装置を適用するため、高信頼性を有し長寿命な電力変換装置実現できる。
本実施の形態では、2レベルの電力変換装置を説明したが、本実施の形態は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本実施の形態1~5を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態の少なくとも2つを組み合わせてもよい。本開示の基本的な範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
以下、本開示の諸態様を付記としてまとめて記載する。
(付記1)
電極を有する半導体素子と、
前記半導体素子が搭載されている第1放熱基板と、
前記電極に対向するように配置された放熱ブロックと、
前記放熱ブロックから見て前記電極と反対側に配置された第2放熱基板と、
前記放熱ブロックの側面を覆い、前記半導体素子の前記電極および前記第2放熱基板に接した接合材とを備えた半導体装置。
(付記2)
前記半導体装置は、
第1貫通孔を有する端子を備え、
前記端子は、
前記半導体素子の前記電極と対面している第1端子主面と、
前記第1端子主面の反対にある第2端子主面とを有し、
前記第1貫通孔は、前記第1端子主面から前記第2端子主面にまで到達するように形成され、
前記端子は、前記第1貫通孔の内部に前記放熱ブロックが配置されるように、前記半導体素子の前記電極と前記第2放熱基板との間に配置され、
前記接合材は、前記端子と接している、付記1に記載の半導体装置。
(付記3)
前記接合材は前記第1貫通孔の内部から前記第1端子主面上および前記第2端子主面上にまで延在している、付記2に記載の半導体装置。
(付記4)
前記第1貫通孔は、前記貫通孔の内周面に形成された凹部を有する、付記2および付記3に記載の半導体装置。
(付記5)
前記第1貫通孔は、前記第1貫通孔の径方向における面積が最小となる第1領域を有し、
前記第1領域における前記面積に対して、
前記第1端子主面上の前記第1貫通孔の第1開口部面積と、前記第2端子主面上の前記第1貫通孔の第2開口部面積とが大きい、付記2から付記4のいずれか1項に記載の半導体装置。
(付記6)
前記放熱ブロックは、
前記半導体素子の前記電極と対面している第1放熱ブロック主面と、
前記第1放熱ブロック主面の反対にある第2放熱ブロック主面とを有し、
前記第1放熱ブロック主面の第1表面積は、前記第2放熱ブロック主面の第2表面積より大きい、付記1から付記5のいずれか1項に記載の半導体装置。
(付記7)
前記放熱ブロックは、
前記半導体素子の前記電極と対面している第1放熱ブロック主面と、
前記第1放熱ブロック主面の反対にある第2放熱ブロック主面とを有し、更に、
前記放熱ブロックは、前記第1放熱ブロック主面から前記第2放熱ブロック主面にまで到達するように形成された第2貫通孔を有する、付記1から付記6のいずれか1項に記載の半導体装置。
(付記8)
前記接合材を構成する材料は、はんだ、焼結材、および接着剤からなる群から選択されるいずれか1つを含む、付記1から付記7のいずれか1項に記載の半導体装置。
(付記9)
前記電極、前記端子、前記第2放熱基板、および前記放熱ブロックからなる群から選択されるいずれか1つは、前記接合材と接する領域に形成されためっき層を含む、付記2から付記5のいずれか1項に記載の半導体装置。
(付記10)
前記めっき層は、ニッケル、銀、金、および錫からなる群から選択される少なくとも1つを主成分とする、付記9に記載の半導体装置。
(付記11)
前記第1放熱基板および前記第2放熱基板は、アルミニウムまたは銅を主成分とする、付記1から付記10のいずれか1項に記載の半導体装置。
(付記12)
前記第1放熱基板および前記第2放熱基板は、
互いに対面する面と反対の面に接続された絶縁放熱シートをそれぞれ備え、
前記絶縁放熱シートは、
絶縁層と、
前記絶縁層と積層された金属層とを含む、付記1から付記11のいずれか1項に記載の半導体装置。
(付記13)
前記第1放熱基板あるいは前記第2放熱基板に前記絶縁放熱シートを介して接続された冷却器を備えた、付記12に記載の半導体装置。
(付記14)
前記第1放熱基板あるいは前記第2放熱基板に接続された冷却器を備えた、付記1から付記13のいずれか1項に記載の半導体装置。
(付記15)
前記半導体素子、前記第1放熱基板および前記第2放熱基板を覆った封止樹脂を備えた、付記1から付記14のいずれか1項に記載の半導体装置。
(付記16)
前記半導体素子は、絶縁ゲートバイポーラトランジスタである、付記1から付記15のいずれか1項に記載の半導体装置。
(付記17)
前記半導体素子は、ワイドバンドギャップ半導体を含む、付記1から付記16のいずれか1項に記載の半導体装置。
(付記18)
付記1に記載の半導体装置を有し、入力される電力を変換し出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた電力変換装置。
(付記19)
第1放熱基板、第2放熱基板、放熱ブロック、および電極を有する半導体素子を準備する工程と、
前記第1放熱基板上に第1接合材を介して前記半導体素子を搭載する工程と、
前記第1接合材を加熱することにより、前記第1放熱基板に前記第1接合材を介して前記半導体素子を接合する工程と、
前記半導体素子の前記電極上に第2接合材を介して前記放熱ブロックを搭載し、更に、
前記放熱ブロックの上に前記第3接合材を介して第2放熱基板を搭載する工程と、
前記第2接合材および前記第3接合材を加熱することにより、前記第2接合材および前記第3接合材が、前記放熱ブロックの側面を覆うとともに、前記電極と前記第2放熱基板とを接合する工程と、を備えた半導体装置の製造方法。
(付記1)
電極を有する半導体素子と、
前記半導体素子が搭載されている第1放熱基板と、
前記電極に対向するように配置された放熱ブロックと、
前記放熱ブロックから見て前記電極と反対側に配置された第2放熱基板と、
前記放熱ブロックの側面を覆い、前記半導体素子の前記電極および前記第2放熱基板に接した接合材とを備えた半導体装置。
(付記2)
前記半導体装置は、
第1貫通孔を有する端子を備え、
前記端子は、
前記半導体素子の前記電極と対面している第1端子主面と、
前記第1端子主面の反対にある第2端子主面とを有し、
前記第1貫通孔は、前記第1端子主面から前記第2端子主面にまで到達するように形成され、
前記端子は、前記第1貫通孔の内部に前記放熱ブロックが配置されるように、前記半導体素子の前記電極と前記第2放熱基板との間に配置され、
前記接合材は、前記端子と接している、付記1に記載の半導体装置。
(付記3)
前記接合材は前記第1貫通孔の内部から前記第1端子主面上および前記第2端子主面上にまで延在している、付記2に記載の半導体装置。
(付記4)
前記第1貫通孔は、前記貫通孔の内周面に形成された凹部を有する、付記2および付記3に記載の半導体装置。
(付記5)
前記第1貫通孔は、前記第1貫通孔の径方向における面積が最小となる第1領域を有し、
前記第1領域における前記面積に対して、
前記第1端子主面上の前記第1貫通孔の第1開口部面積と、前記第2端子主面上の前記第1貫通孔の第2開口部面積とが大きい、付記2から付記4のいずれか1項に記載の半導体装置。
(付記6)
前記放熱ブロックは、
前記半導体素子の前記電極と対面している第1放熱ブロック主面と、
前記第1放熱ブロック主面の反対にある第2放熱ブロック主面とを有し、
前記第1放熱ブロック主面の第1表面積は、前記第2放熱ブロック主面の第2表面積より大きい、付記1から付記5のいずれか1項に記載の半導体装置。
(付記7)
前記放熱ブロックは、
前記半導体素子の前記電極と対面している第1放熱ブロック主面と、
前記第1放熱ブロック主面の反対にある第2放熱ブロック主面とを有し、更に、
前記放熱ブロックは、前記第1放熱ブロック主面から前記第2放熱ブロック主面にまで到達するように形成された第2貫通孔を有する、付記1から付記6のいずれか1項に記載の半導体装置。
(付記8)
前記接合材を構成する材料は、はんだ、焼結材、および接着剤からなる群から選択されるいずれか1つを含む、付記1から付記7のいずれか1項に記載の半導体装置。
(付記9)
前記電極、前記端子、前記第2放熱基板、および前記放熱ブロックからなる群から選択されるいずれか1つは、前記接合材と接する領域に形成されためっき層を含む、付記2から付記5のいずれか1項に記載の半導体装置。
(付記10)
前記めっき層は、ニッケル、銀、金、および錫からなる群から選択される少なくとも1つを主成分とする、付記9に記載の半導体装置。
(付記11)
前記第1放熱基板および前記第2放熱基板は、アルミニウムまたは銅を主成分とする、付記1から付記10のいずれか1項に記載の半導体装置。
(付記12)
前記第1放熱基板および前記第2放熱基板は、
互いに対面する面と反対の面に接続された絶縁放熱シートをそれぞれ備え、
前記絶縁放熱シートは、
絶縁層と、
前記絶縁層と積層された金属層とを含む、付記1から付記11のいずれか1項に記載の半導体装置。
(付記13)
前記第1放熱基板あるいは前記第2放熱基板に前記絶縁放熱シートを介して接続された冷却器を備えた、付記12に記載の半導体装置。
(付記14)
前記第1放熱基板あるいは前記第2放熱基板に接続された冷却器を備えた、付記1から付記13のいずれか1項に記載の半導体装置。
(付記15)
前記半導体素子、前記第1放熱基板および前記第2放熱基板を覆った封止樹脂を備えた、付記1から付記14のいずれか1項に記載の半導体装置。
(付記16)
前記半導体素子は、絶縁ゲートバイポーラトランジスタである、付記1から付記15のいずれか1項に記載の半導体装置。
(付記17)
前記半導体素子は、ワイドバンドギャップ半導体を含む、付記1から付記16のいずれか1項に記載の半導体装置。
(付記18)
付記1に記載の半導体装置を有し、入力される電力を変換し出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた電力変換装置。
(付記19)
第1放熱基板、第2放熱基板、放熱ブロック、および電極を有する半導体素子を準備する工程と、
前記第1放熱基板上に第1接合材を介して前記半導体素子を搭載する工程と、
前記第1接合材を加熱することにより、前記第1放熱基板に前記第1接合材を介して前記半導体素子を接合する工程と、
前記半導体素子の前記電極上に第2接合材を介して前記放熱ブロックを搭載し、更に、
前記放熱ブロックの上に前記第3接合材を介して第2放熱基板を搭載する工程と、
前記第2接合材および前記第3接合材を加熱することにより、前記第2接合材および前記第3接合材が、前記放熱ブロックの側面を覆うとともに、前記電極と前記第2放熱基板とを接合する工程と、を備えた半導体装置の製造方法。
1 半導体装置、2 半導体素子、3 電極、4 第1放熱基板、5 第2放熱基板、6 放熱ブロック、6a 第1放熱ブロック主面、6b 第2放熱ブロック主面、6c 放熱ブロック側面、6d 角部、7,7a,7b,7c 端子、8a 第1貫通孔、8b 第2貫通孔、9 凹部、9a 第1段差面、9b 第2段差面、9c 第3段差面、10a 第1端子主面、10b 第2端子主面、12 めっき層、13 接合材、13a,13b,13c,13d 接合部、14 金属ワイヤ配線、15 絶縁放熱シート、15a 絶縁層、15b 金属層、16 封止樹脂、17 冷却器、18 フィン、20 電力変換装置、21 主変換装置、22 駆動回路装置、23 制御回路装置、24 電源、25 負荷、l 第1距離、L 狭小領域、S1 第1開口部面積、S2 第2開口部面積、S3 最小孔面積、R 中心軸。
Claims (19)
- 電極を有する半導体素子と、
前記半導体素子が搭載されている第1放熱基板と、
前記電極に対向するように配置された放熱ブロックと、
前記放熱ブロックから見て前記電極と反対側に配置された第2放熱基板と、
前記放熱ブロックの側面を覆い、前記半導体素子の前記電極および前記第2放熱基板に接した接合材とを備えた半導体装置。 - 前記半導体装置は、
第1貫通孔を有する端子を備え、
前記端子は、
前記半導体素子の前記電極と対面している第1端子主面と、
前記第1端子主面の反対にある第2端子主面とを有し、
前記第1貫通孔は、前記第1端子主面から前記第2端子主面にまで到達するように形成され、
前記端子は、前記第1貫通孔の内部に前記放熱ブロックが配置されるように、前記半導体素子の前記電極と前記第2放熱基板との間に配置され、
前記接合材は、前記端子と接している、請求項1に記載の半導体装置。 - 前記接合材は前記第1貫通孔の内部から前記第1端子主面上および前記第2端子主面上にまで延在している、請求項2に記載の半導体装置。
- 前記第1貫通孔は、前記貫通孔の内周面に形成された凹部を有する、請求項2に記載の半導体装置。
- 前記第1貫通孔は、前記第1貫通孔の径方向における面積が最小となる第1領域を有し、
前記第1領域における前記面積に対して、
前記第1端子主面上の前記第1貫通孔の第1開口部面積と、前記第2端子主面上の前記第1貫通孔の第2開口部面積とが大きい、請求項2に記載の半導体装置。 - 前記放熱ブロックは、
前記半導体素子の前記電極と対面している第1放熱ブロック主面と、
前記第1放熱ブロック主面の反対にある第2放熱ブロック主面とを有し、
前記第1放熱ブロック主面の第1表面積は、前記第2放熱ブロック主面の第2表面積より大きい、請求項1から請求項5のいずれか1項に記載の半導体装置。 - 前記放熱ブロックは、
前記半導体素子の前記電極と対面している第1放熱ブロック主面と、
前記第1放熱ブロック主面の反対にある第2放熱ブロック主面とを有し、更に、
前記放熱ブロックは、前記第1放熱ブロック主面から前記第2放熱ブロック主面にまで到達するように形成された第2貫通孔を有する、請求項1から請求項5のいずれか1項に記載の半導体装置。 - 前記接合材を構成する材料は、はんだ、焼結材、および接着剤からなる群から選択されるいずれか1つを含む、請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記電極、前記端子、前記第2放熱基板、および前記放熱ブロックからなる群から選択されるいずれか1つは、前記接合材と接する領域に形成されためっき層を含む、請求項2から請求項5のいずれか1項に記載の半導体装置。
- 前記めっき層は、ニッケル、銀、金、および錫からなる群から選択される少なくとも1つを主成分とする、請求項9に記載の半導体装置。
- 前記第1放熱基板および前記第2放熱基板は、アルミニウムまたは銅を主成分とする、請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記第1放熱基板および前記第2放熱基板は、
互いに対面する面と反対の面に接続された絶縁放熱シートをそれぞれ備え、
前記絶縁放熱シートは、
絶縁層と、
前記絶縁層と積層された金属層とを含む、請求項1から請求項5のいずれか1項に記載の半導体装置。 - 前記第1放熱基板あるいは前記第2放熱基板に前記絶縁放熱シートを介して接続された冷却器を備えた、請求項12に記載の半導体装置。
- 前記第1放熱基板あるいは前記第2放熱基板に接続された冷却器を備えた、請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記半導体素子、前記第1放熱基板および前記第2放熱基板を覆った封止樹脂を備えた、請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記半導体素子は、絶縁ゲートバイポーラトランジスタである、請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記半導体素子は、ワイドバンドギャップ半導体を含む、請求項1から請求項5のいずれか1項に記載の半導体装置。
- 請求項1に記載の半導体装置を有し、入力される電力を変換し出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた電力変換装置。 - 第1放熱基板、第2放熱基板、放熱ブロック、および電極を有する半導体素子を準備する工程と、
前記第1放熱基板上に第1接合材を介して前記半導体素子を搭載する工程と、
前記第1接合材を加熱することにより、前記第1放熱基板に前記第1接合材を介して前記半導体素子を接合する工程と、
前記半導体素子の前記電極上に第2接合材を介して前記放熱ブロックを搭載し、更に、
前記放熱ブロックの上に前記第3接合材を介して第2放熱基板を搭載する工程と、
前記第2接合材および前記第3接合材を加熱することにより、前記第2接合材および前記第3接合材が、前記放熱ブロックの側面を覆うとともに、前記電極と前記第2放熱基板とを接合する工程と、を備えた半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022115749A JP2024013570A (ja) | 2022-07-20 | 2022-07-20 | 半導体装置、半導体装置の製造方法および電力変換装置 |
DE102023118127.0A DE102023118127A1 (de) | 2022-07-20 | 2023-07-10 | Halbleitervorrichtung, Verfahren einer Fertigung einer Halbleitervorrichtung und Leistungskonvertierungsvorrichtung |
CN202310864292.2A CN117438386A (zh) | 2022-07-20 | 2023-07-14 | 半导体装置、半导体装置的制造方法及电力转换装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022115749A JP2024013570A (ja) | 2022-07-20 | 2022-07-20 | 半導体装置、半導体装置の製造方法および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024013570A true JP2024013570A (ja) | 2024-02-01 |
JP2024013570A5 JP2024013570A5 (ja) | 2024-08-16 |
Family
ID=89429378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022115749A Pending JP2024013570A (ja) | 2022-07-20 | 2022-07-20 | 半導体装置、半導体装置の製造方法および電力変換装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2024013570A (ja) |
CN (1) | CN117438386A (ja) |
DE (1) | DE102023118127A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5905328B2 (ja) | 2012-05-11 | 2016-04-20 | 株式会社日立製作所 | 半導体装置 |
JP7172846B2 (ja) | 2019-05-15 | 2022-11-16 | 株式会社デンソー | 半導体装置 |
-
2022
- 2022-07-20 JP JP2022115749A patent/JP2024013570A/ja active Pending
-
2023
- 2023-07-10 DE DE102023118127.0A patent/DE102023118127A1/de active Pending
- 2023-07-14 CN CN202310864292.2A patent/CN117438386A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117438386A (zh) | 2024-01-23 |
DE102023118127A1 (de) | 2024-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7196815B2 (ja) | 半導体モジュール及び電力変換装置 | |
JP2007251076A (ja) | パワー半導体モジュール | |
JP2019083283A (ja) | 半導体モジュール、その製造方法及び電力変換装置 | |
JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6575739B1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
CN113140528A (zh) | 半导体装置 | |
JP5899952B2 (ja) | 半導体モジュール | |
US11735557B2 (en) | Power module of double-faced cooling | |
JP6952889B2 (ja) | パワー半導体モジュール及びその製造方法並びに電力変換装置 | |
JP7053897B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
WO2020208713A1 (ja) | パワー半導体モジュール及び電力変換装置 | |
US11652032B2 (en) | Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device | |
JP7523419B2 (ja) | 電力用半導体装置の製造方法 | |
JP2024013570A (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
US20240030087A1 (en) | Semiconductor device, method of manufacturing semiconductor device, and power conversion device | |
JP7561677B2 (ja) | 電力半導体装置、電力半導体装置の製造方法及び電力変換装置 | |
JP7562012B2 (ja) | 半導体装置、電力変換装置、および半導体装置の製造方法 | |
JP7535909B2 (ja) | 電力用半導体装置およびその製造方法ならびに電力変換装置 | |
WO2023136264A1 (ja) | 樹脂封止型半導体装置 | |
JP7418474B2 (ja) | 半導体装置および電力変換装置 | |
JP7487614B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
WO2022239154A1 (ja) | パワーモジュールおよび電力変換装置 | |
JP2023162108A (ja) | 樹脂封止型半導体装置及び電力変換装置 | |
JP2024102810A (ja) | 半導体パッケージ及びその製造方法 | |
CN111788694A (zh) | 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240807 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240807 |