WO2023175675A1 - パワーモジュール半導体パッケージおよび半導体装置 - Google Patents

パワーモジュール半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
WO2023175675A1
WO2023175675A1 PCT/JP2022/011345 JP2022011345W WO2023175675A1 WO 2023175675 A1 WO2023175675 A1 WO 2023175675A1 JP 2022011345 W JP2022011345 W JP 2022011345W WO 2023175675 A1 WO2023175675 A1 WO 2023175675A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
power
substrate
power semiconductor
power module
Prior art date
Application number
PCT/JP2022/011345
Other languages
English (en)
French (fr)
Inventor
耕三 原田
穂隆 六分一
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2024507214A priority Critical patent/JPWO2023175675A1/ja
Priority to PCT/JP2022/011345 priority patent/WO2023175675A1/ja
Publication of WO2023175675A1 publication Critical patent/WO2023175675A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present disclosure relates to a power module semiconductor package and a semiconductor device.
  • Power semiconductor elements include insulated gate bipolar transistors (IGBTs), MOS field effect transistors (MOSFETs), bipolar transistors, diodes, and the like.
  • a power module semiconductor package in which a power semiconductor element is mounted on a circuit board and packaged with a sealing resin.
  • a power module semiconductor package is connected to a cooler called a heat sink, a control component, and the like, and is used as a semiconductor device (power conversion device) in a wide range of fields such as industrial equipment, automobiles, and railways.
  • a power semiconductor element is mounted on a heat spreader, which is a metal member, in order to ensure heat dissipation. Electrical connection between the electrodes of the power semiconductor element and a lead frame used as an external terminal is performed by a bonding wire. Further, the tip portion of the lead frame, which serves as an external connection terminal, protrudes from the sealing resin. Furthermore, in order to ensure heat dissipation, the bottom surface (surface) of the heat spreader is exposed on the surface of the sealing resin.
  • a heat sink is further bonded to the exposed heat spreader in order to ensure heat dissipation during actual operation.
  • the heat sink is formed into a fin shape.
  • the heat spreader and the heat sink are joined by an insulating layer having heat dissipation and insulation properties.
  • a transfer mold type semiconductor package equipped with a heat sink is often used as a semiconductor device (power conversion device).
  • Patent Document 1 Patent Document 1
  • Patent Document 2 Patent Document 3
  • the present disclosure has been made under such development, and one purpose is to provide a power module semiconductor package that can be miniaturized, and another purpose is to provide a power module semiconductor package that can be miniaturized.
  • An object of the present invention is to provide a semiconductor device as a power conversion device using a semiconductor package.
  • a power module semiconductor package includes a substrate, a first power semiconductor element, a second power semiconductor element, an external main terminal, a signal terminal, and a sealing resin.
  • the substrate has a first main surface and a second main surface facing each other.
  • the first power semiconductor element is mounted on the first main surface of the substrate.
  • the second power semiconductor element is mounted on the second main surface of the substrate.
  • the external main terminal includes a first external main terminal electrically connected to the first power semiconductor element and a second external main terminal electrically connected to the second power semiconductor element.
  • the signal terminal includes a first signal terminal electrically connected to the first power semiconductor element and a second signal terminal electrically connected to the second power semiconductor element.
  • the sealing resin seals the first power semiconductor element and the second power semiconductor element in such a manner that the external main terminal and the signal terminal protrude.
  • the external main terminal is arranged on the side opposite to the side where the signal terminal is arranged with respect to the first power semiconductor element and the second power semiconductor element.
  • the first power semiconductor element and the second power semiconductor element are electrically connected via a via penetrating the substrate.
  • the first power semiconductor element In plan view from the second main surface of the substrate, the first power semiconductor element has a region that does not overlap with the second power semiconductor element and the substrate.
  • the first power semiconductor element and the first signal terminal are electrically connected by a bonding wire that connects the non-overlapping region of the first power semiconductor element and the first signal terminal.
  • a semiconductor device is a semiconductor device having the power module semiconductor package described above, and includes a cooler, a main conversion circuit, and a control circuit.
  • the cooler is attached to the power module semiconductor package.
  • the main conversion circuit converts input power and outputs it.
  • the control circuit outputs a control signal for controlling the main conversion circuit to the main conversion circuit.
  • the first power semiconductor element has a region that does not overlap with the second power semiconductor element and the substrate in a plan view from the second main surface of the substrate.
  • the first power semiconductor element and the first signal terminal are electrically connected by a bonding wire that connects the non-overlapping region of the first power semiconductor element and the first signal terminal.
  • a cooler is attached to the power module semiconductor package described above. Thereby, it is possible to reduce the size and weight of the semiconductor device.
  • FIG. 1 is a plan view showing the structure of a power module semiconductor package according to a first embodiment
  • FIG. FIG. 2 is a cross-sectional view taken along the cross-sectional line II-II shown in FIG. 1 in the same embodiment.
  • FIG. 7 is another plan view showing the structure of the power module semiconductor package in the same embodiment.
  • FIG. 3 is a cross-sectional view showing one step of the method for manufacturing a power module semiconductor package in the same embodiment.
  • FIG. 5 is a cross-sectional view showing a step performed after the step shown in FIG. 4 in the same embodiment.
  • FIG. 6 is a cross-sectional view showing a step performed after the step shown in FIG. 5 in the same embodiment.
  • FIG. 7 is a cross-sectional view showing a step performed after the step shown in FIG.
  • FIG. 6 is a cross-sectional view showing a step performed after the step shown in FIG. 7 in the same embodiment.
  • FIG. FIG. 3 is a plan view showing the structure of a power module semiconductor package according to a first comparative example. 10 is a cross-sectional view taken along the cross-sectional line XX shown in FIG. 9.
  • FIG. FIG. 7 is a cross-sectional view showing the structure of a power module semiconductor package according to a second comparative example.
  • FIG. 3 is a plan view showing the structure of a power module semiconductor package according to a second embodiment.
  • 13 is a cross-sectional view taken along the cross-sectional line XIII-XIII shown in FIG. 12 in the same embodiment.
  • FIG. 7 is another plan view showing the structure of the power module semiconductor package in the same embodiment.
  • FIG. 3 is a cross-sectional view showing one step of the method for manufacturing a power module semiconductor package in the same embodiment.
  • FIG. 16 is a cross-sectional view showing a step performed after the step shown in FIG. 15 in the same embodiment.
  • FIG. 17 is a cross-sectional view showing a step performed after the step shown in FIG. 16 in the same embodiment.
  • FIG. 18 is a cross-sectional view showing a step performed after the step shown in FIG. 17 in the same embodiment.
  • 19 is a cross-sectional view showing a step performed after the step shown in FIG. 18 in the same embodiment.
  • FIG. 7 is a cross-sectional view showing the structure of a power module semiconductor package according to a third embodiment.
  • FIG. 7 is a cross-sectional view showing the structure of a power module semiconductor package according to a fourth embodiment.
  • FIG. 7 is a cross-sectional view showing the structure of a power module semiconductor package according to a fifth embodiment.
  • FIG. 7 is a cross-sectional view showing the structure of a power module semiconductor package according to a sixth embodiment.
  • 7 is a cross-sectional view showing the structure of a first example of a semiconductor device according to a seventh embodiment.
  • FIG. FIG. 7 is a cross-sectional view showing the structure of a second example of a semiconductor device in the same embodiment.
  • FIG. 7 is a block diagram of a semiconductor device according to an eighth embodiment.
  • a power semiconductor element sealed with a mold resin is referred to as a power module semiconductor package.
  • a power module semiconductor package equipped with a cooler such as a heat sink is called a semiconductor device as a power converter.
  • the power module semiconductor package and the like will be explained using XYZ coordinate axes (three-dimensional coordinate axes) as necessary.
  • the power module semiconductor package 1 according to the first embodiment includes a substrate 5, a first power semiconductor element 17, a second power semiconductor element 41, a heat spreader 31, a metal block 27, It includes a first bonding wire 47, a second bonding wire 49, a third bonding wire 51, a sealing resin 53, and the like.
  • the substrate 5 has a first main surface 5a and a second main surface 5b facing each other.
  • a first wiring layer 13 and a first external main terminal 11 are formed on the first main surface 5a of the substrate 5.
  • a second wiring layer 35, a second external main terminal 33, and a signal terminal 37 are formed on the second main surface 5b of the substrate 5.
  • the first wiring layer 13 and the second wiring layer 35 are electrically connected by a via 9 penetrating the substrate 5.
  • the signal terminal 37 includes a first signal terminal 37a and a second signal terminal 37b.
  • the substrate 5 has a substrate opening 7 formed therein.
  • a first main electrode 19 and a first signal electrode 21 are formed in the first power semiconductor element 17 .
  • a second main electrode 43 and a second signal electrode 45 are formed in the second power semiconductor element 41 .
  • the first main electrode 19 of the first power semiconductor element 17 is bonded to the first wiring layer 13 by solder 23 . Further, a metal block 27 is joined to the first external main terminal 11 by solder 23.
  • a heat spreader 31 is bonded to the first power semiconductor element 17 and the metal block 27 by solder 25 on the side opposite to the side where the substrate 5 is bonded.
  • a second power semiconductor element 41 is bonded to the second wiring layer 35 by solder 39.
  • the first power semiconductor element 17 has a region 18 (offset region) that does not overlap with the second power semiconductor element 41 and the substrate 5.
  • the non-overlapping region 18 is located in the substrate opening 7 in the substrate 5.
  • the first signal electrode 21 of the first power semiconductor element 17 and the first signal terminal 37a are electrically connected via the substrate opening 7 by a first bonding wire 47.
  • the second signal electrode 45 of the second power semiconductor element 41 and the second signal terminal 37b are electrically connected by a second bonding wire 49.
  • the second main electrode 43 of the second power semiconductor element 41 and the second external main terminal 33 are electrically connected by a third bonding wire 51.
  • the sealing resin 53 is arranged so that the first external main terminal 11, the second external main terminal 33, and the signal terminal 37 protrude, and the surface (bottom surface) of the heat spreader 31 is exposed. It is formed so as to seal the power semiconductor element 41 and the like.
  • a power control semiconductor element such as an insulated gate bipolar transistor (IGBT) or a MOS field effect transistor (MOSFET), a free wheel diode, or the like is used.
  • IGBT insulated gate bipolar transistor
  • MOSFET MOS field effect transistor
  • the heat spreader 31 is made of a metal with excellent heat dissipation properties, such as copper or aluminum.
  • the first power semiconductor element 17 is bonded to the heat spreader 31 by solder 25, but the bonding material is not limited to the solder 25; for example, sintered silver or a conductive adhesive may be used. Alternatively, bonding may be performed using liquid phase diffusion bonding technology.
  • the metal block 27 is made of a conductive metal such as copper or aluminum, for example.
  • the metal block 27 has approximately the same thickness as the first power semiconductor element 17 (in the Z-axis direction).
  • the metal block 27 is joined to the heat spreader 31 by solder 25, but sintered silver or a conductive adhesive may also be used, or the metal block 27 may be joined using liquid phase diffusion bonding techniques.
  • the metal block 27 has the function of electrically connecting the heat spreader 31 and the first external main terminal 11 and guiding the current flowing from the first power semiconductor element 17 to the heat spreader 31 to the first external main terminal 11.
  • the material is not limited to the metal block 27, and for example, a solder ball or a metal ball may be used. Further, as the heat spreader 31, a heat spreader in which protrusions are provided in advance by forging may be used.
  • the substrate 5 is assumed to be a glass epoxy-based organic insulating substrate.
  • an insulating film made of a polymer material such as liquid crystal polymer or polyimide may be used.
  • an inorganic insulating substrate such as a ceramic substrate may be used.
  • the first wiring layer 13 and first external main terminal 11 formed on the first main surface 5a of the substrate 5 are formed, for example, by patterning a metal layer such as copper by etching. Further, the second wiring layer 35 and the second external main terminal 33 formed on the second main surface 5b of the substrate 5 are also formed by patterning a metal layer such as copper by etching.
  • the first main electrode 19 of the first power semiconductor element 17 is bonded to the first wiring layer 13 with solder 23 .
  • a metal block 27 is joined to the first external main terminal 11 with solder 23 .
  • the bonding material is not limited to the solder 23; for example, sintered silver or a conductive adhesive may be used, or bonding may be performed using liquid phase diffusion bonding technology.
  • a second power semiconductor element 41 (back side) is bonded to the second wiring layer 35 with solder 39.
  • the bonding material is not limited to the solder 39; for example, sintered silver or a conductive adhesive may be used, or bonding may be performed using liquid phase diffusion bonding technology.
  • the first main electrode 19 of the first power semiconductor element 17 and the second power semiconductor element 41 (back surface) are electrically connected via the first wiring layer 13, the via 9, and the second wiring layer 35.
  • a first bonding wire 47 that electrically connects the first signal electrode 21 of the first power semiconductor element 17 and the first signal terminal 37a is formed to pass through the substrate opening 7.
  • a second bonding wire 49 that electrically connects the second signal electrode 45 of the second power semiconductor element 41 and the second signal terminal 37b is formed so as to straddle the substrate opening 7.
  • the third bonding wire 51 electrically connects the second main electrode 43 of the second power semiconductor element 41 and the second external main terminal 33 so that the substrate opening 7 is located with respect to the second power semiconductor element 41. It is formed on the opposite side (X-axis negative direction).
  • the power module semiconductor package 1 according to the first embodiment is configured as described above.
  • a current is input to the second external main terminal 33 from outside the power module semiconductor package 1 .
  • the current input to the second external main terminal 33 flows into the second main electrode 43 of the second power semiconductor element 41 via the third bonding wire 51.
  • the current flowing into the second main electrode 43 flows from the back surface of the second power semiconductor element 41 through the second wiring layer 35 , passes through the via 9 and the first wiring layer 13 , and passes through the first main electrode 19 of the first power semiconductor element 17 . flows into.
  • the current flowing into the first main electrode 19 is output from the back surface of the first power semiconductor element 17 to the outside of the power module semiconductor package 1 via the heat spreader 31, the metal block 27, and the first external main terminal 11.
  • a signal current is output from the first signal electrode 21 of the first power semiconductor element 17 to the first signal terminal 37a via the first bonding wire 47. Further, a signal current is output from the second signal electrode 45 of the second power semiconductor element 41 to the second signal terminal 37b via the second bonding wire 49.
  • the first power semiconductor element 17 and the metal block 27 are bonded to the surface of the heat spreader 31 with solder 25.
  • a substrate 5 having a first main surface 5a and a second main surface 5b facing each other is prepared (see FIG. 5).
  • a first wiring layer 13 and a first external main terminal 11 are formed on the first main surface 5a of the substrate 5 in advance.
  • a second wiring layer 35, a second external main terminal 33, and a signal terminal 37 are formed on the second main surface 5b of the substrate 5.
  • a substrate opening 7 is formed in the substrate 5 so as to pass through the substrate 5.
  • the first main electrode 19 of the first power semiconductor element 17 and the first wiring layer 13 are bonded together with the solder 23, and the metal block 27 and the first external main terminal 11 are bonded together. , and are joined by solder 23.
  • the second wiring layer 35 and the second power semiconductor element 41 are bonded using solder 39.
  • the first signal electrode 21 of the first power semiconductor element 17 and the first signal terminal 37a are electrically connected by the first bonding wire 47 through the substrate opening 7. .
  • the second signal electrode 45 of the second power semiconductor element 41 and the second signal terminal 37b are electrically connected by the second bonding wire 49 so as to straddle the substrate opening 7.
  • the second main electrode 43 of the second power semiconductor element 41 and the second external main terminal 33 are electrically connected by the third bonding wire 51 .
  • the first power semiconductor element 17, the second power semiconductor element 41, etc. mounted on the substrate 5 are placed in, for example, a transfer mold die (not shown), and the sealing resin 53 (see FIG. 8) is placed. Fill it. Thereafter, the power module semiconductor package 1 sealed with the sealing resin 53 is completed as shown in FIG. 8 by taking it out from the transfer molding die.
  • the first power semiconductor element 17 is different from the second power semiconductor element 41 and the substrate 5.
  • a non-overlapping area 18 is provided. Thereby, the power module semiconductor package 1 can be made smaller. This will be explained in comparison with a power module semiconductor package according to a comparative example.
  • a power module semiconductor package according to a first comparative example will be described. As shown in FIGS. 9 and 10, in the power module semiconductor package 501 according to the first comparative example, two copper patterns 505 are formed on one main surface of the insulating substrate 503. A first power semiconductor element 507 is bonded to one copper pattern 505. A second power semiconductor element 509 is bonded to the other copper pattern 505.
  • the signal terminal 515 and the first power semiconductor element 507 are electrically connected by a bonding wire 519.
  • the first external main terminal 511 and the first power semiconductor element 507 are electrically connected via one copper pattern 505.
  • the first power semiconductor element 507 and the second power semiconductor element 509 are electrically connected by a bonding wire 519 and the other copper pattern 505.
  • the signal terminal 515 and the second power semiconductor element 509 are electrically connected by a bonding wire 519.
  • the second external main terminal 513 and the second power semiconductor element 509 are electrically connected by a bonding wire 519.
  • Each of the signal terminal 515, the first external main terminal 511, and the second external main terminal 513 is formed from a lead frame 517.
  • the power module semiconductor package 501 In the power module semiconductor package 501 according to the first comparative example, two copper patterns 505 are formed on one main surface of the insulating substrate 503, the first power semiconductor element 507 is bonded to one of the copper patterns 505, and the A second power semiconductor element 509 is bonded to the pattern 505. Further, a signal terminal 515 formed from a lead frame 517, a first external main terminal 511, and a second external main terminal 513 are arranged so as to surround the insulating substrate 503. Therefore, there is a limit to miniaturizing the power module semiconductor package 501.
  • an organic layer 559 is formed to surround the heat spreader 551.
  • a laminated structure in which a plurality of organic layers 559 and a plurality of plated wiring layers 557 including vias are laminated is formed on the surface of the heat spreader 551 and the like.
  • the first power semiconductor element 507 and the second power semiconductor element 509 are arranged in such a manner that the second power semiconductor element 509 is located above the first power semiconductor element 507.
  • plated wiring layers 557 that will become the first external main terminal 511, the second external main terminal 513, and the signal terminal 515 are exposed.
  • the power module semiconductor package 501 according to the second comparative example is extremely difficult to manufacture using existing manufacturing equipment that uses solder, bonding wire, or the like. Furthermore, it takes a long time to form the plated wiring layer, which increases manufacturing costs.
  • the first power semiconductor element 17 is bonded to the first main surface 5a of the substrate 5, and the second main A second power semiconductor element 41 is bonded to the surface 5b. Moreover, in a plan view (XY plane) seen from the second main surface 5b of the substrate 5, the first power semiconductor element 17 has an area 18 (offset area) that does not overlap with the second power semiconductor element 41 and the substrate 5. ).
  • the first signal electrode 21 and the signal terminal 37 located in the non-overlapping region 18 are electrically connected by a first bonding wire 47.
  • the first power semiconductor element 17 and the second power semiconductor element 41 are stacked in the Z-axis direction, and the first power semiconductor element 17 is stacked with the second power semiconductor element 41.
  • a region 18 (offset region) that does not overlap the element 41 and the substrate 5 is provided.
  • the power module semiconductor package 1 can be manufactured using existing manufacturing equipment such as solder or bonding wire while reducing the size of the power module semiconductor package 1. As a result, it is possible to reduce the size of the power module semiconductor package 1 and to reduce the weight associated with the size reduction, and it is also possible to suppress manufacturing costs.
  • Embodiment 2 An example of a power module semiconductor package according to Embodiment 2 will be described.
  • a metal frame 55 is applied in place of the heat spreader 31 and metal block 27 in the power module semiconductor package 1 described above. ing.
  • a portion (die pad) on which the first power semiconductor element 17 is mounted, the first external main terminal 11, and the signal terminal 37 are integrally molded.
  • the first power semiconductor element 17 includes a region 18 (offset region) that does not overlap with the second power semiconductor element 41 and the signal terminal 37. There is.
  • the signal terminal 37 is located at a distance in the X-axis direction from the non-overlapping region 18.
  • the first signal electrode 21 of the first power semiconductor element 17 and the signal terminal 37 located in the non-overlapping region 18 are electrically connected by a first bonding wire 47.
  • the surface of the metal frame 55 is exposed.
  • a metal frame 55 is prepared (see FIG. 15).
  • a portion (die pad) on which the first power semiconductor element 17 is mounted, the first external main terminal 11, and the signal terminal 37 are integrally molded.
  • the back surface of the first power semiconductor element 17 and the metal frame 55 are joined with solder 25.
  • a substrate 5 having a first main surface 5a and a second main surface 5b facing each other is prepared (see FIG. 16).
  • the first wiring layer 13 is formed on the first main surface 5a of the substrate 5 in advance. Further, on the second main surface 5b of the substrate 5, a second wiring layer 35 and a second external main terminal 33 are formed.
  • the first power semiconductor element 17 and the first wiring layer 13 of the substrate 5 are bonded using solder 23. Further, the first external main terminal 11 of the metal frame 55 is joined to the first main surface 5a of the substrate 5.
  • the second wiring layer 35 of the substrate 5 and the second power semiconductor element 41 (back side) are bonded using solder 39.
  • the first bonding wire 47 electrically connects the first signal electrode 21 of the first power semiconductor element 17 and the first signal terminal 37a.
  • the second bonding wire 49 electrically connects the second signal electrode 45 of the second power semiconductor element 41 and the second signal terminal 37b.
  • the second main electrode 43 of the second power semiconductor element 41 and the second external main terminal 33 are electrically connected by the third bonding wire 51 .
  • the first power semiconductor element 17, the second power semiconductor element 41, etc. mounted on the substrate 5 are placed in, for example, a transfer mold die (not shown), and the sealing resin 53 (see FIG. 19) is placed. Fill it. Thereafter, the power module semiconductor package 1 sealed with the sealing resin 53 is completed by taking it out from the transfer molding die, as shown in FIG.
  • the first power semiconductor element 17 is bonded to the first main surface 5a of the substrate 5, and the second power semiconductor element 41 is bonded to the second main surface 5b. There is. Moreover, in a plan view (XY plane) seen from the second main surface 5b of the substrate 5, the first power semiconductor element 17 has an area 18 (offset) that does not overlap with the second power semiconductor element 41 and the signal terminal 37. area). The first signal electrode 21 and the signal terminal 37 located in the non-overlapping region 18 are electrically connected by a first bonding wire 47.
  • the power module semiconductor package 1 can be manufactured using existing manufacturing equipment such as solder or bonding wire while reducing the size of the power module semiconductor package 1. As a result, it is possible to reduce the size of the power module semiconductor package 1 and to reduce the weight associated with the size reduction, and it is also possible to suppress manufacturing costs.
  • the substrate 5 in which the substrate opening 7 is not formed is used. Further, the first external main terminal 11 and the signal terminal 37 are molded from the metal frame 55. This can contribute to reducing production costs including the cost required for the substrate 5. Further, since it is not necessary to pass the first bonding wire 47 through the substrate opening, bonding can be performed more easily.
  • Embodiment 3 An example of a power module semiconductor package according to Embodiment 3 will be described. As shown in FIG. 20, in the power module semiconductor package 1 according to the third embodiment, an insulating material 63 is interposed on the surface of the heat spreader 31 on the opposite side to the side to which the first power semiconductor element 17 is bonded. A metal plate 61 is joined. The metal plate 61 is exposed from the sealing resin 53.
  • the insulating material 63 may be an inorganic filler such as alumina, boron nitride, silica, or aluminum nitride, which has excellent thermal conductivity, in order to achieve both insulation and heat dissipation properties. Further, as the insulating material 63, a thermally conductive sheet mixed with a thermosetting resin may be used. Note that the other configurations are the same as the configuration of the power module semiconductor package 1 shown in FIGS. 1 to 3, so the same members are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary. do.
  • An insulating material 63 is interposed between the heat spreader 31 and the metal plate 61. Thereby, when attaching a cooler such as a heat sink to the metal plate 61, for example, insulation between the cooler and the first power semiconductor element 17 and the like can be ensured. As a result, the cooler can be more firmly fixed to the metal plate 61 using, for example, a metal bonding material such as solder.
  • Embodiment 4 An example of a power module semiconductor package according to Embodiment 4 will be described.
  • an insulating material 63 is interposed on the surface of the metal frame 55 on the opposite side to the side to which the first power semiconductor element 17 is bonded.
  • the metal plates 61 are joined together.
  • the metal plate 61 is exposed from the sealing resin 53.
  • the insulating material 63 is a thermally conductive sheet mixed with an inorganic filler such as alumina, boron nitride, silica, aluminum nitride, or a thermosetting resin in order to achieve both insulation and heat dissipation properties. .
  • an inorganic filler such as alumina, boron nitride, silica, aluminum nitride, or a thermosetting resin in order to achieve both insulation and heat dissipation properties.
  • An insulating material 63 is interposed between the metal frame 55 and the metal plate 61. Thereby, when attaching a cooler (heat sink) to the metal plate 61, for example, insulation between the cooler and the first power semiconductor element 17 and the like can be ensured. As a result, the cooler can be more firmly fixed to the metal plate 61 using, for example, a metal bonding material such as solder.
  • the power module semiconductor package 1 according to the fifth embodiment includes an insulating substrate 65.
  • a first copper pattern 67 is bonded to one surface (lower surface) of the insulating substrate 65.
  • a second copper pattern 69 is bonded to the other surface (upper surface) of the insulating substrate 65.
  • the second copper pattern 69 and the first wiring layer 13 are bonded by solder 23. Further, the second copper pattern 69 and the metal block 27 are bonded together by the solder 23. The first copper pattern 67 is exposed from the surface of the sealing resin 53. Note that the other configurations are the same as the configuration of the power module semiconductor package 1 shown in FIGS. 1 to 3, so the same members are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary. do.
  • An insulating substrate 65 is interposed between the first copper pattern 67 and the second copper pattern 69.
  • a cooler heat sink
  • insulation between the cooler and the first power semiconductor element 17 and the like can be ensured.
  • the cooler can be more firmly fixed to the first copper pattern 67 using, for example, a metal bonding material such as solder.
  • the power module semiconductor package 1 according to the sixth embodiment includes an insulating substrate 65.
  • a first copper pattern 67 is bonded to one surface (lower surface) of the insulating substrate 65.
  • a second copper pattern 69 is bonded to the other surface (upper surface) of the insulating substrate 65.
  • the second copper pattern 69 and the first wiring layer 13 are bonded by solder 23. Further, the second copper pattern 69 and the first external main terminal 11 are joined by solder 71. The first copper pattern 67 is exposed from the surface of the sealing resin 53. Note that the configuration other than this is the same as the configuration of the power module semiconductor package 1 shown in FIGS. 12 to 14, so the same reference numerals are given to the same members, and the description thereof will not be repeated unless necessary. do.
  • An insulating substrate 65 is interposed between the first copper pattern 67 and the second copper pattern 69.
  • a cooler heat sink
  • insulation between the cooler and the first power semiconductor element 17 and the like can be ensured.
  • the cooler can be more firmly fixed to the first copper pattern 67 using, for example, a metal bonding material such as solder.
  • Embodiment 7 a semiconductor device as a power conversion device in which a heat sink is attached to a power module semiconductor package 1 will be described.
  • a heat sink 75 is bonded to the surface (lower surface) of the heat spreader 31 exposed from the sealing resin 53 with an insulating material 73 interposed therebetween.
  • the other configurations are the same as the configuration of the power module semiconductor package 1 shown in FIGS. 1 to 3, so the same members are denoted by the same reference numerals, and the description thereof will not be repeated unless necessary. do.
  • a heat sink 75 is attached to the power module semiconductor package. Heat generated in the power module semiconductor package is transmitted to the heat sink 75 via the insulating material 73. As a result, the heat dissipation of the semiconductor device 3 can be further improved.
  • the semiconductor device 3 according to the second example includes an insulating substrate 65, a first copper pattern 67 is bonded to one surface (lower surface) of the insulating substrate 65, and a first copper pattern 67 is bonded to the other surface (upper surface) of the insulating substrate 65. ) to which a second copper pattern 69 is bonded.
  • a heat sink 75 is bonded to the first copper pattern 67 exposed from the surface of the sealing resin 53 using a conductive metal bonding material 77 .
  • an insulating substrate 65 is interposed between the first copper pattern 67 and the second copper pattern 69. Therefore, when attaching the heat sink 75 to the first copper pattern 67, insulation between the heat sink 75 and the first power semiconductor element 17, etc. is ensured. Thereby, the heat sink 75 can be bonded to the first copper pattern 67 by the conductive metal bonding material 77, and the heat generated in the power module semiconductor package 1 can be efficiently transferred to the heat sink 75 via the conductive metal bonding material 77. It is transmitted to As a result, the heat dissipation of the semiconductor device 3 can be further improved.
  • Embodiment 8 a semiconductor device as a power conversion device in which a cooler such as a heat sink is attached to the power module semiconductor package 1 described in Embodiments 1 to 6, or a power conversion device as described in Embodiment 7 will be described.
  • the semiconductor device 3 will be explained.
  • the present disclosure is not limited to a specific semiconductor device, a case where the present disclosure is applied to a three-phase inverter will be described below as an eighth embodiment.
  • FIG. 26 is a block diagram showing the configuration of a power conversion system to which the semiconductor device according to this embodiment is applied.
  • the power conversion system shown in FIG. 26 includes a power supply 100, a semiconductor device 200, and a load 300.
  • Power supply 100 is a DC power supply and supplies DC power to semiconductor device 200 .
  • the power source 100 can be configured with various things, for example, a DC system, a solar cell, or a storage battery.
  • the power supply 100 may be configured by a rectifier circuit or an AC/DC converter connected to an AC system.
  • the power supply 100 may be configured by a DC/DC converter that converts DC power output from a DC system into predetermined power.
  • the semiconductor device 200 is a three-phase inverter connected between the power supply 100 and the load 300, converts DC power supplied from the power supply 100 into AC power, and supplies the AC power to the load 300.
  • the semiconductor device 200 includes a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. It is equipped with
  • the load 300 is a three-phase electric motor driven by AC power supplied from the semiconductor device 200.
  • the load 300 is not limited to a specific application, but is a motor installed in various electrical devices, and is used, for example, as a motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.
  • the main conversion circuit 201 includes a switching element and a free wheel diode (not shown). By switching the switching element, the DC power supplied from the power supply 100 is converted into AC power, and the AC power is supplied to the load 300.
  • the main conversion circuit 201 is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can be constructed from six freewheeling diodes arranged in antiparallel.
  • At least one of each switching element and each freewheeling diode of the main conversion circuit 201 is a switching element or a freewheeling diode included in the semiconductor module 202 corresponding to the power module semiconductor package 1 according to at least one of the first to seventh embodiments described above. It is.
  • the six switching elements are connected in series every two switching elements to constitute an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit.
  • the output terminals of each of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201, are connected to the load 300.
  • the main conversion circuit 201 includes a drive circuit (not shown) that drives each switching element, but the drive circuit may be built in the semiconductor module 202, or the drive circuit may be provided separately from the semiconductor module 202.
  • the configuration may include the following.
  • the drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies it to the control electrode of the switching element of the main conversion circuit 201.
  • a drive signal that turns the switching element on and a drive signal that turns the switching element off are output to the control electrode of each switching element.
  • the drive signal When keeping the switching element in the on state, the drive signal is a voltage signal (on signal) that is greater than or equal to the threshold voltage of the switching element, and when the switching element is kept in the off state, the drive signal is a voltage signal that is less than or equal to the threshold voltage of the switching element. signal (off signal).
  • the control circuit 203 controls the switching elements of the main conversion circuit 201 so that the desired power is supplied to the load 300. Specifically, based on the power to be supplied to the load 300, the time (on time) during which each switching element of the main conversion circuit 201 should be in the on state is calculated. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is given to the drive circuit included in the main conversion circuit 201 so that an on signal is output to the switching element that should be in the on state at each time, and an off signal is output to the switching element that should be in the off state. Output.
  • the drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.
  • the power module semiconductor package 1 according to the first to seventh embodiments is applied as the semiconductor module 202 constituting the main conversion circuit 201, so that size and weight reduction can be realized. be able to.
  • the present embodiment describes an example in which the present invention is applied to a two-level three-phase inverter
  • the present disclosure is not limited thereto and can be applied to various semiconductor devices.
  • a two-level semiconductor device is used, but a three-level or multi-level semiconductor device may also be used, and the present disclosure is applied to a single-phase inverter when power is supplied to a single-phase load. I don't mind if you do.
  • the present disclosure can also be applied to a DC/DC converter or an AC/DC converter.
  • the semiconductor device to which the present disclosure is applied is not limited to the case where the above-mentioned load is an electric motor, but is used, for example, as a power supply device for an electrical discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system. Moreover, it can also be used as a power conditioner for solar power generation systems, power storage systems, and the like.
  • the present disclosure can be effectively utilized for a power module semiconductor package equipped with a power semiconductor element, and a semiconductor device including the power module semiconductor package and a cooler.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

パワーモジュール半導体パッケージ（１）は、基板（５）、第１パワー半導体素子（１７）、第２パワー半導体素子（４１）、ヒートスプレッダ（３１）および封止樹脂（５３）等を備えている。基板（５）における第２主面（５ｂ）から見た平面視において、第１パワー半導体素子（１７）には、第２パワー半導体素子（４１）および基板（５）とは重ならない領域（１８）を備えている。重ならない領域（１８）は、基板（５）における基板開口部（７）に位置する。その基板開口部（７）を介して、第１パワー半導体素子（１７）の第１信号電極（２１）と第１信号端子（３７ａ）とが、第１ボンディングワイヤ（４７）によって電気的に接続されている。

Description

パワーモジュール半導体パッケージおよび半導体装置
　本開示は、パワーモジュール半導体パッケージおよび半導体装置に関する。
　高電圧および大電流に対応するために、通電経路を半導体素子の縦方向としたタイプの半導体素子は、一般的にパワー半導体素子と呼ばれている。パワー半導体素子には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated　Gate　Bipolar　Transistor）、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ：Metal　Oxide　Semiconductor　Field　Effect　Transistor）、バイポーラトランジスタまたはダイオード等がある。
　パワー半導体素子を回路基板に実装し、封止樹脂によってパッケージングしたパワーモジュール半導体パッケージがある。このようなパワーモジュール半導体パッケージは、ヒートシンクと呼ばれる冷却器および制御部品等と接続されて、半導体装置（電力変換装置）として、産業機器、自動車、鉄道等、幅広い分野において用いられている。
　近年では、半導体装置（電力変換装置）を搭載した機器の小型化および軽量化に伴い、パワーモジュール半導体パッケージにおいても、小型化および軽量化の要求が高まっている。パワーモジュール半導体パッケージの構造として、封止樹脂をトランスファーモールド法によって形成したトランスファーモールド型半導体パッケージが知られている。トランスファーモールド型半導体パッケージは、高い生産性と高い信頼性とを有することから、その開発が盛んに行われている。
　トランスファーモールド型半導体パッケージでは、放熱性を確保するために、金属部材であるヒートスプレッダにパワー半導体素子が実装される。パワー半導体素子の電極と、外部端子として使われるリードフレームとの電気的な接続は、ボンディングワイヤによって行われる。また、外部接続端子となるリードフレームの先端部分が封止樹脂から突出する。さらに、放熱性を確保するために、封止樹脂の表面にヒートスプレッダの底面（表面）が露出する。
　このトランスファーモールド型半導体パッケージでは、さらに、実動作時の放熱性を確保するために、露出したヒートスプレッダにヒートシンクが接合される。ヒートシンクはフィン状に形成されている。ヒートスプレッダとヒートシンクとは、放熱性と絶縁性とを有する絶縁層によって接合される。ヒートシンクを装着したトランスファーモールド型半導体パッケージは、半導体装置（電力変換装置）として使用されることが多い。
　パワーモジュール半導体パッケージを開示した特許文献の例として、特許文献１、特許文献２および特許文献３がある。
特開２０１１－２５８５９４号公報 特開２０１３－１１０１８１号公報 特開２０１５－７０２６９号公報
　上述したように、半導体装置（電力変換装置）を搭載した機器の小型化等に伴い、パワーモジュール半導体パッケージにおいても、小型化等が強く求められている。
　本開示は、このような開発の下でなされたものであり、一つの目的は、小型化を図ることができるパワーモジュール半導体パッケージを提供することであり、他の目的は、そのようなパワーモジュール半導体パッケージを適用した電力変換装置としての半導体装置を提供することである。
　本開示に係るパワーモジュール半導体パッケージは、基板と、第１パワー半導体素子と第２パワー半導体素子と外部主端子と信号端子と封止樹脂とを有している。基板は、互いに対向する第１主面および第２主面を有する。第１パワー半導体素子は、基板における第１主面に実装されている。第２パワー半導体素子は、基板における第２主面に実装されている。外部主端子は、第１パワー半導体素子と電気的に接続された第１外部主端子、および、第２パワー半導体素子と電気的に接続された第２外部主端子を含む。信号端子は、第１パワー半導体素子と電気的に接続された第１信号端子、および、第２パワー半導体素子と電気的に接続された第２信号端子を含む。封止樹脂は、外部主端子および信号端子を突出する態様で、第１パワー半導体素子および第２パワー半導体素子を封止する。外部主端子は、第１パワー半導体素子および第２パワー半導体素子に対して、信号端子が配置されている側とは反対側に配置されている。第１パワー半導体素子と第２パワー半導体素子とは、基板を貫通するヴィアを介して電気的に接続されている。基板における第２主面から見た平面視において、第１パワー半導体素子は、第２パワー半導体素子および基板とは重ならない領域を備えている。第１パワー半導体素子と第１信号端子とは、第１パワー半導体素子における重ならない領域と第１信号端子との間を接続するボンディングワイヤによって電気的に接続されている。
　本開示に係る半導体装置は、上述したパワーモジュール半導体パッケージを有する半導体装置であって、冷却器と主変換回路と制御回路とを備えている。冷却器は、パワーモジュール半導体パッケージに装着されている。主変換回路は、入力される電力を変換して出力する。制御回路は、主変換回路を制御する制御信号を主変換回路に出力する。
　本開示に係るパワーモジュール半導体パッケージによれば、基板における第２主面から見た平面視において、第１パワー半導体素子は、第２パワー半導体素子および基板とは重ならない領域を備えている。第１パワー半導体素子と第１信号端子とは、第１パワー半導体素子における重ならない領域と第１信号端子との間を接続するボンディングワイヤによって電気的に接続されている。これにより、小型化を図るとともに、軽量化を図ることができる。
　本開示に係る半導体装置によれば、上述したパワーモジュール半導体パッケージに冷却器が装着されている。これにより、半導体装置の小型化を図るとともに、軽量化を図ることができる。
実施の形態１に係るパワーモジュール半導体パッケージの構造を示す一平面図である。 同実施の形態において、図１に示される断面線ＩＩ－ＩＩにおける断面図である。 同実施の形態において、パワーモジュール半導体パッケージの構造を示す他の平面図である。 同実施の形態において、パワーモジュール半導体パッケージの製造方法の一工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 第１比較例に係るパワーモジュール半導体パッケージの構造を示す平面図である。 図９に示される断面線Ｘ－Ｘにおける断面図である。 第２比較例に係るパワーモジュール半導体パッケージの構造を示す断面図である。 実施の形態２に係るパワーモジュール半導体パッケージの構造を示す一平面図である。 同実施の形態において、図１２に示される断面線ＸＩＩＩ－ＸＩＩＩにおける断面図である。 同実施の形態において、パワーモジュール半導体パッケージの構造を示す他の平面図である。 同実施の形態において、パワーモジュール半導体パッケージの製造方法の一工程を示す断面図である。 同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 実施の形態３に係るパワーモジュール半導体パッケージの構造を示す断面図である。 実施の形態４に係るパワーモジュール半導体パッケージの構造を示す断面図である。 実施の形態５に係るパワーモジュール半導体パッケージの構造を示す断面図である。 実施の形態６に係るパワーモジュール半導体パッケージの構造を示す断面図である。 実施の形態７に係る半導体装置の第１例の構造を示す断面図である。 同実施の形態において、半導体装置の第２例の構造を示す断面図である。 実施の形態８に係る半導体装置のブロック図である。
　はじめに、この明細書では、パワー半導体素子をモールド樹脂によって封止したものをパワーモジュール半導体パッケージと称する。そのパワーモジュール半導体パッケージにヒートシンク等の冷却器を装着したものを、電力変換装置としての半導体装置と称する。
　また、各実施の形態では、必要に応じて、Ｘ－Ｙ－Ｚ座標軸（三次元座標軸）を用いて、パワーモジュール半導体パッケージ等を説明する。
　実施の形態１．
　実施の形態１に係るパワーモジュール半導体パッケージの一例について説明する。図１、図２および図３に示すように、実施の形態１に係るパワーモジュール半導体パッケージ１は、基板５、第１パワー半導体素子１７、第２パワー半導体素子４１、ヒートスプレッダ３１、金属ブロック２７、第１ボンディングワイヤ４７、第２ボンディングワイヤ４９、第３ボンディングワイヤ５１および封止樹脂５３等を備えている。
　基板５は、互いに対向する第１主面５ａと第２主面５ｂとを有する。基板５の第１主面５ａには、第１配線層１３と第１外部主端子１１とが形成されている。基板５の第２主面５ｂには、第２配線層３５、第２外部主端子３３および信号端子３７が形成されている。第１配線層１３と第２配線層３５とは、基板５を貫通するヴィア９によって電気的に接続されている。信号端子３７は、第１信号端子３７ａと第２信号端子３７ｂとを含む。また、基板５には、基板５を貫通する基板開口部７が形成されている。
　第１パワー半導体素子１７には、第１主電極１９と第１信号電極２１とが形成されている。第２パワー半導体素子４１には、第２主電極４３と第２信号電極４５とが形成されている。第１パワー半導体素子１７の第１主電極１９が、はんだ２３によって第１配線層１３に接合されている。また、金属ブロック２７が、はんだ２３によって第１外部主端子１１に接合されている。
　第１パワー半導体素子１７と金属ブロック２７とに対して、基板５が接合されている側とは反対側に、ヒートスプレッダ３１が、はんだ２５によって接合されている。第２パワー半導体素子４１が、はんだ３９によって第２配線層３５に接合されている。
　基板５における第２主面５ｂから見た平面視（Ｘ－Ｙ平面）において、第１パワー半導体素子１７には、第２パワー半導体素子４１および基板５とは重ならない領域１８（オフセット領域）を備え、その重ならない領域１８は、基板５における基板開口部７に位置する。その基板開口部７を介して、第１パワー半導体素子１７の第１信号電極２１と第１信号端子３７ａとが、第１ボンディングワイヤ４７によって電気的に接続されている。
　また、第２パワー半導体素子４１の第２信号電極４５と第２信号端子３７ｂとが、第２ボンディングワイヤ４９によって電気的に接続されている。第２パワー半導体素子４１の第２主電極４３と第２外部主端子３３とが、第３ボンディングワイヤ５１によって電気的に接続されている。
　封止樹脂５３は、第１外部主端子１１、第２外部主端子３３および信号端子３７を突出させるとともに、ヒートスプレッダ３１の表面（底面）を露出させる態様で、第１パワー半導体素子１７および第２パワー半導体素子４１等を封止するように形成されている。
　パワーモジュール半導体パッケージ１について、補足する。第１パワー半導体素子１７および第２パワー半導体素子４１として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）若しくはＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）等の電力制御用半導体素子または還流ダイオード等が適用されている。
　ヒートスプレッダ３１は、たとえば、銅またはアルミニウム等の放熱性に優れた金属から形成されている。第１パワー半導体素子１７は、はんだ２５によってヒートスプレッダ３１に接合されているが、接合材料としては、はんだ２５に限られるものではなく、たとえば、焼結銀または導電性接着剤を用いてもよく、また、液相拡散接合技術を用いて接合してもよい。
　金属ブロック２７は、たとえば、銅またはアルミニウム等の導電性の金属から形成されている。金属ブロック２７は、第１パワー半導体素子１７の厚さ（Ｚ軸方向）とほぼ同じ厚さを有する。金属ブロック２７は、はんだ２５によってヒートスプレッダ３１に接合されているが、焼結銀または導電性接着剤を用いてもよく、また、液相拡散接合技術を用いて接合してもよい。金属ブロック２７は、ヒートスプレッダ３１と第１外部主端子１１との間を電気的に接続し、第１パワー半導体素子１７からヒートスプレッダ３１へ流れる電流を、第１外部主端子１１へ導く機能を有する。
　なお、ヒートスプレッダ３１と第１外部主端子１１との間を電気的に接続することができれば、金属ブロック２７に限られず、たとえば、はんだボールまたは金属ボール等を適用してもよい。また、ヒートスプレッダ３１として、あらかじめ、鍛造成形により突起部を設けたヒートスプレッダを適用してもよい。
　基板５は、ここでは、ガラスエポキシ系の有機絶縁基板を想定している。基板５としては、液晶ポリマーまたポリイミド等のポリマー材を適用した絶縁フィルムを適用してもよい。また、基板５として、セラミック等の無機絶縁基板を適用してもよい。
　基板５の第１主面５ａに形成された第１配線層１３および第１外部主端子１１は、たとえば、銅等の金属層のエッチングによるパターニングによって形成されている。また、基板５の第２主面５ｂに形成された第２配線層３５および第２外部主端子３３も、銅等の金属層のエッチングによるパターニングによって形成されている。
　第１配線層１３に、第１パワー半導体素子１７の第１主電極１９がはんだ２３によって接合されている。第１外部主端子１１に、金属ブロック２７がはんだ２３によって接合されている。接合材料としては、はんだ２３に限られるものではなく、たとえば、焼結銀または導電性接着剤を用いてもよく、また、液相拡散接合技術を用いて接合してもよい。
　第２配線層３５に、第２パワー半導体素子４１（裏面側）がはんだ３９によって接合されている。接合材料としては、はんだ３９に限られるものではなく、たとえば、焼結銀または導電性接着剤を用いてもよく、また、液相拡散接合技術を用いて接合してもよい。第１パワー半導体素子１７の第１主電極１９と第２パワー半導体素子４１（裏面）とが、第１配線層１３、ヴィア９および第２配線層３５を介して電気的に接続されている。
　第１パワー半導体素子１７の第１信号電極２１と第１信号端子３７ａとを電気的に接続する第１ボンディングワイヤ４７は、基板開口部７を通るように形成されている。第２パワー半導体素子４１の第２信号電極４５と第２信号端子３７ｂとを電気的に接続する第２ボンディングワイヤ４９は、基板開口部７を跨ぐように形成されている。第２パワー半導体素子４１の第２主電極４３と第２外部主端子３３とを電気的に接続する第３ボンディングワイヤ５１は、第２パワー半導体素子４１に対して、基板開口部７が位置する側とは反対側（Ｘ軸負方向）に形成されている。実施の形態１に係るパワーモジュール半導体パッケージ１は、上記のように構成される。
　次に、上述したパワーモジュール半導体パッケージ１における電流の流れについて説明する。まず、パワーモジュール半導体パッケージ１の外部から、電流は、第２外部主端子３３へ入力される。第２外部主端子３３に入力された電流は、第３ボンディングワイヤ５１を経て第２パワー半導体素子４１の第２主電極４３へ流れ込む。
　第２主電極４３に流れ込んだ電流は、第２パワー半導体素子４１の裏面から第２配線層３５を流れ、ヴィア９、第１配線層１３を経て第１パワー半導体素子１７の第１主電極１９に流れ込む。第１主電極１９に流れ込んだ電流は、第１パワー半導体素子１７の裏面からヒートスプレッダ３１、金属ブロック２７および第１外部主端子１１を経て、パワーモジュール半導体パッケージ１の外部へ出力される。
　一方、第１パワー半導体素子１７の第１信号電極２１から、信号電流が、第１ボンディングワイヤ４７を経て第１信号端子３７ａへ出力される。また、第２パワー半導体素子４１の第２信号電極４５から、信号電流が、第２ボンディングワイヤ４９を経て第２信号端子３７ｂへ出力される。
　次に、上述したパワーモジュール半導体パッケージ１の製造方法の一例について、簡単に説明する。
　まず、図４に示すように、ヒートスプレッダ３１の表面に、はんだ２５によって第１パワー半導体素子１７と金属ブロック２７とを接合する。次に、互いに対向する第１主面５ａと第２主面５ｂとを有する基板５を用意する（図５参照）。あらかじめ、基板５の第１主面５ａには、第１配線層１３および第１外部主端子１１が形成されている。また、基板５の第２主面５ｂには、第２配線層３５、第２外部主端子３３および信号端子３７が形成されている。さらに、基板５には、基板５を貫通するように、基板開口部７が形成されている。
　次に、図５に示すように、第１パワー半導体素子１７の第１主電極１９と第１配線層１３とを、はんだ２３によって接合するとともに、金属ブロック２７と第１外部主端子１１とを、はんだ２３によって接合する。次に、図６に示すように、第２配線層３５と第２パワー半導体素子４１（裏面）とを、はんだ３９によって接合する。
　次に、図７に示すように、基板開口部７を介して、第１ボンディングワイヤ４７によって、第１パワー半導体素子１７の第１信号電極２１と第１信号端子３７ａとを電気的に接続する。基板開口部７を跨ぐように、第２ボンディングワイヤ４９によって、第２パワー半導体素子４１の第２信号電極４５と第２信号端子３７ｂとを電気的に接続する。第３ボンディングワイヤ５１によって、第２パワー半導体素子４１の第２主電極４３と第２外部主端子３３とを電気的に接続する。
　次に、基板５に実装された第１パワー半導体素子１７および第２パワー半導体素子４１等を、たとえば、トランスファーモールド金型（図示せず）内に配置し、封止樹脂５３（図８参照）を充填する。その後、トランスファーモールド金型から取り出すことによって、図８に示すように、封止樹脂５３によって封止されたパワーモジュール半導体パッケージ１が完成する。
　上述したパワーモジュール半導体パッケージ１では、基板５における第２主面５ｂから見た平面視（Ｘ－Ｙ平面）において、第１パワー半導体素子１７には、第２パワー半導体素子４１および基板５とは重ならない領域１８（オフセット領域）を備えている。これにより、パワーモジュール半導体パッケージ１の小型化等を図ることができる。これについて、比較例に係るパワーモジュール半導体パッケージと比べて説明する。
　まず、第１比較例に係るパワーモジュール半導体パッケージについて説明する。図９および図１０に示すように、第１比較例に係るパワーモジュール半導体パッケージ５０１では、絶縁基板５０３の一主面に、２つの銅パターン５０５が形成されている。一方の銅パターン５０５に、第１パワー半導体素子５０７が接合されている。他方の銅パターン５０５に、第２パワー半導体素子５０９が接合されている。
　信号端子５１５と第１パワー半導体素子５０７とが、ボンディングワイヤ５１９によって電気的に接続されている。第１外部主端子５１１と第１パワー半導体素子５０７とが、一方の銅パターン５０５を介して電気的に接続されている。第１パワー半導体素子５０７と第２パワー半導体素子５０９とが、ボンディングワイヤ５１９と他方の銅パターン５０５とによって電気的に接続されている。
　信号端子５１５と第２パワー半導体素子５０９とが、ボンディングワイヤ５１９によって電気的に接続されている。第２外部主端子５１３と第２パワー半導体素子５０９とが、ボンディングワイヤ５１９によって電気的に接続されている。信号端子５１５、第１外部主端子５１１および第２外部主端子５１３のそれぞれは、リードフレーム５１７から形成されている。
　第１比較例に係るパワーモジュール半導体パッケージ５０１では、絶縁基板５０３の一主面に２つの銅パターン５０５が形成されて、一方の銅パターン５０５に第１パワー半導体素子５０７が接合され、他方の銅パターン５０５に第２パワー半導体素子５０９が接合されている。また、絶縁基板５０３を取り囲むように、リードフレーム５１７から形成された信号端子５１５、第１外部主端子５１１および第２外部主端子５１３が配置されている。このため、パワーモジュール半導体パッケージ５０１を小型化するには限界がある。
　次に、第２比較例に係るパワーモジュール半導体パッケージ５０１について説明する。図１１に示すように、ヒートスプレッダ５５１の周囲を取り囲むように、有機層５５９が形成されている。そのヒートスプレッダ５５１等の表面上に、複数の有機層５５９と、ヴィアを含む複数のメッキ配線層５５７とが積層された積層構造が形成されている。その積層構造中に、第１パワー半導体素子５０７の上に第２パワー半導体素子５０９が位置する態様で、第１パワー半導体素子５０７と第２パワー半導体素子５０９とが配置されている。積層構造の外周部では、第１外部主端子５１１、第２外部主端子５１３、信号端子５１５となるメッキ配線層５５７が露出している。
　第２比較例に係るパワーモジュール半導体パッケージ５０１では、はんだまたはボンディングワイヤ等を使用した既存の製造設備では製造することが極めて難しくなる。また、メッキ配線層の形成に長時間を有することとなり、製造コストが上昇することになる。
　第１比較例および第２比較例に対して、実施の形態１に係るパワーモジュール半導体パッケージ１では、基板５に対して第１主面５ａに第１パワー半導体素子１７が接合され、第２主面５ｂに第２パワー半導体素子４１が接合されている。しかも、基板５における第２主面５ｂから見た平面視（Ｘ－Ｙ平面）において、第１パワー半導体素子１７には、第２パワー半導体素子４１および基板５とは重ならない領域１８（オフセット領域）を備えている。その重ならない領域１８に位置する第１信号電極２１と信号端子３７とが、第１ボンディングワイヤ４７によって電気的に接続されている。
　このように、上述したパワーモジュール半導体パッケージ１では、第１パワー半導体素子１７と第２パワー半導体素子４１とがＺ軸方向に積層されているとともに、第１パワー半導体素子１７に、第２パワー半導体素子４１および基板５とは重ならない領域１８（オフセット領域）が設けられている。
　これにより、パワーモジュール半導体パッケージ１の小型化を図りながら、はんだまたはボンディングワイヤ等の既存の製造設備を使用して製造することができる。その結果、パワーモジュール半導体パッケージ１の小型化と、小型化に伴う軽量化を図ることができるとともに、製造コストも抑えることができる。
　実施の形態２．
　実施の形態２に係るパワーモジュール半導体パッケージの一例について説明する。図１２、図１３および図１４に示すように、実施の形態２に係るパワーモジュール半導体パッケージ１では、前述したパワーモジュール半導体パッケージ１におけるヒートスプレッダ３１および金属ブロック２７に替えて、金属フレーム５５が適用されている。金属フレーム５５では、第１パワー半導体素子１７が実装される部分（ダイパッド）、第１外部主端子１１および信号端子３７が一体的に成形されている。
　第２主面５ｂから見た平面視（Ｘ－Ｙ平面）において、第１パワー半導体素子１７には、第２パワー半導体素子４１および信号端子３７とは重ならない領域１８（オフセット領域）を備えている。信号端子３７は、その重ならない領域１８からＸ軸方向に距離を隔てられた位置に配置されている。
　重ならない領域１８に位置する、第１パワー半導体素子１７の第１信号電極２１と信号端子３７とが、第１ボンディングワイヤ４７によって電気的に接続されている。封止樹脂５３の裏面（Ｚ軸負方向側）では、金属フレーム５５の表面が露出する。
　なお、これ以外の構成については、図１～図３に示すパワーモジュール半導体パッケージ１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　次に、上述したパワーモジュール半導体パッケージ１の製造方法の一例について説明する。まず、金属フレーム５５を用意する（図１５参照）。金属フレーム５５では、第１パワー半導体素子１７が実装される部分（ダイパッド）、第１外部主端子１１および信号端子３７が一体的に成形されている。次に、図１５に示すように、第１パワー半導体素子１７の裏面と金属フレーム５５とを、はんだ２５によって接合する。
　次に、互いに対向する第１主面５ａと第２主面５ｂとを有する基板５を用意する（図１６参照）。あらかじめ、基板５の第１主面５ａには、第１配線層１３が形成されている。また、基板５の第２主面５ｂには、第２配線層３５および第２外部主端子３３が形成されている。次に、図１６に示すように、第１パワー半導体素子１７と基板５の第１配線層１３とを、はんだ２３によって接合する。また、金属フレーム５５における第１外部主端子１１を、基板５の第１主面５ａに接合する。
　次に、図１７に示すように、基板５の第２配線層３５と第２パワー半導体素子４１（裏面）とを、はんだ３９によって接合する。次に、図１８に示すように、第１ボンディングワイヤ４７によって、第１パワー半導体素子１７の第１信号電極２１と第１信号端子３７ａとを電気的に接続する。第２ボンディングワイヤ４９によって、第２パワー半導体素子４１の第２信号電極４５と第２信号端子３７ｂとを電気的に接続する。第３ボンディングワイヤ５１によって、第２パワー半導体素子４１の第２主電極４３と第２外部主端子３３とを電気的に接続する。
　次に、基板５に実装された第１パワー半導体素子１７および第２パワー半導体素子４１等を、たとえば、トランスファーモールド金型（図示せず）内に配置し、封止樹脂５３（図１９参照）を充填する。その後、トランスファーモールド金型から取り出すことによって、図１９に示すように、封止樹脂５３によって封止されたパワーモジュール半導体パッケージ１が完成する。
　実施の形態２に係るパワーモジュール半導体パッケージ１では、基板５に対して第１主面５ａに第１パワー半導体素子１７が接合され、第２主面５ｂに第２パワー半導体素子４１が接合されている。しかも、基板５における第２主面５ｂから見た平面視（Ｘ－Ｙ平面）において、第１パワー半導体素子１７には、第２パワー半導体素子４１および信号端子３７とは重ならない領域１８（オフセット領域）を備えている。その重ならない領域１８に位置する第１信号電極２１と信号端子３７とが、第１ボンディングワイヤ４７によって電気的に接続されている。
　これにより、パワーモジュール半導体パッケージ１の小型化を図りながら、はんだまたはボンディングワイヤ等の既存の製造設備を使用して製造することができる。その結果、パワーモジュール半導体パッケージ１の小型化と、小型化に伴う軽量化を図ることができるとともに、製造コストも抑えることができる。
　また、上述したパワーモジュール半導体パッケージ１では、基板開口部７が形成されていない基板５が使用される。さらに、第１外部主端子１１および信号端子３７は、金属フレーム５５から成形される。これにより、基板５に要するコストを含む生産コストの低減に寄与することができる。また、第１ボンディングワイヤ４７を基板開口部に通す必要がないため、ボンディングワイヤをより容易に行うことができる。
　実施の形態３．
　実施の形態３に係るパワーモジュール半導体パッケージの一例について説明する。図２０に示すように、実施の形態３に係るパワーモジュール半導体パッケージ１では、ヒートスプレッダ３１における、第１パワー半導体素子１７が接合されている側とは反対側の表面に、絶縁材６３を介在させて金属板６１が接合されている。金属板６１は、封止樹脂５３から露出する。
　絶縁材６３は、絶縁性と放熱性とを両立させるために、熱伝導性に優れたアルミナ、窒化ホウ素、シリカ、窒化アルミニウム等無機充填材を適用してもよい。また、絶縁材６３として、熱硬化性樹脂を混合した熱伝導性シートを適用してもよい。なお、これ以外の構成については、図１～図３に示すパワーモジュール半導体パッケージ１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　上述したパワーモジュール半導体パッケージ１では、実施の形態１において説明した小型化等の効果に加えて、次のような効果が得られる。
　ヒートスプレッダ３１と金属板６１との間に、絶縁材６３が介在している。これにより、金属板６１に、たとえば、ヒートシンク等の冷却器を取り付ける場合に、冷却器と第１パワー半導体素子１７等との絶縁性を確保することができる。その結果、冷却器を、たとえば、はんだ等の金属の接合材を用いて、より強固に金属板６１に固定することができる。
　実施の形態４．
　実施の形態４に係るパワーモジュール半導体パッケージの一例について説明する。図２１に示すように、実施の形態４に係るパワーモジュール半導体パッケージ１では、金属フレーム５５における、第１パワー半導体素子１７が接合されている側とは反対側の表面に、絶縁材６３を介在させて金属板６１が接合されている。金属板６１は、封止樹脂５３から露出する。
　絶縁材６３は、絶縁性と放熱性とを両立させるために、アルミナ、窒化ホウ素、シリカ、窒化アルミニウム等の無機充填材、または、熱硬化性樹脂を混合した熱伝導性シートが適用されている。なお、これ以外の構成については、図１２～図１４に示すパワーモジュール半導体パッケージ１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　上述したパワーモジュール半導体パッケージ１では、実施の形態２において説明した小型化等の効果に加えて、次のような効果が得られる。
　金属フレーム５５と金属板６１との間に、絶縁材６３が介在している。これにより、金属板６１に、たとえば、冷却器（ヒートシンク）を取り付ける場合に、冷却器と第１パワー半導体素子１７等との絶縁性を確保することができる。その結果、冷却器を、たとえば、はんだ等の金属の接合材を用いて、より強固に金属板６１に固定することができる。
　実施の形態５．
　実施の形態５に係るパワーモジュール半導体パッケージの一例について説明する。図２２に示すように、実施の形態５に係るパワーモジュール半導体パッケージ１では、絶縁基板６５を備えている。絶縁基板６５の一方の面（下面）には、第１銅パターン６７が接合されている。絶縁基板６５の他方の面（上面）には、第２銅パターン６９が接合されている。
　第２銅パターン６９と第１配線層１３とが、はんだ２３によって接合されている。また、第２銅パターン６９と金属ブロック２７とが、はんだ２３によって接合されている。第１銅パターン６７が、封止樹脂５３の表面から露出している。なお、これ以外の構成については、図１～図３に示すパワーモジュール半導体パッケージ１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　上述したパワーモジュール半導体パッケージ１では、実施の形態１において説明した小型化等の効果に加えて、次のような効果が得られる。
　第１銅パターン６７と第２銅パターン６９との間に、絶縁基板６５が介在している。これにより、第１銅パターン６７に、たとえば、冷却器（ヒートシンク）を取り付ける場合に、冷却器と第１パワー半導体素子１７等との絶縁性を確保することができる。その結果、冷却器を、たとえば、はんだ等の金属の接合材を用いて、より強固に第１銅パターン６７に固定することができる。
　実施の形態６．
　実施の形態６に係るパワーモジュール半導体パッケージの一例について説明する。図２３に示すように、実施の形態６に係るパワーモジュール半導体パッケージ１では、絶縁基板６５を備えている。絶縁基板６５の一方の面（下面）には、第１銅パターン６７が接合されている。絶縁基板６５の他方の面（上面）には、第２銅パターン６９が接合されている。
　第２銅パターン６９と第１配線層１３とが、はんだ２３によって接合されている。また、第２銅パターン６９と第１外部主端子１１とが、はんだ７１によって接合されている。第１銅パターン６７が、封止樹脂５３の表面から露出している。なお、これ以外の構成については、図１２～図１４に示すパワーモジュール半導体パッケージ１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　上述したパワーモジュール半導体パッケージ１では、実施の形態２において説明した小型化等の効果に加えて、次のような効果が得られる。
　第１銅パターン６７と第２銅パターン６９との間に、絶縁基板６５が介在している。これにより、第１銅パターン６７に、たとえば、冷却器（ヒートシンク）を取り付ける場合に、冷却器と第１パワー半導体素子１７等との絶縁性を確保することができる。その結果、冷却器を、たとえば、はんだ等の金属の接合材を用いて、より強固に第１銅パターン６７に固定することができる。
　実施の形態７．
　ここでは、パワーモジュール半導体パッケージ１にヒートシンクを装着した、電力変換装置としての半導体装置について説明する。
　（第１例）
　図２４に示すように、第１例に係る半導体装置３では、封止樹脂５３から露出するヒートスプレッダ３１の表面（下面）に、絶縁材７３を介在させてヒートシンク７５が接合されている。なお、これ以外の構成については、図１～図３に示すパワーモジュール半導体パッケージ１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　上述した第１例に係る半導体装置３では、実施の形態１において説明した小型化等の効果に加えて、次のような効果が得られる。
　第１例に係る半導体装置３では、パワーモジュール半導体パッケージにヒートシンク７５が装着されている。パワーモジュール半導体パッケージにおいて発生した熱は、絶縁材７３を介してヒートシンク７５に伝わる。その結果、半導体装置３の放熱性をさらに向上させることができる。
　（第２例）
　図２５に示すように、第２例に係る半導体装置３では、絶縁基板６５を備え、絶縁基板６５における一方の面（下面）には、第１銅パターン６７が接合され、他方の面（上面）には、第２銅パターン６９が接合されている。封止樹脂５３の表面から露出している第１銅パターン６７に、導電性金属接合材７７によってヒートシンク７５が接合されている。
　なお、これ以外の構成については、図２２に示すパワーモジュール半導体パッケージ１の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
　上述した第２例に係る半導体装置３では、実施の形態５において説明した小型化等の効果に加えて、次のような効果が得られる。
　第２例に係る半導体装置３では、第１銅パターン６７と第２銅パターン６９との間に、絶縁基板６５が介在している。このため、第１銅パターン６７に、ヒートシンク７５を取り付ける場合においては、ヒートシンク７５と第１パワー半導体素子１７等との絶縁性が確保される。これにより、ヒートシンク７５を導電性金属接合材７７によって第１銅パターン６７に接合させることができ、パワーモジュール半導体パッケージ１において発生した熱は、導電性金属接合材７７を介してヒートシンク７５に効率的に伝わる。その結果、半導体装置３の放熱性をさらに向上させることができる。
　実施の形態８．
　ここでは、実施の形態１～６において説明したパワーモジュール半導体パッケージ１に、ヒートシンク等の冷却器を装着した、電力変換装置としての半導体装置、または、実施の形態７において説明した、電力変換装置としての半導体装置３について説明する。本開示は、特定の半導体装置に限定されるものではないが、以下、実施の形態８として、三相のインバータに本開示を適用した場合について説明する。
　図２６は、本実施の形態に係る半導体装置を適用した電力変換システムの構成を示すブロック図である。図２６に示す電力変換システムは、電源１００、半導体装置２００、負荷３００から構成される。電源１００は、直流電源であり、半導体装置２００に直流電力を供給する。電源１００は、種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池で構成することができる。また、電源１００を、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
　半導体装置２００は、電源１００と負荷３００との間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。半導体装置２００は、図２６に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
　負荷３００は、半導体装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
　以下、半導体装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードとを備えている（図示せず）。スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力が交流電力に変換されて、負荷３００に供給される。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
　主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～７の少なくともいずれかに係るパワーモジュール半導体パッケージ１に相当する半導体モジュール２０２が有するスイッチング素子または還流ダイオードである。６つのスイッチング素子は、２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームは、フルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち、主変換回路２０１の３つの出力端子は、負荷３００に接続される。
　また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
　本実施の形態に係る半導体装置２００では、主変換回路２０１を構成する半導体モジュール２０２として、実施の形態１～７に係るパワーモジュール半導体パッケージ１を適用するため、小型化および軽量化等を実現することができる。
　本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本開示は、これに限られるものではなく、種々の半導体装置に適用することができる。本実施の形態では、２レベルの半導体装置としたが、３レベルまたはマルチレベルの半導体装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
　また、本開示を適用した半導体装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
　なお、各実施の形態において説明したパワーモジュール半導体パッケージ等については、必要に応じて種々組み合わせることが可能である。
　今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
　本開示は、パワー半導体素子を搭載したパワーモジュール半導体パッケージと、そのパワーモジュール半導体パッケージと冷却器とを備えた半導体装置に有効に利用される。
　１　パワーモジュール半導体パッケージ、３　半導体装置、５　基板、５ａ　第１主面、５ｂ　第２主面、７　基板開口部、９　ヴィア、１１　第１外部主端子、１３　第１配線層、１５　はんだ、１７　第１パワー半導体素子、１８　重ならない領域、１９　第１主電極、２１　第１信号電極、２３、２５　はんだ、２７　金属ブロック、２９　はんだ、３１　ヒートスプレッダ、３３　第２外部主端子、３５　第２配線層、３７　信号端子、　３７ａ　第１信号端子、　３７ｂ　第２信号端子、３９　はんだ、４１　第２パワー半導体素子、４３　第２主電極、４５　第２信号電極、４７　第１ボンディングワイヤ、４９　第２ボンディングワイヤ、５１　第３ボンディングワイヤ、５３　封止樹脂、５５　金属フレーム、６１　金属板、６３　絶縁材、６５　絶縁基板、６７　第１銅パターン、６９　第２銅パターン、７１　はんだ、７３　絶縁材、７５　ヒートシンク、７７　導電性金属接合材、１００　電源、２００　半導体装置、２０１　主変換回路、２０２　半導体モジュール、２０３　制御回路、３００　負荷。

Claims (9)

  1. 　互いに対向する第１主面および第２主面を有する基板と、
    　前記基板における前記第１主面に実装された第１パワー半導体素子と、
    　前記基板における前記第２主面に実装された第２パワー半導体素子と、
    　前記第１パワー半導体素子と電気的に接続された第１外部主端子、および、前記第２パワー半導体素子と電気的に接続された第２外部主端子を含む外部主端子と、
    　前記第１パワー半導体素子と電気的に接続された第１信号端子、および、前記第２パワー半導体素子と電気的に接続された第２信号端子を含む信号端子と、
    　前記外部主端子および前記信号端子を突出する態様で、前記第１パワー半導体素子および前記第２パワー半導体素子を封止する封止樹脂と
    を有し、
    　前記外部主端子は、前記第１パワー半導体素子および前記第２パワー半導体素子に対して、前記信号端子が配置されている側とは反対側に配置され、
    　前記第１パワー半導体素子と前記第２パワー半導体素子とは、前記基板を貫通するヴィアを介して電気的に接続され、
    　前記基板における前記第２主面から見た平面視において、前記第１パワー半導体素子は、前記第２パワー半導体素子および前記基板とは重ならない領域を備え、
    　前記第１パワー半導体素子と前記第１信号端子とは、前記第１パワー半導体素子における前記重ならない領域と前記第１信号端子との間を接続するボンディングワイヤによって電気的に接続された、パワーモジュール半導体パッケージ。
  2. 　前記基板には、前記基板を貫通する基板開口部が形成され、
    　前記基板における前記第２主面から見た平面視において、前記重ならない領域は、
    前記基板開口部に位置する、請求項１記載のパワーモジュール半導体パッケージ。
  3. 　前記第１パワー半導体素子に対して、前記基板が接合されている側とは反対側に接合され、前記第１外部主端子と前記第１パワー半導体素子とに電気的に接続されるヒートスプレッダを備えた、請求項２記載のパワーモジュール半導体パッケージ。
  4. 　前記ヒートスプレッダに対して、前記第１パワー半導体素子が接合されている側とは反対側に、第１絶縁材を介在させて第１金属板が接合され、
    　前記第１金属板は、前記封止樹脂から露出している、請求項３記載のパワーモジュール半導体パッケージ。
  5. 　前記第１外部主端子および前記信号端子を含む金属フレームを備え、
    　前記基板における前記第２主面から見た平面視において、前記信号端子は、前記重ならない領域から距離を隔てて配置された、請求項１記載のパワーモジュール半導体パッケージ。
  6. 　前記第１パワー半導体素子に対して、前記基板が接合されている側とは反対側に前記金属フレームが接合された、請求項５記載のパワーモジュール半導体パッケージ。
  7. 　前記金属フレームに対して、前記第１パワー半導体素子が接合されている側とは反対側に、第２絶縁材を介在させて第２金属板が接合され、
    　前記第２金属板は、前記封止樹脂から露出している、請求項５記載のパワーモジュール半導体パッケージ。
  8. 　前記第１パワー半導体素子に対して、前記基板が接合されている側とは反対側に接合された絶縁基板を備え、
    　前記絶縁基板は、
    　互いに対向する第３主面および第４主面を有する絶縁板と、
    　前記絶縁板の前記第３主面に形成された第１導電パターンと、
    　前記絶縁板の前記第４主面に形成された第２導電パターンと
    を含み、
    　前記第１導電パターンが、前記封止樹脂から露出し、
    　前記第２導電パターンに、前記第１パワー半導体素子および前記第１外部主端子が接合された、請求項１または５に記載のパワーモジュール半導体パッケージ。
  9. 　請求項１～８のいずれか１項に記載されたパワーモジュール半導体パッケージを有する半導体装置であって、
    　前記パワーモジュール半導体パッケージに装着された冷却器と、
    　入力される電力を変換して出力する主変換回路と、
    　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
    を備えた半導体装置。
PCT/JP2022/011345 2022-03-14 2022-03-14 パワーモジュール半導体パッケージおよび半導体装置 WO2023175675A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024507214A JPWO2023175675A1 (ja) 2022-03-14 2022-03-14
PCT/JP2022/011345 WO2023175675A1 (ja) 2022-03-14 2022-03-14 パワーモジュール半導体パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/011345 WO2023175675A1 (ja) 2022-03-14 2022-03-14 パワーモジュール半導体パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
WO2023175675A1 true WO2023175675A1 (ja) 2023-09-21

Family

ID=88022884

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/011345 WO2023175675A1 (ja) 2022-03-14 2022-03-14 パワーモジュール半導体パッケージおよび半導体装置

Country Status (2)

Country Link
JP (1) JPWO2023175675A1 (ja)
WO (1) WO2023175675A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054245A (ja) * 2004-08-10 2006-02-23 Mitsubishi Electric Corp 半導体装置
JP2010135612A (ja) * 2008-12-05 2010-06-17 Toyota Motor Corp 半導体装置及び直流電圧変換装置
US20110108971A1 (en) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminate electronic device
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
WO2015005181A1 (ja) * 2013-07-08 2015-01-15 株式会社 村田製作所 電力変換部品
JP2015508244A (ja) * 2012-02-24 2015-03-16 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
JP2017059778A (ja) * 2015-09-18 2017-03-23 株式会社デンソー 半導体モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054245A (ja) * 2004-08-10 2006-02-23 Mitsubishi Electric Corp 半導体装置
JP2010135612A (ja) * 2008-12-05 2010-06-17 Toyota Motor Corp 半導体装置及び直流電圧変換装置
US20110108971A1 (en) * 2009-11-10 2011-05-12 Infineon Technologies Ag Laminate electronic device
JP2015508244A (ja) * 2012-02-24 2015-03-16 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
JP2014131027A (ja) * 2012-12-18 2014-07-10 Internatl Rectifier Corp Ｉｉｉ族−ｎおよびｉｖ族デバイスのカスコード回路集積
WO2015005181A1 (ja) * 2013-07-08 2015-01-15 株式会社 村田製作所 電力変換部品
JP2017059778A (ja) * 2015-09-18 2017-03-23 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
JPWO2023175675A1 (ja) 2023-09-21

Similar Documents

Publication Publication Date Title
US20240055357A1 (en) Semiconductor package, semiconductor device, and power conversion device
US11322432B2 (en) Semiconductor module and power conversion apparatus
JP2012015224A (ja) パワーモジュール及びそれを用いた電力変換装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US12074132B2 (en) Semiconductor device, power converter, and method of manufacturing semiconductor device
KR20150058015A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
CN111052325B (zh) 半导体模块以及电力转换装置
JP5948106B2 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JPWO2020105556A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
WO2023175675A1 (ja) パワーモジュール半導体パッケージおよび半導体装置
US20220415738A1 (en) Power Semiconductor Device and Method of Manufacturing the Same, and Power Conversion Device
JP7019024B2 (ja) 半導体装置及び電力変換装置
JP6851559B1 (ja) 半導体装置および電力変換装置
JP7535909B2 (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
US20240290695A1 (en) Semiconductor device and power conversion apparatus
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
WO2024013857A1 (ja) 半導体装置および電力変換装置
WO2022107439A1 (ja) パワー半導体モジュール
JP2024010348A (ja) 半導体モジュールおよび電力変換装置
CN116344522A (zh) 半导体装置以及电力变换装置
CN116031226A (zh) 半导体装置及电力转换装置
CN116264202A (zh) 半导体装置和功率转换装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22931960

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024507214

Country of ref document: JP