CN114284226A - 半导体装置、半导体装置的制造方法及电力变换装置 - Google Patents

半导体装置、半导体装置的制造方法及电力变换装置 Download PDF

Info

Publication number
CN114284226A
CN114284226A CN202111129062.9A CN202111129062A CN114284226A CN 114284226 A CN114284226 A CN 114284226A CN 202111129062 A CN202111129062 A CN 202111129062A CN 114284226 A CN114284226 A CN 114284226A
Authority
CN
China
Prior art keywords
semiconductor device
lead
semiconductor element
exposed
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111129062.9A
Other languages
English (en)
Inventor
市川庆太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114284226A publication Critical patent/CN114284226A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供能够小型化的半导体装置及半导体装置的制造方法。具有在上表面搭载半导体元件(1a、1b)的芯片焊盘(3a、3b)的内部引线(3e)具有台阶形状，在俯视观察时，内部引线(3e)的一部分的面从封装树脂(5)露出。与内部引线(3e)相连而连结的外部引线(3f)以向芯片焊盘(3a)的上表面的方向延伸的方式，在封装树脂(5)的侧面具有第1弯曲部(3g)，由此能够得到小型化的半导体装置。

Description

半导体装置、半导体装置的制造方法及电力变换装置
技术领域
本发明涉及搭载有电力半导体元件的半导体装置、半导体装置的制造方法及电力变换装置。
背景技术
就现有的半导体装置而言，引线从封装形成的树脂部的侧面凸出，通过弯曲加工，在树脂部附近的弯曲加工部位处折弯成大致直角。(例如，参照专利文献1)
近年来，由于半导体装置与多种电子部件一起安装于控制基板，因此要求半导体装置的小型化。因此，通过使引线端子的立起部从封装树脂的下表面向下凸出，从而实现半导体装置的小型化。(例如，参照专利文献2)
专利文献1：日本特开昭62-229865号公报(第2项右下栏第5行-第3项左上栏第6行，图1～图5)
专利文献2：日本特开平10-223825号公报(第0030、0032～0033、0036段、图9、图11)
但是，就这样的半导体装置而言，通过使引线从半导体装置的封装树脂向铅垂方向凸出，从而能够实现半导体装置的小型化，但在进行传递模塑的封装工序中，需要新准备设置有能够供引线插入的狭缝的模具。另外，根据半导体装置的规格，引线的配置位置大多不同，因此需要准备与各半导体装置对应的模具。
发明内容
本发明就是为了解决上述那样的问题而提出的，其目的在于提供能够实现小型化的半导体装置。
另外，本发明的目的在于提供能够通过引线形状来实现小型化的半导体装置的制造方法。
本发明涉及的半导体装置具有：半导体元件；内部引线，其具有将半导体元件搭载于上表面的芯片焊盘；封装树脂，其对半导体元件及内部引线进行封装；以及外部引线，其与半导体元件及内部引线电连接，从封装树脂的彼此相对的侧面凸出。内部引线具有台阶形状，在俯视观察时内部引线的一部分的面从封装树脂露出，外部引线以向芯片焊盘的上表面的方向延伸的方式，在封装树脂的侧面具有第1弯曲部。
另外，本发明涉及的半导体装置的制造方法具有：部件准备工序，准备具有台阶形状的引线框，该引线框包含内部引线、连接杆、框架框及外部引线，该内部引线具有芯片焊盘；芯片键合工序，将半导体元件搭载于芯片焊盘；配线连接工序，通过金属导线对半导体元件及内部引线进行配线连接；封装工序，通过封装树脂对半导体元件、金属导线、及内部引线进行封装，使得该内部引线具有在俯视观察时内部引线的一部分的面露出的露出面；连接杆切割工序，将连接杆切断、除去；镀敷工序，对外部引线、内部引线的从封装树脂露出的露出面及框架框进行镀敷；框切割工序，将框架框切断、除去；以及引线成形工序，在封装树脂的彼此相对的侧面处将外部引线折弯。
发明的效果
根据本发明涉及的半导体装置，能够得到通过外部引线的被弯曲的形状容易地实现小型化的半导体装置，并且能够将安装于控制基板的半导体装置的配置面积减小。
另外，根据本发明涉及的半导体装置的制造方法，能够得到通过外部引线的被弯曲的形状容易地实现小型化的半导体装置，并且能够得到可以将安装于控制基板的半导体装置的配置面积减小的半导体装置。
附图说明
图1是表示实施方式1涉及的半导体装置的俯视图。
图2是表示实施方式1涉及的半导体装置的剖视图。
图3是表示实施方式1涉及的半导体装置的制造方法的流程图。
图4是表示实施方式1涉及的半导体装置的制造方法中的准备引线框的部件准备工序后的状态的俯视图。
图5是表示实施方式1涉及的半导体装置的制造方法中的准备引线框的部件准备工序后的状态的剖视图。
图6是表示实施方式1涉及的半导体装置的制造方法中的搭载半导体元件的芯片键合工序后的状态的俯视图。
图7是表示实施方式1涉及的半导体装置的制造方法中的通过金属导线进行配线连接的配线连接工序后的状态的俯视图。
图8是表示实施方式1涉及的半导体装置的制造方法中的通过金属导线进行配线连接的配线连接工序后的状态的剖视图。
图9是表示实施方式1涉及的半导体装置的制造方法中的通过树脂进行封装的封装工序的剖视图。
图10是表示实施方式1涉及的半导体装置的制造方法中的通过树脂进行封装的封装工序后的状态的俯视图。
图11是表示实施方式1涉及的半导体装置的制造方法中的通过树脂进行封装的封装工序后的状态的剖视图。
图12是表示实施方式1涉及的半导体装置的制造方法中的切断连接杆的连接杆切割工序后的状态的俯视图。
图13是表示实施方式1涉及的半导体装置的制造方法中的切断框架框的框切割工序后的状态的俯视图。
图14是表示实施方式1涉及的半导体装置的制造方法中的折弯外部引线的引线成形工序的状态的剖视图。
图15是表示实施方式1涉及的半导体元件为RC-IGBT的半导体装置的剖视图。
图16是表示实施方式1涉及的设置有导热材料的半导体装置的剖视图。
图17是表示实施方式2涉及的半导体装置的俯视图。
图18是表示实施方式2涉及的半导体装置的剖视图。
图19是表示实施方式2涉及的半导体装置的变形例的俯视图。
图20是表示实施方式2涉及的半导体装置的变形例的剖视图。
图21是表示实施方式3涉及的半导体装置的剖视图。
图22是表示实施方式3涉及的半导体装置的制造方法中的准备引线框的部件准备工序后的状态的俯视图。
图23是表示实施方式3涉及的半导体装置的制造方法中的通过树脂进行封装的封装工序后的状态的剖视图。
图24是表示电力变换系统的结构的框图，该电力变换系统包含实施方式4涉及的电力变换装置。
具体实施方式
实施方式1.
对实施方式1涉及的半导体装置的结构进行说明。图1是表示实施方式1涉及的半导体装置的俯视图，图2是图1中的A-A线处的剖视图。
如图1及图2所示，半导体装置202具有半导体元件1a、半导体元件1b、接合材料2、内部引线3e、外部引线3f、金属导线4a、金属导线4b、封装树脂5和绝缘散热板6，该内部引线3e具有芯片焊盘3a。
半导体元件1a为电力半导体元件。例如是由硅(Si)形成的IGBT(Insulated GateBipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field EffectTransistor)、FWD(Free Wheeling Diode)。在俯视观察时，半导体元件1a的1个边的长度为3mm～13mm。
半导体元件1a隔着接合材料2搭载于芯片焊盘3a的上表面。在图2中，2个半导体元件1a隔着接合材料2搭载于芯片焊盘3a的上表面，但并不限于此，能够与半导体装置202的规格对应地搭载所需个数的半导体元件1a。
此外，芯片焊盘3a的上表面为搭载半导体元件1a侧的面。例如，芯片焊盘3a的上表面的方向在图2的纸面上表示上侧方向。
半导体元件1b是用于对半导体元件1a进行控制的控制IC(Integrated Circuit)。半导体元件1b隔着接合材料2搭载于芯片焊盘3b的上表面。
此外，芯片焊盘3b的上表面为搭载半导体元件1b侧的面。例如，芯片焊盘3b的上表面的方向在图2的纸面上表示上侧方向。
接合材料2将半导体元件1a的下表面和芯片焊盘3a的上表面接合，将半导体元件1b的下表面和芯片焊盘3b的上表面接合。接合材料2的材料是包含锡(Sn)的焊料。
此外，接合材料2也可以是包含银(Ag)或铜(Cu)的任意者的烧结材料、能够对半导体元件1a的发热进行散热的粘接剂。作为接合材料2，在使用烧结材料的情况下，耐热性优异，针对由半导体元件1a和芯片焊盘3a的线膨胀系数产生的热应力、热应变，能够抑制龟裂加深，因此能够得到具有高可靠性、高寿命的接合材料2。
如图4所示，具有芯片焊盘3a及芯片焊盘3b的内部引线3e、连接杆3c、框架框3d、外部引线3f作为单一的引线框3以连成一体的方式连结起来。因此，具有芯片焊盘3a及芯片焊盘3b的内部引线3e、连接杆3c、框架框3d、外部引线3f为相同材料且为相同厚度。
具有内部引线3e、连接杆3c、框架框3d、外部引线3f的引线框3的材料是使用铜(Cu)而形成的，但并不限于此，只要是除了必要的导电性之外还具有散热性的材料即可，该内部引线3e具有芯片焊盘3a及芯片焊盘3b。例如，也可以是包含铜(Cu)或铝(Al)的任意者的合金、层叠起来的复合材料。
具有内部引线3e、连接杆3c、框架框3d、外部引线3f的引线框3的厚度为0.3～0.8mm，该内部引线3e具有芯片焊盘3a及芯片焊盘3b。
另外，为了使与接合材料2的接合性提高，也可以在芯片焊盘3a及芯片焊盘3b的上表面设置银(Ag)镀层。也可以是金(Au)镀层或锡(Sn)镀层。上述镀层的厚度为0.001～0.002mm。
另外，为了使与封装树脂5的密合性提高，也可以在内部引线3e的至少一部分，在表面设置微小的凹凸。另外，通过进行底漆处理，从而能够使内部引线3e和封装树脂5的密合性提高，因此能够确保绝缘性。
内部引线3e处于封装树脂5的内部，呈台阶形状。另外，内部引线3e具有芯片焊盘3a作为半导体元件1a的搭载部，具有芯片焊盘3b作为半导体元件1b的搭载部。
另外，在图2的纸面上，芯片焊盘3a与芯片焊盘3b处于相同台阶位置，但并不限于此。即，芯片焊盘3a和芯片焊盘3b的台阶位置也可以不同。此外，如图1及图2所示，在俯视观察时内部引线3e的一部分的面从封装树脂5的上表面(图2的纸面上的上侧)露出。
外部引线3f与内部引线3e电连接，在构造上也相连，它们被连结起来。外部引线3f从封装树脂5的彼此相对的侧面凸出。而且，外部引线3f通过在封装树脂5的侧面设置的第1弯曲部3g，以沿封装树脂5的侧面的方式，向芯片焊盘3a的上表面的方向延伸。
即，外部引线3f与内部引线3e相连而连结，如图2所示，从封装树脂5的彼此相对的侧面凸出，在封装树脂5的侧面处折弯，向芯片焊盘3a的上表面的方向延伸。
金属导线4a及金属导线4b是包含铝(Al)、铜(Cu)、银(Ag)或金(Au)的任意者的金属。金属导线4a及金属导线4b通过加压和超声波振动而接合，将半导体元件1a、半导体元件1b及内部引线3e电气地进行配线连接。
金属导线4a及金属导线4b的材料、金属导线4a及金属导线4b的直径、金属导线4a及金属导线4b的根数与需要的电流容量对应。例如，由于金属导线4a需要大的电流容量，因此金属导线4a的直径为0.1～0.5mm。另一方面，由于半导体元件1b为控制IC，因此不仅电流容量小，用于对金属导线4b进行配线连接的接合面积也小。因此，金属导线4b的直径为0.02～0.08mm。
封装树脂5由热固性的环氧树脂构成，但并不限于此，只要是具有所希望的弹性模量和密合性的热固性树脂即可。封装树脂5是通过传递模塑进行封装的。
绝缘散热板6为具有绝缘性及散热性的板状的部件。绝缘散热板6与芯片焊盘3a的下表面，即芯片焊盘3a的与接合材料2相反侧的面紧密结合，针对半导体元件1a的发热，经由芯片焊盘3a进行散热。
绝缘散热板6呈由绝缘层6a和金属层6b构成的2层构造，金属层6b的下表面即金属层6b的与绝缘层6a相反侧的面从封装树脂5露出。绝缘散热板6的导热率为2～18W/(m·K)，厚度为0.1～0.2mm。绝缘层6a例如由填充有填充物的环氧树脂构成，该填充物包含氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、二氧化硅(SiO2)或氮化硼(BN)的任意者。
金属层6b是包含铜(Cu)或(Al)的任意者的导热率优异的金属。
另外，根据半导体装置202的使用条件，如果半导体元件1a的动作温度超过额定值，则半导体元件1a的性能降低，在最坏的情况下，有时发生热失控而破损。因此，绝缘散热板6有时要求高散热性，也可以将金属层6b的厚度设为1～3mm，能够使散热性提高。
而且，虽然省略了图示，但在绝缘散热板6的下表面，即绝缘散热板6的与芯片焊盘3a相反侧的面能够隔着散热脂安装冷却器。冷却器的材料是包含铝(Al)的导热率优异的金属，另外，冷却器具有多个散热鳍片。
由此，就半导体装置202而言，半导体元件1a隔着接合材料2搭载于芯片焊盘3a的上表面，半导体元件1b隔着接合材料2搭载于芯片焊盘3b的上表面。金属导线4a及金属导线4b将半导体元件1a、半导体元件1b及内部引线3e电气地进行配线连接。绝缘散热板6紧密结合于芯片焊盘3a的下表面，对半导体元件1a所产生的热量进行散热。
而且，通过封装树脂5对半导体元件1a、半导体元件1b、芯片焊盘3a、芯片焊盘3b、内部引线3e进行封装，但内部引线3e的一部分从封装树脂5露出。
即，如图2所示，在封装树脂5的上表面处，在图2的纸面上的左侧及右侧配置的各内部引线3e的一部分的面以与封装树脂5的上表面平行的方式露出。与内部引线3e相连而连结的外部引线3f从封装树脂5的彼此相对的侧面凸出，在封装树脂5的侧面设置第1弯曲部3g，折弯成大致直角，向芯片焊盘3a的上表面的方向延伸。
在俯视观察时，半导体装置202的1个边的长度为15mm～130mm。
为了通过引线成形模具(省略图示)对外部引线3f进行弯曲加工，需要将半导体装置202固定。通常，通过夹持工具(省略图示)将从封装树脂5的侧面凸出的附近的外部引线3f固定，通过引线成形模具(省略图示)进行弯曲加工。因此，无法在封装树脂5的侧面设置第1弯曲部3g。
另外，当想要在封装树脂5的侧面设置第1弯曲部3g的情况下，只有对封装树脂5进行固定这一方法。在将封装树脂5固定，通过引线成形模具(省略图示)进行弯曲加工的情况下，由于封装树脂5是由树脂形成的，因此有时在封装树脂5产生大的应力而产生龟裂。
但是，就半导体装置202而言，如上所述，使与外部引线3f相连而连结的内部引线3e的一部分的面从封装树脂5露出。
由此，在外部引线3f处，在通过引线成形模具(省略图示)进行弯曲加工时，如图14所示，由于能够使固定工具10与从封装树脂5露出的内部引线3e接触而固定，因此能够在封装树脂5的侧面将外部引线3f折弯。
因此，能够以在封装树脂5不会产生龟裂，在封装树脂5的侧面设置第1弯曲部3g，向芯片焊盘3a的上表面的方向延伸的方式将外部引线3f折弯。
另外，如图2所示，在封装树脂5的侧面设置第1弯曲部3g，能够将从封装树脂5的彼此相对的侧面延伸的外部引线3f之间的距离L1缩短。
这样，内部引线3e的一部分的面从封装树脂5露出，外部引线3f分别从封装树脂5的彼此相对的侧面凸出，设置第1弯曲部3g而延伸，由此能够将外部引线3f之间的距离L1缩短。因此，能够将具有外部引线3f的半导体装置202小型化。另外，能够减小用于将半导体装置202安装于控制基板的配置面积。
而且，由于外部引线3f从封装树脂5的彼此相对的侧面凸出，因此在封装工序中，不需要准备专利文献2所示那样的设置有狭缝的新的模具7。由于能够使用以往使用的现有的模具7而进行封装，因此能够对由新的模具7造成的模具7的更换频率及模具7的管理维持的负担增加进行抑制，因此能够得到生产率优异的半导体装置202。
接下来，对半导体装置的制造方法进行说明。
图3示出与半导体装置的制造方法相关的流程图。
对半导体装置的制造方法中的部件准备工序(S1)进行说明。图4是表示准备引线框的部件准备工序后的状态的俯视图，图5是图4中的B-B线处的剖视图。
如图4及图5所示，准备具有内部引线3e、连接杆3c、框架框3d、外部引线3f的单一的引线框3，该内部引线3e具有芯片焊盘3a及芯片焊盘3b(S1)。
连接杆3c在与外部引线3f呈直角的方向将多个外部引线3f连结。框架框3d为引线框3的周缘部，将多个外部引线3f及连接杆3c连结。如图5所示，内部引线3e呈台阶形状。内部引线3e的台阶形状是通过冲压加工形成的。
作为半导体装置202而言，图4所示的引线框3为1个，但引线框3能够具有多个半导体装置202。因此，在后述的封装工序(S4)中，通过集中地同时进行封装，从而能够得到多个半导体装置202，生产率优异。
对半导体装置的制造方法中的芯片键合工序(S2)进行说明。图6是表示搭载半导体元件1a及半导体元件1b的芯片键合工序后的状态的俯视图。
隔着接合材料2，在芯片焊盘3a的上表面搭载半导体元件1a。同样地，隔着接合材料2，在芯片焊盘3b的上表面搭载半导体元件1b。接合材料2可以为糊状，也可以为片状。能够通过回流焊集中地将多个半导体元件1a及半导体元件1b同时接合。
对半导体装置的制造方法中的配线连接工序(S3)进行说明。图7是表示通过金属导线4a及金属导线4b进行配线连接的配线连接工序后的状态的俯视图，图8是图7中的C-C线处的剖视图。
金属导线4a对半导体元件1a及内部引线3e进行配线连接，金属导线4b对半导体元件1b、半导体元件1a及内部引线3e进行配线连接。配线连接方法是通过超声波工具(省略图示)一边进行加压一边施加超声波振动，从而对金属导线4a及金属导线4b进行超声波接合。
此外，超声波振动的方向可以是1个方向，也可以是2个方向。另外，根据需要，在由氮(N2)形成的惰性环境下一边对引线框3进行加热，一边进行超声波接合，由此能够得到接合强度大，高可靠性的配线连接。
对半导体装置的制造方法中的封装工序(S4)进行说明。图9是表示通过树脂进行封装的封装工序(S4)的剖视图。
封装方法为使用模具进行的传递模塑。模具7由上下一对的上模具7a及下模具7b构成，在上模具7a及下模具7b埋入了加热器(省略图示)。通过该加热器(省略图示)使上模具7a及下模具7b升温。在由上模具7a及下模具7b构成的模具7的内部空间，配置完成了配线连接工序(S3)后的引线框3和绝缘散热板6，从在上模具7a及下模具7b之间设置的树脂注入口即浇口(省略图示)将热固性的树脂注入至模具7的内部空间。
此外，在注入了树脂后，为了使封装树脂5完全固化，进行由加热实现的后固化，封装工序(S4)完成。
图10是表示通过树脂进行封装的封装工序后的状态的俯视图，图11是图10中的D-D线处的剖视图。内部引线3e被热固性的树脂封装，处于封装树脂5的内部，但如图10及图11所示，以在俯视观察时内部引线3e的一部分的面从封装树脂5的上表面露出的方式进行封装。
另外，绝缘散热板6在封装工序(S4)中被进行传递模塑，并且通过来自被升温后的模具7的加热，能够与芯片焊盘3a的下表面紧密结合，因此生产率非常优异。
对半导体装置的制造方法中的连接杆切割工序(S5)及镀敷工序(S6)进行说明。图12是表示将连接杆切断的连接杆切割工序后的状态的俯视图。
连接杆3c通过由连接杆切割模具(省略图示)进行的剪切加工而被切断、除去。之后，通过镀敷工序(S6)，对外部引线3f、内部引线3e的从封装树脂5露出的面及框架框3d进行镀敷。镀敷的材料是锡(Sn)或包含锡(Sn)的合金。
对半导体装置的制造方法中的框切割工序(S7)进行说明。图13是表示将框架框3d切断的框切割工序后的状态的俯视图。框架框3d通过由框切割模具(省略图示)进行的剪切加工而被切断、除去。
对半导体装置的制造方法中的引线成形工序(S8)进行说明。图14是表示将外部引线3f折弯的引线成形工序(S8)的状态的剖视图。
使固定工具10接触而固定于与外部引线3f相连而连结、并且从封装树脂5露出的内部引线3e。外部引线3f通过引线成形模具(省略图示)，在图14所示的箭头W的方向承受载荷。由此，在封装树脂5的侧面设置第1弯曲部3g，从封装树脂5的侧面凸出的外部引线3f以沿封装树脂5的侧面的方式，向芯片焊盘3a的上表面的方向折弯、延伸。
其结果，外部引线3f能够在封装树脂5的侧面通过第1弯曲部3g使外部引线3f折弯成大致直角，而不会在封装树脂5产生龟裂。
将外部引线3f折弯也可以是辊弯曲或凸轮弯曲。
另外，即使根据半导体装置202的规格，外部引线3f的配置位置不同，也仅是内部引线3e和外部引线3f的配置、形状不同，因此能够使用相同模具7进行封装。另外，由于能够容易地对引线成形模具(省略图示)进行调整，因此针对外部引线3f，能够以向芯片焊盘3a的上表面的方向延伸的方式在封装树脂5的侧面设置第1弯曲部3g而折弯。
这样，通过半导体装置的制造方法，内部引线3e的一部分的面从封装树脂5露出，外部引线3f分别从封装树脂5的彼此相对的侧面凸出，设置第1弯曲部3g而延伸，由此能够将外部引线3f之间的距离L1缩短。因此，能够将具有外部引线3f的半导体装置202小型化。另外，能够减小用于将半导体装置202安装于控制基板的配置面积。
而且，由于外部引线3f从封装树脂5的侧面凸出，因此在封装工序(S4)中，不需要如专利文献2所示那样准备设置有狭缝的新的模具7。由于能够使用以往使用的现有的模具7而进行封装，因此能够对由新的模具7造成的模具7的更换频率及模具7的管理维持的负担增加进行抑制，因此作为半导体装置的制造方法，生产率优异。
在实施方式1中，半导体元件1a隔着接合材料2搭载于芯片焊盘3a的上表面，半导体元件1b隔着接合材料2搭载于芯片焊盘3b的上表面。金属导线4a及金属导线4b将半导体元件1a、半导体元件1b及内部引线3e电气地进行配线连接。绝缘散热板6紧密结合于芯片焊盘3a的下表面，对半导体元件1a所产生的热量进行散热。
而且，通过封装树脂5对半导体元件1a、半导体元件1b、芯片焊盘3a、芯片焊盘3b、内部引线3e进行封装，但内部引线3e的一部分的面从封装树脂5露出。
而且，与内部引线3e相连而连结的外部引线3f从封装树脂5的彼此相对的侧面凸出，在封装树脂5的侧面设置第1弯曲部3g，折弯成大致直角，向芯片焊盘3a的上表面的方向延伸。
通过设为以上那样的结构，从而能够得到容易地实现了小型化的半导体装置202。而且，能够减小安装于控制基板的半导体装置202的配置面积。
如果与专利文献1所示那样的半导体装置进行比较，则半导体装置202能够减小8～20％。
另外，不需要如专利文献2所示那样准备设置有狭缝的新的模具7，能够使用以往使用的现有的模具7而进行封装，因此生产率优异。
另外，如图2所示，在俯视观察时内部引线3e的一部分从封装树脂5的上表面露出，外部引线3f从封装树脂5的彼此相对的侧面凸出，因此作为从绝缘散热板6的金属层6b和安装于绝缘散热板6的冷却器(省略图示)之间的面至第1弯曲部3g为止的距离L2，能够确保充分的绝缘距离。
而且，半导体元件1a也可以是将IGBT及续流二极管形成为1个的RC-IGBT(ReverseConducting Insulated Gate Bipolar Transistor)。图15是表示半导体元件1a为RC-IGBT的半导体装置202a的剖视图。
由于能够将一对IGBT和FWD置换为1个RC-IGBT，因此能够使搭载半导体元件1a所需的芯片焊盘3a的面积大幅减小。因此，封装树脂5的尺寸也变小，所以能够实现半导体装置202a的小型化。另外，能够减小安装于控制基板的半导体装置202a的配置面积。
另外，半导体元件1a也可以包含由碳化硅(SiC)、氮化镓(GaN)、或金刚石等材料形成的与硅(Si)相比带隙大的所谓的宽带隙半导体。
在使用了宽带隙半导体的元件的情况下，与硅(Si)相比，能够降低电力损耗，能够进行高温动作，因此能够减小半导体元件1a的尺寸。即，由于能够将芯片焊盘3a的面积减小，因此封装树脂5的尺寸也变小，能够实现半导体装置202的小型化。另外，能够减小安装于控制基板的半导体装置202的配置面积。
另外，也可以在绝缘散热板6的下侧，即绝缘散热板6的与芯片焊盘3a相反侧的面设置导热材料8。图16是表示设置有导热材料8的半导体装置202b的剖视图。
导热材料8为板状的TIM(Thermal Interface Material)。能够使由半导体元件1a产生的热量从绝缘散热板6向安装于绝缘散热板6的冷却器(省略图示)有效地散热。导热材料8例如也可以是石墨片。由于半导体元件1a，半导体装置202b伴有大幅度的温度变化，因此在通常的散热脂的情况下，有时会由于泵出现象而产生劣化，热阻变大。
但是，在TIM的情况下，由于通过温度而发生软化、产生相变(phase change)，因此能够应对半导体装置202b的大幅度的温度变化，能够维持稳定的热阻。由此，作为半导体装置202b能够维持所期望的电气特性。
导热材料8的厚度为0.03～0.2mm。另外，通过混合金属填充物，能够使导热材料8高导热化。
此外，在生产上，也可以如图16所示，导热材料8不仅设置于绝缘散热板6的下侧，而是设置于连同封装树脂5的下表面也包含在内的与冷却器(省略图示)接触的整面。
对于半导体装置202b和冷却器(省略图示)的接触面，如果能够消除热阻变大的担心，确保充分的散热性，则能够将半导体装置202b小型化。另外，能够减小安装于控制基板的半导体装置202b的配置面积。
实施方式2.
图17是表示实施方式2涉及的半导体装置202c的俯视图，图18是图17中的E-E线处的剖视图。此外，本实施方式中的半导体装置及半导体装置的制造方法的多数结构与实施方式1共通。因此，对与实施方式1中的半导体装置及半导体装置制造方法的不同点进行说明，并且对相同或对应的结构标注相同的标号，省略其说明。与实施方式1的区别在于如下结构，即，如图17～图18所示，在外部引线3f除了第1弯曲部3g之外还设置第2弯曲部3h，该外部引线3f与从封装树脂5露出的内部引线3e的露出面平行配置。
如图17及图18所示，内部引线3e具有内部引线3e的一部分从封装树脂5的上表面露出的露出面。外部引线3f从封装树脂5的彼此相对的侧面凸出。以外部引线3f与内部引线3e的露出面平行配置的方式，在封装树脂5的侧面设置有第1弯曲部3g。而且，在与内部引线3e的露出面平行配置的外部引线3f，以向芯片焊盘3a的上表面的方向延伸的方式设置有第2弯曲部3h。
外部引线3f在多处被折弯。在将外部引线3f折弯的引线成形工序中，通过引线成形模具(省略图示)设置第2弯曲部3h。之后，通过引线成形模具(省略图示)，以与内部引线3e的露出面平行配置的方式在封装树脂5的侧面设置第1弯曲部3g。
这样，外部引线3f分别从封装树脂5的彼此相对的侧面凸出，在封装树脂5的侧面设置第1弯曲部3g，该外部引线3f与从封装树脂5露出的内部引线3e的露出面平行配置，向芯片焊盘3a的上表面的方向延伸。
由此，能够使向芯片焊盘3a的上表面的方向延伸的外部引线3f之间的距离L3比实施方式1中的距离L1短。
在实施方式2中，与内部引线3e相连而连结的外部引线3f从封装树脂5的彼此相对的侧面凸出，在封装树脂5的侧面设置第1弯曲部3g，该外部引线3f与内部引线3e的一部分从封装树脂5的上表面露出的露出面平行配置。而且，在与内部引线3e的露出面平行配置的外部引线3f设置第2弯曲部3h，向芯片焊盘3a的上表面的方向延伸。
通过设为以上那样的结构，从而能够得到容易地实现小型化的半导体装置202c。而且，能够减小安装于控制基板的半导体装置202c的配置面积。
另外，不需要如专利文献2所示那样准备设置有狭缝的新的模具7，能够使用以往使用的现有的模具7而进行封装，因此生产率优异。
另外，如图18所示，具有在俯视观察时内部引线3e的一部分从封装树脂5的上表面露出的露出面，外部引线3f从封装树脂5的彼此相对的侧面凸出，因此作为从绝缘散热板6的金属层6b和安装于绝缘散热板6的冷却器(省略图示)之间的面至第1弯曲部3g为止的距离L2，能够确保充分的绝缘距离。
此外，如图19及图20所示，也可以在外部引线3f不设置第2弯曲部3h。图19是表示没有设置第2弯曲部3h的半导体装置202d的俯视图，图20是图19中的F-F线处的剖视图。
能够将外部引线3f面安装于控制基板而并非是插入至控制基板的通孔。由此，从外部引线3f向控制基板的散热性提高，并且能够流动大电流。
实施方式3.
图21是表示实施方式3涉及的半导体装置202e的剖视图。此外，本实施方式中的半导体装置及半导体装置的制造方法的多数结构与实施方式1共通。因此，对与实施方式1中的半导体装置及半导体装置制造方法的不同点进行说明，并且对相同或对应的结构标注相同的标号，省略其说明。与实施方式1的区别在于如下结构，即，如图21所示，在外部引线3f的第1弯曲部3g设置有槽9。
图22是表示准备半导体装置202e的引线框3的部件准备工序后的状态的俯视图。如图22所示，对于成为第1弯曲部3g、在弯曲时施加压缩应力侧的面，通过冲压加工，设置相对于引线框3的厚度为20％左右的深度的槽9。由于能够通过冲压加工容易地设置多个槽9，因此生产率优异。
图23是表示通过树脂对半导体装置202e进行封装的封装工序后的状态的剖视图。如图23所示，由于在弯曲时产生压缩应力侧的面设置有槽9，因此在引线成形工序(S8)中，能够高精度且容易地将外部引线3f折弯，生产率优异。
另外，在将半导体装置202e向控制基板安装的情况下，通过高精度的弯曲加工，能够对外部引线3f的位置偏移进行抑制，能够容易地进行安装。
在实施方式3中，与内部引线3e相连而连结的外部引线3f也从封装树脂5的彼此相对的侧面凸出，在封装树脂5的侧面设置在产生弯曲压缩应力侧的面具有槽9的第1弯曲部3g，折弯成大致直角，向芯片焊盘3a的上表面的方向延伸。
通过设为以上那样的结构，从而能够得到容易地实现小型化的半导体装置202e。另外，能够减小安装于控制基板的半导体装置202e的配置面积。而且，能够相对于控制基板容易地对半导体装置202e进行定位、安装。
另外，不需要如专利文献2所示准备设置有狭缝的新的模具7，能够使用以往使用的现有的模具7而进行封装，因此生产率优异。
另外，如图21所示，具有在俯视观察时内部引线3e的一部分从封装树脂5的上表面露出的露出面，外部引线3f从封装树脂5的彼此相对的侧面凸出，因此作为从绝缘散热板6的金属层6b和安装于绝缘散热板6的冷却器(省略图示)之间的面至第1弯曲部3g为止的距离L2，能够确保充分的绝缘距离。
实施方式4.
本实施方式是将上述实施方式1涉及的半导体装置202应用于电力变换装置。本发明并不限于特定的电力变换装置，但以下，作为实施方式4，对将本发明应用于三相逆变器的情况进行说明。
图24是表示电力变换系统的结构的框图，该电力变换系统应用了实施方式4涉及的电力变换装置。
图24所示的电力变换系统由电源100、电力变换装置200以及负载300构成。电源100为直流电源，将直流电供给至电力变换装置200。电源100可以由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成电源100。
电力变换装置200为连接于电源100和负载300之间的三相逆变器，将从电源100供给、输入的直流电力变换为交流电力，将交流电力供给至负载300。如图24所示，电力变换装置200具有：主变换电路201，其将直流电力变换为交流电力而输出；以及控制电路203，其将对主变换电路201进行控制的控制信号输出至主变换电路201。
负载300为由从电力变换装置200供给的交流电力驱动的三相电动机。此外，负载300并不限于特定的用途，其为搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁路车辆、电梯及空调设备的电动机。
以下，对电力变换装置200的详情进行说明。主变换电路201具有开关元件和续流二极管(省略图示)，通过开关元件的通断，从而将从电源100供给的直流电力变换为交流电力，供给至负载300。主变换电路201的具体的电路结构是多种多样的，但本实施方式涉及的主变换电路201为2电平的三相全桥电路，其能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。主变换电路201的各开关元件、各续流二极管由与上述实施方式1～3中的任意者相当的半导体装置构成。此外，这里对由实施方式1涉及的半导体装置202构成的情况进行说明。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。而且，各上下桥臂的输出端子即主变换电路201的3个输出端子与负载300连接。
另外，主变换电路201具有对各开关元件进行驱动的驱动电路(省略图示)，但驱动电路也可以内置于半导体装置202，还可以为具有与半导体装置202分体的驱动电路的结构。驱动电路生成对主变换电路201的开关元件进行驱动的驱动信号，供给至主变换电路201的开关元件的控制电极。具体而言，按照来自后述的控制电路203的控制信号，将使开关元件成为接通状态的驱动信号和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号为大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主变换电路201的开关元件进行控制以将所期望的电力供给至负载300。具体而言，基于应该供给至负载300的电力计算主变换电路201的各开关元件应该成为接通状态的时间(接通时间)。例如，能够通过与应该输出的电压对应地对开关元件的接通时间进行调制的PWM控制而对主变换电路201进行控制。而且，将控制指令(控制信号)输出至主变换电路201所具有的驱动电路，以使得在各时刻将接通信号输出至应该成为接通状态的开关元件，将断开信号输出至应该成为断开状态的开关元件。驱动电路按照该控制信号，将接通信号或断开信号作为驱动信号而输出至各开关元件的控制电极。
在本实施方式涉及的电力变换装置中，由于将实施方式1涉及的半导体装置202用作主变换电路201的开关元件和续流二极管，因此能够实现可靠性的提高。
在本实施方式中，对将本发明应用于2电平的三相逆变器的例子进行了说明，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平或多电平的电力变换装置，在将电力供给至单相负载的情况下也可以将本发明应用于单相逆变器。另外，在对直流负载等供给电力的情况下，也可以将本发明应用于DC/DC转换器或AC/DC转换器。
另外，应用了本发明的电力变换装置并不限于上述负载为电动机的情况，例如，也能够用作放电加工机、激光加工机、感应加热烹调器及非接触器供电系统的电源装置，并且也能够用作太阳能发电系统及蓄电系统等的功率调节器。
此外，本发明可以将各实施方式自由地组合，对各实施方式适当进行变形、省略。
标号的说明
1a、1b 半导体元件
3 引线框
3a、3b 芯片焊盘
3c 连接杆
3d 框架框
3e 内部引线
3f 外部引线
3g 第1弯曲部
3h 第2弯曲部
4a、4b 金属导线
5 封装树脂
6 绝缘散热板
8 导热材料
9 槽
200 电力变换装置
201 主变换电路
202、202a、202b、202c、202d、202e 半导体装置
203 控制电路。

Claims (18)

1.一种半导体装置，其具有：
半导体元件；
内部引线，其具有将所述半导体元件搭载于上表面的芯片焊盘；
封装树脂，其对所述半导体元件及所述内部引线进行封装；以及
外部引线，其与所述半导体元件及所述内部引线电连接，从所述封装树脂的彼此相对的侧面凸出，
所述内部引线具有台阶形状，在俯视观察时所述内部引线的一部分的面从所述封装树脂露出，
所述外部引线以向所述芯片焊盘的所述上表面的方向延伸的方式，在所述封装树脂的所述侧面具有第1弯曲部。
2.根据权利要求1所述的半导体装置，其中，
在所述外部引线的所述第1弯曲部处，在通过弯曲产生压缩应力侧的面具有槽。
3.根据权利要求1或2所述的半导体装置，其中，
具有绝缘散热板，该绝缘散热板设置于搭载有所述半导体元件的所述芯片焊盘的下表面，从所述封装树脂露出。
4.根据权利要求3所述的半导体装置，其中，
在所述绝缘散热板的从所述封装树脂露出的面具有板状的导热材料。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
所述半导体元件为RC-IGBT。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述半导体元件由宽带隙半导体形成。
7.一种电力变换装置，其具有：
主变换电路，其具有权利要求1至6中任一项所述的半导体装置，该主变换电路将输入进来的电力进行变换而输出；以及
控制电路，其将对所述主变换电路进行控制的控制信号输出至所述主变换电路。
8.一种半导体装置，其具有：
半导体元件；
内部引线，其具有将所述半导体元件搭载于上表面的芯片焊盘；
封装树脂，其对所述半导体元件及所述内部引线进行封装；以及
外部引线，其与所述半导体元件及所述内部引线电连接，从所述封装树脂的彼此相对的侧面凸出，
所述内部引线具有台阶形状，并且所述内部引线具有在俯视观察时所述内部引线的一部分的面从所述封装树脂露出的露出面，
所述外部引线在所述封装树脂的所述侧面具有第1弯曲部，该外部引线与所述内部引线的从所述封装树脂露出的所述露出面平行配置。
9.根据权利要求8所述的半导体装置，其中，
所述外部引线以向所述芯片焊盘的所述上表面的方向延伸的方式具有第2弯曲部。
10.根据权利要求8或9所述的半导体装置，其中，
在所述外部引线的所述第1弯曲部处，在通过弯曲产生压缩应力侧的面具有槽。
11.根据权利要求8至10中任一项所述的半导体装置，其中，
具有绝缘散热板，该绝缘散热板设置于搭载有所述半导体元件的所述芯片焊盘的下表面，从所述封装树脂露出。
12.根据权利要求11所述的半导体装置，其中，
在所述绝缘散热板的从所述封装树脂露出的面具有板状的导热材料。
13.根据权利要求8至12中任一项所述的半导体装置，其中，
所述半导体元件为RC-IGBT。
14.根据权利要求8至13中任一项所述的半导体装置，其中，
所述半导体元件由宽带隙半导体形成。
15.一种电力变换装置，其具有：
主变换电路，其具有权利要求8至14中任一项所述的半导体装置，该主变换电路将输入进来的电力进行变换而输出；以及
控制电路，其将对所述主变换电路进行控制的控制信号输出至所述主变换电路。
16.一种半导体装置的制造方法，其具有：
部件准备工序，准备具有台阶形状的引线框，该引线框包含内部引线、连接杆、框架框及外部引线，该内部引线具有芯片焊盘；
芯片键合工序，将半导体元件搭载于所述芯片焊盘；
配线连接工序，通过金属导线对所述半导体元件及所述内部引线进行配线连接；
封装工序，通过封装树脂对所述半导体元件、所述金属导线及所述内部引线进行封装，使得所述内部引线具有在俯视观察时所述内部引线的一部分的面露出的露出面；
连接杆切割工序，将所述连接杆切断、除去；
镀敷工序，对所述外部引线、所述内部引线的从所述封装树脂露出的所述露出面及所述框架框进行镀敷；
框切割工序，将所述框架框切断、除去；以及
引线成形工序，在所述封装树脂的彼此相对的侧面将所述外部引线折弯。
17.根据权利要求16所述的半导体装置的制造方法，其中，
所述引线成形工序包含将所述外部引线的多处折弯。
18.根据权利要求16或17所述的半导体装置的制造方法，其中，
所述部件准备工序包含准备在所述外部引线设置有槽的所述引线框。
CN202111129062.9A 2020-10-01 2021-09-26 半导体装置、半导体装置的制造方法及电力变换装置 Pending CN114284226A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020166641A JP7479771B2 (ja) 2020-10-01 2020-10-01 半導体装置、半導体装置の製造方法及び電力変換装置
JP2020-166641 2020-10-01

Publications (1)

Publication Number Publication Date
CN114284226A true CN114284226A (zh) 2022-04-05

Family

ID=80738186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111129062.9A Pending CN114284226A (zh) 2020-10-01 2021-09-26 半导体装置、半导体装置的制造方法及电力变换装置

Country Status (4)

Country Link
US (1) US11652032B2 (zh)
JP (1) JP7479771B2 (zh)
CN (1) CN114284226A (zh)
DE (1) DE102021120258A1 (zh)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229865A (ja) 1986-03-31 1987-10-08 Toshiba Corp 半導体装置及びその製造方法
JP3905208B2 (ja) * 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
JPH09275177A (ja) * 1996-04-02 1997-10-21 Hitachi Cable Ltd 半導体装置
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
JP3667916B2 (ja) 1997-02-04 2005-07-06 ローム株式会社 樹脂パッケージ型半導体装置、およびその製造方法
JP2000294711A (ja) 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP3547045B2 (ja) 1999-04-22 2004-07-28 株式会社三井ハイテック 半導体装置
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
KR100801621B1 (ko) * 2007-06-05 2008-02-11 서울반도체 주식회사 Ｌｅｄ 패키지
US8569872B2 (en) * 2008-07-01 2013-10-29 Stats Chippac Ltd. Integrated circuit package system with lead-frame paddle scheme for single axis partial saw isolation
US8575742B1 (en) * 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP5564369B2 (ja) 2010-08-31 2014-07-30 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
US9082685B2 (en) * 2013-06-25 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Optical-coupling semiconductor device
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
US9331068B2 (en) * 2013-10-30 2016-05-03 United Silicon Carbide, Inc. Hybrid wide-bandgap semiconductor bipolar switches
US9716072B2 (en) 2014-05-12 2017-07-25 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
US9947613B2 (en) * 2014-11-07 2018-04-17 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the same
US9818675B2 (en) 2015-03-31 2017-11-14 Stmicroelectronics, Inc. Semiconductor device including conductive clip with flexible leads and related methods
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
JP6508384B2 (ja) 2018-03-30 2019-05-08 住友ベークライト株式会社 熱伝導性シートおよび半導体装置
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
DE112019002851T5 (de) * 2018-06-06 2021-03-04 Mitsubishi Electric Corporation Halbleiterbauelement und leistungswandlervorrichtung
US11631623B2 (en) * 2018-09-06 2023-04-18 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same, and power conversion device
CN113261095A (zh) 2019-01-18 2021-08-13 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置

Also Published As

Publication number Publication date
US20220108941A1 (en) 2022-04-07
JP7479771B2 (ja) 2024-05-09
JP2022059117A (ja) 2022-04-13
US11652032B2 (en) 2023-05-16
DE102021120258A1 (de) 2022-04-07

Similar Documents

Publication Publication Date Title
JP6115738B2 (ja) 半導体装置およびその製造方法
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
JP5895220B2 (ja) 半導体装置の製造方法
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
CN113875001A (zh) 半导体模块以及电力变换装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP6851559B1 (ja) 半導体装置および電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
WO2022138200A1 (ja) パワー半導体装置およびその製造方法ならびに電力変換装置
CN117438386A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
US20240030087A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
CN116438655A (zh) 功率半导体模块及其制造方法以及电力转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination