JP2022059117A - 半導体装置、半導体装置の製造方法及び電力変換装置 - Google Patents

半導体装置、半導体装置の製造方法及び電力変換装置 Download PDF

Info

Publication number
JP2022059117A
JP2022059117A JP2020166641A JP2020166641A JP2022059117A JP 2022059117 A JP2022059117 A JP 2022059117A JP 2020166641 A JP2020166641 A JP 2020166641A JP 2020166641 A JP2020166641 A JP 2020166641A JP 2022059117 A JP2022059117 A JP 2022059117A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
sealing resin
inner lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020166641A
Other languages
English (en)
Other versions
JP7479771B2 (ja
Inventor
慶太郎 市川
Keitaro Ichikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020166641A priority Critical patent/JP7479771B2/ja
Priority to US17/329,992 priority patent/US11652032B2/en
Priority to DE102021120258.2A priority patent/DE102021120258A1/de
Priority to CN202111129062.9A priority patent/CN114284226A/zh
Publication of JP2022059117A publication Critical patent/JP2022059117A/ja
Application granted granted Critical
Publication of JP7479771B2 publication Critical patent/JP7479771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Abstract

【課題】小型化可能な半導体装置及び半導体装置の製造方法を提供する。【解決手段】半導体素子１ａ、１ｂを上面に搭載するダイパッド３ａ、３ｂを有するインナーリード３ｅは、段差形状を有し、平面視にてインナーリード３ｅの一部の面が、封止樹脂５から露出している。インナーリード３ｅと繋がって連結されたアウターリード３ｆは、ダイパッド３ａの上面の方向に延在するように、封止樹脂５の側面に第１の屈曲部３ｇを有することにより、小型化された半導体装置を得ることができる。【選択図】図２

Description

本開示は、電力半導体素子を搭載した半導体装置、半導体装置の製造方法及び電力変換装置に関するものである。
従来の半導体装置では、リードは、封止された樹脂部の側面から突出されており、曲げ加工により、樹脂部近傍の曲げ加工部位にて、ほぼ直角に折曲されている。（例えば、特許文献１参照）
近年、半導体装置は、多種の電子部品とともに制御基板に実装されるため、半導体装置の小型化が要求されている。そこで、リード端子の起立部を封止樹脂の下面から下向きに突出させることにより、半導体装置の小型化を図っている。（例えば、特許文献２参照）
特開昭６２－２２９８６５号公報（第２項右下欄第５行－第３項左上欄６行、第１図～第５図） 特開平１０－２２３８２５号公報（段落００３０、００３２～００３３、００３６、図９、図１１）
しかしながら、このような半導体装置では、リードを半導体装置の封止樹脂から鉛直方向に突出させることにより、半導体装置の小型化を実現することは可能であるが、トランスファーモールドを行う封止工程において、リードを挿通可能とするスリットを設けた金型を新たに準備する必要があった。また、半導体装置の仕様により、リードの配置位置が異なることが多いため、各半導体装置に対応する金型を準備する必要があった。
本開示は、上述のような問題を解決するためになされたものであり、リード形状により、小型化を図ることができる半導体装置を提供することを目的とする。
また、リード形状により、小型化を図ることができる半導体装置の製造方法を提供することを目的とする。
本開示に係る半導体装置は、半導体素子と、半導体素子を上面に搭載しているダイパッドを有するインナーリードと、半導体素子及びインナーリードを封止している封止樹脂と、半導体素子及びインナーリードと電気的に接続され、封止樹脂の互いに対向する側面から突出しているアウターリードとを備えている。インナーリードは、段差形状を有し、平面視にてインナーリードの一部の面が封止樹脂から露出し、アウターリードは、ダイパッドの上面の方向に延在するように、封止樹脂の側面に第１の屈曲部を有する半導体装置である。
また、本開示に係る半導体装置の製造方法は、ダイパッドを有するインナーリード、タイバー、フレーム枠及びアウターリードを含む、段差形状を有したリードフレームを準備する部材準備工程と、ダイパッドに半導体素子を搭載するダイボンド工程と、半導体素子及びインナーリードを金属ワイヤにて配線接続する配線接続工程と、半導体素子、金属ワイヤ、及び平面視にてインナーリードの一部の面が露出している露出面を有するようにインナーリードを、封止樹脂にて封止する封止工程と、タイバーを切断し除去するタイバーカット工程と、アウターリード、インナーリードの封止樹脂から露出している露出面及びフレーム枠をめっきするめっき工程と、フレーム枠を切断し除去するフレームカット工程と、アウターリードを封止樹脂の互いに対向する側面にて折り曲げるリードフォーミング工程と、を備えた半導体装置の製造方法である。
本開示に係る半導体装置によれば、アウターリードの屈曲された形状により、容易に小型化された半導体装置を得ることができるとともに、制御基板に実装する半導体装置の配置面積を小さくすることができる。
また、本開示に係る半導体装置の製造方法によれば、アウターリードの屈曲された形状により、容易に小型化された半導体装置を得ることができるとともに、制御基板に実装する半導体装置の配置面積を小さくすることができる半導体装置を得ることができる。
実施の形態１に係る半導体装置を示す平面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 実施の形態１に係る半導体装置の製造方法におけるリードフレームを準備する部材準備工程後の状態を示す平面図である。 実施の形態１に係る半導体装置の製造方法におけるリードフレームを準備する部材準備工程後の状態を示す断面図である。 実施の形態１に係る半導体装置の製造方法における半導体素子を搭載するダイボンド工程後の状態を示す平面図である。 実施の形態１に係る半導体装置の製造方法における金属ワイヤにて配線接続する配線接続工程後の状態を示す平面図である。 実施の形態１に係る半導体装置の製造方法における金属ワイヤにて配線接続する配線接続工程後の状態を示す断面図である。 実施の形態１に係る半導体装置の製造方法における樹脂にて封止する封止工程を示す断面図である。 実施の形態１に係る半導体装置の製造方法における樹脂にて封止する封止工程後の状態を示す平面図である。 実施の形態１に係る半導体装置の製造方法における樹脂にて封止する封止工程後の状態を示す断面図である。 実施の形態１に係る半導体装置の製造方法におけるタイバーを切断するタイバーカット工程後の状態を示す平面図である。 実施の形態１に係る半導体装置の製造方法におけるフレーム枠を切断するフレームカット工程後の状態を示す平面図である。 実施の形態１に係る半導体装置の製造方法におけるアウターリードを折り曲げるリードフォーミング工程の状態を示す断面図である。 実施の形態１に係る、半導体素子がＲＣ－ＩＧＢＴである半導体装置を示す断面図である。 実施の形態１に係る、熱伝導材を設けた半導体装置を示す断面図である。 実施の形態２に係る半導体装置を示す平面図である。 実施の形態２に係る半導体装置を示す断面図である。 実施の形態２に係る半導体装置の変形例を示す平面図である。 実施の形態２に係る半導体装置の変形例を示す断面図である。 実施の形態３に係る半導体装置を示す断面図である。 実施の形態３に係る半導体装置の製造方法におけるリードフレームを準備する部材準備工程後の状態を示す平面図である。 実施の形態３に係る半導体装置の製造方法における樹脂にて封止する封止工程後の状態を示す断面図である。 実施の形態４に係る電力変換装置を含む電力変換システムの構成を示すブロック図である。
実施の形態１．
実施の形態１に係る半導体装置の構成を説明する。図１は、実施の形態１に係る半導体装置を示す平面図であり、図２は、図１におけるＡ－Ａ線での断面図である。
図１及び図２に示すように、半導体装置２０２は、半導体素子１ａ、半導体素子１ｂ、接合材２、ダイパッド３ａを有するインナーリード３ｅ、アウターリード３ｆ、金属ワイヤ４ａ、金属ワイヤ４ｂ、封止樹脂５、絶縁放熱板６を備えている。
半導体素子１ａは、電力半導体素子である。例えば、珪素（Ｓｉ）で形成された、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Fｒｅｅ Wｈｅｅｌｉｎｇ Dｉｏｄｅ）である。平面視にて半導体素子１ａにおける１つの辺の長さは、３ｍｍ～１３ｍｍである。
半導体素子１ａは、ダイパッド３ａの上面に接合材２を介して搭載されている。図２では、ダイパッド３ａの上面に接合材２を介して半導体素子１ａが２つ搭載されているが、これに限定するものではなく、半導体装置２０２の仕様に応じて必要な個数の半導体素子１ａを搭載することができる。
なお、ダイパッド３ａの上面とは、半導体素子１ａが搭載される側の面である。例えば、ダイパッド３ａの上面の方向とは、図２の紙面上において上側の方向を示す。
半導体素子１ｂは、半導体素子１ａを制御するための制御ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）である。半導体素子１ｂは、ダイパッド３ｂの上面に接合材２を介して搭載されている。
なお、ダイパッド３ｂの上面とは、半導体素子１ｂが搭載される側の面である。例えば、ダイパッド３ｂの上面の方向とは、図２の紙面上において上側の方向を示す。
接合材２は、半導体素子１ａの下面とダイパッド３ａの上面とを接合し、半導体素子１ｂの下面とダイパッド３ｂの上面とを接合している。接合材２の材料は、錫（Ｓｎ）を含む、はんだ材料である。
なお、接合材２は、銀（Ａｇ）または銅（Ｃｕ）のいずれかを含む焼結材、半導体素子１ａの発熱を放熱することができる接着剤であってもよい。接合材２として、焼結材を用いる場合、耐熱性に優れ、半導体素子１ａとダイパッド３ａとの線膨張係数に起因して生じる熱応力、熱ひずみに対し、亀裂進展の抑制が可能となるため、高信頼性、高寿命を有する接合材２を得ることができる。
ダイパッド３ａ及びダイパッド３ｂを有するインナーリード３ｅ、タイバー３ｃ、フレーム枠３ｄ、アウターリード３ｆは、図４に示すように、単一のリードフレーム３として一体となって繋がって連結されていたものである。このため、ダイパッド３ａ及びダイパッド３ｂを備えたインナーリード３ｅ、タイバー３ｃ、フレーム枠３ｄ、アウターリード３ｆは、同一材料であり、同一厚である。
ダイパッド３ａ及びダイパッド３ｂを有するインナーリード３ｅ、タイバー３ｃ、フレーム枠３ｄ、アウターリード３ｆを備えたリードフレーム３の材料は、銅（Ｃｕ）を用いて形成されているが、これに限定するものではなく、必要な導電性に加え、放熱性を有する材料であればよい。例えば、銅（Ｃｕ）、またはアルミニウム（Ａｌ）のいずれかを含む合金、積層された複合材料であってもよい。
ダイパッド３ａ及びダイパッド３ｂを有するインナーリード３ｅ、タイバー３ｃ、フレーム枠３ｄ、アウターリード３ｆを備えたリードフレーム３の厚さは、０．３～０．８ｍｍである。
また、ダイパッド３ａ及びダイパッド３ｂの上面には、接合材２との接合性を向上させるため、銀（Ａｇ）めっきを設けてもよい。金（Ａｕ）めっき、または錫（Ｓｎ）めっきであってもよい。上記めっきの厚さは、０．００１～０．００２ｍｍである。
また、インナーリード３ｅの少なくとも一部に、封止樹脂５との密着性を向上させるため、表面に微小な凹凸を設けてもよい。また、プライマー処理を行うことにより、インナーリード３ｅと封止樹脂５との密着性を向上させることができるため、絶縁性を確保することができる。
インナーリード３ｅは、封止樹脂５の内部にあり、段差形状となっている。また、インナーリード３ｅは、半導体素子１ａの搭載部としてダイパッド３ａ、半導体素子１ｂの搭載部としてダイパッド３ｂを備えている。
また、図２の紙面上において、ダイパッド３ａとダイパッド３ｂは、同一の段差位置となっているが、これに限定しない。つまり、ダイパッド３ａとダイパッド３ｂの段差位置は、異なっていてもよい。なお、図１及び図２に示すように、平面視にてインナーリード３ｅの一部の面が、封止樹脂５の上面（図２の紙面上で上側）から露出している。
アウターリード３ｆは、インナーリード３ｅと電気的にも構造的にも繋がっており、連結されたものである。アウターリード３ｆは、封止樹脂５の互いに対向する側面から突出している。そして、アウターリード３ｆは、封止樹脂５の側面に設けられた第１の屈曲部３ｇにより、封止樹脂５の側面に沿うように、ダイパッド３ａの上面の方向に延在している。
つまり、アウターリード３ｆとは、インナーリード３ｅに繋がって連結されているが、図２に示すように、封止樹脂５の互いに対向する側面から突出し、封止樹脂５の側面にて折り曲がり、ダイパッド３ａの上面の方向に延在しているものである。
金属ワイヤ４ａ及び金属ワイヤ４ｂは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）または金（Ａｕ）のいずれかを含む金属である。金属ワイヤ４ａ及び金属ワイヤ４ｂは、加圧と超音波振動により接合され、半導体素子１ａ、半導体素子１ｂ及びインナーリード３ｅを電気的に配線接続している。
金属ワイヤ４ａ及び金属ワイヤ４ｂの材料、金属ワイヤ４ａ及び金属ワイヤ４ｂの直径、金属ワイヤ４ａ及び金属ワイヤ４ｂの本数は、必要な電流容量に対応している。例えば、金属ワイヤ４ａは、大きな電流容量が必要であるため、金属ワイヤ４ａの直径は、０．１～０．５ｍｍである。一方、半導体素子１ｂは、制御ＩＣであるため、電流容量も小さく、金属ワイヤ４ｂを配線接続するための接合面積も小さい。このため、金属ワイヤ４ｂの直径は、０．０２～０．０８ｍｍである。
封止樹脂５は、熱硬化性であるエポキシ樹脂にて構成されているが、これに限定するものではなく、所望の弾性率と密着性を有する熱硬化性の樹脂であればよい。封止樹脂５は、トランスファーモールドにて封止されるものである。
絶縁放熱板６は、絶縁性及び放熱性を有した板状のものである。絶縁放熱板６は、ダイパッド３ａの下面、つまりダイパッド３ａの接合材２と反対側の面に、密着し、半導体素子１ａの発熱に対し、ダイパッド３ａを介して放熱している。
絶縁放熱板６は、絶縁層６ａと金属層６ｂとから構成された２層構造となっており、金属層６ｂの下面、つまり金属層６ｂの絶縁層６ａと反対側の面は、封止樹脂５から露出している。絶縁放熱板６の熱伝導率は、２～１８Ｗ／（ｍ・Ｋ）であり、厚さは０．１～０．２ｍｍである。絶縁層６ａは、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素（ＳｉＯ２）、または窒化ホウ素（ＢＮ）のいずれかを含む、フィラーが充填されたエポキシ樹脂から構成されている。
金属層６ｂは、銅（Ｃｕ）、または（Ａｌ）のいずれかを含む、熱伝導率に優れた金属である。
また、半導体装置２０２の使用条件により、半導体素子１ａの動作温度が定格値を超えると、半導体素子１ａの性能が低下する、最悪の場合、熱暴走して破壊してしまうこともある。このため、絶縁放熱板６に高い放熱性が要求されることがあり、金属層６ｂの厚みを１～３ｍｍにすることも可能であり、放熱性を向上させることができる。
さらに、絶縁放熱板６の下面、つまり絶縁放熱板６のダイパッド３ａと反対側の面に、図示を省略するが、放熱グリスを介して、冷却器を取り付けることができる。冷却器の材料は、アルミニウム（Ａｌ）を含む、熱伝導率に優れた金属であり、また、冷却器は、複数のフィンを有している。
上記により、半導体装置２０２では、半導体素子１ａが接合材２を介してダイパッド３ａの上面に搭載され、半導体素子１ｂが接合材２を介してダイパッド３ｂの上面に搭載されている。金属ワイヤ４ａ及び金属ワイヤ４ｂが、半導体素子１ａ、半導体素子１ｂ及びインナーリード３ｅを電気的に配線接続している。ダイパッド３ａの下面には、絶縁放熱板６が密着し、半導体素子１ａが発生する熱を放熱している。
そして、半導体素子１ａ、半導体素子１ｂ、ダイパッド３ａ、ダイパッド３ｂ、インナーリード３ｅは、封止樹脂５にて封止されているが、インナーリード３ｅの一部は、封止樹脂５から露出している。
つまり、図２に示すように、封止樹脂５の上面において、図２の紙面上、左側及び右側に配置されている各インナーリード３ｅの一部の面が、封止樹脂５の上面に平行して露出している。インナーリード３ｅと繋がって連結されているアウターリード３ｆは、封止樹脂５の互いに対向する側面から突出し、封止樹脂５の側面に第１の屈曲部３ｇが設けられ、ほぼ直角に折り曲がり、ダイパッド３ａの上面の方向に延在している。
平面視にて半導体装置２０２における１つの辺の長さは、１５ｍｍ～１３０ｍｍである。
アウターリード３ｆをリードフォーミング金型（図示省略）により曲げ加工を行うためには、半導体装置２０２を固定する必要がある。通常、封止樹脂５の側面から突出した近傍のアウターリード３ｆをクランプ治具（図示省略）にて固定し、リードフォーミング金型（図示省略）によって曲げ加工を行っている。このため、封止樹脂５の側面に第１の屈曲部３ｇを設けることができなかった。
また、封止樹脂５の側面に第１の屈曲部３ｇを設けようとする場合、封止樹脂５を固定する方法しかない。もし封止樹脂５を固定し、リードフォーミング金型（図示省略）により曲げ加工を行う場合、封止樹脂５は、樹脂から形成されているため、封止樹脂５に大きな応力が発生し亀裂を生じさせてしまうことがあった。
しかしながら、半導体装置２０２は、上記に記述した通り、アウターリード３ｆと繋がって連結されているインナーリード３ｅの一部の面を、封止樹脂５から露出させている。
これにより、アウターリード３ｆにおいて、リードフォーミング金型（図示省略）により曲げ加工を行うとき、封止樹脂５から露出しているインナーリード３ｅに対し、図１４に示すように、固定治具１０を接触させ、固定することができるため、アウターリード３ｆを封止樹脂５の側面にて折り曲げることができる。
従って、封止樹脂５に亀裂を生じさせることなく、封止樹脂５の側面に第１の屈曲部３ｇを設け、ダイパッド３ａの上面の方向に延在するように、アウターリード３ｆを折り曲げることができる。
また、図２に示すように、封止樹脂５の側面に第１の屈曲部３ｇが設けられ、封止樹脂５の互いに対向する側面から延在しているアウターリード３ｆの間の距離Ｌ１を短くすることができる。
このように、インナーリード３ｅの一部の面が封止樹脂５から露出し、アウターリード３ｆが封止樹脂５の互いに対向する側面からそれぞれ突出し、第１の屈曲部３ｇが設けられ延在することにより、アウターリード３ｆの間の距離Ｌ１を短くすることができる。従って、アウターリード３ｆを有する半導体装置２０２を小型化することができる。また、半導体装置２０２を制御基板に実装するための配置面積を小さくすることができる。
さらに、アウターリード３ｆは、封止樹脂５の互いに対向する側面から突出しているので、封止工程において、特許文献２に示すような、スリットを設けた新たな金型７を準備する必要はない。これまで用いてきた従来の金型７を用いて、封止することができるため、新たな金型７による金型７の交換頻度及び金型７の管理維持の負担増を抑制することができるため、生産性に優れた半導体装置２０２を得ることができる。
次に、半導体装置の製造方法について説明する。
半導体装置の製造方法に関するフローチャートを図３に示す。
半導体装置の製造方法における部材準備工程（Ｓ１）について説明する。図４は、リードフレームを準備する部材準備工程後の状態を示す平面図であり、図５は、図４におけるＢ－Ｂ線での断面図である。
図４及び図５に示すように、ダイパッド３ａ及びダイパッド３ｂを有するインナーリード３ｅ、タイバー３ｃ、フレーム枠３ｄ、アウターリード３ｆを備えた、単一のリードフレーム３を準備する（Ｓ１）。
タイバー３ｃは、アウターリード３ｆと直角をなす方向で複数のアウターリード３ｆを連結している。フレーム枠３ｄは、リードフレーム３の周縁部であり、複数のアウターリード３ｆ及びタイバー３ｃを連結している。図５に示すように、インナーリード３ｅは、段差形状となっている。インナーリード３ｅの段差形状は、プレス加工により、形成されている。
図４に示すリードフレーム３は、半導体装置２０２として１つであるが、リードフレーム３は、複数の半導体装置２０２を備えることができる。このため、後述する封止工程（Ｓ４）において、一括して同時に封止することにより、複数の半導体装置２０２を得ることができ、生産性に優れている。
半導体装置の製造方法におけるダイボンド工程（Ｓ２）について説明する。図６は、半導体素子１ａ及び半導体素子１ｂを搭載するダイボンド工程後の状態を示す平面図である。
接合材２を介して、ダイパッド３ａの上面に半導体素子１ａを搭載する。同様に、接合材２を介して、ダイパッド３ｂの上面に半導体素子１ｂを搭載する。接合材２は、ペースト状であっても、シート状のものであってもよい。リフローにより複数の半導体素子１ａ及び半導体素子１ｂを一括して同時に接合することができる。
半導体装置の製造方法における配線接続工程（Ｓ３）について説明する。図７は、金属ワイヤ４ａ及び金属ワイヤ４ｂにて配線接続する配線接続工程後の状態を示す平面図であり、図８は、図７におけＣ－Ｃ線での断面図である。
金属ワイヤ４ａは、半導体素子１ａ及びインナーリード３ｅを配線接続し、金属ワイヤ４ｂは、半導体素子１ｂ、半導体素子１ａ及びインナーリード３ｅを配線接続している。配線接続方法は、超音波ツール（図示省略）が加圧しながら超音波振動を印可することにより、金属ワイヤ４ａ及び金属ワイヤ４ｂは、超音波接合される。
なお、超音波振動の方向は、１方向でも２方向でもよい。また、必要に応じて、リードフレーム３を窒素（Ｎ２）による不活性雰囲気下で、加熱しながら、超音波接合することにより、接合強度が大きく、高信頼性の配線接続を得ることができる。
半導体装置の製造方法における封止工程（Ｓ４）について説明する。図９は、樹脂にて封止する封止工程（Ｓ４）を示す断面図である。
封止方法は、金型を用いて行うトランスファーモールドである。金型７は、上下一対の上金型７ａ及び下金型７ｂから構成され、上金型７ａ及び下金型７ｂにヒータ（図示省略）が埋め込まれている。このヒータ（図示省略）によって、上金型７ａ及び下金型７ｂが昇温される。上金型７ａ及び下金型７ｂから構成される金型７の内部空間には、配線接続工程（Ｓ３）を完了したリードフレーム３と絶縁放熱板６が配置され、上金型７ａ及び下金型７ｂとの間に設けられた、樹脂注入口であるゲート（図示省略）から金型７の内部空間に熱硬化性の樹脂を注入する。
なお、樹脂を注入した後に、封止樹脂５を完全に硬化させるために、加熱によるアフターキュアを行い、封止工程（Ｓ４）は完了する。
図１０は、樹脂にて封止する封止工程後の状態を示す平面図であり、図１１は、図１０におけるＤ－Ｄ線での断面図である。インナーリード３ｅは、熱硬化性の樹脂にて封止され、封止樹脂５の内部にあるが、図１０及び図１１に示すように、平面視にてインナーリード３ｅの一部の面は、封止樹脂５の上面から露出するように封止されている。
また、絶縁放熱板６は、封止工程（Ｓ４）において、トランスファーモールドされるとともに、昇温された金型７からの加熱により、ダイパッド３ａの下面に密着することができるため、非常に生産性に優れている。
半導体装置の製造方法におけるタイバーカット工程（Ｓ５）及びめっき工程（Ｓ６）について説明する。図１２は、タイバーを切断するタイバーカット工程後の状態を示す平面図である。
タイバー３ｃは、タイバーカット金型（図示省略）によるせん断加工によって、切断され除去される。その後、めっき工程（Ｓ６）にて、アウターリード３ｆ、インナーリード３ｅの封止樹脂５から露出している面及びフレーム枠３ｄをめっきする。めっきの材料は、錫（Ｓｎ）、または錫（Ｓｎ）を含む合金である。
半導体装置の製造方法におけるフレームカット工程（Ｓ７）について説明する。図１３は、フレーム枠３ｄを切断するフレームカット工程後の状態を示す平面図である。フレーム枠３ｄは、フレームカット金型（図示省略）によるせん断加工によって、切断され除去される。
半導体装置の製造方法におけるリードフォーミング工程（Ｓ８）について説明する。図１４は、アウターリード３ｆを折り曲げるリードフォーミング工程（Ｓ８）の状態を示す断面図である。
アウターリード３ｆと繋がって連結され、封止樹脂５から露出しているインナーリード３ｅに対し、固定治具１０を接触させ固定する。アウターリード３ｆは、リードフォーミング金型（図示省略）により、図１４に示す矢印Ｗの方向にて荷重を受ける。これにより、封止樹脂５の側面に第１の屈曲部３ｇが設けられ、封止樹脂５の側面から突出しているアウターリード３ｆは、封止樹脂５の側面に沿うように、ダイパッド３ａの上面の方向に折り曲がり、延在している。
その結果、アウターリード３ｆは、封止樹脂５に亀裂を生じさせることなく、封止樹脂５の側面に第１の屈曲部３ｇにて、アウターリード３ｆをほぼ直角に折り曲げることができる。
アウターリード３ｆを折り曲げるのは、ローラー曲げ、またはカム曲げであってもよい。
また、半導体装置２０２の仕様により、アウターリード３ｆの配置位置が異なったとしても、インナーリード３ｅ及びアウターリード３ｆの配置、形状が異なるのみであるため、同一の金型７を用いて封止することができる。また、リードフォーミング金型（図示省略）は、容易に調整可能であるため、アウターリード３ｆに対し、ダイパッド３ａの上面の方向に延在するように封止樹脂５の側面に第１の屈曲部３ｇを設け、折り曲げることができる。
このように、半導体装置の製造方法によって、インナーリード３ｅの一部の面が封止樹脂５から露出し、アウターリード３ｆが封止樹脂５の互いに対向する側面からそれぞれ突出し、第１の屈曲部３ｇが設けられ延在することにより、アウターリード３ｆの間の距離Ｌ１を短くすることができる。従って、アウターリード３ｆを有する半導体装置２０２を小型化することができる。また、半導体装置２０２を制御基板に実装するための配置面積を小さくすることができる。
さらに、アウターリード３ｆは、封止樹脂５の側面から突出しているので、封止工程（Ｓ４）において、特許文献２に示すように、スリットを設けた新たな金型７を準備する必要はない。これまで用いてきた従来の金型７を用いて、封止することができるため、新たな金型７による金型７の交換頻度及び金型７の管理維持の負担増を抑制することができるため、半導体装置の製造方法として生産性に優れている。
実施の形態１では、半導体素子１ａが接合材２を介してダイパッド３ａの上面に搭載され、半導体素子１ｂが接合材２を介してダイパッド３ｂの上面に搭載されている。金属ワイヤ４ａ及び金属ワイヤ４ｂが、半導体素子１ａ、半導体素子１ｂ及びインナーリード３ｅを、電気的に配線接続している。ダイパッド３ａの下面には、絶縁放熱板６が密着し、半導体素子１ａが発生する熱を放熱している。
そして、半導体素子１ａ、半導体素子１ｂ、ダイパッド３ａ、ダイパッド３ｂ、インナーリード３ｅは、封止樹脂５にて封止されているが、インナーリード３ｅの一部の面は、封止樹脂５から露出している。
そして、インナーリード３ｅと繋がって連結されているアウターリード３ｆは、封止樹脂５の互いに対向する側面から突出し、封止樹脂５の側面に第１の屈曲部３ｇが設けられ、ほぼ直角に折り曲がり、ダイパッド３ａの上面の方向に延在している。
以上のような構成としたことにより、容易に小型化された半導体装置２０２を得ることができる。さらに、制御基板に実装する半導体装置２０２の配置面積を小さくすることができる。
特許文献１に示すような半導体装置と比較すると、半導体装置２０２は、８～２０％小さくすることができる。
また、特許文献２に示すように、スリットを設けた新たな金型７を準備する必要はなく、これまで用いてきた従来の金型７を用いて、封止することができるため、生産性に優れている。
また、図２に示すように、平面視にてインナーリード３ｅの一部が、封止樹脂５の上面から露出し、アウターリード３ｆが封止樹脂５の互いに対向する側面から突出しているため、絶縁放熱板６の金属層６ｂと絶縁放熱板６に取り付けられた冷却器（図示省略）との間の面から第１の屈曲部３ｇまでの距離Ｌ２として、十分な絶縁距離を確保することができる。
さらに、半導体素子１ａは、ＩＧＢＴおよび還流ダイオードが１つに形成されたＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。図１５は、半導体素子１ａがＲＣ－ＩＧＢＴである半導体装置２０２ａを示す断面図である。
一対のＩＧＢＴとＦＷＤを、１つのＲＣ－ＩＧＢＴに置き換えることが可能となるので、半導体素子１ａを搭載するために必要なダイパッド３ａの面積を大幅に小さくすることができる。従って、封止樹脂５のサイズも小さくなるので、半導体装置２０２ａの小型化が可能となる。また、制御基板に実装する半導体装置２０２ａの配置面積を小さくすることができる。
また、半導体素子１ａは、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはダイヤモンドなどの材料で形成された、珪素（Ｓｉ）に比べてバンドギャップが大きい、いわゆるワイドバンドギャップ半導体を含むものであってもよい。
ワイドバンドギャップ半導体の素子を用いた場合、珪素（Ｓｉ）と比較して、電力損失を低減でき、高温動作可能であるため、半導体素子１ａのサイズを小さくすることが可能である。つまり、ダイパッド３ａの面積を小さくすることができるため、封止樹脂５のサイズも小さくなり、半導体装置２０２の小型化が可能となる。また、制御基板に実装する半導体装置２０２の配置面積を小さくすることができる。
また、絶縁放熱板６の下側、つまり絶縁放熱板６のダイパッド３ａと反対側の面に、熱伝導材８を設けてもよい。図１６は、熱伝導材８を設けた半導体装置２０２ｂを示す断面図である。
熱伝導材８は、板状のＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）である。半導体素子１ａで発生する熱を絶縁放熱板６から絶縁放熱板６に取り付けられる冷却器（図示省略）に効率よく放熱させることができる。熱伝導材８は、例えば、グラファイトシートであってもよい。半導体装置２０２ｂは、半導体素子１ａにより、幅の広い温度変化を伴うため、通常の放熱グリスの場合、ポンプアウト現象により劣化が生じ、熱抵抗が大きくなってしまうことがある。
しかしながら、ＴＩＭの場合、温度により軟化し相変化するため（フェイズチェンジ）、半導体装置２０２ｂの幅の広い温度変化に対応でき、安定した熱抵抗を維持することができる。これにより、半導体装置２０２ｂとして所望の電気的な特性を維持することができる。
熱伝導材８の厚みは、０．０３～０．２ｍｍである。また、金属のフィラーを混ぜることで、熱伝導材８を高熱伝導化することができる。
なお、生産上、熱伝導材８は、図１６に示すように、絶縁放熱板６の下側だけでなく、封止樹脂５の下面も含め、冷却器（図示省略）と接触する全面に設けてもよい。
半導体装置２０２ｂと冷却器（図示省略）との接触面において、熱抵抗が大きくなる懸念を解消し、十分な放熱性を確保することができれば、半導体装置２０２ｂを小型化することが可能となる。また、制御基板に実装する半導体装置２０２ｂの配置面積を小さくすることができる。
実施の形態２．
図１７は、実施の形態２に係る半導体装置２０２ｃを示す平面図であり、図１８は、図１７におけるＥ－Ｅ線での断面図である。なお、本実施の形態における半導体装置及び半導体装置の製造方法は、多くの構成が実施の形態１と共通する。このため、実施の形態１における半導体装置及び半導体装置製造方法と異なる点について説明するとともに、同一または対応する構成については同じ符号を付けて示し、その説明を省略する。実施の形態１とは、図１７～図１８に示すように、アウターリード３ｆには、第１の屈曲部３ｇに加えて、第２の屈曲部３ｈが設けられ、封止樹脂５から露出しているインナーリード３ｅの露出面に平行配置されている構成が相違している。
図１７及び図１８に示すように、インナーリード３ｅは、インナーリード３ｅの一部が封止樹脂５の上面から露出している露出面を備えている。アウターリード３ｆは、封止樹脂５の互いに対向する側面から突出している。アウターリード３ｆが、インナーリード３ｅの露出面に平行配置されるように、封止樹脂５の側面にて第１の屈曲部３ｇが設けられている。さらに、インナーリード３ｅの露出面に平行配置されているアウターリード３ｆに、ダイパッド３ａの上面の方向に延在するように、第２の屈曲部３ｈが設けられている。
アウターリード３ｆは、複数箇所において折り曲げられている。アウターリード３ｆを折り曲げるリードフォーミング工程において、リードフォーミング金型（図示省略）によって、第２の屈曲部３ｈが設けられる。その後、リードフォーミング金型（図示省略）によって、インナーリード３ｅの露出面に平行配置するように、封止樹脂５の側面に第１の屈曲部３ｇが設けられる。
このように、アウターリード３ｆは、封止樹脂５の互いに対向する側面からそれぞれ突出し、封止樹脂５の側面に第１の屈曲部３ｇが設けられ、封止樹脂５から露出しているインナーリード３ｅの露出面に平行配置され、ダイパッド３ａの上面の方向に延在している。
これにより、ダイパッド３ａの上面の方向に延在しているアウターリード３ｆの間の距離Ｌ３は、実施の形態１における距離Ｌ１よりも短くすることができる。
実施の形態２では、インナーリード３ｅと繋がって連結されているアウターリード３ｆは、封止樹脂５の互いに対向する側面から突出し、封止樹脂５の側面に第１の屈曲部３ｇが設けられ、インナーリード３ｅの一部が封止樹脂５の上面から露出している露出面に平行配置されている。さらに、インナーリード３ｅの露出面に平行配置されているアウターリード３ｆに、第２の屈曲部３ｈが設けられ、ダイパッド３ａの上面の方向に延在している。
以上のような構成としたことにより、容易に小型化された半導体装置２０２ｃを得ることができる。さらに、制御基板に実装する半導体装置２０２ｃの配置面積を小さくすることができる。
また、特許文献２に示すように、スリットを設けた新たな金型７を準備する必要はなく、これまで用いてきた従来の金型７を用いて、封止することができるため、生産性に優れている。
また、図１８に示すように、平面視にてインナーリード３ｅの一部が封止樹脂５の上面から露出した露出面を有し、アウターリード３ｆが封止樹脂５の互いに対向する側面から突出しているため、絶縁放熱板６の金属層６ｂと絶縁放熱板６に取り付けられた冷却器（図示省略）との間の面から第１の屈曲部３ｇまでの距離Ｌ２として、十分な絶縁距離を確保することができる。
なお、図１９及び図２０に示すように、アウターリード３ｆには、第２の屈曲部３ｈが設けられていなくてもよい。図１９は、第２の屈曲部３ｈが設けられていない半導体装置２０２ｄを示す平面図であり、図２０は、図１９におけるＦ－Ｆ線での断面図である。
アウターリード３ｆを制御基板のスルーホールに挿入するのではなく、制御基板に面実装することができる。これにより、アウターリード３ｆから制御基板への放熱性が向上するとともに、大電流を流すことが可能となる。
実施の形態３．
図２１は、実施の形態３に係る半導体装置２０２ｅを示す断面図である。なお、本実施の形態における半導体装置及び半導体装置の製造方法は、多くの構成が実施の形態１と共通する。このため、実施の形態１における半導体装置及び半導体装置製造方法と異なる点について説明するとともに、同一または対応する構成については同じ符号を付けて示し、その説明を省略する。実施の形態１とは、図２１に示すように、アウターリード３ｆの第１の屈曲部３ｇに溝９が設けられている構成が相違している。
図２２は、半導体装置２０２ｅのリードフレーム３を準備する部材準備工程後の状態を示す平面図である。図２２に示すように、第１の屈曲部３ｇとなり、屈曲するとき圧縮応力がかかる側の面に対し、プレス加工により、リードフレーム３の厚みに対し２０％程の深さの溝９を設ける。プレス加工にて複数の溝９を容易に設けることができるので、生産性に優れている。
図２３は、半導体装置２０２ｅを樹脂にて封止する封止工程後の状態を示す断面図である。図２３に示すように、屈曲するとき圧縮応力が発生する側の面に、溝９が設けられているため、リードフォーミング工程（Ｓ８）において、アウターリード３ｆを精度よく容易に折り曲げることができ、生産性に優れている。
また、半導体装置２０２ｅの制御基板への実装においても、精度よい曲げ加工により、アウターリード３ｆの位置ずれを抑制でき、容易に実装することができる。
実施の形態３においても、インナーリード３ｅと繋がって連結されているアウターリード３ｆは、封止樹脂５の互いに対向する側面から突出し、封止樹脂５の側面に、屈曲圧縮応力が生じる側の面に溝９を有した第１の屈曲部３ｇが設けられ、ほぼ直角に折り曲がり、ダイパッド３ａの上面の方向に延在している。
以上のような構成としたことにより、容易に小型化された半導体装置２０２ｅを得ることができる。また、制御基板に実装する半導体装置２０２ｅの配置面積を小さくすることができる。さらに、制御基板に対し半導体装置２０２ｅを容易に位置決めでき、実装することができる。
また、特許文献２に示すように、スリットを設けた新たな金型７を準備する必要はなく、これまで用いてきた従来の金型７を用いて、封止することができるため、生産性に優れている。
また、図２１に示すように、平面視にてインナーリード３ｅの一部が封止樹脂５の上面から露出した露出面を有し、アウターリード３ｆが封止樹脂５の互いに対向する側面か突出しているため、絶縁放熱板６の金属層６ｂと絶縁放熱板６に取り付けられた冷却器（図示省略）との間の面から第１の屈曲部３ｇまでの距離Ｌ２として、十分な絶縁距離を確保することができる。
実施の形態４．
本実施の形態は、上述した実施の形態１に係る半導体装置２０２を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本発明を適用した場合について説明する。
図２４は、実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図２４に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給され、入力された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２４に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、および空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示省略）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１～３のいずれかに相当する半導体装置によって構成する。なお、ここでは実施の形態１に係る半導体装置２０２によって構成した場合について説明する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示省略）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１に係る半導体装置２０２を適用するため、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、および非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムおよび蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本開示は、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ａ、１ｂ 半導体素子
３ リードフレーム
３ａ、３ｂ ダイパッド
３ｃ タイバー
３ｄ フレーム枠
３ｅ インナーリード
３ｆ アウターリード
３ｇ 第１の屈曲部
３ｈ 第２の屈曲部
４ａ、４ｂ 金属ワイヤ
５ 封止樹脂
６ 絶縁放熱板
８ 熱伝導材
９ 溝
２００ 電力変換装置
２０１ 主変換回路
２０２、２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、２０２ｅ 半導体装置
２０３ 制御回路

Claims (12)

  1. 半導体素子と、
    前記半導体素子を上面に搭載しているダイパッドを有するインナーリードと、
    前記半導体素子及び前記インナーリードを封止している封止樹脂と、
    前記半導体素子及び前記インナーリードと電気的に接続され、前記封止樹脂の互いに対向する側面から突出しているアウターリードと、
    を備え、
    前記インナーリードは、段差形状を有し、平面視にて前記インナーリードの一部の面が前記封止樹脂から露出し、
    前記アウターリードは、前記ダイパッドの前記上面の方向に延在するように、前記封止樹脂の前記側面に第１の屈曲部を有する
    半導体装置。
  2. 半導体素子と、
    前記半導体素子を上面に搭載しているダイパッドを有するインナーリードと、
    前記半導体素子及び前記インナーリードを封止している封止樹脂と、
    前記半導体素子及び前記インナーリードと電気的に接続され、前記封止樹脂の互いに対向する側面から突出しているアウターリードと、
    を備え、
    前記インナーリードは、段差形状、及び平面視にて前記インナーリードの一部の面が前記封止樹脂から露出している露出面を有し、
    前記アウターリードは、前記封止樹脂の前記側面にて第１の屈曲部を有し、前記インナーリードの前記封止樹脂から露出している前記露出面に平行配置されている
    半導体装置。
  3. 前記アウターリードは、前記ダイパッドの前記上面の方向に延在するように、第２の屈曲部を有する
    請求項２記載の半導体装置。
  4. 前記アウターリードの前記第１の屈曲部には、屈曲により圧縮応力が発生する側の面に溝
    を備えた請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記半導体素子が搭載された前記ダイパッドの下面に設けられ、前記封止樹脂から露出している絶縁放熱板
    を備えた請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記絶縁放熱板の前記封止樹脂から露出している面に、板状の熱伝導材
    を備えた請求項５記載の半導体装置。
  7. 前記半導体素子は、ＲＣ－ＩＧＢＴである
    請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 前記半導体素子は、ワイドバンドギャップ半導体である
    請求項１から請求項６のいずれか１項に記載の半導体装置。
  9. 請求項１から請求項８のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
  10. ダイパッドを有するインナーリード、タイバー、フレーム枠及びアウターリードを含む、段差形状を有したリードフレームを準備する部材準備工程と、
    前記ダイパッドに半導体素子を搭載するダイボンド工程と、
    前記半導体素子及び前記インナーリードを金属ワイヤにて配線接続する配線接続工程と、
    前記半導体素子、前記金属ワイヤ、及び平面視にて前記インナーリードの一部の面が露出している露出面を有するように前記インナーリードを、封止樹脂にて封止する封止工程と、
    前記タイバーを切断し除去するタイバーカット工程と、
    前記アウターリード、前記インナーリードの前記封止樹脂から露出している前記露出面及び前記フレーム枠をめっきするめっき工程と、
    前記フレーム枠を切断し除去するフレームカット工程と、
    前記アウターリードを前記封止樹脂の互いに対向する側面にて折り曲げるリードフォーミング工程と、
    を備えた半導体装置の製造方法。
  11. 前記リードフォーミング工程は、前記アウターリードの複数箇所を折り曲げる
    請求項１０記載の半導体装置の製造方法。
  12. 前記部材準備工程は、前記アウターリードに溝が設けられている前記リードフレームを準備する
    請求項１０または請求項１１に記載の半導体装置の製造方法。
JP2020166641A 2020-10-01 2020-10-01 半導体装置、半導体装置の製造方法及び電力変換装置 Active JP7479771B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020166641A JP7479771B2 (ja) 2020-10-01 2020-10-01 半導体装置、半導体装置の製造方法及び電力変換装置
US17/329,992 US11652032B2 (en) 2020-10-01 2021-05-25 Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
DE102021120258.2A DE102021120258A1 (de) 2020-10-01 2021-08-04 Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler
CN202111129062.9A CN114284226A (zh) 2020-10-01 2021-09-26 半导体装置、半导体装置的制造方法及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020166641A JP7479771B2 (ja) 2020-10-01 2020-10-01 半導体装置、半導体装置の製造方法及び電力変換装置

Publications (2)

Publication Number Publication Date
JP2022059117A true JP2022059117A (ja) 2022-04-13
JP7479771B2 JP7479771B2 (ja) 2024-05-09

Family

ID=80738186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020166641A Active JP7479771B2 (ja) 2020-10-01 2020-10-01 半導体装置、半導体装置の製造方法及び電力変換装置

Country Status (4)

Country Link
US (1) US11652032B2 (ja)
JP (1) JP7479771B2 (ja)
CN (1) CN114284226A (ja)
DE (1) DE102021120258A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275177A (ja) * 1996-04-02 1997-10-21 Hitachi Cable Ltd 半導体装置
JPH1070227A (ja) * 1996-06-18 1998-03-10 Lg Semicon Co Ltd ボトムリード形半導体パッケージ
JPH10303358A (ja) * 1997-02-27 1998-11-13 Fujitsu Ltd 半導体装置及びその実装構造及びその製造方法
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP2000307048A (ja) * 1999-04-22 2000-11-02 Mitsui High Tec Inc 半導体装置
JP2012054319A (ja) * 2010-08-31 2012-03-15 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置及びその製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
US20160293523A1 (en) * 2015-03-31 2016-10-06 Stmicroelectronics, Inc. Semiconductor device including conductive clip with flexible leads and related methods
JP2018129526A (ja) * 2018-03-30 2018-08-16 住友ベークライト株式会社 熱伝導性シートおよび半導体装置
WO2020148879A1 (ja) * 2019-01-18 2020-07-23 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229865A (ja) 1986-03-31 1987-10-08 Toshiba Corp 半導体装置及びその製造方法
JP3667916B2 (ja) 1997-02-04 2005-07-06 ローム株式会社 樹脂パッケージ型半導体装置、およびその製造方法
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
KR100801621B1 (ko) * 2007-06-05 2008-02-11 서울반도체 주식회사 Ｌｅｄ 패키지
US8569872B2 (en) * 2008-07-01 2013-10-29 Stats Chippac Ltd. Integrated circuit package system with lead-frame paddle scheme for single axis partial saw isolation
US8575742B1 (en) * 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
US9082685B2 (en) * 2013-06-25 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Optical-coupling semiconductor device
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
US9331068B2 (en) * 2013-10-30 2016-05-03 United Silicon Carbide, Inc. Hybrid wide-bandgap semiconductor bipolar switches
DE112014007140B4 (de) * 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
JP6999807B2 (ja) * 2018-06-06 2022-01-19 三菱電機株式会社 半導体装置及び電力変換装置
JP7241763B2 (ja) * 2018-09-06 2023-03-17 三菱電機株式会社 パワー半導体装置およびその製造方法、ならびに電力変換装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275177A (ja) * 1996-04-02 1997-10-21 Hitachi Cable Ltd 半導体装置
JPH1070227A (ja) * 1996-06-18 1998-03-10 Lg Semicon Co Ltd ボトムリード形半導体パッケージ
JPH10303358A (ja) * 1997-02-27 1998-11-13 Fujitsu Ltd 半導体装置及びその実装構造及びその製造方法
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP2000307048A (ja) * 1999-04-22 2000-11-02 Mitsui High Tec Inc 半導体装置
JP2012054319A (ja) * 2010-08-31 2012-03-15 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置及びその製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
US20160293523A1 (en) * 2015-03-31 2016-10-06 Stmicroelectronics, Inc. Semiconductor device including conductive clip with flexible leads and related methods
JP2018129526A (ja) * 2018-03-30 2018-08-16 住友ベークライト株式会社 熱伝導性シートおよび半導体装置
WO2020148879A1 (ja) * 2019-01-18 2020-07-23 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Also Published As

Publication number Publication date
US20220108941A1 (en) 2022-04-07
CN114284226A (zh) 2022-04-05
US11652032B2 (en) 2023-05-16
JP7479771B2 (ja) 2024-05-09
DE102021120258A1 (de) 2022-04-07

Similar Documents

Publication Publication Date Title
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
EP3026701B1 (en) Power module and manufacturing method thereof
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
JP5895220B2 (ja) 半導体装置の製造方法
JP6752381B1 (ja) 半導体モジュールおよび電力変換装置
WO2015012181A1 (ja) パワーモジュールおよびその製造方法
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2013149762A (ja) 半導体モジュール
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6851559B1 (ja) 半導体装置および電力変換装置
WO2022138200A1 (ja) パワー半導体装置およびその製造方法ならびに電力変換装置
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
US20240136309A1 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
JP2024013570A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240423

R150 Certificate of patent or registration of utility model

Ref document number: 7479771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150