JPH10303358A - 半導体装置及びその実装構造及びその製造方法 - Google Patents

半導体装置及びその実装構造及びその製造方法

Info

Publication number
JPH10303358A
JPH10303358A JP4808098A JP4808098A JPH10303358A JP H10303358 A JPH10303358 A JP H10303358A JP 4808098 A JP4808098 A JP 4808098A JP 4808098 A JP4808098 A JP 4808098A JP H10303358 A JPH10303358 A JP H10303358A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
package
external terminal
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4808098A
Other languages
English (en)
Other versions
JP3905208B2 (ja
Inventor
Toyoshige Kawashima
豊茂 川島
Mitsutaka Sato
光孝 佐藤
Tetsuya Fujisawa
哲也 藤沢
Masaaki Seki
正明 関
Katsuhiro Hayashida
勝大 林田
Toshio Hamano
寿夫 浜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04808098A priority Critical patent/JP3905208B2/ja
Publication of JPH10303358A publication Critical patent/JPH10303358A/ja
Priority to US09/206,151 priority patent/US6165819A/en
Priority to US09/705,735 priority patent/US6462424B1/en
Application granted granted Critical
Publication of JP3905208B2 publication Critical patent/JP3905208B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は実装密度を向上させるためリードの一
部のみをパッケージの壁面に露出させた構成の半導体装
置及びその実装構造に関し、半導体装置と実装基板との
熱線膨張率差により発生する応力を緩和することにより
実装性及び信頼性の向上を図ることを課題とする。 【解決手段】実装基板１８にはんだ２０を用いて表面実
装される半導体装置１０において、半導体チップ１１
と、この半導体チップ１１を封止するパッケージ１７
と、一端側が半導体チップ１１と電気的に接続されると
共に他端側がパッケージ１７の底面１７ａから露出して
外部端子１６を形成し、この外部端子１６を除く他の部
分はパッケージ１７に封止された構成の複数のリード１
４と、このリード１４の外部端子１６に配設されパッケ
ージ１７の底面部１７ａから突出するよう形成されたリ
ード側突出部１９とを設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
実装構造及びその製造方法に係り、特に実装密度を向上
させるためリードの一部のみをパッケージの壁面に露出
させた構成の半導体装置及びその実装構造及びその製造
方法に関する。近年の電子機器の小型化、高速化，更に
は高機能化に伴い、それらに用いられる半導体装置につ
いても同様の要求がある。
【０００２】また、このような半導体装置自体に対する
要求に加え、半導体装置を基板に実装する時の信頼性の
向上も望まれている。即ち、半導体装置の実装時には加
熱処理が行なわれるため、半導体装置と実装基板の熱線
膨張率差に起因して熱応力が発生するおそれがある。そ
こで、半導体装置の小型化及び実装時における信頼性の
向上を共に実現しうる半導体装置が望まれている。
【０００３】
【従来の技術】図３７は従来における半導体装置１０の
斜視図であり、図３８は図３７におけるＡ−Ａ線に沿う
断面図である。この半導体装置１は、本出願人が先に提
案した半導体装置であり、特開昭６３−１５４５３号公
報、或いは特開昭６３−１５４５１号公報に開示された
ものである。
【０００４】各図に示す半導体装置１は、半導体チップ
２、この半導体チップ２を封止する樹脂パッケージ３、
夫々の一端部４ａが半導体チップ２とワイヤ５により接
続されると共に他端側がパッケージ３の底面３ａ（壁
面）に露出して外部端子６を形成するリード４、半導体
チップ２が搭載されるステージ７等により構成されてい
る。即ち、半導体装置１０では、リード４の外部端子６
を除く他の部分はパッケージ３内に封止された構成とさ
れている。
【０００５】上記構成とされた半導体装置１では、リー
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
【０００６】
【発明が解決しようとする課題】ところで、半導体装置
１とこれを実装する実装基板とは材質が異なっているた
め、その熱線膨張率も異なっている。また、半導体装置
１を実装基板８に実装する時には、例えばはんだリフロ
ー処理等の加熱処理が実施され、図３８に示されるよう
に、外部端子６は実装基板８にはんだ９を用いて接合さ
れる。従って、実装時において加熱処理を行なった場
合、上記熱線膨張率の差に起因して外部端子６と実装基
板８との間に応力が発生する。
【０００７】この応力は、従来から一般的に用いられて
いるリードがパッケージから外方に長く延出した構成の
パッケージ構造、即ちＳＯＰ(Small Outline Package),
ＱＦＰ(Quad Flat Package) 等のパッケージ構造の場合
には特に問題となるようなことはなかった。これは、リ
ードがパッケージから外方に長く延出したパッケージ構
造では、金属製のリードがバネとして機能するため、熱
線膨張率差に起因した応力が印加されてもリードが弾性
変形することにより応力が吸収されることによる。
【０００８】これに対し、図３７及び図３８に示す半導
体装置１は、リード４の外部端子６を除く他の部分はパ
ッケージ３内に封止された構造となっているため、上記
の応力をリード４の弾性変形で逃がすことはできない。
このため、半導体装置１と実装基板８との熱線膨張率差
により発生する応力は、特に半導体装置１と実装基板と
の接合部分に印加され、最悪の場合には接合部に配設さ
れたはんだ９に損傷が生じたり、またパッケージ１７に
クラックが発生するおそれがある。
【０００９】一方、図３９は半導体装置１の外部端子６
を拡大して示しており、また図４０は図３９におけるＢ
−Ｂ断面であり、はんだ９による接合部分を拡大して示
している。ところで、通常図３７乃至図４０に示される
樹脂封止型の半導体装置１を製造する場合、樹脂封止工
程を実施した後、リードフレームに対して表面処理（メ
ッキ処理）を行い、その後にリードの成形工程（プレス
処理）を実施する。このプレス処理により、切断面にお
いてはリードフレームの基材が露出した状態となり、よ
って表面処理がされていない状態となる。
【００１０】このため、はんだ９を用いて半導体装置１
を基板８に接合する際、メッキ処理が行われていない部
分ははんだ９の濡れ性が低下するため、図４０（Ａ）に
示されるように、切断面６ａにおいてはんだ９は実装さ
れない状態となる。これに対し実装性が高い望ましい実
装構造は、図４０（Ｂ）に示されるように、外部端子６
のパッケージ３から露出している部分を全てはんだ９で
覆うような構造である。当然、はんだ９が外部端子６と
接合している面積は実装強度に比例することとなり、よ
ってメッキ処理が行われていない部分が増大すると、外
部端子６と基板８との実装性が低下してしまう。
【００１１】このように、従来の半導体装置１は小型化
及び低コスト化を図ることができるものの、実装性及び
信頼性が低下する可能性があるという問題点があった。
本発明は上記の点に鑑みてなされたものであり、半導体
装置と実装基板との熱線膨張率差により発生する応力を
緩和することにより、実装性及び信頼性の向上を図った
半導体装置及びその実装構造を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記の課題は、次の手段
を講じることにより解決することができる。請求項１記
載の発明では、実装基板に軟質接合材を用いて表面実装
される半導体装置であって、半導体チップと、この半導
体チップを封止するパッケージと、一端側が前記半導体
チップと電気的に接続されると共に他端側が前記パッケ
ージの壁面に露出して外部端子を形成し、この外部端子
を除く他の部分は前記パッケージに封止された構成の複
数のリードと、前記リードの外部端子に配設されてお
り、前記パッケージの壁面より突出するよう形成された
リード側突出部とを具備することを特徴とするものであ
る。
【００１３】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記リード側突出部の
前記壁面からの突出量を２０μｍ〜１５０μｍに設定し
たことを特徴とするものである。また、請求項３記載の
発明では、前記請求項１記載の半導体装置において、前
記リード側突出部の前記壁面からの突出量をＨ1 とする
と共に、前記リードの厚さをＴとした場合、前記突出量
Ｈ1 が 0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔとなるよう設定したこ
とを特徴とするものである。
【００１４】また、請求項４記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置において、前
記リード側突出部は、前記外部端子を折曲形成すること
により前記リードに一体形成された構成であることを特
徴とするものである。また、請求項５記載の発明では、
前記請求項１乃至３のいずれかに記載の半導体装置にお
いて、前記リード側突出部は、前記外部端子の前記突出
部形成位置を残してエッチング処理することにより、前
記リードに一体形成された構成であることを特徴とする
ものである。
【００１５】また、請求項６記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置において、前
記リード側突出部は、前記外部端子の前記突出部形成位
置を残して塑性加工することにより、前記リードに一体
形成された構成であることを特徴とするものである。
【００１６】また、請求項７記載の発明では、実装基板
に軟質接合材を用いて表面実装される半導体装置であっ
て、半導体チップと、この半導体チップを封止するパッ
ケージと、一端側が前記半導体チップと電気的に接続さ
れると共に他端側が前記パッケージの壁面に露出して外
部端子を形成し、この外部端子を除く他の部分は前記パ
ッケージに封止された構成の複数のリードと、前記パッ
ケージの前記外部端子が露出された壁面に形成されてお
り、前記外部端子に対し突出するよう形成されたパッケ
ージ側突出部とを具備することを特徴とするものであ
る。
【００１７】また、請求項８記載の発明では、前記請求
項７記載の半導体装置において、前記パッケージ側突出
部の前記外部端子からの突出量を２０μｍ〜１５０μｍ
に設定したことを特徴とするものである。また、請求項
９記載の発明では、前記請求項７記載の半導体装置にお
いて、前記パッケージ側突出部の前記外部端子からの突
出量をＨ2 とすると共に、前記リードの厚さをＴとした
場合、前記突出量Ｈ2 が 0.4×Ｔ≦Ｈ2 ≦ 3.0×Ｔとな
るよう設定したことを特徴とするものである。
【００１８】また、請求項１０記載の発明では、実装基
板に軟質接合材を用いて表面実装される半導体装置であ
って、半導体チップと、この半導体チップを封止するパ
ッケージと、一端側が前記半導体チップと電気的に接続
されると共に他端側が前記パッケージの壁面に露出して
外部端子を形成し、この外部端子を除く他の部分は前記
パッケージに封止された構成の複数のリードと、前記リ
ードの外部端子に配設されており、前記パッケージの壁
面より窪んだ形状を有するよう形成されたリード側凹部
とを具備することを特徴とするものである。
【００１９】また、請求項１１記載の発明では、前記請
求項１０記載の半導体装置において、前記リード側凹部
の前記壁面からの窪み量を２０μｍ〜１５０μｍに設定
したことを特徴とするものである。また、請求項１２記
載の発明では、前記請求項１０記載の半導体装置におい
て、前記リード側凹部の前記壁面からの窪み量をＨ3 と
すると共に、前記リードの厚さをＴとした場合、前記窪
み量をＨ3 が 0.4×Ｔ≦Ｈ3 ≦ 3.0×Ｔとなるよう設定
したことを特徴とするものである。
【００２０】また、請求項１３記載の発明では、前記請
求項１乃至１２のいずれかに記載の半導体装置であっ
て、前記軟質接合材としてはんだを用いたことを特徴と
するものである。また、請求項１４記載の発明では、リ
ードの一端側が半導体チップと電気的に接続されると共
に他端側がパッケージの壁面に露出して外部端子を形成
し、かつこの外部端子を除く他の部分は前記パッケージ
に封止された構成の半導体装置を軟質接合材を用いて実
装基板に実装する半導体装置の実装構造であって、前記
実装基板に前記半導体装置を前記実装基板の表面に対し
離間した状態で支持するスペーサ部を形成し、前記半導
体装置と前記実装基板との間に形成された離間部分に前
記軟質接合材が配設される構造としたことを特徴とする
ものである。
【００２１】また、請求項１５記載の発明では、前記請
求項１４記載の半導体装置の実装構造において、前記ス
ペーサ部の前記実装基板の表面からの突出高さを２０μ
ｍ〜１５０μｍに設定したことを特徴とするものであ
る。また、請求項１６記載の発明では、複数設けられた
リードの一端側が半導体チップと電気的に接続されると
共に他端側がパッケージの壁面に露出して外部端子を形
成し、かつこの外部端子を除く他の部分は前記パッケー
ジに封止された構成とされた半導体装置を、前記外部端
子または実装基板に形成された複数の接続電極に配設さ
れた軟質接合材を用いて前記実装基板に実装する半導体
装置の実装構造であって、前記半導体装置に発生する反
り量が大なる位置に配設される前記軟質接合材の配設量
を、前記半導体装置に発生する反り量が小なる位置に配
設される前記軟質接合材の配設量に比べて多く設定した
ことを特徴とするものである。
【００２２】また、請求項１７記載の発明では、前記請
求項１４乃至１６のいずれかに記載の半導体装置であっ
て、前記軟質接合材としてはんだを用いたことを特徴と
するものである。また、請求項１８記載の発明では、実
装基板に軟質接合材を用いて表面実装される半導体装置
であって、半導体チップと、この半導体チップを封止す
るパッケージと、一端側が前記半導体チップと電気的に
接続されると共に他端側が前記パッケージの壁面に露出
して外部端子を形成し、該外部端子を除く他の部分は前
記パッケージに封止された構成の複数のリードと、前記
リードの外部端子に配設されており、前記パッケージの
壁面より突出するよう形成されると共に、前記壁面にお
ける幅寸法に対し先端部の幅寸法が小さくなるよう構成
されたリード側突出部とを具備することを特徴とするも
のである。
【００２３】また、請求項１９記載の発明では、前記請
求項１８記載の半導体装置において、前記リード側突出
部の前記壁面からの突出量を２０μｍ〜１５０μｍに設
定したことを特徴とするものである。また、請求項２０
記載の発明では、前記請求項１８記載の半導体装置にお
いて、前記リード側突出部の前記壁面からの突出量をＨ
1 とすると共に、前記リードの厚さをＴとした場合、前
記突出量Ｈ1 が 0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔとなるよう設
定したことを特徴とするものである。
【００２４】また、請求項２１記載の発明では、前記請
求項１８乃至２０のいずれかに記載の半導体装置におい
て、前記リード側突出部は、前記外部端子に貫通孔を形
成し、該貫通孔の形成位置で前記外部端子を切断するこ
とにより形成された構成であることを特徴とするもので
ある。
【００２５】また、請求項２２記載の発明では、前記請
求項１８乃至２１のいずれかに記載の半導体装置におい
て、前記リード側突出部の前記壁面における幅寸法に対
し先端部の幅寸法が１／２〜１／３となるよう構成した
ことを特徴とするものである。また、請求項２３記載の
発明では、実装基板に軟質接合材を用いて表面実装され
る半導体装置であって、半導体チップと、この半導体チ
ップを封止するパッケージと、一端側が前記半導体チッ
プと電気的に接続されると共に他端側が前記パッケージ
の壁面に露出して外部端子を形成し、該外部端子を除く
他の部分は前記パッケージに封止された構成の複数のリ
ードと、前記リードの外部端子に配設されており、前記
パッケージの壁面より突出するよう形成されると共に、
前記壁面における厚さ寸法に対し先端部の厚さ寸法が小
さくなるよう構成されたリード側突出部とを具備するこ
とを特徴とするものである。
【００２６】また、請求項２４記載の発明では、前記請
求項２３記載の半導体装置において、前記リード側突出
部の前記壁面からの突出量を２０μｍ〜１５０μｍに設
定したことを特徴とするものである。また、請求項２５
記載の発明では、前記請求項２３記載の半導体装置にお
いて、前記リード側突出部の前記壁面からの突出量をＨ
1 とすると共に、前記リードの厚さをＴとした場合、前
記突出量Ｈ1 が 0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔとなるよう設
定したことを特徴とするものである。
【００２７】また、請求項２６記載の発明では、リード
と半導体チップを電気的に接続すると共に、この半導体
チップをリードの一部が露出する構成で樹脂パッケージ
を形成することにより半導体装置本体を形成する装置本
体製造工程と、少なくとも、前記リードの前記樹脂パッ
ケージから露出した部位に付着した樹脂バリを研磨液を
用いてホーニング処理するホーニング工程と、前記ホー
ニング処理が行われた後、前記リードに形成されている
不要積層体をエッチング処理により除去するエッチング
工程と、前記エッチング処理が行われた後、前記リード
にめっき処理を行うことにより軟質接合材よりなるめっ
き膜を形成するめっき工程とを具備した半導体装置の製
造方法であって、前記ホーニング工程において、前記樹
脂バリに加え、前記不要積層体の一部も除去することを
特徴とするものである。
【００２８】また、請求項２７記載の発明では、前記請
求項２６記載の半導体装置の製造方法において、前記研
磨液に混入される研磨材として、高硬度研磨材を用いた
ことを特徴とするものである。また、請求項２８記載の
発明では、前記請求項２７記載の半導体装置の製造方法
において、前記高硬度研磨材として、少なくともアルミ
ナビーズまたはガラスビーズのいずれか一方を用いたこ
とを特徴とするものである。
【００２９】また、請求項２９記載の発明では、前記請
求項２６記載の半導体装置の製造方法において、前記ホ
ーニング工程が、高硬度研磨材によりホーニング処理を
行う第１のホーニング工程と、該第１のホーニング工程
の終了後に実施され、低硬度研磨材によりホーニング処
理を行う第２のホーニング工程とを具備することを特徴
とするものである。
【００３０】また、請求項３０記載の発明では、前記請
求項２６乃至２９のいずれか１項に記載の半導体装置の
製造方法において、前記ホーニング工程で、前記樹脂バ
リ及び前記不要積層体と共に、前記パッケージの一部も
除去することを特徴とするものである。
【００３１】また、請求項３１記載の発明では、前記請
求項２６乃至３０のいずれか１項に記載の半導体装置の
製造方法であって、前記エッチング工程において、前記
不要積層体を少なくとも２μｍ以上除去することを特徴
とするものである。
【００３２】また、請求項３２記載の発明では、前記請
求項２６乃至３１のいずれか１項に記載の半導体装置の
製造方法であって、前記めっき工程において、前記めっ
き膜の厚さを１５μｍ以上形成したことを特徴とするも
のである。
【００３３】また、請求項３３記載の発明では、前記請
求項２６乃至３１のいずれか１項に記載の半導体装置の
製造方法であって、前記めっき工程において厚さが１５
μｍ未満のめっき膜を形成すると共に、該メッキ工程が
終了した後、前記軟質接合材をディップ処理により前記
リードに配設することを特徴とするものである。
【００３４】また、請求項３４記載の発明では、前記請
求項２６乃至３３のいずれか１項に記載の半導体装置の
製造方法であって、前記軟質接合材がはんだであること
を特徴とするものである。また、請求項３５記載の発明
では、複数設けられたリードの一端側が半導体チップと
電気的に接続されると共に他端側がパッケージの壁面に
露出して外部端子を形成し、かつ該外部端子を除く他の
部分は前記パッケージに封止された構成とされた半導体
装置を、前記外部端子または実装基板に形成された複数
の接続電極に配設された軟質接合材を用いて前記実装基
板に実装する半導体装置の実装構造であって、前記パッ
ケージの前記リードが露出する位置近傍に凹部を形成す
ると共に、前記半導体装置と前記実装基板との間にアン
ダーフィル樹脂を配設し、かつ、該アンダーフィル樹脂
が前記凹部内にも充填されるよう構成したことを特徴と
するものである。
【００３５】上記の各手段は、次のように作用する。請
求項１及び請求項７記載の発明によれば、実装基板に軟
質接合材を用いて表面実装される半導体装置において、
パッケージの壁面に露出した外部端子にパッケージの壁
面より突出するよう形成されたリード側突出部を形成し
たことにより、リード側突出部を設けない構成（従来構
成）に比べて外部端子に配設される軟質接合材の厚みを
増大させることができる。
【００３６】即ち、従来のようにリード側突出部を設け
ない構成では、半導体装置を実装基板に対し離間した状
態に支持する構成が設けられていなかったため、半導体
装置と実装基板との間に介装される軟質接合材の厚みは
薄くなっていた。しかるに、リード側突出部を設けるこ
とにより、このリード側突出部の突出高さが軟質接合材
の最低限の高さとして確保されることとなる。よって、
リード側突出部を設けることにより、従来構成に比べて
外部端子に配設される軟質接合材の厚みを増大させるこ
とができる。
【００３７】一方、軟質接合材は半導体装置を実装基板
に接合させる機能を有すると共に、軟質であるために半
導体装置と実装基板との接合部分に発生する応力を吸収
する応力吸収部材としての機能も奏する。この軟質接合
材の応力吸収機能は、軟質接合材の厚さが大きくなる程
増大する。従って、リード側突出部を設け軟質接合材の
厚みを増大させることにより、軟質接合材の応力吸収機
能を増大させることができる。
【００３８】よって、半導体装置と実装基板の熱線膨張
率に起因して熱応力が発生しても、軟質接合材によりこ
の応力を確実に吸収することが可能となり、接合部にお
ける損傷及びパッケージにおけるクラック発生を防止で
き、従って半導体装置の実装性及び信頼性を向上させる
ことができる。また、請求項２，請求項１９，及び請求
項２４記載の発明のように、リード側突出部の壁面から
の突出量を２０μｍ〜１５０μｍに設定することによ
り、有効に応力緩和を行なうことができる。
【００３９】また、請求項３，請求項２０，及び請求項
２５記載の発明のように、リード側突出部の壁面からの
突出量をＨ1 とすると共に、リードの厚さをＴとした場
合、前記突出量Ｈ1 が 0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔとなる
よう設定することにより、有効に応力緩和を図ることが
できる。また、請求項４乃至６記載の発明によれば、リ
ードに対しリード側突出部を容易に一体成形することが
できる。
【００４０】また、請求項８記載の発明のように、パッ
ケージ側突出部の外部端子からの突出量を２０μｍ〜１
５０μｍに設定したことにより、有効に応力緩和を図る
ことができる。また、請求項９記載の発明のように、パ
ッケージ側突出部の外部端子からの突出量をＨ2 とする
と共に、リードの厚さをＴとした場合、前記突出量Ｈ2
が 0.4×Ｔ≦Ｈ2 ≦ 3.0×Ｔとなるよう設定したことに
より、有効に応力緩和を図ることができる。
【００４１】また、請求項１０記載の発明によれば、実
装基板に軟質接合材を用いて表面実装される半導体装置
において、リードの外部端子にパッケージの壁面より窪
んだ形状を有したリード側凹部を形成したことにより、
リード側凹部を設けない構成（従来構成）に比べて外部
端子に配設される軟質接合材の厚みを増大させることが
できる。
【００４２】即ち、リード側凹部を設けることにより、
このリード側凹部の深さが軟質接合材の最低限の高さと
して確保されることとなる。よって、リード側凹部を設
けることにより、従来構成に比べて外部端子に配設され
る軟質接合材の厚みを増大させることができる。一方、
前記したように軟質接合材は応力吸収部材としての機能
も奏し、この応力吸収機能は軟質接合材の厚さが大きく
なる程増大する。従って、リード側凹部を設け軟質接合
材の厚みを増大させることにより、軟質接合材の応力吸
収機能を増大させることができる。これにより、半導体
装置と実装基板の熱線膨張率に起因して発生する熱応力
は軟質接合材により吸収され、よって接合部における損
傷及びパッケージにおけるクラック発生は防止され、半
導体装置の実装性及び信頼性を向上させることができ
る。
【００４３】また、請求項１１記載の発明のように、リ
ード側凹部の壁面からの窪み量を２０μｍ〜１５０μｍ
に設定することにより、有効に応力緩和を行なうことが
できる。また、請求項１２記載の発明のように、リード
側凹部の壁面からの窪みをＨ3 とすると共に、リードの
厚さをＴとした場合、前記窪みをＨ3 が 0.4×Ｔ≦Ｈ3
≦ 3.0×Ｔとなるよう設定することにより、有効に応力
緩和を図ることができる。
【００４４】また、請求項１３及び請求項１７記載の発
明によれば、軟質接合材としてはんだを用いることによ
り、半導体装置と実装基板の熱線膨張率に起因して発生
する熱応力の緩和、及び半導体装置と実装基板との接合
性の向上を図ることができる。即ち、はんだは半導体装
置を実装基板に接合する接合部材として一般に用いられ
ているものであり、その接合性には実績を有している。
また周知のように、はんだは軟質な金属であるため、変
形することにより半導体装置と実装基板の熱線膨張率に
起因して発生する熱応力を吸収することができる。特
に、はんだは融点が低いため、熱応力が問題となる加熱
時には軟化しており、有効に熱応力を吸収することがで
きる。従って、軟質接合材としてはんだを用いることに
より、熱応力の緩和と接合性の向上を共に図ることがで
きる。
【００４５】また、請求項１４記載の発明によれば、実
装基板に半導体装置を実装基板の表面に対し離間した状
態で支持するスペーサ部を形成し、半導体装置と実装基
板との間に形成された離間部分に軟質接合材が配設され
る構造としたことにより、スペーサ部を設けない構成
（従来構成）に比べて外部端子に配設される軟質接合材
の厚みを増大させることができる。
【００４６】即ち、実装基板にスペーサ部を形成するこ
とにより、このスペーサ部の高さが軟質接合材の最低限
の高さとして確保されることとなる。よって、スペーサ
部を設けることにより、従来構成に比べて外部端子に配
設される軟質接合材の厚みを増大させることができる。
一方、前記したように軟質接合材は応力吸収部材として
の機能も奏し、この応力吸収機能は軟質接合材の厚さが
大きくなる程増大する。従って、スペーサ部を設け軟質
接合材の厚みを増大させることにより、軟質接合材の応
力吸収機能を増大させることができる。これにより、半
導体装置と実装基板の熱線膨張率に起因して発生する熱
応力は軟質接合材により吸収され、よって接合部におけ
る損傷及びパッケージにおけるクラック発生は防止さ
れ、半導体装置の実装性及び信頼性を向上させることが
できる。
【００４７】また、請求項１５記載の発明のように、ス
ペーサ部の実装基板の表面からの突出高さを２０μｍ〜
１５０μｍに設定したことにより、有効に応力緩和を行
なうことができる。更に、請求項１６記載の発明によれ
ば、半導体装置に発生する反り量が大なる位置に配設さ
れる軟質接合材の配設量を、半導体装置の反り量が小な
る位置に配設される軟質接合材の配設量に比べて多く設
定したことにより、半導体装置に反りが発生しても確実
に半導体装置を実装基板に実装することができる。
【００４８】ここで、半導体装置に反りが発生した時の
実装基板と半導体装置との状態を考察する。いま、半導
体装置が上に凸の湾曲形状に反ったとすると、実装基板
と半導体装置との離間距離は中央部が最も離間し、両端
部に向かうにつれて離間距離は小さくなる。逆に、半導
体装置が下に凸の湾曲形状に反ったとすると、実装基板
と半導体装置との離間距離は両端部が最も離間し、中央
に向かうにつれて離間距離は小さくなる。
【００４９】一方、半導体装置の外部端子数に対応して
複数個設けられる軟質接合材の実装後における形状は、
各軟質接合材の配設量を全て等しくした構成を想定する
と、実装基板と半導体装置との離間距離が大きいと軟質
接合材は引き延ばされた状態となりその断面積は小さく
なり、逆に実装基板と半導体装置との離間距離が小さい
と断面積は大きくなる。従って、実装基板と半導体装置
との離間距離が最も大きい位置、即ち半導体装置が上に
凸の湾曲形状に反った場合には中央部において、また半
導体装置が下に凸の湾曲形状に反った場合には両端部に
おいて、軟質接合材の断面積が細くなり電気的接続不良
が発生するおそれがある。
【００５０】しかるに、半導体装置に発生する反り量が
大なる位置に配設される軟質接合材の配設量を、半導体
装置の反り量が小なる位置に配設される軟質接合材の配
設量に比べて多く設定することにより、半導体装置に反
りが発生しても軟質接合材の配設位置に拘わらず（中央
部，両端部に拘わらず）軟質接合材の断面積を均一化す
ることができ、よって確実に半導体装置を実装基板に実
装することができる。
【００５１】また、請求項１８及び請求項２２記載の発
明によれば、リードの外部端子に配設されたリード側突
出部をパッケージの壁面より突出するよう形成すると共
に、このリード側突出部の先端部における幅寸法を壁面
における幅寸法に対し小さくなるよう構成したことによ
り、リード成形処理時における切断面積を小さくするこ
とができる。
【００５２】これにより、通常外部端子に形成されるメ
ッキ膜の配設面積は増大し、はんだとの濡れ性は良好と
なり、よって実装性及び半導体装置と実装基板との接合
時における信頼性を向上させることができる。特に、リ
ード側突出部の壁面における幅寸法に対し先端部の幅寸
法が１／２〜１／３となるよう構成することにより、は
んだの濡れ性を最も良好とすることができる。
【００５３】また、請求項２１記載の発明によれば、外
部端子に貫通孔を形成し、この貫通孔の形成位置で外部
端子を切断してリード側突出部を形成することにより、
容易にかつ確実にリードの外部端子の先端部の幅寸法を
壁面における幅寸法に対し小さく形成することができ
る。また、請求項２３記載の発明によれば、リードの外
部端子に配設されたリード側突出部をパッケージの壁面
より突出するよう形成すると共に、外部端子の先端部の
厚さ寸法を壁面における厚さ寸法に対し小さくなるよう
構成したことにより、リード成形処理時における切断面
積を小さくすることができる。
【００５４】これにより、通常外部端子に形成されるメ
ッキ膜の配設面積は増大し、はんだとの濡れ性は良好と
なり、よって実装性及び半導体装置と実装基板との接合
時における信頼性を向上させることができる。また、請
求項２６記載の発明によれば、ホーニング工程におい
て、樹脂バリに加えて不要積層体の一部も除去すること
により、実装基板に接合されるリードの表面に形成され
た不要積層体の一部が除去されるため、次工程において
実施されるエッチング工程で、リード表面に残存する不
要積層体を除去し易くすることができる。
【００５５】また、請求項２７記載の発明によれば、研
磨液に混入される研磨材として高硬度研磨材を用いたこ
とにより、ホーニング強度を強めることができ、樹脂バ
リに加えて不要積層体の一部を除去する処理を短時間で
確実に行うことができる。また、請求項２８記載の発明
によれば、高硬度研磨材としてアルミナビーズまたはガ
ラスビーズを用いることにより、ホーニング強度を強め
ることができる。
【００５６】また、請求項２９記載の発明によれば、ホ
ーニング工程内の第１のホーニング工程において、高硬
度研磨材によりホーニング処理を行うことにより、ホー
ニング強度を強めることができ、よって樹脂バリに加え
て不要積層体の一部を除去する処理を短時間で確実に行
うことができる。
【００５７】しかるに、高硬度研磨材によりホーニング
処理を行うと、研磨面が荒れてしまう（表面粗さが粗く
なる）ため、このままエッチング処理を実施すると、エ
ッチング液が研磨面全面に回り込まなくなる。即ち、ホ
ーニング強度が強いホーニング処理を行った場合には、
研磨面に形成される凹凸が大きくなり、特に凹部につい
はエッチング処理時にエッチング液が回り込まなくなる
おそれがある。よって、高硬度研磨材を用いたホーニン
グ処理を実施した後、直ちにエッチング処理を実施する
のでは、上記した凹部についてはエッチング処理が実施
されず、不要積層体の除去を確実に行うことができなく
なってしまう。
【００５８】そこで、上記の第１のホーニング工程を実
施した後、低硬度研磨材によりホーニング処理を行う第
２のホーニング工程を実施する。この第２のホーニング
工程では低硬度研磨材を用いてホーニング処理を実施す
るため、第１のホーニング工程において形成された荒れ
た研磨面を平滑な研磨面とすることができる。これによ
り、ホーニング工程の次工程として実施されるエッチン
グ工程において、研磨面の全面に確実にエッチング液を
供給することができる。よって、良好なエッチング処理
を行うことが可能となり、不要積層体の除去処理を確実
に行うことができる。
【００５９】また、請求項３０記載の発明によれば、ホ
ーニング工程において、樹脂バリ及び不要積層体と共に
パッケージの一部も除去することにより、パッケージか
ら露出するリードの面積を広くすることができる。これ
により、リードに対する軟質接合材の接合性を向上させ
ることができ、半導体装置を実装基板に高い実装性を持
って実装することができる。
【００６０】また、請求項３１記載の発明によれば、エ
ッチング工程において、不要積層体を少なくとも２μｍ
以上除去することにより、不要積層体の残量を更に少な
く、あるいは完全に無くすことができる。これにより、
次工程として実施されるめっき工程において軟質接合材
を確実にリードにめっきすることができる。
【００６１】また、請求項３２記載の発明によれば、め
っき工程において、めっき膜の厚さを１５μｍ以上形成
することにより、半導体装置を実装基板に実装した後に
おける、めっき膜（軟質接合材）とリードとの接合強度
を高めることができる。以下、この理由について説明す
る。エッチング工程を終了した時点では、リードの表面
に不要積層体が残存してる可能性があり、この不要積層
体はリードとめっき膜との接合力を低下させる。従っ
て、この不要積層体が残存するリードに形成されためっ
き膜は、リードとの接合性は十分であるとはいえない。
【００６２】この不要積層体上にめっき膜が形成された
半導体装置を実装基板に実装するため加熱処理すると、
不要積層体及びめっき膜である軟質接合材は共に溶融す
る。この際、不要積層体はホーニング工程及びエッチン
グ工程を経ているため、その厚さ（付着量）は少ない。
また、めっき膜は１５μｍ以上と厚く（多量に）形成さ
れているため、上記のように不要積層体及び軟質接合材
（めっき膜）が共に溶融すると、少量の不要積層体は多
量存在する軟質接合材内に溶け込んだ状態となり、実質
的にリードと軟質接合材とが直接接合した状態となる。
【００６３】よって、めっき膜の厚さを１５μｍ以上形
成することにより、半導体装置を実装基板に実装した後
における、めっき膜（軟質接合材）とリードとの接合強
度合を高めることができ、半導体装置と実装基板との間
に熱膨張差が存在しても両者の接合部分に破損が発生す
ることを確実に防止することができる。また、請求項３
３記載の発明によれば、めっき工程において厚さが１５
μｍ未満のめっき膜を形成すると共に、このメッキ工程
が終了した後に軟質接合材をディップ処理によりリード
に配設したことにより、ディップ処理終了後における、
めっき膜（軟質接合材）とリードとの接合強度を高める
ことができる。
【００６４】以下、この理由について説明する。前記し
たように、エッチング工程を終了した時点ではリードの
表面に不要積層体が残存してる可能性があり、よってめ
っき膜とリードとの接合性は十分であるとはいえない。
また、ディップ処理を行うことなく、即ちめっき膜の厚
さが１５μｍ未満と薄いままの状態で、前記した請求項
３２の発明のように実装時に加熱しても、溶融した際に
軟質接合材に対する不要積層体の割合が高くなり、十分
な接合性が確保でくなくなる。
【００６５】しかるに、めっき工程が終了した後、ディ
ップ処理を実施して軟質接合材をリードに配設すること
により、ディップ処理時に印加される熱により、めっき
膜及び不要積層体は溶解し、かつリード上には軟質接合
材が形成される。よって、ディップ処理により形成され
る軟質接合材は、直接リード上に形成されることとな
り、ディップ処理終了後における、めっき膜（軟質接合
材）とリードとの接合強度を高めることができる。
【００６６】また、請求項３４記載の発明のように、前
記した軟質接合材としては、はんだを適用することがで
きる。また、請求項３５記載の発明によれば、半導体装
置と実装基板との間にアンダーフィル樹脂を配設したこ
とにより、リードの一部のみがパッケージの壁面に露出
して外部端子を形成する構成（即ち、リードがパッケー
ジより延出しない構成）の半導体装置であっても、半導
体装置と実装基板の熱膨張差に起因して発生する応力を
アンダーフィル樹脂で受ける事ができるため、リードと
実装基板との接合部分に剥離等の不都合が発生すること
を防止することができる。
【００６７】また、パッケージのリードが露出する位置
近傍に凹部を形成し、アンダーフィル樹脂がこの凹部内
にも充填されるよう構成したことにより、アンダーフィ
ル樹脂とパッケージとの接合面積が増大し、また凹部内
に進入したアンダーフィル樹脂はアンカー効果を奏する
ため、半導体装置の実装基板に対する実装信頼性をより
高めることができる。
【００６８】
【発明の実施の形態】次に本発明の実施例について図面
と共に説明する。図１乃至図３は本発明の第１実施例で
ある半導体装置１０を示しており、図１は半導体装置１
０の横断面を、図２は半導体装置１０の外観を、図３は
半導体装置１０の底面を夫々示している。以下、各図を
用いて半導体装置１０の構成について説明する。
【００６９】図１に示されるように、半導体チップ１１
はステージ１２に固着されている。この半導体チップ１
１は、例えばメモリチップ用のチップであり、その形状
は比較的大きな形状を有している。また、この半導体チ
ップ１１に設けられている電極パッド１３は、チップ上
面の中央位置に長手方向に沿って形成されている。ま
た、同図において１４は複数のリードであり、その一端
側１４ａと半導体チップ１１の電極パッド１３とは、ワ
イヤ１５により接続されている。また、リード１４は、
半導体装置１０の高さ方向（図中、矢印Ｈで示す方向）
に対し折曲形成されており、図１に示すように側部より
見て略Ｚ形状（或いは逆Ｚ形状）とされている。よっ
て、リード１４は上記の一端側１４ａより先ず水平方向
（図中、矢印Ｇで示す方向）に延出した後、下方へ延出
し、再び他端側が水平となる形状を有している。尚、後
に詳述するように、リード１４の上記した一端側１４ａ
と異なる側の端部は外部端子１６を構成する。
【００７０】一方、各図において１７は樹脂製のパッケ
ージであり、その内部に前記した半導体チップ１１，ワ
イヤ１５，及び複数のリード１４は封止され保護され
る。このパッケージ１７は、平面的に見て半導体チップ
１１の面積と略等しい面積を有するよう構成されており
（いわゆる、チップサイズパッケージ化がされてお
り）、よって小型化が図られている。
【００７１】また、上記したリード１４の内、外部端子
１６の露出面１６ａはパッケージ１７の底面部１７ａに
露出するよう構成されている。更に、外部端子１６には
パッケージ１７の底面部１７ａ（壁面）より突出するよ
う形成されたリード側突出部１９が形成されている。そ
して、このリード側突出部１９が形成された外部端子１
６を実装基板１８（図４参照）に半田付けすることによ
り、半導体装置１０は実装基板１８に実装される。
【００７２】外部端子１６の露出面１６ａをパッケージ
１７の底面部１７ａに対して露出させる方法としては、
パッケージ１７を樹脂モールドする際用いる金型に外部
端子１６を直接当接させることにより樹脂に覆われない
ようにすること等が考えられ、比較的容易に形成するこ
とができる。また、リード側突出部１９をパッケージ１
７の底面部１７ａ（壁面）より突出するよう形成する方
法としては、本実施例ではパッケージ１７を成形した状
態においてパッケージ１７の側方にリード１４の一部が
延出するよう構成しておき、このパッケージ１７より延
出した部分を折曲形成することによりリード側突出部１
９を形成する方法を用いている。
【００７３】この方法により形成されるリード側突出部
１９は、リード１４と一体的な構成となり、別個に部品
を必要としないためコストの低減を図ることができる。
更に、上記の方法によればパッケージ１７を成形する際
に用いる金型は従来と同様のものを用いることができる
ため、金型コストの低減を図ることもできる。ここで、
半導体装置１０の構成上の特徴について説明する。図１
に示すように、半導体装置１０は、内設された複数のリ
ード１４がパッケージ１７内で高さ方向Ｈに対し、その
略全部が半導体チップ１１と重なり合った構造を有して
いる。即ち、リード１４と半導体チップ１１はパッケー
ジ１７内で平面的にみてオーバラップした構造を有して
いる。
【００７４】いま、各リード１４の水平方向（矢印Ｇ方
向）の長さをＬ１とすると、上記リード１４と半導体チ
ップ１１のオーバラップ量Ｌ２は、Ｌ２≒２×Ｌ１で表
すことができる。また前記のように、パッケージ１７は
平面的に見て半導体チップ１１の面積と略等しい面積を
有するよう構成されているため、よって半導体チップ１
１の長さをＬ３とすると半導体装置１０の水平方向の長
さも略Ｌ３となる。
【００７５】これに対して、図２０及び図２１で示した
従来構成の半導体装置１の構造ではパッケージ３の寸法
Ｌ４は、大略半導体チップ１１の長さＬ３にリード１４
の長さ２×Ｌ１を加算した値となる（Ｌ４＝Ｌ３＋２×
Ｌ１）。即ち、半導体装置１０は、従来構成の半導体装
置１に比べて上記オーバラップ量Ｌ２だけ小型化を図る
ことができる。
【００７６】このように、半導体装置１０は、従来構成
の半導体装置１に比べて大幅に小型化ができるため、実
装基板に対する実装効率を向上させることができ、延い
ては半導体装置１０を搭載する機器類の小型化、高性能
化を図ることが可能となる。続いて、上記構成を有する
半導体装置１０を実装基板１８に実装する実装構造上の
特徴について図４を用いて説明する。図４（Ａ）は半導
体装置１０のリード側突出部１９近傍を拡大して示す図
であり、図４（Ｂ）は半導体装置１０を実装基板１８に
実装した状態を示している。
【００７７】尚、図４では説明及び図示の便宜上、半導
体チップ１１とリード１４とのオーバーラップ量が少な
い構成を図示している。また、図４に示す半導体装置１
０はステージ１２がパッケージ１７から露出した構成と
なっており、放熱性の向上が図られている。前記したよ
うに、本実施例に係る半導体装置１０は、外部端子１６
にパッケージ１７の底面部１７ａより突出するリード側
突出部１９が形成されている。このリード側突出部１９
を設けることにより、リード側突出部１９を設けない従
来構成の半導体装置１（図２０，図２１参照）に比べ、
実装基板１８に対し半導体装置１０を高い信頼性をもっ
て実装することが可能となる。以下、その理由について
説明する。
【００７８】従来のようにリード側突出部１９を設けな
い構成の半導体装置１では、半導体装置１を実装基板７
に対し離間した状態に支持する構成が設けられていなか
った。このため、図２１に示されるように、半導体装置
１と実装基板８との間に介装されて両者を接合するはん
だ９の厚み（図２１に矢印ｔで示す）は薄くなってい
た。
【００７９】これに対し、本実施例に係る半導体装置１
０のように外部端子１６にパッケージ１７の底面部１７
ａより突出するリード側突出部１９を設けることによ
り、このリード側突出部１９の突出高さ（図中、矢印Ｈ
1 で示す）がはんだ２０（軟質接合材）の最低限の高さ
として確保されることとなる。よって、リード側突出部
１９を設けることにより、従来の実装構造に比べて外部
端子１６に配設されるはんだ２０の厚みを増大させるこ
とができる。
【００８０】一方、軟質接合材であるはんだ２０は、半
導体装置１０を実装基板１８に接合させる機能を有する
と共に、軟質であるために半導体装置１０と実装基板１
８との間に介装される応力吸収部材としての機能も奏す
る。即ち、はんだ２０は軟質な金属であるため、変形す
ることにより半導体装置１０と実装基板１８の熱線膨張
率に起因して発生する熱応力を吸収することができる。
【００８１】特に、はんだ２０は融点が低いため、熱応
力が問題となる加熱時には軟化しており、有効に熱応力
を吸収することができる。また一方において、はんだ２
０は半導体装置を実装基板に接合する接合部材として用
いられているものであり、その接合性には実績を有して
いる。従って、軟質接合材としてはんだ２０を用いるこ
とにより、熱応力の緩和と接合性の向上を共に図ること
ができる。
【００８２】また、このはんだ２０の応力吸収機能は、
はんだ２０の厚さが大きくなる程増大する。従って、リ
ード側突出部１９を設けはんだ２０の厚みを増大させる
ことによりはんだ２０の応力吸収機能を増大し、よって
半導体装置１０と実装基板１８の熱線膨張率に起因して
熱応力が発生しても、はんだ２０によりこの熱応力を確
実に吸収することが可能となる。これにより、半導体装
置１０と実装基板１８との接合部における損傷及びパッ
ケージにおけるクラック発生を防止でき、従って半導体
装置１０の実装性及び信頼性を向上させることができ
る。
【００８３】ここで、本発明者が実施したリード側突出
部１９の底面部１７ａからの突出量Ｈ1 と、半導体装置
１０を実装基板１８に実装した時に発生する不良率との
関係について図５を用いて説明する。図５は、縦軸に実
装時の不良率を示し、横軸にリード側突出部１９の底面
部１７ａからの突出量Ｈ1 を示している。尚、実装時の
不良率（Ｂ）とは、リード側突出部１９の高さが同一と
された複数個（Ｎ）の半導体装置１０を実装基板１８に
実装した際に、上記した個数（Ｎ）に対し接合不良が発
生した数（ｎ）の割合（Ｂ＝（ｎ／Ｎ）×１００））を
いう。また、横軸にとったリード側突出部１９の底面部
１７ａからの突出量Ｈ1 は、リード１４の厚さ寸法
（Ｔ）を基準として示している。
【００８４】図５から明らかなように、突出量Ｈ1 が
(0.4×Ｔ) 以上となったとき（Ｈ1 ≧0.4×Ｔ）に不良
率（Ｂ）は急激に減少していることが判る。これは、突
出量Ｈ 1 を(0.4×Ｔ) 以上とすることにより、はんだ２
０の厚さも大となり、前記した半導体装置１０と実装基
板１８との間に発生する熱応力をはんだ２０が有効に吸
収することによる。よって、リード側突出部１９の底面
部１７ａからの突出量Ｈ 1 を(0.4×Ｔ) 以上となるよう
設定することにより、接合部における損傷及びパッケー
ジ１７におけるクラック発生は防止され、半導体装置１
０と実装基板１８とを高い信頼性をもって接合すること
ができる。
【００８５】一方、リード側突出部１９の底面部１７ａ
からの突出量Ｈ1 があまりに大きくなると、はんだ２０
の高さ方向（図１におけるＨ方向）の長さが大きくなり
機械的強度が低下してしまう。従って、リード側突出部
１９の突出量Ｈ1 があまりに大きくなると半導体装置１
０と実装基板１８との接合力が低下してしまい、やはり
実装時における信頼性の低下を招いてしまう。はんだ２
０が高い信頼性を有して半導体装置１０と実装基板１８
とを接合するためには、リード側突出部１９の突出量Ｈ
1 は(3.0×Ｔ) 以下（即ち、Ｈ1 ≦ 3.0×Ｔ）であるこ
とが望ましい。
【００８６】従って、以上の結果を総括すると、リード
側突出部１９の底面部１７ａからの突出量Ｈ1 が、(0.4
×Ｔ) 以上でかつ(3.0×Ｔ) 以下の時、即ち 0.4×Ｔ≦
Ｈ1≦ 3.0×Ｔの条件を満たすようリード側突出部１９
の底面部１７ａからの突出量Ｈ1 を設定することによ
り、半導体装置１０と実装基板１８の熱線膨張率に起因
して発生する熱応力をはんだ２０により有効に吸収する
ことができると共に、はんだ２０に半導体装置１０を実
装基板１８に接合するに足る所定の接合強度を持たせる
ことができ、よって半導体装置１０の実装性及び信頼性
を向上させることができる。
【００８７】また、チップサイズパッケージ構造を有し
た半導体装置１０において、一般に用いられるリード１
４の厚さ寸法Ｔは約５０μｍ（Ｔ≒５０μｍ）である。
従って、このリード１４の厚さ寸法Ｔを上記条件（ 0.4
×Ｔ≦Ｈ1 ≦ 3.0×Ｔ）に代入すると、２０≦Ｈ1 ≦１
５０となる。即ち、リード側突出部１９の底面部１７ａ
からの突出量Ｈ1 を２０μｍ〜１５０μｍに設定するこ
とにより、半導体装置１０の実装性及び信頼性を向上さ
せることができる。
【００８８】続いて、本発明の第２実施例について説明
する。図６は本発明の第２実施例である半導体装置１０
Ａ及びその実装構造を示している。図６（Ａ）は半導体
装置１０Ａのリード側突出部１９Ａ近傍を拡大して示す
図であり、図６（Ｂ）は半導体装置１０Ａを実装基板１
８に実装した状態を示している。尚、同図に示す半導体
装置１０Ａにおいて、既に説明した半導体装置１０と同
一構成部分については同一符号を付してその説明を省略
する。
【００８９】前記した第１実施例に係る半導体装置１０
では、リード側突出部１９を形成するのに、パッケージ
１７を成形した後にリード１４のパッケージ１７から延
出した部分を折曲形成する方法を採用していた。しかる
にこの方法では、リード１４の折曲時に過剰な折り曲げ
力が印加されると、外部端子１６がパッケージ１７から
剥離してしまうおそれがある。
【００９０】これに対し本実施例では、外部端子１６の
先端部をリード１４の加工時に同時に折曲形成すること
によりリード側突出部１９Ａを形成することを特徴とす
るものである。この方法を用いることにより、パッケー
ジ１７の成形時には既にリード側突出部１９Ａは形成さ
れているため、外部端子１６がパッケージ１７から剥離
するようなことはない。また、リード側突出部１９Ａは
リード加工時に同時に形成されるため、容易かつ効率的
にリード側突出部１９Ａを形成することができる。
【００９１】また、本実施例においても第１実施例と同
様に、リード側突出部１９Ａの底面部１７ａからの突出
量Ｈ1 は、リード１４の厚さ寸法をＴとした場合、 0.4
×Ｔ≦Ｈ1 ≦ 3.0×Ｔの条件を満たすよう設定されてい
る。また、具体的な寸法としては、突出量Ｈ1 は２０μ
ｍ〜１５０μｍの間となるよう設定されている。従っ
て、第１実施例に係る半導体装置１０を実装する時と同
様に、半導体装置１０Ａと実装基板１８の熱線膨張率に
起因して発生する熱応力をはんだ２０により有効に吸収
することができ、かつ半導体装置１０Ａを実装基板１８
に接合させる所定の接合強度をはんだ２０に持たせるこ
とができ、よって半導体装置１０Ａの実装性及び信頼性
を向上させることができる。
【００９２】尚、本実施例において採用したパッケージ
１７を成形する前にリード側突出部１９Ａが形成される
方法では、単に従来からの金型を用いてパッケージ１７
を成形するのでは、外部端子１６及びリード側突出部１
９Ａが樹脂により覆われてしまう。しかるに、これを防
止し外部端子１６の露出面１６ａをパッケージ１７の底
面部１７ａに露出させるには、金型のリード側突出部１
９Ａと対向する位置に予め凹部を形成しておけばよい。
これにより、樹脂モールド時においてリード側突出部１
９Ａは凹部内に位置し、よって外部端子１６の露出面１
６ａは金型と直接当接した状態となるため、露出面１６
ａ及びリード側突出部１９Ａをパッケージ１７から露出
させることができる。
【００９３】続いて、本発明の第３実施例について説明
する。図７は本発明の第３実施例である半導体装置１０
Ｂ及びその実装構造を示している。図７（Ａ）は半導体
装置１０Ｂのリード側突出部１９Ｂ近傍を拡大して示す
図であり、図７（Ｂ）は半導体装置１０Ｂを実装基板１
８に実装した状態を示している。尚、同図においても、
既に説明した半導体装置１０と同一構成部分については
同一符号を付してその説明を省略する。
【００９４】前記した第１及び第２実施例に係る半導体
装置１０，１０Ａでは、リード側突出部１９，１９Ａを
パッケージ１７の底面部１７ａから突出させるのに、リ
ード１４に対し折曲形成を行なっていた。これに対し本
実施例では、外部端子１６にプレス加工を行なうことに
より、リード側突出部１９Ｂを形成したことを特徴とす
るものである。
【００９５】この方法を用いることにより、第２実施例
と同様にパッケージ１７の成形時には既にリード側突出
部１９Ｂは形成されているため、外部端子１６がパッケ
ージ１７から剥離するようなことはない。また、リード
側突出部１９Ｂはリード加工時に同時に形成することが
可能であり、容易かつ効率的にリード側突出部１９Ｂを
形成することができる。
【００９６】また、本実施例においても第１及び第２実
施例と同様に、リード側突出部１９Ｂの底面部１７ａか
らの突出量Ｈ1 は、リード１４の厚さ寸法をＴとした場
合、0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔの条件を満たすように、
また、具体的な寸法としては、突出量Ｈ1 は２０μｍ〜
１５０μｍの間にあるように設定されている。従って、
第１及び第２実施例に係る半導体装置１０，１０Ａを実
装する時と同様に、半導体装置１０Ｂと実装基板１８の
熱線膨張率に起因して発生する熱応力をはんだ２０によ
り有効に吸収することができ、かつ半導体装置１０Ｂを
実装基板１８に接合するに足る所定の接合強度をはんだ
２０に持たせることができ、よって半導体装置１０Ｂの
実装性及び信頼性を向上させることができる。
【００９７】続いて、本発明の第４実施例について説明
する。図８は本発明の第４実施例である半導体装置１０
Ｃ及びその実装構造を示している。図８（Ａ）は半導体
装置１０Ｃの外部端子１６近傍を拡大して示す図であ
り、図８（Ｂ）は半導体装置１０Ｃを実装基板１８Ａに
実装した状態を示している。尚、同図においても、既に
説明した半導体装置１０と同一構成部分については同一
符号を付してその説明を省略する。
【００９８】前記した第１乃至第３実施例に係る半導体
装置１０，１０Ａ，１０Ｂでは、リード側突出部１９，
１９Ａ，１９Ｂをリード１４に形成することにより、実
装時におけるはんだ２０の厚さを大きくする構成とし
た。これに対し本実施例では、半導体装置１０Ｃにリー
ド側突出部１９，１９Ａ，１９Ｂは形成されておらず、
その代わりに実装基板１８Ａにスペーサ部２１を形成し
たことを特徴とするものである。
【００９９】このように、実装基板１８Ａにスペーサ部
２１を形成することにより、半導体装置１０Ｃを実装基
板１８Ａの表面に対し離間した状態で支持することが可
能となり、半導体装置１０Ｃと実装基板１８Ａとの間に
形成された離間部分にはんだ２０を配設することができ
る。このスペーサ部２１の実装基板１８Ａの表面からの
突出量Ｈ4 は、リード１４の厚さ寸法をＴとした場合、
0.4×Ｔ≦Ｈ4 ≦ 3.0×Ｔの条件を満たすように、また
具体的な寸法としては２０μｍ〜１５０μｍの間にある
ように設定されている。
【０１００】上記構成とされたスペーサ部２１を実装基
板１８Ａに形成することにより、このスペーサ部２１の
高さがはんだ２０の最低限の高さとして確保されること
となる。よって、スペーサ部２１を設けることにより、
はんだ２０の厚みを増大させることができる。従って、
第１乃至第３実施例に係る半導体装置１０，１０Ａ，１
０Ｂを実装する時と同様に、半導体装置１０Ｃと実装基
板１８Ａの熱線膨張率に起因して発生する熱応力をはん
だ２０により有効に吸収することができ、かつ半導体装
置１０Ｃを実装基板１８Ａに接合するに足る所定の接合
強度をはんだ２０に持たせることができるため、半導体
装置１０Ｃの実装性及び信頼性を向上させることができ
る。
【０１０１】続いて、本発明の第５実施例について説明
する。図９は本発明の第５実施例である半導体装置１０
Ｄ及びその実装構造を示している。図９（Ａ）は半導体
装置１０Ｄの外部端子１６近傍を拡大して示す図であ
り、図９（Ｂ）は半導体装置１０Ｄを実装基板１８に実
装した状態を示している。尚、同図においても、既に説
明した半導体装置１０と同一構成部分については同一符
号を付してその説明を省略する。
【０１０２】前記した第４実施例に係る半導体装置１０
Ｃ及びその実装構造では、実装基板１８Ａにスペーサ部
２１を形成することにより、実装時におけるはんだ２０
の厚さを大きくする構成とした。これに対し本実施例で
は、半導体装置１０Ｄを構成するパッケージ１７の底面
部１７ａに下方に向け突出したパッケージ側突出部２２
を形成したことを特徴とするものである。
【０１０３】このパッケージ側突出部２２はパッケージ
１７の成形時に同時に形成されるものであり、よってパ
ッケージ側突出部２２はパッケージ１７と一体的な構成
とされている。よって、パッケージ側突出部２２の形成
は容易であり、かつ半導体装置１０の製造工程を増やす
ことなく形成することができる。上記のように、パッケ
ージ１７にパッケージ側突出部２２を形成することによ
り、半導体装置１０Ｄを実装基板１８の表面に対し離間
した状態で支持することが可能となり、半導体装置１０
Ｄと実装基板１８との間に形成された離間部分にはんだ
２０を配設することができる。
【０１０４】このパッケージ側突出部２２の底面部１７
ａからの突出量Ｈ2 は、リード１４の厚さ寸法をＴとし
た場合、 0.4×Ｔ≦Ｈ2 ≦ 3.0×Ｔの条件を満たすよう
に、また具体的な寸法としては２０μｍ〜１５０μｍの
間にあるように設定されている。上記構成とされたパッ
ケージ側突出部２２を半導体装置１０Ｄ（パッケージ１
７）に形成することにより、このパッケージ側突出部２
２の高さがはんだ２０の最低限の高さとして確保される
こととなる。よって、パッケージ側突出部２２を設ける
ことにより、はんだ２０の厚みを増大させることができ
る。
【０１０５】従って、第１乃至第４実施例に係る半導体
装置１０，１０Ａ〜１０Ｃを実装する時と同様に、半導
体装置１０Ｄと実装基板１８の熱線膨張率に起因して発
生する熱応力をはんだ２０により有効に吸収することが
でき、かつ半導体装置１０Ｄを実装基板１８に接合する
に足る所定の接合強度をはんだ２０に持たせることが可
能となり、よって半導体装置１０Ｄの実装性及び信頼性
を向上させることができる。
【０１０６】続いて、本発明の第６実施例について説明
する。図１０は本発明の第６実施例である半導体装置１
０Ｅ及びその実装構造を示している。図１０（Ａ）は半
導体装置１０Ｅの外部端子１６近傍を拡大して示す図で
あり、図１０（Ｂ）は半導体装置１０Ｅを実装基板１８
に実装した状態を示している。尚、同図においても、既
に説明した半導体装置１０と同一構成部分については同
一符号を付してその説明を省略する。
【０１０７】前記した第１乃至第３実施例に係る半導体
装置１０，１０Ａ，１０Ｂでは、リード側突出部１９，
１９Ａ，１９Ｂをリード１４に形成することにより、実
装時におけるはんだ２０の厚さを大きくする構成とし
た。これに対し本実施例では、リード１４にリード側凹
部２３を形成することにより、実装時におけるはんだ２
０の厚さを大きくする構成としたことを特徴とするもの
である。
【０１０８】本実施例では、略Ｚ形状とされたリード１
４の折り曲がり部分を利用してリード側凹部２３を形成
しており、またリード側凹部２３の形成部分においては
パッケージ１７を構成する樹脂が配設されないよう構成
している。即ち、リード側凹部２３はパッケージ１７か
ら露出した構造となっている。上記のように、リード１
４にリード側凹部２３を形成し、このリード側凹部２３
がパッケージ１７から露出した構成とすることにより、
半導体装置１０Ｅを実装基板１８に実装した状態におい
てリード側凹部２３と実装基板１８とは対向離間した状
態となり、この離間部分にはんだ２０を配設することが
可能となる。
【０１０９】このリード側凹部２３の底面部１７ａから
の窪み量をＨ3 は、リード１４の厚さ寸法をＴとした場
合、 0.4×Ｔ≦Ｈ3 ≦ 3.0×Ｔの条件を満たすように、
また具体的な寸法としては２０μｍ〜１５０μｍの間に
あるように設定されている。上記構成とされたリード側
凹部２３を設けることにより、このリード側凹部２３の
窪み量をＨ3 がはんだ２０の最低限の高さとして確保さ
れることとなる。よって、リード側凹部２３を設けるこ
とにより、はんだ２０の厚みを増大させることができ
る。
【０１１０】従って、上記した各実施例に係る半導体装
置１０，１０Ａ〜１０Ｄを実装する時と同様に、半導体
装置１０Ｅと実装基板１８の熱線膨張率に起因して発生
する熱応力をはんだ２０により有効に吸収することがで
き、かつ半導体装置１０Ｅを実装基板１８に接合するに
足る所定の接合強度をはんだ２０に持たせることが可能
となり、よって半導体装置１０Ｅの実装性及び信頼性を
向上させることができる。
【０１１１】続いて、本発明の第７実施例について説明
する。図１１は本発明の第７実施例である半導体装置１
０Ｆ及びその実装構造を示している。図１１（Ａ）は半
導体装置１０Ｆの外部端子１６近傍を拡大して示す図で
あり、図１１（Ｂ）は半導体装置１０Ｆを実装基板１８
に実装した状態を示している。尚、同図においても、既
に説明した半導体装置１０と同一構成部分については同
一符号を付してその説明を省略する。
【０１１２】前記した第６実施例に係る半導体装置１０
Ｅでは、略Ｚ形状とされたリード１４の折り曲がり部分
を利用してリード側凹部２３を形成し、これにより実装
時におけるはんだ２０の厚さを大きくする構成とした。
これに対し本実施例では、リード１４にエッチング加工
を実施することによりリード側凹部２３Ａを形成し、実
装時におけるはんだ２０の厚さを大きくする構成とした
ことを特徴とするものである。
【０１１３】このリード側凹部２３Ａを形成するには、
先ず外部端子１６の部分のみリード材が２層構造となる
よう構成しておき（即ち、２枚のリード材が重ね合わさ
せた状態に接合しておき）、その後に図１１（Ａ）に符
号２６で示す部分を残して下層のリード材をエッチング
加工により除去する。これにより、リード１４に窪んだ
形状のリード側凹部２３Ａを形成することができる。
【０１１４】尚、エッチング加工のタイミングは、リー
ド１４の形成時に実施しても、またパッケージ１７を形
成した後に実施してもよい。また、リード側凹部２３Ａ
の形成は、上記したエッチング加工による方法の他に、
例えばプレス加工（塑性加工）を実施することによって
も形成することができる。上記のように、リード１４に
リード側凹部２３Ａを形成し、このリード側凹部２３Ａ
がパッケージ１７から露出した構成とすることにより、
半導体装置１０Ｆを実装基板１８に実装した状態におい
てリード側凹部２３Ａと実装基板１８とは対向離間した
状態となり、この離間部分にはんだ２０を配設すること
が可能となる。
【０１１５】このリード側凹部２３Ａの底面部１７ａか
らの窪み量Ｈ3 は、リード１４の厚さ寸法をＴとした場
合、 0.4×Ｔ≦Ｈ3 ≦ 3.0×Ｔの条件を満たすように、
また、具体的な寸法としては、２０μｍ〜１５０μｍの
間にあるように設定されている。上記構成とされたリー
ド側凹部２３Ａを設けることにより、このリード側凹部
２３Ａの窪み量をＨ3 がはんだ２０の最低限の高さとし
て確保されることとなる。よって、リード側凹部２３Ａ
を設けることにより、はんだ２０の厚みを増大させるこ
とができる。
【０１１６】従って、上記した各実施例に係る半導体装
置１０，１０Ａ〜１０Ｅを実装する時と同様に、半導体
装置１０Ｆと実装基板１８の熱線膨張率に起因して発生
する熱応力をはんだ２０により有効に吸収することがで
き、かつ半導体装置１０Ｆを実装基板１８に接合するに
足る所定の接合強度をはんだ２０に持たせることが可能
となり、よって半導体装置１０Ｆの実装性及び信頼性を
向上させることができる。
【０１１７】図１２は本発明の第８実施例である半導体
装置１０Ｌ及びその実装構造を示している。図１２
（Ａ）は半導体装置１０Ｌのリード側突出部１９Ｃ近傍
を拡大して示す図であり、図１２（Ｂ）は半導体装置１
０Ｌを実装基板１８に実装した状態を示す図であり、更
に図１２（Ｃ）はリード側突出部１９Ｃの形成方法の一
例を示す図である。尚、同図に示す半導体装置１０Ａに
おいて、既に説明した半導体装置１０と同一構成部分に
ついては同一符号を付してその説明を省略する。
【０１１８】本実施例に係る半導体装置１０Ｌは、図１
２（Ｃ）に示されるように、外部端子１６の先端部をリ
ード１４の加工時に同時に略Ｕ字状に折曲形成し、リー
ド側突出部１９Ａがパッケージ１７の底面部１７ａと対
向するよう形成したことを特徴とするものである。この
構成とされたリード側突出部１９Ｃは、略Ｕ字状の形状
を有しているため、リード側突出部１９Ｃにバネ性を持
たせることができる。即ち、はんだ接合が行われるリー
ド側突出部１９Ｃとパッケージ１７の底面部１７ａとの
間には空間部が形成され、よって応力が印加されてもリ
ード側突出部１９Ｃはこの空間部内において可撓変形可
能な構成となる。よって、応力（熱応力）が印加されて
もリード側突出部１９Ｃが可撓変形することによりこの
応力は吸収され、よってパッケージ１７にクラックが発
生することを有効に防止することができる。これによ
り、半導体装置１０Ｌの実装性及び信頼性を向上させる
ことができる。
【０１１９】続いて、本発明の第８実施例について説明
する。図１３乃至図１６は本発明の第９実施例である半
導体装置の実装構造を説明するための図である。図１３
は比較例として従来の実装構造を示しており、図１４は
はんだ２０の配設方法を示しており、図１５は本実施例
に係る外部端子１６ａ〜１６ｅを示しており、更に図１
６は本実施例により半導体装置１０Ｇが回路基板１８に
実装された状態を示している。
【０１２０】前記した各実施例では、半導体装置１０，
１０Ａ〜１０Ｆと実装基板１８，１８Ａとを接合するは
んだ２０の配設量は、夫々の半導体装置１０，１０Ａ〜
１０Ｆに複数個配設される各外部端子１６において、全
て同量配設される構成とされていた。これに対し本実施
例では、半導体装置１０Ｇに発生する反り量が大なる位
置に配設されるはんだ２０ｄの配設量を、半導体装置１
０Ｇに発生する反り量が小なる位置に配設されるはんだ
２０ａの配設量に比べて多く設定したことを特徴とする
半導体装置の実装構造。この実装構造を採用することに
より、半導体装置１０Ｇに反りが発生しても、確実に半
導体装置１０Ｇを実装基板１８に実装することが可能と
なる。以下、この理由について説明する。
【０１２１】ここで、従来の実装構造において半導体装
置１０に反りが発生した時の実装基板１８と半導体装置
１０との状態を考察する。いま、図１３に示されるよう
に、半導体装置１０が上に凸の湾曲形状に反った場合を
想定する。半導体装置１０が上に凸の湾曲形状に反った
場合、実装基板１８と半導体装置１０との離間距離は中
央部が最も離間し、両端部に向かうにつれて離間距離は
小さくなる。（尚、半導体装置１０が下に凸の湾曲形状
に反ったとすると、実装基板１８と半導体装置１０との
離間距離は両端部が最も離間し、中央に向かうにつれて
離間距離は小さくなる）。
【０１２２】一方、半導体装置１０の外部端子１６の数
に対応して複数個設けられるはんだ２０の実装後におけ
る形状は、前記のように従来では各外部端子１６におい
てはんだ配設量は全て等しくしていたため、実装基板１
８と半導体装置１０との離間距離が大きいとはんだ２０
は引き延ばされた状態となりその断面積は小さくなり
（図中、符号２０ｃ，２０ｄで示す状態）、逆に実装基
板１８と半導体装置１０との離間距離が小さいと断面積
は大きくなる（図中、符号２０ａ，２０ｂで示す状
態）。
【０１２３】従って、実装基板１８と半導体装置１０と
の離間距離が最も大きい位置、即ち図１２に示す半導体
装置１０が上に凸の湾曲形状に反った場合では中央部に
おいてはんだ２０ｃ，２０ｄの断面積が細くなり電気的
接続不良及び接合不良が発生するおそれがある。これに
対し本実施例では、上記のように半導体装置１０Ｇに発
生する反り量が大なる位置に配設されるはんだ２０ｇ，
２０ｈの配設量を、半導体装置１０Ｇに発生する反り量
が小なる位置に配設されるはんだ２０ｅ，２０ｆの配設
量に比べて多くなるよう設定している。
【０１２４】このように、半導体装置１０Ｇの反り量に
応じて配設されるはんだ２０の配設量を可変する方法と
しては次のような方法が考えられる。図１４は、半導体
装置１０Ｇ（１０）に設けられた外部端子１６（同図に
は現れず）にはんだ２０を配設する方法を示している。
同図に示されるように、はんだ２０を外部端子１６に配
設するには、一般に厚膜印刷法が用いられており、具体
的には外部端子１６の形成位置に対応する位置に開口を
有したマスク２５を用い、このマスク２５上でスキージ
２４を移動させることによりはんだペースト２７をマス
ク２５に形成された開口を介して外部端子１６の上部に
印刷形成する。
【０１２５】そこで本実施例では、図１５に示されるよ
うに、半導体装置１０Ｇに発生する反り量が大なる位置
に配設される外部端子１６ｄ，１６ｅの形状を、半導体
装置１０Ｇの反り量が小なる位置に配設される外部端子
１６ｂ，１６ｃの形状に比べて大きく設定すると共に、
マスク２５に形成される開口の面積をこれに対応して異
ならせる構成とした。
【０１２６】上記構成において、図１４に示した厚膜印
刷を実施すると、半導体装置１０Ｇに発生する反り量が
大なる位置に配設されるはんだ２０ｇ，２０ｈの配設量
を、半導体装置１０Ｇの反り量が小なる位置に配設され
るはんだ２０ｅ，２０ｆの配設量に比べて多く設定する
ことができる。従って、図１６に示されるように半導体
装置１０Ｇに反りが発生しても、はんだ２０ｅ〜２０ｈ
の配設位置に拘わらず（中央部，両端部に拘わらず）は
んだ２０ｅ〜２０ｈの断面積を均一化することができ、
よって電気的接続不良及び接合不良の発生を抑制するこ
とができ確実に半導体装置１０Ｇを実装基板１８に実装
することが可能となる。
【０１２７】尚、上記した各実施例では、図３に示され
るように、外部端子１６が半導体装置１０，１０Ａ〜１
０Ｇの底面両端部に夫々一例に列設した構成を示した。
しかるに、近年の半導体装置の高密度化に伴い外部端子
数は増大する傾向にあり、よって図１７に示される半導
体装置１０Ｈように、外側外部端子１６Ａと内側外部端
子１６Ｂとを千鳥状に配設することが行なわれている。
このような、外側外部端子１６Ａと内側外部端子１６Ｂ
とを千鳥状に配設した半導体装置１０Ｈにおいても、上
記した各実施例を適用することは可能である。
【０１２８】続いて、本発明の第１０乃至第１２実施例
について図１８乃至図２０を用いて説明する。第１０乃
至第１２実施例は、外部端子１６とはんだ２０（図示を
省略）との接合強度を向上させることを目的としてい
る。図１８は第１０実施例である半導体装置１０Ｉを示
しており、図１８（Ａ）は外部端子１６の近傍を拡大し
て示しており、また図１８（Ｂ）は外部端子１６の露出
面１６ａを示している。同図に示されるように、本実施
例では外部端子１６の露出面１６ａに多数の小径溝１６
-1を形成したことを特徴とするものである。
【０１２９】このように、はんだ２０と接合される露出
面１６ａに多数の小径溝１６-1を形成することにより、
露出面１６ａとはんだ２０との接触面積を増大すること
ができ、よってリード１４とはんだ２０との接合強度を
向上させることができる。これにより、半導体装置１０
Ｉと実装基板１８（図示せず）との実装信頼性を向上す
ることができる。
【０１３０】図１９は第１１実施例である半導体装置１
０Ｊを示しており、図１９（Ａ）は外部端子１６の近傍
を拡大して示しており、また図１９（Ｂ）は外部端子１
６の露出面１６ａを示している。同図に示されるよう
に、本実施例では外部端子１６の露出面１６ａに多数の
三角溝１６-2を形成したことを特徴とするものである。
このように、はんだ２０と接合される露出面１６ａに多
数の三角溝１６-2を形成することによっても、露出面１
６ａとはんだ２０との接触面積を増大することができ、
よってリード１４とはんだ２０との接合強度を向上させ
ることが可能となる。
【０１３１】尚、露出面１６ａに形成される溝形状は、
前記した図１８及び図１９に示した構成に限定されるも
のではなく、露出面１６ａとはんだ２０との接触面積を
増大することができる形状であれば他の形状としてもよ
く、更に露出面１６ａの表面全体を粗面化した構成とし
てもよい。図２０は、第１２実施例である半導体装置１
０Ｋの外部端子１６近傍を拡大して示す図である。同図
に示されるように、本実施例では外部端子１６の露出面
１６ａ及びこれと対向する内側面１６ｆの双方に多数の
三角溝１６-2を形成したことを特徴とするものである。
【０１３２】この構成とすることにより、露出面１６ａ
においては多数の三角溝１６-2を形成することによりは
んだ２０との接触面積を増大することができ、よってリ
ード１４とはんだ２０との接合強度を向上させることが
可能となる。また、内側面１６ｆにおいては多数の三角
溝１６-2を形成することによりパッケージ１７との接触
面積を増大することができ、よってリード１４とパッケ
ージ１７との接合強度を向上させることができる。
【０１３３】次に、本発明の第１３実施例乃至第１５実
施例について、図２１乃至図２３を用いて説明する。図
２１は発明の第１３実施例である半導体装置１０Ｍを説
明するための図である。図２１（Ａ）は半導体装置１０
Ｍの要部（リード側突出部１９Ｄ）を拡大して示す図で
あり、また図２１（Ｂ）はリード側突出部１９Ｄの形成
方法を説明するための図である。
【０１３４】本実施例に係る半導体装置１０Ｍも、リー
ド１４の外部端子１６に配設されたリード側突出部１９
Ｄをパッケージ１７の壁面より突出するよう形成してい
る。更に、本実施例では、リード側突出部１９Ｄの先端
部における幅寸法（図中、Ｗ１で示す）をパッケージ１
７の壁面における幅寸法（図中、Ｗ２で示す）に対し小
さくなるよう構成したことを特徴としている（Ｗ１＜Ｗ
２）。
【０１３５】このように、リード側突出部１９Ｄの先端
部の幅寸法Ｗ１をパッケージ１７の壁面における幅寸法
Ｗ２に比べて小さく構成することにより、リード成形処
理時における切断面１９Ｄ-1（梨地で示す）の面積を小
さくすることができる。前記したように、外部端子１６
にはリード成形処理前においてはんだメッキ処理が行わ
れるため、プレス加工によりリードの切断処理が実施さ
れると、メッキ膜が形成されていない切断面１９Ｄ-1が
露出することとなる。しかるに、本実施例の構成によれ
ば、上記のように切断面１９Ｄ-1の面積を小さくできる
ため、従来に比べてリード側突出部１９Ｄに形成される
メッキ膜の被膜面積は増大する。
【０１３６】よって、はんだとリード側突出部１９Ｄと
の濡れ性は良好となり、実装性及び半導体装置と実装基
板との接合時における信頼性を向上させることができ
る。この際、リード側突出部１９Ｄの壁面における幅寸
法Ｗ２と切断面１９Ｄ-1の幅寸法の比は、Ｗ１／Ｗ２＝
１／２〜１／３となるよう構成することが望ましく、こ
の範囲に設定することにより、はんだの濡れ性を最も良
好とすることができる。
【０１３７】上記構成とされたリード側突出部１９Ｄを
形成するには、図２１（Ｂ）に示されるように、リード
フレーム４０Ａの外部端子１６の形成位置に予め図示さ
れるような形状（台形形状）の貫通孔４１Ａを形成して
おき、この貫通孔４１Ａが形成されたリードフレーム４
０Ａにメッキ処理を行った上で、図中破線で示す位置で
リードフレーム４０Ａを切断する。
【０１３８】このように、外部端子１６に予め貫通孔４
１Ａを形成し、この貫通孔４１Ａの形成位置で外部端子
１６（リードフレーム４０Ａ）を切断してリード側突出
部１９Ｄを形成することにより、容易にかつ確実にＷ１
＜Ｗ２を有した形状のリード側突出部１９Ｄを形成する
ことができる。図２２は発明の第１４実施例である半導
体装置１０Ｎを説明するための図である。図２２（Ａ）
は半導体装置１０Ｎの要部（リード側突出部１９Ｅ）を
拡大して示す図であり、また図２２（Ｂ）はリード側突
出部１９Ｅの形成方法を説明するための図である。
【０１３９】本実施例に係る半導体装置１０Ｎもリード
１４の外部端子１６に配設されたリード側突出部１９Ｅ
をパッケージ１７の壁面より突出するよう形成してお
り、またリード側突出部１９Ｄの先端部を二股状に分岐
した構成とすることにより、先端部における幅寸法（図
中、Ｗ３で示す）がパッケージ１７の壁面における幅寸
法（図中、Ｗ２で示す）に対し小さくなるよう構成して
いる（Ｗ１＜Ｗ３）。
【０１４０】このように、リード側突出部１９Ｅの先端
部の幅寸法Ｗ３をパッケージ１７の壁面における幅寸法
Ｗ２に比べて小さく構成することにより、リード成形処
理時における切断面１９Ｅ-1（梨地で示す）の面積を小
さくすることができる。よって、本実施例の構成とする
ことによっても切断面１９Ｅ-1の面積を小さくできるた
め、従来に比べてリード側突出部１９Ｅに形成されるメ
ッキ膜の被膜面積は増大し、はんだとリード側突出部１
９Ｅとの濡れ性は良好となり、実装性及び半導体装置と
実装基板との接合時における信頼性を向上させることが
できる。この際、本実施例においてもリード側突出部１
９Ｅの壁面における幅寸法Ｗ２と切断面１９Ｅ-1の幅寸
法（総和したもの）との比は、（Ｗ３×２）／Ｗ２＝１
／２〜１／３となるよう構成することが望ましく、この
範囲に設定することにより、はんだの濡れ性を最も良好
とすることができる。
【０１４１】上記構成とされたリード側突出部１９Ｅを
形成するには、図２２（Ｂ）に示されるように、リード
フレーム４０Ｂの外部端子１６の形成位置に予め図示さ
れるような形状（矩形状）の貫通孔４１Ｂを形成してお
き、この貫通孔４１Ｂが形成されたリードフレーム４０
Ｂにメッキ処理を行った上で、図中破線で示す位置でリ
ードフレーム４０Ｂを切断する。
【０１４２】このように、外部端子１６に予め貫通孔４
１Ｂを形成し、この貫通孔４１Ｂの形成位置で外部端子
１６（リードフレーム４０Ｂ）を切断してリード側突出
部１９Ｅを形成することにより、容易にかつ確実にＷ３
＜Ｗ２を有した形状のリード側突出部１９Ｄを形成する
ことができる。図２３は発明の第１５実施例である半導
体装置１０Ｐを説明するための図である。図２３（Ａ）
は半導体装置１０Ｐの要部（リード側突出部１９Ｆ）を
拡大して示す図であり、また図２３（Ｂ）はリード側突
出部１９Ｆの形成方法を説明するための図であり、更に
図２３（Ｃ）は半導体装置１０Ｐの変形例である半導体
装置１０Ｑを示す図である。
【０１４３】本実施例に係る半導体装置１０Ｍも、リー
ド１４の外部端子１６に配設されたリード側突出部１９
Ｆをパッケージ１７の壁面より突出するよう形成してい
る。更に、本実施例では、リード側突出部１９Ｆの先端
部における厚さ寸法（図中、Ｔ１で示す）をパッケージ
１７の壁面における厚さ寸法（図中、Ｔ２で示す）に対
し小さくなるよう構成したことを特徴としている（Ｔ１
＜Ｔ２）。
【０１４４】このように、リード側突出部１９Ｆの先端
部の厚さ寸法Ｔ１をパッケージ１７の壁面における厚さ
法Ｔ２に比べて小さく構成することにより、リード成形
処理時における切断面１９Ｆ-1（梨地で示す）の面積を
小さくすることができる。よって、本実施例の構成とす
ることによっても切断面１９Ｆ-1の面積を小さくできる
ため、従来に比べてリード側突出部１９Ｆに形成される
メッキ膜の被膜面積は増大し、はんだとリード側突出部
１９Ｆとの濡れ性は良好となり、実装性及び半導体装置
と実装基板との接合時における信頼性を向上させること
ができる。
【０１４５】上記構成とされたリード側突出部１９Ｆを
形成するには、図２３（Ｂ）に示されるように、リード
フレーム４０Ｃの外部端子１６の形成位置にエッチング
或いはプレス加工等により、内側（パッケージ側）から
外側に向け厚さ寸法が小さくなる形状のテーパー部４２
（図２３（Ａ）参照）及び貫通孔４１Ｃを形成してお
く。そして、このテーパー部４２及び貫通孔４１Ｃが形
成されたリードフレーム４０Ｃにメッキ処理を行った上
で、図中破線で示す位置でリードフレーム４０Ｃを切断
する。
【０１４６】このように、外部端子１６に予めテーパー
部４２及び貫通孔４１Ｃを形成し、このテーパー部４２
の形成位置で外部端子１６（リードフレーム４０Ｃ）を
切断してリード側突出部１９Ｆを形成することにより、
容易にかつ確実にＴ１＜Ｔ２を有した形状のリード側突
出部１９Ｆを形成することができる。尚、テーパー部４
２の形成位置は、図２３（Ａ）に示されるように、外部
端子１６の下部位置に限定されるものではなく、図２３
（Ｃ）に示されるように、外部端子１６の上部位置に形
成する構成としてもよい。
【０１４７】続いて、図２４乃至図３５を用いて、上記
した各実施例に係る半導体装置の製造方法について説明
する。尚、以下説明する半導体装置の製造方法は、半導
体装置の本体部分（以下、装置本体という）を製造した
後に実施されるホーニング工程，エッチング工程，めっ
き工程に特徴を有するものであり、装置本体の製造方法
は前記した各公報に開示された方法を適用して製造でき
るため、以下の説明ではホーニング工程以下の工程につ
いてのみ説明するものとする。
【０１４８】また、図示及び説明の便宜上、図２４乃至
図３５に示す装置本体９０は、リード側突出部及びパッ
ケージ側突出部が形成されていない構成を例に挙げてい
るが、リード側突出部及びパッケージ側突出部が形成さ
れた半導体装置に対しても、以下説明する製造方法を適
用することができることは勿論である。図２４は、本実
施例に係る半導体装置の製造方法の一例を示す工程図で
ある。同図に示されるように、装置本体製造工程５０が
実施され、図２５に示す半導体装置本体９０が製造され
ると、ホーニング工程５１，エッチング工程５２，及び
めっき工程５３が順次実施されて半導体装置が製造され
る。尚、ここで半導体装置本体９０とは、樹脂パッケー
ジ１７の形成処理及びリードフレームの切断処理が終了
し、リード１４に対する外装処理を残す状態の半導体装
置をいうものとする。
【０１４９】図２５は、装置本体製造工程５０が終了し
た状態の半導体装置本体９０を示している。図２５
（Ａ）は半導体装置本体９０の要部断面図であり、また
図２５（Ｂ）はリード１４の拡大図である。同図に示さ
れるように、装置本体製造工程５０が終了した時点で
は、リード１４の実装側の面には不要積層体５５が形成
されている。この不要積層体５５は、装置本体製造工程
５０で実施される種々の処理（加熱処理，封止処理等）
において形成されるものであり、図２５（Ｂ）に拡大し
て示すように、外側から樹脂バリ５６，ガス吸着層５
７，酸化皮膜層５８，ベイルビー層５９，加工変質層６
０が順次リード１４上に積層された構成となっている。
また、その厚さは通常２〜１０μｍ程度となっている。
【０１５０】後に説明するように、リード１４の表面に
はめっき工程において軟質接合材であるはんだめっき処
理が実施されるが、上記の不要積層体５５がリード１４
上に形成された状態ではんだめっき処理を実施しても、
不要積層体５５が存在するとはんだとの接合性は不良と
なる。よって、不要積層体５５が存在するリード１４に
はんだめっきを施し、この半導体装置を実装基板に実装
しても、不要積層体５５の部分においてはんだとリード
１４との間に剥離が発生してしまう。よって、装置本体
製造工程５０が終了した後、ホーニング工程５１，エッ
チング工程５２を実施することにより、不要積層体５５
の除去処理を行う。
【０１５１】図２６及び図２７は、ホーニング工程５１
を示す図である。このホーニング工程５１では、水に研
磨材を混入した構成の研磨液を被研磨位置に噴射するこ
とによりホーニング処理を行う。従来においても、この
ホーニング工程は実施されているが、従来では樹脂パッ
ケージ１７を形成する際に発生する樹脂バリ５６を除去
するためにのみ実施されていた。このため、従来では研
磨強度の弱い樹脂ビースを研磨材として用いた研磨液を
用いたホーニング処理のみが実施されていた。よって、
従来のホーニング工程では、金属の変質層である不要積
層体５５を除去することはできなかった。
【０１５２】これに対し、本実施例に係るホーニング工
程５１では、第１のホーニング工程と第２のホーニング
工程との２回のホーニング処理を実施することを特徴と
している。図２６（Ａ）は、第１のホーニング工程を示
している。この第１のホーニング工程では、不要積層体
５５に対し高硬度研磨材６２を混入した第１の研磨液６
１を用いてホーニング処理を行う。ここで用いる高硬度
研磨材６２は、アルミナビーズ，ガラスビーズ，或いは
アルミナビーズとガラスビーズとを混ぜたものであり、
前記した樹脂ビーズに比べて硬度の高いビーズである。
【０１５３】また、ホーニング処理の条件としては、研
磨材噴射圧力は例えば３．５Ｋｇ／ｃｍ2 ，研磨材濃度
は例えば２０％〜３０％，半導体装置本体９０の搬送ス
ピードは２ｍ／ｍｉｎとしている。この第１のホーニン
グ工程におけるホーニング条件は、従来行われていたホ
ーニング処理のホーニング条件に比べ、研磨噴射圧力及
び研磨材濃度については１．５〜２．０倍程度、搬送ス
ピードについては１／２〜１／３以下に設定されてい
る。このように、第１のホーニング工程は、そのホーニ
ング強度が強く設定されている。
【０１５４】上記のようにホーニング条件を設定し、か
つ高硬度研磨材６２を用いてホーニング処理を行うこと
により、ホーニング強度を強めることができる。よっ
て、第１のホーニング工程を実施することにより、樹脂
バリ５６に加えて不要積層体５５の一部を除去すること
が可能となる。図２６（Ｂ）は、第１のホーニング工程
が終了した状態のリード１４を拡大して示している。同
図に示す例では、樹脂バリ５６に加えてガラス吸着層５
７及び酸化皮膜層５８の一部が除去された例を示してい
る。
【０１５５】このように、第１のホーニング工程におい
て、高硬度研磨材６２を用いたホーニング強度の強いホ
ーニング処理を行うことにより、樹脂バリ５６に加えて
不要積層体５５の一部を除去する処理を短時間で確実に
行うことができる。しかるに、高硬度研磨材６２により
ホーニング処理を行うと、図２６（Ｂ）に示されるよう
に、研磨面６３（第１の研磨面）が荒れてしまう。この
ように、研磨面６３の表面粗さが粗い状態でエッチング
工程５２を実施すると、エッチング液が研磨面６３の全
面に回り込まなくなる現象が発生する。
【０１５６】即ち、ホーニング強度が強いホーニング処
理を行った場合には、研磨面６３に形成される凹凸が大
きくなり、特に凹部についはエッチング処理時にエッチ
ング液が回り込まなくなるおそれがある。よって、高硬
度研磨材６２を用いたホーニング処理を実施した後、直
ちにエッチング処理を実施するのでは、上記した凹部に
ついてはエッチング処理が実施されず、不要積層体５５
の除去を確実に行うことができなくなってしまう。
【０１５７】そこで本実施例では、上記の第１のホーニ
ング工程を実施した後、低硬度研磨材６６を用いて第２
のホーニング工程を実施することとしている。図２７
（Ａ）は、第２のホーニング工程を示している。この第
２のホーニング工程では、低硬度研磨材６６として樹脂
ビーズを用いている。また、ホーニング処理の条件とし
ては、研磨材噴射圧力は例えば１．５Ｋｇ／ｃｍ2 ，研
磨材濃度は例えば１５％％，半導体装置本体９０の搬送
スピードは３ｍ／ｍｉｎとしている。このように、第２
のホーニング工程では第１のホーニング工程に比べてホ
ーニング強度が低く設定されている。
【０１５８】上記のようにホーニング条件を設定し、か
つ低硬度研磨材６６を用いた第２の研磨液６５にてホー
ニング処理することにより、図２７（Ｂ）に示すよう
に、第１のホーニング工程において形成された荒れた研
磨面６３を平滑な研磨面６７（第２の研磨面）とするこ
とができる。これにより、ホーニング工程５１の次工程
として実施されるエッチング工程５２において、研磨面
６７の全面に確実にエッチング液を供給することが可能
となる。よって、エッチング工程５２において良好なエ
ッチング処理を行うことが可能となり、不要積層体５５
の除去処理を確実に行うことができる。
【０１５９】上記したホーニング工程５１が終了する
と、続いてエッチング工程５２が実施される。図２８
は、エッチング工程５２を実施している半導体装置本体
９０を示している。このエッチング工程５２で実施され
るエッチング処理は、電解エッチング或いは化学研磨エ
ッチングの何れをも用いることが可能である。このエッ
チング工程５２も、ホーニング工程５１と同様に不要積
層体５５を除去することを目的として実施される。
【０１６０】従来の製造方法においてもこのエッチング
工程は実施されているが、そのエッチング強度は弱いも
のであった。具体的なエッチング条件としては、電解エ
ッチングを用いた場合には、エッチング時間がＸ域３０
秒，Ｙ域３０秒程度であり、また化学研磨エッチングを
用いた場合にはそのエッチング時間は３０秒程度であ
り、双方共にエッチング量は１μｍ以下であった。
【０１６１】これに対し、本実施例で実施するエッチン
グ工程は、エッチング強度を従来に比べて強くし、不要
積層体５５のエッチング量を２μｍ以上としたことを特
徴とするものである。具体的なエッチング条件として
は、電解エッチングを用いた場合には、エッチング時間
をＸ域１２０秒以上，Ｙ域６０秒以上に設定し、また化
学研磨エッチングを用いた場合にはそのエッチング時間
を１２０秒以上に設定した。
【０１６２】このように、エッチング工程５２におい
て、不要積層体５５を少なくとも２μｍ以上除去するこ
とにより、不要積層体５５の残量を更に少なく、あるい
は完全に無くすことができる。これにより、次工程とし
て実施されるめっき工程５３において軟質接合材（本実
施例の場合ははんだ）を確実にリード１４にめっきする
ことができる。
【０１６３】図２９は、エッチング工程５２が終了した
状態の半導体装置本体９０を示している。尚、以下の説
明では、同図に示されるように、エッチング工程５２の
終了後においても、不要積層体５５の一部（酸化皮膜層
５８，ベイルビー層５９，加工変質層６０）が残存した
例について説明するものとする。また、エッチング工程
５２の終了時において、不要積層体５５が残存するか否
かは、装置本体製造工程５０の終了時における不要積層
体５５の厚さ（この厚さは、前記のように２〜１０μｍ
とバラツキがある）による。
【０１６４】上記したエッチング工程５２が終了する
と、続いてめっき工程５３が実施される。本実施例で
は、このめっき工程５３においてはんだめっき処理を行
うことにより、リード１４（不要積層体５５）上にはん
だめっき膜７０，７５を形成する。また本実施例では、
形成されるはんだめっき膜７０，７５の厚さにより、以
後実施される処理を異ならせている。以下、形成される
はんだめっき膜７０，７５の厚さにより場合分けして説
明するものとする。
【０１６５】本実施例では、形成されるはんだめっき膜
７０，７５の厚さが１５μｍ未満と１５μｍ以上で処理
を異ならせている。図３０は、めっき工程５３において
厚さが１５μｍ未満の第１のめっき膜７０を形成した半
導体装置本体９０のリード１４を拡大して示している。
リード１４（不要積層体５５）上に１５μｍ未満の厚さ
の第１のめっき膜７０を形成した場合は、図３１（Ａ）
に示すようにディップ処理が実施される。具体的には、
第１のはんだめっき膜７０が形成された半導体装置本体
９０を溶融はんだ７２が装填されたはんだディプ槽７１
に浸漬する。これにより、図３１（Ｂ）に示されるよう
に、リード１４には外装はんだ７３が形成される。
【０１６６】このように、はんだディップ処理を実施す
ることにより、ディップ処理終了後に形成される外装は
んだ７３とリード１４との接合強度を高めることができ
る。以下、この理由について説明する。前記したよう
に、エッチング工程５２を終了した時点ではリード１４
の表面に不要積層体５５が残存してる可能性があり、よ
って第１のはんだめっき膜７０とリード１４との接合性
は十分であるとはいえない。また、はんだディップ処理
を行うことなく、即ちめっき膜の厚さが１５μｍ未満と
薄いままの状態で実装処理を行い加熱処理しても、後に
詳述するように、第１のはんだめっき膜７０及び不要積
層体５５の溶融時におけるはんだに対する不要積層体５
５の割合が高くなり十分な接合性が確保でくなくなる。
【０１６７】しかるに、本実施例のように第１のはんだ
めっき膜７０が形成された後にはんだディップ処理を実
施することにより、ディップ処理時に印加される熱で第
１のはんだめっき膜７０及び不要積層体５５は溶融し、
これに伴い不要積層体５５ははんだディップ槽７１に装
填されている溶融はんだ７２に溶け込む。この際、不要
積層体５５ははんだディップ槽７１に装填された溶融は
んだ７２に対し微量であるため、はんだディップ処理に
よりリード１４上に形成される外装はんだ７３は、純粋
なはんだと等価のものとなる。よって、図３１（Ｂ）に
示されるように、外装はんだ７３は直接リード１４上に
形成されることとなり、かつ外装はんだ７３は純粋なは
んだと等価であるため、ディップ処理終了後における外
装はんだ７３とリード１４との接合強度を高めることが
できる。
【０１６８】上記のようにして製造された半導体装置を
実装基板に実装すると、外装はんだ７３とリード１４と
の間には不要積層体５５は存在せず、かつ外装はんだ７
３とリード１４との接合強度は強固であるため、実装信
頼性の高い実装を行うことができる。よって、半導体装
置と実装基板との熱膨張差に起因した応力がリード１４
と実装基板との接合部分に集中的に印加される半導体装
置であっても、この接合部分に破損が発生することを確
実に防止することができる。
【０１６９】続いて、図３２に示されるように、めっき
工程５３において厚さが１５μｍ以上の厚いはんだめっ
き膜７５（第２のはんだめっき膜）を形成した場合の処
理について説明する。本実施例のように、第２のはんだ
めっき膜７５の厚さを１５μｍ以上とすることにより、
この構成の半導体装置を実装基板に実装した際の実装信
頼性を高めることができる。 以下、この理由について
説明する。
【０１７０】上記のように、不要積層体５５上に第２の
はんだめっき膜７５が形成された半導体装置を実装基板
に実装するため加熱処理すると、不要積層体５５及び第
２のはんだめっき膜７５は共に溶融する。この際、不要
積層体５５はホーニング工程５１及びエッチング工程５
２を経ているため、その付着量（厚さ）は少ない。ま
た、第２のはんだめっき膜７５は１５μｍ以上と厚く
（多量に）形成されているため、上記のように不要積層
体５５及び第２のはんだめっき膜７５が共に溶融する
と、少量の不要積層体５５は多量存在する第２のはんだ
めっき膜７５内に溶け込んだ状態となる。
【０１７１】よって、図３３に示されるように、最終的
にリード１４と実装基板１８との間に形成される実装後
はんだ７６（第２のはんだめっき膜７５と不要積層体５
５の合金物）は、実質的にリード１４と直接接合した状
態となる。これにより、半導体装置を実装基板１８に実
装した後における、実装後はんだ７６とリード１４との
接合強度合を高めることができる。よって、半導体装置
と実装基板１８との間に熱膨張差が存在しても、両者の
接合部分に破損が発生することを確実に防止することが
でき、実装信頼性を高めることができる。
【０１７２】図３４及び図３５は、ホーニング工程５１
の変形例を示している。前記した実施例では、ホーニン
グ工程５１においてリード１４に形成された不要積層体
５５のみを除去する構成としていたが、本変形例では、
このホーニング工程５１において、不要積層体５５と共
に樹脂パッケージ１７の一部も除去する構成としたこと
を特徴とするものである。前記したように、ホーニング
工程５１で実施される第１のホーニング工程では高硬度
研磨材６２を用いて強いホーニング処理を実施すること
ができるため、樹脂パッケージ１７を除去処理（ホーニ
ング処理）することも可能である。
【０１７３】このように、ホーニング工程５１において
樹脂パッケージ１７の一部を除去することにより、樹脂
パッケージ１７から露出するリード１４の面積を広くす
ることができる。これにより、リード１４に対する外装
はんだ７３及び実装後はんだ７６の接合性を向上させる
ことができ、高い実装性を持って半導体装置を実装基板
に実装することができる。
【０１７４】図３４は、樹脂パッケージ１７のリード１
４の近傍位置にのみホーニング処理を行い、部分凹部８
０を形成した例を示している。また、図３５は樹脂パッ
ケージ１７の実装側面全体にホーニング処理を行うこと
により全体凹部８１を形成した例を示している。このよ
うに、ホーニング処理により除去する部位は、マスク処
理を行うことにより任意に選定することができる。
【０１７５】続いて、図３５に示した半導体装置１０Ｒ
を実装基板１８に実装する実装構造について説明する。
本実施例に係る実装構造では、半導体装置１０Ｒと実装
基板１８との間にアンダーフィル樹脂８２を配設したこ
とを特徴とするものである。このように、半導体装置１
０Ｒと実装基板１８との間にアンダーフィル樹脂８２を
配設することにより、リード１４の一部のみが樹脂パッ
ケージ１７の壁面に露出して外部端子１６を形成する構
成（即ち、リード１４が樹脂パッケージ１４から延出し
ない構成）の半導体装置１０Ｒであっても、半導体装置
１０Ｒと実装基板１８との熱膨張差に起因して発生する
応力をアンダーフィル樹脂８２で受ける事が可能とな
る。このため、リード１４と実装基板１８との接合部分
（即ち、実装後はんだ７６）に剥離等の破損が発生する
ことを防止することができ、実装信頼性を向上させるこ
とができる。
【０１７６】また、半導体装置１０Ｒは、樹脂パッケー
ジ１７のリード１４が露出する位置近傍に部分凹部８０
が形成されているため、アンダーフィル樹脂８２はこの
部分凹部８０内にも充填される。このため、アンダーフ
ィル樹脂８２と樹脂パッケージ１７との接合面積が増大
し、また部分凹部８０内に進入したアンダーフィル樹脂
８２はアンカー効果を奏するため、半導体装置１０Ｒの
実装基板１８に対する実装信頼性をより高めることがで
きる。
【０１７７】
【発明の効果】上述の如く本発明によれば、下記のよう
な種々の効果を実現できる。請求項１，請求項７，請求
項１０，及び請求項１４記載の発明によれば、半導体装
置と実装基板の熱線膨張率に起因して熱応力が発生して
も、軟質接合材によりこの応力を確実に吸収することが
可能となり、接合部における損傷及びパッケージにおけ
るクラック発生を防止でき、従って半導体装置の実装性
及び信頼性を向上させることができる。
【０１７８】また、請求項２，請求項３，請求項８，請
求項９，請求項１１，請求項１２，，請求項１５，請求
項１９，請求項２０，請求項２４，及び請求頁２５記載
の発明によれば、有効に応力緩和を行なうことができ
る。また、請求項４乃至６記載の発明によれば、リード
に対しリード側突出部を容易に一体成形することができ
る。
【０１７９】また、請求項１１記載の発明のように、リ
ード側凹部の壁面からの窪み量を２０μｍ〜１５０μｍ
に設定することにより、有効に応力緩和を行なうことが
できる。また、請求項１３及び請求項１７記載の発明に
よれば、軟質接合材としてはんだを用いることにより、
半導体装置と実装基板の熱線膨張率に起因して発生する
熱応力の緩和及び半導体装置と実装基板との接合性の向
上を図ることができる。
【０１８０】また、請求項１６記載の発明によれば、半
導体装置に反りが発生しても確実に半導体装置を実装基
板に実装することができる。また、請求項１８、請求項
２２記載、及び請求項２３の発明によれば、外部端子に
形成されるメッキ膜の配設面積は増大し、はんだとの濡
れ性は良好となり、よって実装性及び半導体装置と実装
基板との接合時における信頼性を向上させることができ
る。特に、リード側突出部の壁面における幅寸法に対し
先端部の幅寸法が１／２〜１／３となるよう構成するこ
とにより、はんだの濡れ性を最も良好とすることができ
る。
【０１８１】また、請求項２１記載の発明によれば、容
易にかつ確実にリードの外部端子の先端部の幅寸法を壁
面における幅寸法に対し小さく形成することができる。
また、請求項２６記載の発明によれば、ホーニング工程
において実装基板に接合されるリードの表面に形成され
た不要積層体の一部が除去されるため、次工程において
実施されるエッチング工程でリード表面に残存する不要
積層体を除去し易くすることができる。
【０１８２】また、請求項２７記載の発明によれば、研
磨液に混入される研磨材として高硬度研磨材を用いたこ
とにより、ホーニング強度を強めることができ、樹脂バ
リに加えて不要積層体の一部を除去する処理を短時間で
確実に行うことができる。また、請求項２８記載の発明
によれば、高硬度研磨材としてアルミナビーズまたはガ
ラスビーズを用いることによりホーニング強度を強める
ことができる。
【０１８３】また、請求項２９記載の発明によれば、ホ
ーニング工程内の第１のホーニング工程において高硬度
研磨材によりホーニング処理を行うことにより、ホーニ
ング強度を強めることができ、よって樹脂バリに加えて
不要積層体の一部を除去する処理を短時間で確実に行う
ことができる。また、第１のホーニング工程を実施した
後、低硬度研磨材によりホーニング処理を行う第２のホ
ーニング工程を実施することにより、第１のホーニング
工程において形成された荒れた研磨面を平滑な研磨面と
することができ、次工程として実施されるエッチング工
程において、研磨面の全面に確実にエッチング液を供給
することができる。よって、良好なエッチング処理を行
うことが可能となり、不要積層体の除去処理を確実に行
うことができる。
【０１８４】また、請求項３０記載の発明によれば、パ
ッケージから露出するリードの面積を広くすることがで
き、リードに対する軟質接合材の接合性が向上するた
め、半導体装置を実装基板に高い実装性を持って実装す
ることができる。また、請求項３１記載の発明によれ
ば、不要積層体の残量を更に少なく、あるいは完全に無
くすことができるため、次工程として実施されるめっき
工程において軟質接合材を確実にリードにめっきするこ
とができる。
【０１８５】また、請求項３２記載の発明によれば、半
導体装置を実装基板に実装した後における、めっき膜
（軟質接合材）とリードとの接合強度を高めることがで
きる。また、請求項３３記載の発明によれば、ディップ
処理終了後における、めっき膜（軟質接合材）とリード
との接合強度を高めることができる。また、請求項３５
記載の発明によれば、半導体装置と実装基板との間にア
ンダーフィル樹脂を配設したことにより、リードの一部
のみがパッケージの壁面に露出して外部端子を形成する
構成の半導体装置であっても、リードと実装基板との接
合部分に剥離等の不都合が発生することを防止すること
ができる。
【０１８６】また、パッケージのリードが露出する位置
近傍に凹部を形成し、アンダーフィル樹脂がこの凹部内
にも充填されるよう構成したことにより、アンダーフィ
ル樹脂とパッケージとの接合面積が増大し、また凹部内
に進入したアンダーフィル樹脂はアンカー効果を奏する
ため、半導体装置の実装基板に対する実装信頼性をより
高めることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置を説明す
るための断面図である。
【図２】本発明の第１実施例である半導体装置を説明す
るための斜視図である。
【図３】本発明の第１実施例である半導体装置を説明す
るための底面図である。
【図４】本発明の第１実施例である半導体装置及びその
実装構造を説明するための図である。
【図５】実装時に発生する不良率とはんだの厚さとの関
係を説明するための図である。
【図６】本発明の第２実施例である半導体装置及びその
実装構造を説明するための図である。
【図７】本発明の第３実施例である半導体装置及びその
実装構造を説明するための図である。
【図８】本発明の第４実施例である半導体装置及びその
実装構造を説明するための図である。
【図９】本発明の第５実施例である半導体装置及びその
実装構造を説明するための図である。
【図１０】本発明の第６実施例である半導体装置の実装
構造を説明するための図である。
【図１１】本発明の第７実施例である半導体装置の実装
構造を説明するための図である。
【図１２】本発明の第８実施例である半導体装置の実装
構造を説明するための図である。
【図１３】従来の半導体装置の実装構造の問題点を説明
するための図である。
【図１４】半田ペーストの配設方法を説明するための図
である。
【図１５】本発明の第９実施例である半導体装置の実装
構造を説明するための図である。
【図１６】本発明の第８実施例である半導体装置の実装
構造を説明するための図である。
【図１７】外部端子の配設例を示す図である。
【図１８】本発明の第１０実施例である半導体装置を説
明するための図である。
【図１９】本発明の第１１実施例である半導体装置を説
明するための図である。
【図２０】本発明の第１２実施例である半導体装置を説
明するための図である。
【図２１】本発明の第１３実施例である半導体装置を説
明するための図である。
【図２２】本発明の第１４実施例である半導体装置を説
明するための図である。
【図２３】本発明の第１５実施例である半導体装置を説
明するための図である。
【図２４】本発明に係る半導体装置の製造方法を示す工
程図である。
【図２５】本発明の第１実施例である半導体装置の製造
方法を説明するための図であり、装置製造工程が終了し
た状態を示す図である。
【図２６】本発明の第１実施例である半導体装置の製造
方法におけるホーニング工程を説明するための図である
（その１）。
【図２７】本発明の第１実施例である半導体装置の製造
方法におけるホーニング工程を説明するための図である
（その２）。
【図２８】本発明の第１実施例である半導体装置の製造
方法におけるエッチング工程を説明するための図であ
る。
【図２９】本発明の第１実施例である半導体装置の製造
方法を説明するための図であり、エッチング工程が終了
した状態を示す図である。
【図３０】本発明の第１実施例である半導体装置の製造
方法におけるめっき工程を説明するための図である。
【図３１】本発明の第１実施例である半導体装置の製造
方法におけるディップ工程を説明するための図である。
【図３２】本発明の第２実施例である半導体装置の製造
方法におけるめっき工程を説明するための図である。
【図３３】第２実施例に係る製造方法で製造された半導
体装置を実装基板に実装した状態を示す図である。
【図３４】ホーニング工程において、樹脂パッケージに
部分凹部を合わせて形成した構成を示す図である。
【図３５】ホーニング工程において、樹脂パッケージに
全体凹部を合わせて形成した構成を示す図である。
【図３６】図３４に示す半導体装置を実装基板に実装す
る実装構造を説明するための図である。
【図３７】従来の半導体装置の一例を示す図である。
【図３８】従来の半導体装置の一例を示す図である。
【図３９】従来の半導体装置の外部端子の拡大斜視図で
ある。
【図４０】図３９のＢ−Ｂ断面とその実装例を示す図で
ある。
【符号の説明】
１０，１０Ａ〜１０Ｒ 半導体装置 １１ 半導体チップ １２ ステージ １３ 電極パッド １４ リード １５ ワイヤ １６，１６ｂ〜１６ｅ 外部端子 １６Ａ 外側外部端子 １６Ｂ 内側外部端子 １６ａ 露出面 １７，３１ パッケージ １７ａ 底面部 １８，１８Ａ 実装基板 １９，１９Ａ〜１９Ｅ リード側突出部 ２０ はんだ ２１ スペーサ部 ２２ パッケージ側突出部 ２３，２３Ａ リード側凹部 ４０Ａ〜４０Ｃ リードフレーム ４１Ａ〜４１Ｃ 貫通孔４１ ４２ テーパー部 ５５ 不要積層体 ５６ 樹脂バリ ６１ 第１の研磨液 ６２ 高硬度研磨材 ６３ 第１の研磨面 ６５ 第２の研磨液 ６６ 低硬度研磨材 ６８ 加工面 ７０ 第１のはんだめっき膜 ７１ はんだディップ槽 ７２ 溶融はんだ ７３ 外装はんだ ７５ 第２のはんだめっき膜 ７６ 実装後はんだ ８０ 部分凹部 ８１ 全体凹部 ８２ アンダーフィル樹脂 ９０ 半導体装置本体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤沢 哲也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 関 正明 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 林田 勝大 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 浜野 寿夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 実装基板に軟質接合材を用いて表面実装
    される半導体装置であって、 半導体チップと、 該半導体チップを封止するパッケージと、 一端側が前記半導体チップと電気的に接続されると共に
    他端側が前記パッケージの壁面に露出して外部端子を形
    成し、該外部端子を除く他の部分は前記パッケージに封
    止された構成の複数のリードと、 前記リードの外部端子に配設されており、前記パッケー
    ジの壁面より突出するよう形成されたリード側突出部と
    を具備することを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記リード側突出部の前記壁面からの突出量を２０μｍ
    〜１５０μｍに設定したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 前記リード側突出部の前記壁面からの突出量をＨ1 とす
    ると共に、前記リードの厚さをＴとした場合、前記突出
    量Ｈ1 が 0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔとなるよう設定した
    ことを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記リード側突出部は、前記外部端子を折曲形成するこ
    とにより前記リードに一体形成された構成であることを
    特徴とする半導体装置。
  5. 【請求項５】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記リード側突出部は、前記外部端子の前記突出部形成
    位置を残してエッチング処理することにより、前記リー
    ドに一体形成された構成であることを特徴とする半導体
    装置。
  6. 【請求項６】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記リード側突出部は、前記外部端子の前記突出部形成
    位置を残して塑性加工することにより、前記リードに一
    体形成された構成であることを特徴とする半導体装置。
  7. 【請求項７】 実装基板に軟質接合材を用いて表面実装
    される半導体装置であって、 半導体チップと、 該半導体チップを封止するパッケージと、 一端側が前記半導体チップと電気的に接続されると共に
    他端側が前記パッケージの壁面に露出して外部端子を形
    成し、該外部端子を除く他の部分は前記パッケージに封
    止された構成の複数のリードと、 前記パッケージの前記外部端子が露出された壁面に形成
    されており、前記外部端子に対し突出するよう形成され
    たパッケージ側突出部とを具備することを特徴とする半
    導体装置。
  8. 【請求項８】 請求項７記載の半導体装置において、 前記パッケージ側突出部の前記外部端子からの突出量を
    ２０μｍ〜１５０μｍに設定したことを特徴とする半導
    体装置。
  9. 【請求項９】 請求項７記載の半導体装置において、 前記パッケージ側突出部の前記外部端子からの突出量を
    Ｈ2 とすると共に、前記リードの厚さをＴとした場合、
    前記突出量Ｈ2 が 0.4×Ｔ≦Ｈ2 ≦ 3.0×Ｔとなるよう
    設定したことを特徴とする半導体装置。
  10. 【請求項１０】 実装基板に軟質接合材を用いて表面実
    装される半導体装置であって、 半導体チップと、 該半導体チップを封止するパッケージと、 一端側が前記半導体チップと電気的に接続されると共に
    他端側が前記パッケージの壁面に露出して外部端子を形
    成し、該外部端子を除く他の部分は前記パッケージに封
    止された構成の複数のリードと、 前記リードの外部端子に配設されており、前記パッケー
    ジの壁面より窪んだ形状を有するよう形成されたリード
    側凹部とを具備することを特徴とする半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、 前記リード側凹部の前記壁面からの窪み量を２０μｍ〜
    １５０μｍに設定したことを特徴とする半導体装置。
  12. 【請求項１２】 請求項１０記載の半導体装置におい
    て、 前記リード側凹部の前記壁面からの窪み量をＨ3 とする
    と共に、前記リードの厚さをＴとした場合、前記窪み量
    をＨ3 が 0.4×Ｔ≦Ｈ3 ≦ 3.0×Ｔとなるよう設定した
    ことを特徴とする半導体装置。
  13. 【請求項１３】 請求項１乃至１２のいずれかに記載の
    半導体装置であって、 前記軟質接合材としてはんだを用いたことを特徴とする
    半導体装置。
  14. 【請求項１４】 リードの一端側が半導体チップと電気
    的に接続されると共に他端側がパッケージの壁面に露出
    して外部端子を形成し、かつ該外部端子を除く他の部分
    は前記パッケージに封止された構成の半導体装置を軟質
    接合材を用いて実装基板に実装する半導体装置の実装構
    造であって、 前記実装基板に前記半導体装置を前記実装基板の表面に
    対し離間した状態で支持するスペーサ部を形成し、 前記半導体装置と前記実装基板との間に形成された離間
    部分に前記軟質接合材が配設される構造としたことを特
    徴とする半導体装置の実装構造。
  15. 【請求項１５】 請求項１４記載の半導体装置の実装構
    造において、 前記スペーサ部の前記実装基板の表面からの突出高さを
    ２０μｍ〜１５０μｍに設定したことを特徴とする半導
    体装置の実装構造。
  16. 【請求項１６】 複数設けられたリードの一端側が半導
    体チップと電気的に接続されると共に他端側がパッケー
    ジの壁面に露出して外部端子を形成し、かつ該外部端子
    を除く他の部分は前記パッケージに封止された構成とさ
    れた半導体装置を、前記外部端子または実装基板に形成
    された複数の接続電極に配設された軟質接合材を用いて
    前記実装基板に実装する半導体装置の実装構造であっ
    て、 前記半導体装置に発生する反り量が大なる位置に配設さ
    れる前記軟質接合材の配設量を、前記半導体装置に発生
    する反り量が小なる位置に配設される前記軟質接合材の
    配設量に比べて多く設定したことを特徴とする半導体装
    置の実装構造。
  17. 【請求項１７】 請求項１４乃至１６のいずれかに記載
    の半導体装置の実装構造であって、 前記軟質接合材としてはんだを用いたことを特徴とする
    半導体装置の実装構造。
  18. 【請求項１８】 実装基板に軟質接合材を用いて表面実
    装される半導体装置であって、 半導体チップと、 該半導体チップを封止するパッケージと、 一端側が前記半導体チップと電気的に接続されると共に
    他端側が前記パッケージの壁面に露出して外部端子を形
    成し、該外部端子を除く他の部分は前記パッケージに封
    止された構成の複数のリードと、 前記リードの外部端子に配設されており、前記パッケー
    ジの壁面より突出するよう形成されると共に、前記壁面
    における幅寸法に対し先端部の幅寸法が小さくなるよう
    構成されたリード側突出部とを具備することを特徴とす
    る半導体装置。
  19. 【請求項１９】 請求項１８記載の半導体装置におい
    て、 前記リード側突出部の前記壁面からの突出量を２０μｍ
    〜１５０μｍに設定したことを特徴とする半導体装置。
  20. 【請求項２０】 請求項１８記載の半導体装置におい
    て、 前記リード側突出部の前記壁面からの突出量をＨ1 とす
    ると共に、前記リードの厚さをＴとした場合、前記突出
    量Ｈ1 が 0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔとなるよう設定した
    ことを特徴とする半導体装置。
  21. 【請求項２１】 請求項１８乃至２０のいずれかに記載
    の半導体装置において、 前記リード側突出部は、前記外部端子に貫通孔を形成
    し、該貫通孔の形成位置で前記外部端子を切断すること
    により形成された構成であることを特徴とする半導体装
    置。
  22. 【請求項２２】 請求項１８乃至２１のいずれかに記載
    の半導体装置において、 前記リード側突出部の前記壁面における幅寸法に対し先
    端部の幅寸法が１／２〜１／３となるよう構成したこと
    を特徴とする半導体装置。
  23. 【請求項２３】 実装基板に軟質接合材を用いて表面実
    装される半導体装置であって、 半導体チップと、 該半導体チップを封止するパッケージと、 一端側が前記半導体チップと電気的に接続されると共に
    他端側が前記パッケージの壁面に露出して外部端子を形
    成し、該外部端子を除く他の部分は前記パッケージに封
    止された構成の複数のリードと、 前記リードの外部端子に配設されており、前記パッケー
    ジの壁面より突出するよう形成されると共に、前記壁面
    における厚さ寸法に対し先端部の厚さ寸法が小さくなる
    よう構成されたリード側突出部とを具備することを特徴
    とする半導体装置。
  24. 【請求項２４】 請求項２３記載の半導体装置におい
    て、 前記リード側突出部の前記壁面からの突出量を２０μｍ
    〜１５０μｍに設定したことを特徴とする半導体装置。
  25. 【請求項２５】 請求項２３記載の半導体装置におい
    て、 前記リード側突出部の前記壁面からの突出量をＨ1 とす
    ると共に、前記リードの厚さをＴとした場合、前記突出
    量Ｈ1 が 0.4×Ｔ≦Ｈ1 ≦ 3.0×Ｔとなるよう設定した
    ことを特徴とする半導体装置。
  26. 【請求項２６】 リードと半導体チップを電気的に接続
    すると共に、該半導体チップをリードの一部が露出する
    構成で樹脂パッケージを形成することにより半導体装置
    本体を形成する装置本体製造工程と、 少なくとも、前記リードの前記樹脂パッケージから露出
    した部位に付着した樹脂バリを研磨液を用いてホーニン
    グ処理するホーニング工程と、 前記ホーニング処理が行われた後、前記リードに形成さ
    れている不要積層体をエッチング処理により除去するエ
    ッチング工程と、 前記エッチング処理が行われた後、前記リードにめっき
    処理を行うことにより軟質接合材よりなるめっき膜を形
    成するめっき工程とを具備した半導体装置の製造方法で
    あって、 前記ホーニング工程において、前記樹脂バリに加え、前
    記不要積層体の一部も除去することを特徴とする半導体
    装置の製造方法。
  27. 【請求項２７】 請求項２６記載の半導体装置の製造方
    法において、 前記研磨液に混入される研磨材として、高硬度研磨材を
    用いたことを特徴とする半導体装置の製造方法。
  28. 【請求項２８】 請求項２７記載の半導体装置の製造方
    法において、 前記高硬度研磨材として、少なくともアルミナビーズま
    たはガラスビーズのいずれか一方を用いたことを特徴と
    する半導体装置の製造方法。
  29. 【請求項２９】 請求項２６記載の半導体装置の製造方
    法において、 前記ホーニング工程が、 高硬度研磨材によりホーニング処理を行う第１のホーニ
    ング工程と、 該第１のホーニング工程の終了後に実施され、低硬度研
    磨材によりホーニング処理を行う第２のホーニング工程
    とを具備することを特徴とする半導体装置の製造方法。
  30. 【請求項３０】 請求項２６乃至２９のいずれか１項に
    記載の半導体装置の製造方法において、 前記ホーニング工程で、前記樹脂バリ及び前記不要積層
    体と共に、前記パッケージの一部も除去することを特徴
    とする半導体装置の製造方法。
  31. 【請求項３１】 請求項２６乃至３０のいずれか１項に
    記載の半導体装置の製造方法であって、 前記エッチング工程において、前記不要積層体を少なく
    とも２μｍ以上除去することを特徴とする半導体装置の
    製造方法。
  32. 【請求項３２】 請求項２６乃至３１のいずれか１項に
    記載の半導体装置の製造方法であって、 前記めっき工程において、前記めっき膜の厚さを１５μ
    ｍ以上形成したことを特徴とする半導体装置の製造方
    法。
  33. 【請求項３３】 請求項２６乃至３１のいずれか１項に
    記載の半導体装置の製造方法であって、 前記めっき工程において厚さが１５μｍ未満のめっき膜
    を形成すると共に、該メッキ工程が終了した後、前記軟
    質接合材をディップ処理により前記リードに配設するこ
    とを特徴とする半導体装置の製造方法。
  34. 【請求項３４】 請求項２６乃至３３のいずれか１項に
    記載の半導体装置の製造方法であって、 前記軟質接合材は、はんだであることを特徴とする半導
    体装置の製造方法。
  35. 【請求項３５】 複数設けられたリードの一端側が半導
    体チップと電気的に接続されると共に他端側がパッケー
    ジの壁面に露出して外部端子を形成し、かつ該外部端子
    を除く他の部分は前記パッケージに封止された構成とさ
    れた半導体装置を、前記外部端子または実装基板に形成
    された複数の接続電極に配設された軟質接合材を用いて
    前記実装基板に実装する半導体装置の実装構造であっ
    て、 前記パッケージの前記リードが露出する位置近傍に凹部
    を形成すると共に、前記半導体装置と前記実装基板との
    間にアンダーフィル樹脂を配設し、 かつ、該アンダーフィル樹脂が前記凹部内にも充填され
    るよう構成したことを特徴とする半導体装脂の実装構
    造。
JP04808098A 1992-10-20 1998-02-27 半導体装置及びその実装構造 Expired - Lifetime JP3905208B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04808098A JP3905208B2 (ja) 1997-02-27 1998-02-27 半導体装置及びその実装構造
US09/206,151 US6165819A (en) 1992-10-20 1998-12-07 Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US09/705,735 US6462424B1 (en) 1992-10-20 2000-11-06 Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-44227 1997-02-27
JP4422797 1997-02-27
JP04808098A JP3905208B2 (ja) 1997-02-27 1998-02-27 半導体装置及びその実装構造

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP2006129328A Division JP4208893B2 (ja) 1997-02-27 2006-05-08 半導体装置の製造方法
JP2006129327A Division JP2006210958A (ja) 1997-02-27 2006-05-08 半導体装置
JP2006129324A Division JP2006210956A (ja) 1997-02-27 2006-05-08 半導体装置
JP2006129325A Division JP2006222456A (ja) 1997-02-27 2006-05-08 半導体装置の実装構造
JP2006129326A Division JP2006210957A (ja) 1997-02-27 2006-05-08 半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JPH10303358A true JPH10303358A (ja) 1998-11-13
JP3905208B2 JP3905208B2 (ja) 2007-04-18

Family

ID=26384073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04808098A Expired - Lifetime JP3905208B2 (ja) 1992-10-20 1998-02-27 半導体装置及びその実装構造

Country Status (1)

Country Link
JP (1) JP3905208B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005085A3 (en) * 1998-11-19 2000-12-13 Matsushita Electronics Corporation Resin-encapsulated electronic device
JP2001308249A (ja) * 2000-04-24 2001-11-02 Sumitomo Metal Mining Co Ltd リードフレーム用中間体、およびその製造方法
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
US6939740B2 (en) 1998-11-20 2005-09-06 Oki Electric Industry Co., Ltd. Method of fabricating an encapsulated semiconductor device with partly exposed leads
US7195953B2 (en) 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
US7397112B2 (en) 2004-12-24 2008-07-08 Yamaha Corporation Semiconductor package and lead frame therefor
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
JP2009105334A (ja) * 2007-10-25 2009-05-14 Spansion Llc 半導体装置及びその製造方法
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール
JP2020035938A (ja) * 2018-08-31 2020-03-05 日亜化学工業株式会社 発光装置及び発光装置の製造方法
WO2021020456A1 (ja) * 2019-07-30 2021-02-04 株式会社デンソー 半導体パッケージおよび半導体装置
CN113014778A (zh) * 2021-03-12 2021-06-22 新思考电机有限公司 一种柔性电路板组件、驱动装置、摄像模组及电子设备
JP2022059117A (ja) * 2020-10-01 2022-04-13 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1005085A3 (en) * 1998-11-19 2000-12-13 Matsushita Electronics Corporation Resin-encapsulated electronic device
US6504097B2 (en) 1998-11-19 2003-01-07 Matsushita Electric Industrial Co., Ltd. Electronic device
EP1276150A3 (en) * 1998-11-19 2003-10-08 Matsushita Electric Industrial Co., Ltd. Resin-encapsulated electronic device
US6779264B2 (en) 1998-11-19 2004-08-24 Matsushita Electric Industrial Co., Ltd. Electronic device
CN1307717C (zh) * 1998-11-19 2007-03-28 松下电器产业株式会社 电子器件
US6939740B2 (en) 1998-11-20 2005-09-06 Oki Electric Industry Co., Ltd. Method of fabricating an encapsulated semiconductor device with partly exposed leads
JP2001308249A (ja) * 2000-04-24 2001-11-02 Sumitomo Metal Mining Co Ltd リードフレーム用中間体、およびその製造方法
US7195953B2 (en) 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
US7397112B2 (en) 2004-12-24 2008-07-08 Yamaha Corporation Semiconductor package and lead frame therefor
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
JP2009105334A (ja) * 2007-10-25 2009-05-14 Spansion Llc 半導体装置及びその製造方法
US8421241B2 (en) 2007-10-25 2013-04-16 Spansion Llc System and method for stacking a plurality of electrically coupled semiconductor chips with a conductive pin
US9397025B2 (en) 2007-10-25 2016-07-19 Cypress Semiconductor Corporation Semiconductor device and method for manufacturing thereof
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
WO2016117015A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 パワーモジュール
JPWO2016117015A1 (ja) * 2015-01-20 2017-05-18 三菱電機株式会社 パワーモジュール
US10074585B2 (en) 2015-01-20 2018-09-11 Mitsubishi Electric Corporation Power module with dummy terminal structure
JP2020035938A (ja) * 2018-08-31 2020-03-05 日亜化学工業株式会社 発光装置及び発光装置の製造方法
WO2021020456A1 (ja) * 2019-07-30 2021-02-04 株式会社デンソー 半導体パッケージおよび半導体装置
JP2022059117A (ja) * 2020-10-01 2022-04-13 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
CN113014778A (zh) * 2021-03-12 2021-06-22 新思考电机有限公司 一种柔性电路板组件、驱动装置、摄像模组及电子设备

Also Published As

Publication number Publication date
JP3905208B2 (ja) 2007-04-18

Similar Documents

Publication Publication Date Title
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US6165819A (en) Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US6551858B2 (en) Method of producing a semiconductor device having two semiconductor chips sealed by a resin
JPH10303358A (ja) 半導体装置及びその実装構造及びその製造方法
JP2004048022A (ja) 半導体集積回路装置の製造方法
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP3608536B2 (ja) 電子部品実装方法
JP2006210956A (ja) 半導体装置
JP2000003988A (ja) リードフレームおよび半導体装置
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2001332583A (ja) 半導体チップの実装方法
JP2006210958A (ja) 半導体装置
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP4208893B2 (ja) 半導体装置の製造方法
JP2006210957A (ja) 半導体装置の実装構造
JP4243178B2 (ja) 半導体装置の製造方法
JP2006222456A (ja) 半導体装置の実装構造
JP3563170B2 (ja) 半導体装置の製造方法
JPH1187601A (ja) 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
JPH0936527A (ja) 電子部品及び電子部品の製造方法、基板並びに電子部品のハンダ付け方法
JP3020093B2 (ja) ボンディング方法
JP3445687B2 (ja) 半導体チップの実装方法
CN117637633A (zh) 引线框封装结构、引线框封装结构制作方法和封装模块
JP2003197806A (ja) 配線基板の製造方法および配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040611

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060110

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term