JP2006210956A - 半導体装置 - Google Patents

Abstract

【課題】本発明は実装密度を向上させるためリードの一部のみをパッケージの壁面に露出させた構成の半導体装置に関し、半導体装置と実装基板との熱線膨張率差により発生する応力を緩和することにより、実装性及び信頼性の向上を図ることを課題とする。
【解決手段】実装基板１８にはんだ２０（軟質接合材）を用いて表面実装される半導体装置であって、半導体チップ１１と、半導体チップ１１を封止するパッケージ１７と、一端側が半導体チップ１１と電気的に接続されると共に他端側がパッケージ１７の壁面に露出して外部端子１６を形成し、この外部端子１６を除く他の部分はパッケージ１７に封止された構成の複数のリード１４と、パッケージ１７の外部端子１６が露出された壁面に形成されており外部端子１６に対し突出するよう形成されたパッケージ側突出部２２とを具備する。
【選択図】図９

Description

本発明は半導体装置に係り、特に実装密度を向上させるためリードの一部のみをパッケージの壁面に露出させた構成の半導体装置に関する。

近年の電子機器の小型化、高速化，更には高機能化に伴い、それらに用いられる半導体装置についても同様の要求がある。

また、このような半導体装置自体に対する要求に加え、半導体装置を基板に実装する時の信頼性の向上も望まれている。即ち、半導体装置の実装時には加熱処理が行われるため、半導体装置と実装基板の熱線膨張率差に起因して熱応力が発生するおそれがある。

そこで、半導体装置の小型化及び実装時における信頼性の向上を共に実現しうる半導体装置が望まれている。

図３７は従来における半導体装置１０の斜視図であり、図３８は図３７におけるＡ−Ａ線に沿う断面図である。この半導体装置１は、本出願人が先に提案した半導体装置であり、特許文献１及び特許文献２に開示されたものである。

各図に示す半導体装置１は、半導体チップ２、この半導体チップ２を封止する樹脂パッケージ３、夫々の一端部４ａが半導体チップ２とワイヤ５により接続されると共に他端側がパッケージ３の底面３ａ（壁面）に露出して外部端子６を形成するリード４、半導体チップ２が搭載されるステージ７等により構成されている。即ち、半導体装置１０では、リード４の外部端子６を除く他の部分はパッケージ３内に封止された構成とされている。

上記構成とされた半導体装置１では、リード４の内、外部端子６となる部分が樹脂パッケージ３の底面３ａに露出した構成となるため、リード４のパッケージ３より側方への張り出し量を短くでき、これにより実装密度の向上を図ることができる。また、リードの張り出し部の曲げ加工が不要であり、この曲げ加工用の金型も不要となり、製造コストの低減を図ることができる等の種々の効果を奏するものである。
特開昭６３−１５４５３号公報 特開昭６３−１５４５１号公報

ところで、半導体装置１とこれを実装する実装基板とは材質が異なっているため、その熱線膨張率も異なっている。また、半導体装置１を実装基板８に実装する時には、例えばはんだリフロー処理等の加熱処理が実施され、図３８に示されるように、外部端子６は実装基板８にはんだ９を用いて接合される。従って、実装時において加熱処理を行った場合、上記熱線膨張率の差に起因して外部端子６と実装基板８との間に応力が発生する。

この応力は、従来から一般的に用いられているリードがパッケージから外方に長く延出した構成のパッケージ構造、即ちＳＯＰ(Small Outline Package),ＱＦＰ(Quad Flat Package) 等のパッケージ構造の場合には特に問題となるようなことはなかった。これは、リードがパッケージから外方に長く延出したパッケージ構造では、金属製のリードがバネとして機能するため、熱線膨張率差に起因した応力が印加されてもリードが弾性変形することにより応力が吸収されることによる。

これに対し、図３７及び図３８に示す半導体装置１は、リード４の外部端子６を除く他の部分はパッケージ３内に封止された構造となっているため、上記の応力をリード４の弾性変形で逃がすことはできない。このため、半導体装置１と実装基板８との熱線膨張率差により発生する応力は、特に半導体装置１と実装基板との接合部分に印加され、最悪の場合には接合部に配設されたはんだ９に損傷が生じたり、またパッケージ１７にクラックが発生したりするおそれがある。

一方、図３９は半導体装置１の外部端子６を拡大して示しており、また図４０は図３９におけるＢ−Ｂ断面であり、はんだ９による接合部分を拡大して示している。

ところで、通常図３７乃至図４０に示される樹脂封止型の半導体装置１を製造する場合、樹脂封止工程を実施した後、リードフレームに対して表面処理（メッキ処理）を行い、その後にリードの成形工程（プレス処理）を実施する。このプレス処理により、切断面においてはリードフレームの基材が露出した状態となり、よって表面処理がされていない状態となる。

このため、はんだ９を用いて半導体装置１を基板８に接合する際、メッキ処理が行われていない部分ははんだ９の濡れ性が低下するため、図４０（Ａ）に示されるように、切断面６ａにおいてはんだ９は実装されない状態となる。これに対し実装性が高い望ましい実装構造は、図４０（Ｂ）に示されるように、外部端子６のパッケージ３から露出している部分を全てはんだ９で覆うような構造である。当然、はんだ９が外部端子６と接合している面積は実装強度に比例することとなり、よってメッキ処理が行われていない部分が増大すると、外部端子６と基板８との実装性が低下してしまう。

このように、従来の半導体装置１は小型化及び低コスト化を図ることができるものの、実装性及び信頼性が低下する可能性があるという問題点があった。

本発明は上記の点に鑑みてなされたものであり、半導体装置と実装基板との熱線膨張率差により発生する応力を緩和することにより、実装性及び信頼性の向上を図った半導体装置を提供することを目的とする。

上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。

請求項１記載の発明では、
実装基板に軟質接合材を用いて表面実装される半導体装置であって、
半導体チップと、
この半導体チップを封止するパッケージと、
一端側が前記半導体チップと電気的に接続されると共に他端側が前記パッケージの底面に露出して外部端子を形成する、複数のリードと、
前記パッケージの前記外部端子が露出された底面に形成されており、前記外部端子に対し突出するよう形成されたパッケージ側突出部と
を具備することを特徴とするものである。

また、請求項２記載の発明では、
前記請求項１記載の半導体装置において、
前記パッケージ側突出部の前記外部端子からの突出量を２０μｍ〜１５０μｍに設定したことを特徴とするものである。

また、請求項３記載の発明では、
前記請求項１記載の半導体装置において、
前記パッケージ側突出部の前記外部端子からの突出量をＨ₂とすると共に、前記リードの厚さをＴとした場合、前記突出量Ｈ₂が0.4×Ｔ≦Ｈ₂≦3.0×Ｔとなるよう設定したことを特徴とするものである。

また、請求項４記載の発明では、
前記請求項１乃至３のいずれかに記載の半導体装置であって、
前記軟質接合材としてはんだを用いたことを特徴とするものである。

上記の各手段は、次のように作用する。

請求項１記載の発明によれば、
実装基板に軟質接合材を用いて表面実装される半導体装置において、パッケージの壁面に露出した外部端子にパッケージの底面より突出するよう形成されたリード側突出部を形成したことにより、リード側突出部を設けない構成（従来構成）に比べて外部端子に配設される軟質接合材の厚みを増大させることができる。

即ち、従来のようにリード側突出部を設けない構成では、半導体装置を実装基板に対し離間した状態に支持する構成が設けられていなかったため、半導体装置と実装基板との間に介装される軟質接合材の厚みは薄くなっていた。しかるに、リード側突出部を設けることにより、このリード側突出部の突出高さが軟質接合材の最低限の高さとして確保されることとなる。よって、リード側突出部を設けることにより、従来構成に比べて外部端子に配設される軟質接合材の厚みを増大させることができる。

一方、軟質接合材は半導体装置を実装基板に接合させる機能を有すると共に、軟質であるために半導体装置と実装基板との接合部分に発生する応力を吸収する応力吸収部材としての機能も奏する。この軟質接合材の応力吸収機能は、軟質接合材の厚さが大きくなる程増大する。従って、リード側突出部を設け軟質接合材の厚みを増大させることにより、軟質接合材の応力吸収機能を増大させることができる。

よって、半導体装置と実装基板の熱線膨張率に起因して熱応力が発生しても、軟質接合材によりこの応力を確実に吸収することが可能となり、接合部における損傷及びパッケージにおけるクラック発生を防止でき、従って半導体装置の実装性及び信頼性を向上させることができる。

また、請求項２記載の発明のように、
パッケージ側突出部の外部端子からの突出量を２０μｍ〜１５０μｍに設定したことにより、有効に応力緩和を図ることができる。

また、請求項３記載の発明のように、
パッケージ側突出部の外部端子からの突出量をＨ₂とすると共に、リードの厚さをＴとした場合、前記突出量Ｈ₂が0.4×Ｔ≦Ｈ₂≦3.0×Ｔとなるよう設定したことにより、有効に応力緩和を図ることができる。

また、請求項４記載の発明によれば、
軟質接合材としてはんだを用いることにより、半導体装置と実装基板の熱線膨張率に起因して発生する熱応力の緩和、及び半導体装置と実装基板との接合性の向上を図ることができる。

即ち、はんだは半導体装置を実装基板に接合する接合部材として一般に用いられているものであり、その接合性には実績を有している。また周知のように、はんだは軟質な金属であるため、変形することにより半導体装置と実装基板の熱線膨張率に起因して発生する熱応力を吸収することができる。特に、はんだは融点が低いため、熱応力が問題となる加熱時には軟化しており、有効に熱応力を吸収することができる。従って、軟質接合材としてはんだを用いることにより、熱応力の緩和と接合性の向上を共に図ることができる。

上述の如く本発明によれば、下記のような種々の効果を実現できる。

請求項１記載の発明によれば、半導体装置と実装基板の熱線膨張率に起因して熱応力が発生しても、軟質接合材によりこの応力を確実に吸収することが可能となり、接合部における損傷及びパッケージにおけるクラック発生を防止でき、従って半導体装置の実装性及び信頼性を向上させることができる。

また、請求項２及び請求項３記載の発明によれば、有効に応力緩和を行うことができる。

また、請求項４記載の発明によれば、軟質接合材としてはんだを用いることにより、半導体装置と実装基板の熱線膨張率に起因して発生する熱応力の緩和及び半導体装置と実装基板との接合性の向上を図ることができる。

次に、本発明を実施するための最良の形態について図面と共に説明する。

図１乃至図３は本発明の第１実施例である半導体装置１０を示しており、図１は半導体装置１０の横断面を、図２は半導体装置１０の外観を、図３は半導体装置１０の底面を夫々示している。以下、各図を用いて半導体装置１０の構成について説明する。

図１に示されるように、半導体チップ１１はステージ１２に固着されている。この半導体チップ１１は、例えばメモリチップ用のチップであり、その形状は比較的大きな形状を有している。また、この半導体チップ１１に設けられている電極パッド１３は、チップ上面の中央位置に長手方向に沿って形成されている。

また、同図において１４は複数のリードであり、その一端側１４ａと半導体チップ１１の電極パッド１３とは、ワイヤ１５により接続されている。また、リード１４は、半導体装置１０の高さ方向（図中、矢印Ｈで示す方向）に対し折曲形成されており、図１に示すように側部より見て略Ｚ形状（或いは逆Ｚ形状）とされている。よって、リード１４は上記の一端側１４ａより先ず水平方向（図中、矢印Ｇで示す方向）に延出した後、下方へ延出し、再び他端側が水平となる形状を有している。尚、後に詳述するように、リード１４の上記した一端側１４ａと異なる側の端部は外部端子１６を構成する。

一方、各図において１７は樹脂製のパッケージであり、その内部に前記した半導体チップ１１，ワイヤ１５，及び複数のリード１４は封止され保護される。このパッケージ１７は、平面的に見て半導体チップ１１の面積と略等しい面積を有するよう構成されており（いわゆる、チップサイズパッケージ化がされており）、よって小型化が図られている。

また、上記したリード１４の内、外部端子１６の露出面１６ａはパッケージ１７の底面部１７ａに露出するよう構成されている。更に、外部端子１６にはパッケージ１７の底面部１７ａ（壁面）より突出するよう形成されたリード側突出部１９が形成されている。そして、このリード側突出部１９が形成された外部端子１６を実装基板１８（図４参照）に半田付けすることにより、半導体装置１０は実装基板１８に実装される。

外部端子１６の露出面１６ａをパッケージ１７の底面部１７ａに対して露出させる方法としては、パッケージ１７を樹脂モールドする際用いる金型に外部端子１６を直接当接させることにより樹脂に覆われないようにすること等が考えられ、比較的容易に形成することができる。

また、リード側突出部１９をパッケージ１７の底面部１７ａ（壁面）より突出するよう形成する方法としては、本実施例ではパッケージ１７を成形した状態においてパッケージ１７の側方にリード１４の一部が延出するよう構成しておき、このパッケージ１７より延出した部分を折曲形成することによりリード側突出部１９を形成する方法を用いている。

この方法により形成されるリード側突出部１９は、リード１４と一体的な構成となり、別個に部品を必要としないためコストの低減を図ることができる。更に、上記の方法によればパッケージ１７を成形する際に用いる金型は従来と同様のものを用いることができるため、金型コストの低減を図ることもできる。

ここで、半導体装置１０の構成上の特徴について説明する。図１に示すように、半導体装置１０は、内設された複数のリード１４がパッケージ１７内で高さ方向Ｈに対し、その略全部が半導体チップ１１と重なり合った構造を有している。即ち、リード１４と半導体チップ１１はパッケージ１７内で平面的に見てオーバーラップした構造を有している。

いま、各リード１４の水平方向（矢印Ｇ方向）の長さをＬ１とすると、上記リード１４と半導体チップ１１のオーバーラップ量Ｌ２は、Ｌ２≒２×Ｌ１で表すことができる。また前記のように、パッケージ１７は平面的に見て半導体チップ１１の面積と略等しい面積を有するよう構成されているため、よって半導体チップ１１の長さをＬ３とすると半導体装置１０の水平方向の長さも略Ｌ３となる。

これに対して、図２０及び図２１で示した従来構成の半導体装置１の構造ではパッケージ３の寸法Ｌ４は、大略半導体チップ１１の長さＬ３にリード１４の長さ２×Ｌ１を加算した値となる（Ｌ４＝Ｌ３＋２×Ｌ１）。即ち、半導体装置１０は、従来構成の半導体装置１に比べて上記オーバーラップ量Ｌ２だけ小型化を図ることができる。

このように、半導体装置１０は、従来構成の半導体装置１に比べて大幅に小型化ができるため、実装基板に対する実装効率を向上させることができ、延いては半導体装置１０を搭載する機器類の小型化、高性能化を図ることが可能となる。 続いて、上記構成を有する半導体装置１０を実装基板１８に実装する実装構造上の特徴について図４を用いて説明する。図４（Ａ）は半導体装置１０のリード側突出部１９近傍を拡大して示す図であり、図４（Ｂ）は半導体装置１０を実装基板１８に実装した状態を示している。

尚、図４では説明及び図示の便宜上、半導体チップ１１とリード１４とのオーバーラップ量が少ない構成を図示している。また、図４に示す半導体装置１０はステージ１２がパッケージ１７から露出した構成となっており、放熱性の向上が図られている。

前記したように、本実施例に係る半導体装置１０は、外部端子１６にパッケージ１７の底面部１７ａより突出するリード側突出部１９が形成されている。このリード側突出部１９を設けることにより、リード側突出部１９を設けない従来構成の半導体装置１（図２０，図２１参照）に比べ、実装基板１８に対し半導体装置１０を高い信頼性を持って実装することが可能となる。以下、その理由について説明する。

従来のようにリード側突出部１９を設けない構成の半導体装置１では、半導体装置１を実装基板７に対し離間した状態に支持する構成が設けられていなかった。このため、図３８に示されるように、半導体装置１と実装基板８との間に介装されて両者を接合するはんだ９の厚み（図３８に矢印ｔで示す）は薄くなっていた。

これに対し、本実施例に係る半導体装置１０のように外部端子１６にパッケージ１７の底面部１７ａより突出するリード側突出部１９を設けることにより、このリード側突出部１９の突出高さ（図中、矢印Ｈ₁で示す）がはんだ２０（軟質接合材）の最低限の高さとして確保されることとなる。よって、リード側突出部１９を設けることにより、従来の実装構造に比べて外部端子１６に配設されるはんだ２０の厚みを増大させることができる。

一方、軟質接合材であるはんだ２０は、半導体装置１０を実装基板１８に接合させる機能を有すると共に、軟質であるために半導体装置１０と実装基板１８との間に介装される応力吸収部材としての機能も奏する。即ち、はんだ２０は軟質な金属であるため、変形することにより半導体装置１０と実装基板１８の熱線膨張率に起因して発生する熱応力を吸収することができる。

特に、はんだ２０は融点が低いため、熱応力が問題となる加熱時には軟化しており、有効に熱応力を吸収することができる。また一方において、はんだ２０は半導体装置を実装基板に接合する接合部材として用いられているものであり、その接合性には実績を有している。従って、軟質接合材としてはんだ２０を用いることにより、熱応力の緩和と接合性の向上を共に図ることができる。

また、このはんだ２０の応力吸収機能は、はんだ２０の厚さが大きくなる程増大する。従って、リード側突出部１９を設けはんだ２０の厚みを増大させることによりはんだ２０の応力吸収機能を増大し、よって半導体装置１０と実装基板１８の熱線膨張率に起因して熱応力が発生しても、はんだ２０によりこの熱応力を確実に吸収することが可能となる。これにより、半導体装置１０と実装基板１８との接合部における損傷及びパッケージにおけるクラック発生を防止でき、従って半導体装置１０の実装性及び信頼性を向上させることができる。

ここで、本発明者が実施したリード側突出部１９の底面部１７ａからの突出量Ｈ₁と、半導体装置１０を実装基板１８に実装した時に発生する不良率との関係について図５を用いて説明する。図５は、縦軸に実装時の不良率を示し、横軸にリード側突出部１９の底面部１７ａからの突出量Ｈ₁を示している。

尚、実装時の不良率（Ｂ）とは、リード側突出部１９の高さが同一とされた複数個（Ｎ）の半導体装置１０を実装基板１８に実装した際に、上記した個数（Ｎ）に対し接合不良が発生した数（ｎ）の割合（Ｂ＝（ｎ／Ｎ）×１００））をいう。また、横軸にとったリード側突出部１９の底面部１７ａからの突出量Ｈ₁は、リード１４の厚さ寸法（Ｔ）を基準として示している。

図５から明らかなように、突出量Ｈ₁が(0.4×Ｔ)以上となった時（Ｈ₁≧0.4×Ｔ）に不良率（Ｂ）は急激に減少していることが判る。これは、突出量Ｈ₁を(0.4×Ｔ)以上とすることにより、はんだ２０の厚さも大となり、前記した半導体装置１０と実装基板１８との間に発生する熱応力をはんだ２０が有効に吸収することによる。よって、リード側突出部１９の底面部１７ａからの突出量Ｈ₁を(0.4×Ｔ)以上となるよう設定することにより、接合部における損傷及びパッケージ１７におけるクラック発生は防止され、半導体装置１０と実装基板１８とを高い信頼性を持って接合することができる。

一方、リード側突出部１９の底面部１７ａからの突出量Ｈ₁があまりに大きくなると、はんだ２０の高さ方向（図１におけるＨ方向）の長さが大きくなり機械的強度が低下してしまう。従って、リード側突出部１９の突出量Ｈ₁があまりに大きくなると半導体装置１０と実装基板１８との接合力が低下してしまい、やはり実装時における信頼性の低下を招いてしまう。はんだ２０が高い信頼性を有して半導体装置１０と実装基板１８とを接合するためには、リード側突出部１９の突出量Ｈ₁は(3.0×Ｔ)以下（即ち、Ｈ₁≦3.0×Ｔ）であることが望ましい。

従って、以上の結果を総括すると、リード側突出部１９の底面部１７ａからの突出量Ｈ₁が、(0.4×Ｔ)以上でかつ(3.0×Ｔ)以下の時、即ち0.4×Ｔ≦Ｈ₁≦3.0×Ｔの条件を満たすようリード側突出部１９の底面部１７ａからの突出量Ｈ₁を設定することにより、半導体装置１０と実装基板１８の熱線膨張率に起因して発生する熱応力をはんだ２０により有効に吸収することができると共に、はんだ２０に半導体装置１０を実装基板１８に接合するに足る所定の接合強度を持たせることができ、よって半導体装置１０の実装性及び信頼性を向上させることができる。

また、チップサイズパッケージ構造を有した半導体装置１０において、一般に用いられるリード１４の厚さ寸法Ｔは約５０μｍ（Ｔ≒５０μｍ）である。従って、このリード１４の厚さ寸法Ｔを上記条件（0.4×Ｔ≦Ｈ₁≦3.0×Ｔ）に代入すると、２０≦Ｈ₁≦１５０となる。即ち、リード側突出部１９の底面部１７ａからの突出量Ｈ1を２０μｍ〜１５０μｍに設定することにより、半導体装置１０の実装性及び信頼性を向上させることができる。

続いて、本発明の第２実施例について説明する。

図６は本発明の第２実施例である半導体装置１０Ａ及びその実装構造を示している。図６（Ａ）は半導体装置１０Ａのリード側突出部１９Ａ近傍を拡大して示す図であり、図６（Ｂ）は半導体装置１０Ａを実装基板１８に実装した状態を示している。尚、同図に示す半導体装置１０Ａにおいて、既に説明した半導体装置１０と同一構成部分については同一符号を付してその説明を省略する。

前記した第１実施例に係る半導体装置１０では、リード側突出部１９を形成するのに、パッケージ１７を成形した後にリード１４のパッケージ１７から延出した部分を折曲形成する方法を採用していた。しかるにこの方法では、リード１４の折曲時に過剰な折り曲げ力が印加されると、外部端子１６がパッケージ１７から剥離してしまうおそれがある。

これに対し本実施例では、外部端子１６の先端部をリード１４の加工時に同時に折曲形成することによりリード側突出部１９Ａを形成することを特徴とするものである。この方法を用いることにより、パッケージ１７の成形時には既にリード側突出部１９Ａは形成されているため、外部端子１６がパッケージ１７から剥離するようなことはない。また、リード側突出部１９Ａはリード加工時に同時に形成されるため、容易かつ効率的にリード側突出部１９Ａを形成することができる。

また、本実施例においても第１実施例と同様に、リード側突出部１９Ａの底面部１７ａからの突出量Ｈ₁は、リード１４の厚さ寸法をＴとした場合、0.4×Ｔ≦Ｈ₁≦3.0×Ｔの条件を満たすよう設定されている。また、具体的な寸法としては、突出量Ｈ₁は２０μｍ〜１５０μｍの間となるよう設定されている。

従って、第１実施例に係る半導体装置１０を実装する時と同様に、半導体装置１０Ａと実装基板１８の熱線膨張率に起因して発生する熱応力をはんだ２０により有効に吸収することができ、かつ半導体装置１０Ａを実装基板１８に接合させる所定の接合強度をはんだ２０に持たせることができ、よって半導体装置１０Ａの実装性及び信頼性を向上させることができる。

尚、本実施例において採用したパッケージ１７を成形する前にリード側突出部１９Ａが形成される方法では、単に従来からの金型を用いてパッケージ１７を成形するのでは、外部端子１６及びリード側突出部１９Ａが樹脂により覆われてしまう。

しかるに、これを防止し外部端子１６の露出面１６ａをパッケージ１７の底面部１７ａに露出させるには、金型のリード側突出部１９Ａと対向する位置に予め凹部を形成しておけばよい。これにより、樹脂モールド時においてリード側突出部１９Ａは凹部内に位置し、よって外部端子１６の露出面１６ａは金型と直接当接した状態となるため、露出面１６ａ及びリード側突出部１９Ａをパッケージ１７から露出させることができる。

続いて、本発明の第３実施例について説明する。

図７は本発明の第３実施例である半導体装置１０Ｂ及びその実装構造を示している。図７（Ａ）は半導体装置１０Ｂのリード側突出部１９Ｂ近傍を拡大して示す図であり、図７（Ｂ）は半導体装置１０Ｂを実装基板１８に実装した状態を示している。尚、同図においても、既に説明した半導体装置１０と同一構成部分については同一符号を付してその説明を省略する。

前記した第１及び第２実施例に係る半導体装置１０，１０Ａでは、リード側突出部１９，１９Ａをパッケージ１７の底面部１７ａから突出させるのに、リード１４に対し折曲形成を行っていた。これに対し本実施例では、外部端子１６にプレス加工を行うことにより、リード側突出部１９Ｂを形成したことを特徴とするものである。

この方法を用いることにより、第２実施例と同様にパッケージ１７の成形時には既にリード側突出部１９Ｂは形成されているため、外部端子１６がパッケージ１７から剥離するようなことはない。また、リード側突出部１９Ｂはリード加工時に同時に形成することが可能であり、容易かつ効率的にリード側突出部１９Ｂを形成することができる。

また、本実施例においても第１及び第２実施例と同様に、リード側突出部１９Ｂの底面部１７ａからの突出量Ｈ₁は、リード１４の厚さ寸法をＴとした場合、0.4×Ｔ≦Ｈ₁≦3.0×Ｔの条件を満たすように、また、具体的な寸法としては、突出量Ｈ₁は２０μｍ〜１５０μｍの間にあるように設定されている。

従って、第１及び第２実施例に係る半導体装置１０，１０Ａを実装する時と同様に、半導体装置１０Ｂと実装基板１８の熱線膨張率に起因して発生する熱応力をはんだ２０により有効に吸収することができ、かつ半導体装置１０Ｂを実装基板１８に接合するに足る所定の接合強度をはんだ２０に持たせることができ、よって半導体装置１０Ｂの実装性及び信頼性を向上させることができる。

続いて、本発明の第４実施例について説明する。

図８は本発明の第４実施例である半導体装置１０Ｃ及びその実装構造を示している。図８（Ａ）は半導体装置１０Ｃの外部端子１６近傍を拡大して示す図であり、図８（Ｂ）は半導体装置１０Ｃを実装基板１８Ａに実装した状態を示している。尚、同図においても、既に説明した半導体装置１０と同一構成部分については同一符号を付してその説明を省略する。

前記した第１乃至第３実施例に係る半導体装置１０，１０Ａ，１０Ｂでは、リード側突出部１９，１９Ａ，１９Ｂをリード１４に形成することにより、実装時におけるはんだ２０の厚さを大きくする構成とした。これに対し本実施例では、半導体装置１０Ｃにリード側突出部１９，１９Ａ，１９Ｂは形成されておらず、その代わりに実装基板１８Ａにスペーサ部２１を形成したことを特徴とするものである。

このように、実装基板１８Ａにスペーサ部２１を形成することにより、半導体装置１０Ｃを実装基板１８Ａの表面に対し離間した状態で支持することが可能となり、半導体装置１０Ｃと実装基板１８Ａとの間に形成された離間部分にはんだ２０を配設することができる。

このスペーサ部２１の実装基板１８Ａの表面からの突出量Ｈ₄は、リード１４の厚さ寸法をＴとした場合、0.4×Ｔ≦Ｈ₄≦3.0×Ｔの条件を満たすように、また具体的な寸法としては２０μｍ〜１５０μｍの間にあるように設定されている。

上記構成とされたスペーサ部２１を実装基板１８Ａに形成することにより、このスペーサ部２１の高さがはんだ２０の最低限の高さとして確保されることとなる。よって、スペーサ部２１を設けることにより、はんだ２０の厚みを増大させることができる。

従って、第１乃至第３実施例に係る半導体装置１０，１０Ａ，１０Ｂを実装する時と同様に、半導体装置１０Ｃと実装基板１８Ａの熱線膨張率に起因して発生する熱応力をはんだ２０により有効に吸収することができ、かつ半導体装置１０Ｃを実装基板１８Ａに接合するに足る所定の接合強度をはんだ２０に持たせることができるため、半導体装置１０Ｃの実装性及び信頼性を向上させることができる。

続いて、本発明の第５実施例について説明する。

図９は本発明の第５実施例である半導体装置１０Ｄ及びその実装構造を示している。図９（Ａ）は半導体装置１０Ｄの外部端子１６近傍を拡大して示す図であり、図９（Ｂ）は半導体装置１０Ｄを実装基板１８に実装した状態を示している。尚、同図においても、既に説明した半導体装置１０と同一構成部分については同一符号を付してその説明を省略する。

前記した第４実施例に係る半導体装置１０Ｃ及びその実装構造では、実装基板１８Ａにスペーサ部２１を形成することにより、実装時におけるはんだ２０の厚さを大きくする構成とした。これに対し本実施例では、半導体装置１０Ｄを構成するパッケージ１７の底面部１７ａに下方に向け突出したパッケージ側突出部２２を形成したことを特徴とするものである。

このパッケージ側突出部２２はパッケージ１７の成形時に同時に形成されるものであり、よってパッケージ側突出部２２はパッケージ１７と一体的な構成とされている。よって、パッケージ側突出部２２の形成は容易であり、かつ半導体装置１０の製造工程を増やすことなく形成することができる。

上記のように、パッケージ１７にパッケージ側突出部２２を形成することにより、半導体装置１０Ｄを実装基板１８の表面に対し離間した状態で支持することが可能となり、半導体装置１０Ｄと実装基板１８との間に形成された離間部分にはんだ２０を配設することができる。

このパッケージ側突出部２２の底面部１７ａからの突出量Ｈ₂は、リード１４の厚さ寸法をＴとした場合、0.4×Ｔ≦Ｈ₂≦3.0×Ｔの条件を満たすように、また具体的な寸法としては２０μｍ〜１５０μｍの間にあるように設定されている。

上記構成とされたパッケージ側突出部２２を半導体装置１０Ｄ（パッケージ１７）に形成することにより、このパッケージ側突出部２２の高さがはんだ２０の最低限の高さとして確保されることとなる。よって、パッケージ側突出部２２を設けることにより、はんだ２０の厚みを増大させることができる。

従って、第１乃至第４実施例に係る半導体装置１０，１０Ａ〜１０Ｃを実装する時と同様に、半導体装置１０Ｄと実装基板１８の熱線膨張率に起因して発生する熱応力をはんだ２０により有効に吸収することができ、かつ半導体装置１０Ｄを実装基板１８に接合するに足る所定の接合強度をはんだ２０に持たせることが可能となり、よって半導体装置１０Ｄの実装性及び信頼性を向上させることができる。

続いて、本発明の第６実施例について説明する。

図１０は本発明の第６実施例である半導体装置１０Ｅ及びその実装構造を示している。図１０（Ａ）は半導体装置１０Ｅの外部端子１６近傍を拡大して示す図であり、図１０（Ｂ）は半導体装置１０Ｅを実装基板１８に実装した状態を示している。尚、同図においても、既に説明した半導体装置１０と同一構成部分については同一符号を付してその説明を省略する。

前記した第１乃至第３実施例に係る半導体装置１０，１０Ａ，１０Ｂでは、リード側突出部１９，１９Ａ，１９Ｂをリード１４に形成することにより、実装時におけるはんだ２０の厚さを大きくする構成とした。これに対し本実施例では、リード１４にリード側凹部２３を形成することにより、実装時におけるはんだ２０の厚さを大きくする構成としたことを特徴とするものである。

本実施例では、略Ｚ形状とされたリード１４の折り曲がり部分を利用してリード側凹部２３を形成しており、またリード側凹部２３の形成部分においてはパッケージ１７を構成する樹脂が配設されないよう構成している。即ち、リード側凹部２３はパッケージ１７から露出した構造となっている。

上記のように、リード１４にリード側凹部２３を形成し、このリード側凹部２３がパッケージ１７から露出した構成とすることにより、半導体装置１０Ｅを実装基板１８に実装した状態においてリード側凹部２３と実装基板１８とは対向離間した状態となり、この離間部分にはんだ２０を配設することが可能となる。

このリード側凹部２３の底面部１７ａからの窪み量をＨ₃は、リード１４の厚さ寸法をＴとした場合、0.4×Ｔ≦Ｈ₃≦3.0×Ｔの条件を満たすように、また具体的な寸法としては２０μｍ〜１５０μｍの間にあるように設定されている。

上記構成とされたリード側凹部２３を設けることにより、このリード側凹部２３の窪み量をＨ3 がはんだ２０の最低限の高さとして確保されることとなる。よって、リード側凹部２３を設けることにより、はんだ２０の厚みを増大させることができる。

従って、上記した各実施例に係る半導体装置１０，１０Ａ〜１０Ｄを実装する時と同様に、半導体装置１０Ｅと実装基板１８の熱線膨張率に起因して発生する熱応力をはんだ２０により有効に吸収することができ、かつ半導体装置１０Ｅを実装基板１８に接合するに足る所定の接合強度をはんだ２０に持たせることが可能となり、よって半導体装置１０Ｅの実装性及び信頼性を向上させることができる。

続いて、本発明の第７実施例について説明する。

図１１は本発明の第７実施例である半導体装置１０Ｆ及びその実装構造を示している。図１１（Ａ）は半導体装置１０Ｆの外部端子１６近傍を拡大して示す図であり、図１１（Ｂ）は半導体装置１０Ｆを実装基板１８に実装した状態を示している。尚、同図においても、既に説明した半導体装置１０と同一構成部分については同一符号を付してその説明を省略する。

前記した第６実施例に係る半導体装置１０Ｅでは、略Ｚ形状とされたリード１４の折り曲がり部分を利用してリード側凹部２３を形成し、これにより実装時におけるはんだ２０の厚さを大きくする構成とした。これに対し本実施例では、リード１４にエッチング加工を実施することによりリード側凹部２３Ａを形成し、実装時におけるはんだ２０の厚さを大きくする構成としたことを特徴とするものである。

このリード側凹部２３Ａを形成するには、先ず外部端子１６の部分のみリード材が２層構造となるよう構成しておき（即ち、２枚のリード材が重ね合わさせた状態に接合しておき）、その後に図１１（Ａ）に符号２６で示す部分を残して下層のリード材をエッチング加工により除去する。これにより、リード１４に窪んだ形状のリード側凹部２３Ａを形成することができる。

尚、エッチング加工のタイミングは、リード１４の形成時に実施しても、またパッケージ１７を形成した後に実施してもよい。また、リード側凹部２３Ａの形成は、上記したエッチング加工による方法の他に、例えばプレス加工（塑性加工）を実施することによっても形成することができる。

上記のように、リード１４にリード側凹部２３Ａを形成し、このリード側凹部２３Ａがパッケージ１７から露出した構成とすることにより、半導体装置１０Ｆを実装基板１８に実装した状態においてリード側凹部２３Ａと実装基板１８とは対向離間した状態となり、この離間部分にはんだ２０を配設することが可能となる。

このリード側凹部２３Ａの底面部１７ａからの窪み量Ｈ₃は、リード１４の厚さ寸法をＴとした場合、0.4×Ｔ≦Ｈ₃≦3.0×Ｔの条件を満たすように、また、具体的な寸法としては、２０μｍ〜１５０μｍの間にあるように設定されている。

上記構成とされたリード側凹部２３Ａを設けることにより、このリード側凹部２３Ａの窪み量をＨ3 がはんだ２０の最低限の高さとして確保されることとなる。よって、リード側凹部２３Ａを設けることにより、はんだ２０の厚みを増大させることができる。

従って、上記した各実施例に係る半導体装置１０，１０Ａ〜１０Ｅを実装する時と同様に、半導体装置１０Ｆと実装基板１８の熱線膨張率に起因して発生する熱応力をはんだ２０により有効に吸収することができ、かつ半導体装置１０Ｆを実装基板１８に接合するに足る所定の接合強度をはんだ２０に持たせることが可能となり、よって半導体装置１０Ｆの実装性及び信頼性を向上させることができる。

図１２は本発明の第８実施例である半導体装置１０Ｌ及びその実装構造を示している。図１２（Ａ）は半導体装置１０Ｌのリード側突出部１９Ｃ近傍を拡大して示す図であり、図１２（Ｂ）は半導体装置１０Ｌを実装基板１８に実装した状態を示す図であり、更に図１２（Ｃ）はリード側突出部１９Ｃの形成方法の一例を示す図である。尚、同図に示す半導体装置１０Ａにおいて、既に説明した半導体装置１０と同一構成部分については同一符号を付してその説明を省略する。

本実施例に係る半導体装置１０Ｌは、図１２（Ｃ）に示されるように、外部端子１６の先端部をリード１４の加工時に同時に略Ｕ字状に折曲形成し、リード側突出部１９Ａがパッケージ１７の底面部１７ａと対向するよう形成したことを特徴とするものである。

この構成とされたリード側突出部１９Ｃは、略Ｕ字状の形状を有しているため、リード側突出部１９Ｃにバネ性を持たせることができる。即ち、はんだ接合が行われるリード側突出部１９Ｃとパッケージ１７の底面部１７ａとの間には空間部が形成され、よって応力が印加されてもリード側突出部１９Ｃはこの空間部内において可撓変形可能な構成となる。よって、応力（熱応力）が印加されてもリード側突出部１９Ｃが可撓変形することによりこの応力は吸収され、よってパッケージ１７にクラックが発生することを有効に防止することができる。これにより、半導体装置１０Ｌの実装性及び信頼性を向上させることができる。

続いて、本発明の第９実施例について説明する。

図１３乃至図１６は本発明の第９実施例である半導体装置の実装構造を説明するための図である。図１３は比較例として従来の実装構造を示しており、図１４ははんだ２０の配設方法を示しており、図１５は本実施例に係る外部端子１６ａ〜１６ｅを示しており、更に図１６は本実施例により半導体装置１０Ｇが回路基板１８に実装された状態を示している。

前記した各実施例では、半導体装置１０，１０Ａ〜１０Ｆと実装基板１８，１８Ａとを接合するはんだ２０の配設量は、夫々の半導体装置１０，１０Ａ〜１０Ｆに複数個配設される各外部端子１６において、全て同量配設される構成とされていた。

これに対し本実施例では、半導体装置１０Ｇに発生する反り量が大なる位置に配設されるはんだ２０ｄの配設量を、半導体装置１０Ｇに発生する反り量が小なる位置に配設されるはんだ２０ａの配設量に比べて多く設定したことを特徴とする。この実装構造を採用することにより、半導体装置１０Ｇに反りが発生しても、確実に半導体装置１０Ｇを実装基板１８に実装することが可能となる。以下、この理由について説明する。

ここで、従来の実装構造において半導体装置１０に反りが発生した時の実装基板１８と半導体装置１０との状態を考察する。

いま、図１３に示されるように、半導体装置１０が上に凸の湾曲形状に反った場合を想定する。半導体装置１０が上に凸の湾曲形状に反った場合、実装基板１８と半導体装置１０との離間距離は中央部が最も離間し、両端部に向かうにつれて離間距離は小さくなる。（尚、半導体装置１０が下に凸の湾曲形状に反ったとすると、実装基板１８と半導体装置１０との離間距離は両端部が最も離間し、中央に向かうにつれて離間距離は小さくなる）。

一方、半導体装置１０の外部端子１６の数に対応して複数個設けられるはんだ２０の実装後における形状は、前記のように従来では各外部端子１６においてはんだ配設量は全て等しくしていたため、実装基板１８と半導体装置１０との離間距離が大きいとはんだ２０は引き延ばされた状態となりその断面積は小さくなり（図中、符号２０ｃ，２０ｄで示す状態）、逆に実装基板１８と半導体装置１０との離間距離が小さいと断面積は大きくなる（図中、符号２０ａ，２０ｂで示す状態）。

従って、実装基板１８と半導体装置１０との離間距離が最も大きい位置、即ち図１２に示す半導体装置１０が上に凸の湾曲形状に反った場合では中央部においてはんだ２０ｃ，２０ｄの断面積が細くなり電気的接続不良及び接合不良が発生するおそれがある。

これに対し本実施例では、上記のように半導体装置１０Ｇに発生する反り量が大なる位置に配設されるはんだ２０ｇ，２０ｈの配設量を、半導体装置１０Ｇに発生する反り量が小なる位置に配設されるはんだ２０ｅ，２０ｆの配設量に比べて多くなるよう設定している。

このように、半導体装置１０Ｇの反り量に応じて配設されるはんだ２０の配設量を可変する方法としては次のような方法が考えられる。

図１４は、半導体装置１０Ｇ（１０）に設けられた外部端子１６（同図には現れず）にはんだ２０を配設する方法を示している。同図に示されるように、はんだ２０を外部端子１６に配設するには、一般に厚膜印刷法が用いられており、具体的には外部端子１６の形成位置に対応する位置に開口を有したマスク２５を用い、このマスク２５上でスキージ２４を移動させることによりはんだペースト２７をマスク２５に形成された開口を介して外部端子１６の上部に印刷形成する。

そこで本実施例では、図１５に示されるように、半導体装置１０Ｇに発生する反り量が大なる位置に配設される外部端子１６ｄ，１６ｅの形状を、半導体装置１０Ｇの反り量が小なる位置に配設される外部端子１６ｂ，１６ｃの形状に比べて大きく設定すると共に、マスク２５に形成される開口の面積をこれに対応して異ならせる構成とした。

上記構成において、図１４に示した厚膜印刷を実施すると、半導体装置１０Ｇに発生する反り量が大なる位置に配設されるはんだ２０ｇ，２０ｈの配設量を、半導体装置１０Ｇの反り量が小なる位置に配設されるはんだ２０ｅ，２０ｆの配設量に比べて多く設定することができる。

従って、図１６に示されるように半導体装置１０Ｇに反りが発生しても、はんだ２０ｅ〜２０ｈの配設位置に拘わらず（中央部，両端部に拘わらず）はんだ２０ｅ〜２０ｈの断面積を均一化することができ、よって電気的接続不良及び接合不良の発生を抑制することができ確実に半導体装置１０Ｇを実装基板１８に実装することが可能となる。

尚、上記した各実施例では、図３に示されるように、外部端子１６が半導体装置１０，１０Ａ〜１０Ｇの底面両端部に夫々一例に列設した構成を示した。しかるに、近年の半導体装置の高密度化に伴い外部端子数は増大する傾向にあり、よって図１７に示される半導体装置１０Ｈように、外側外部端子１６Ａと内側外部端子１６Ｂとを千鳥状に配設することが行われている。このような、外側外部端子１６Ａと内側外部端子１６Ｂとを千鳥状に配設した半導体装置１０Ｈにおいても、上記した各実施例を適用することは可能である。

続いて、本発明の第１０乃至第１２実施例について図１８乃至図２０を用いて説明する。第１０乃至第１２実施例は、外部端子１６とはんだ２０（図示を省略）との接合強度を向上させることを目的としている。

図１８は第１０実施例である半導体装置１０Ｉを示しており、図１８（Ａ）は外部端子１６の近傍を拡大して示しており、また図１８（Ｂ）は外部端子１６の露出面１６ａを示している。同図に示されるように、本実施例では外部端子１６の露出面１６ａに多数の小径溝１６-1を形成したことを特徴とするものである。

このように、はんだ２０と接合される露出面１６ａに多数の小径溝１６-1を形成することにより、露出面１６ａとはんだ２０との接触面積を増大することができ、よってリード１４とはんだ２０との接合強度を向上させることができる。これにより、半導体装置１０Ｉと実装基板１８（図示せず）との実装信頼性を向上することができる。

図１９は第１１実施例である半導体装置１０Ｊを示しており、図１９（Ａ）は外部端子１６の近傍を拡大して示しており、また図１９（Ｂ）は外部端子１６の露出面１６ａを示している。同図に示されるように、本実施例では外部端子１６の露出面１６ａに多数の三角溝１６-2を形成したことを特徴とするものである。

このように、はんだ２０と接合される露出面１６ａに多数の三角溝１６-2を形成することによっても、露出面１６ａとはんだ２０との接触面積を増大することができ、よってリード１４とはんだ２０との接合強度を向上させることが可能となる。

尚、露出面１６ａに形成される溝形状は、前記した図１８及び図１９に示した構成に限定されるものではなく、露出面１６ａとはんだ２０との接触面積を増大することができる形状であれば他の形状としてもよく、更に露出面１６ａの表面全体を粗面化した構成としてもよい。

図２０は、第１２実施例である半導体装置１０Ｋの外部端子１６近傍を拡大して示す図である。同図に示されるように、本実施例では外部端子１６の露出面１６ａ及びこれと対向する内側面１６ｆの双方に多数の三角溝１６-2を形成したことを特徴とするものである。

この構成とすることにより、露出面１６ａにおいては多数の三角溝１６-2を形成することによりはんだ２０との接触面積を増大することができ、よってリード１４とはんだ２０との接合強度を向上させることが可能となる。また、内側面１６ｆにおいては多数の三角溝１６-2を形成することによりパッケージ１７との接触面積を増大することができ、よってリード１４とパッケージ１７との接合強度を向上させることができる。

次に、本発明の第１３実施例乃至第１５実施例について、図２１乃至図２３を用いて説明する。

図２１は発明の第１３実施例である半導体装置１０Ｍを説明するための図である。図２１（Ａ）は半導体装置１０Ｍの要部（リード側突出部１９Ｄ）を拡大して示す図であり、また図２１（Ｂ）はリード側突出部１９Ｄの形成方法を説明するための図である。

本実施例に係る半導体装置１０Ｍも、リード１４の外部端子１６に配設されたリード側突出部１９Ｄをパッケージ１７の壁面より突出するよう形成している。更に、本実施例では、リード側突出部１９Ｄの先端部における幅寸法（図中、Ｗ１で示す）をパッケージ１７の壁面における幅寸法（図中、Ｗ２で示す）に対し小さくなるよう構成したことを特徴としている（Ｗ１<Ｗ２）。

このように、リード側突出部１９Ｄの先端部の幅寸法Ｗ１をパッケージ１７の壁面における幅寸法Ｗ２に比べて小さく構成することにより、リード成形処理時における切断面１９Ｄ-1（梨地で示す）の面積を小さくすることができる。

前記したように、外部端子１６にはリード成形処理前においてはんだメッキ処理が行われるため、プレス加工によりリードの切断処理が実施されると、メッキ膜が形成されていない切断面１９Ｄ-1が露出することとなる。しかるに、本実施例の構成によれば、上記のように切断面１９Ｄ-1の面積を小さくできるため、従来に比べてリード側突出部１９Ｄに形成されるメッキ膜の被膜面積は増大する。

よって、はんだとリード側突出部１９Ｄとの濡れ性は良好となり、実装性及び半導体装置と実装基板との接合時における信頼性を向上させることができる。この際、リード側突出部１９Ｄの壁面における幅寸法Ｗ２と切断面１９Ｄ-1の幅寸法の比は、Ｗ１／Ｗ２＝１／２〜１／３となるよう構成することが望ましく、この範囲に設定することにより、はんだの濡れ性を最も良好とすることができる。

上記構成とされたリード側突出部１９Ｄを形成するには、図２１（Ｂ）に示されるように、リードフレーム４０Ａの外部端子１６の形成位置に予め図示されるような形状（台形形状）の貫通孔４１Ａを形成しておき、この貫通孔４１Ａが形成されたリードフレーム４０Ａにメッキ処理を行った上で、図中破線で示す位置でリードフレーム４０Ａを切断する。

このように、外部端子１６に予め貫通孔４１Ａを形成し、この貫通孔４１Ａの形成位置で外部端子１６（リードフレーム４０Ａ）を切断してリード側突出部１９Ｄを形成することにより、容易にかつ確実にＷ１<Ｗ２を有した形状のリード側突出部１９Ｄを形成することができる。

図２２は発明の第１４実施例である半導体装置１０Ｎを説明するための図である。図２２（Ａ）は半導体装置１０Ｎの要部（リード側突出部１９Ｅ）を拡大して示す図であり、また図２２（Ｂ）はリード側突出部１９Ｅの形成方法を説明するための図である。

本実施例に係る半導体装置１０Ｎもリード１４の外部端子１６に配設されたリード側突出部１９Ｅをパッケージ１７の壁面より突出するよう形成しており、またリード側突出部１９Ｄの先端部を二股状に分岐した構成とすることにより、先端部における幅寸法（図中、Ｗ３で示す）がパッケージ１７の壁面における幅寸法（図中、Ｗ２で示す）に対し小さくなるよう構成している（Ｗ１<Ｗ３）。

このように、リード側突出部１９Ｅの先端部の幅寸法Ｗ３をパッケージ１７の壁面における幅寸法Ｗ２に比べて小さく構成することにより、リード成形処理時における切断面１９Ｅ-1（梨地で示す）の面積を小さくすることができる。

よって、本実施例の構成とすることによっても切断面１９Ｅ-1の面積を小さくできるため、従来に比べてリード側突出部１９Ｅに形成されるメッキ膜の被膜面積は増大し、はんだとリード側突出部１９Ｅとの濡れ性は良好となり、実装性及び半導体装置と実装基板との接合時における信頼性を向上させることができる。この際、本実施例においてもリード側突出部１９Ｅの壁面における幅寸法Ｗ２と切断面１９Ｅ-1の幅寸法（総和したもの）との比は、（Ｗ３×２）／Ｗ２＝１／２〜１／３となるよう構成することが望ましく、この範囲に設定することにより、はんだの濡れ性を最も良好とすることができる。

上記構成とされたリード側突出部１９Ｅを形成するには、図２２（Ｂ）に示されるように、リードフレーム４０Ｂの外部端子１６の形成位置に予め図示されるような形状（矩形状）の貫通孔４１Ｂを形成しておき、この貫通孔４１Ｂが形成されたリードフレーム４０Ｂにメッキ処理を行った上で、図中破線で示す位置でリードフレーム４０Ｂを切断する。

このように、外部端子１６に予め貫通孔４１Ｂを形成し、この貫通孔４１Ｂの形成位置で外部端子１６（リードフレーム４０Ｂ）を切断してリード側突出部１９Ｅを形成することにより、容易にかつ確実にＷ３<Ｗ２を有した形状のリード側突出部１９Ｄを形成することができる。

図２３は発明の第１５実施例である半導体装置１０Ｐを説明するための図である。図２３（Ａ）は半導体装置１０Ｐの要部（リード側突出部１９Ｆ）を拡大して示す図であり、また図２３（Ｂ）はリード側突出部１９Ｆの形成方法を説明するための図であり、更に図２３（Ｃ）は半導体装置１０Ｐの変形例である半導体装置１０Ｑを示す図である。

本実施例に係る半導体装置１０Ｍも、リード１４の外部端子１６に配設されたリード側突出部１９Ｆをパッケージ１７の壁面より突出するよう形成している。更に、本実施例では、リード側突出部１９Ｆの先端部における厚さ寸法（図中、Ｔ１で示す）をパッケージ１７の壁面における厚さ寸法（図中、Ｔ２で示す）に対し小さくなるよう構成したことを特徴としている（Ｔ１<Ｔ２）。

このように、リード側突出部１９Ｆの先端部の厚さ寸法Ｔ１をパッケージ１７の壁面における厚さ法Ｔ２に比べて小さく構成することにより、リード成形処理時における切断面１９Ｆ-1（梨地で示す）の面積を小さくすることができる。

よって、本実施例の構成とすることによっても切断面１９Ｆ-1の面積を小さくできるため、従来に比べてリード側突出部１９Ｆに形成されるメッキ膜の被膜面積は増大し、はんだとリード側突出部１９Ｆとの濡れ性は良好となり、実装性及び半導体装置と実装基板との接合時における信頼性を向上させることができる。

上記構成とされたリード側突出部１９Ｆを形成するには、図２３（Ｂ）に示されるように、リードフレーム４０Ｃの外部端子１６の形成位置にエッチング或いはプレス加工等により、内側（パッケージ側）から外側に向け厚さ寸法が小さくなる形状のテーパー部４２（図２３（Ａ）参照）及び貫通孔４１Ｃを形成しておく。そして、このテーパー部４２及び貫通孔４１Ｃが形成されたリードフレーム４０Ｃにメッキ処理を行った上で、図中破線で示す位置でリードフレーム４０Ｃを切断する。

このように、外部端子１６に予めテーパー部４２及び貫通孔４１Ｃを形成し、このテーパー部４２の形成位置で外部端子１６（リードフレーム４０Ｃ）を切断してリード側突出部１９Ｆを形成することにより、容易にかつ確実にＴ１<Ｔ２を有した形状のリード側突出部１９Ｆを形成することができる。尚、テーパー部４２の形成位置は、図２３（Ａ）に示されるように、外部端子１６の下部位置に限定されるものではなく、図２３（Ｃ）に示されるように、外部端子１６の上部位置に形成する構成としてもよい。

続いて、図２４乃至図３５を用いて、上記した各実施例に係る半導体装置の製造方法について説明する。

尚、以下説明する半導体装置の製造方法は、半導体装置の本体部分（以下、装置本体という）を製造した後に実施されるホーニング工程，エッチング工程，めっき工程に特徴を有するものであり、装置本体の製造方法は前記した各公報に開示された方法を適用して製造できるため、以下の説明ではホーニング工程以下の工程についてのみ説明するものとする。

また、図示及び説明の便宜上、図２４乃至図３５に示す装置本体９０は、リード側突出部及びパッケージ側突出部が形成されていない構成を例に挙げているが、リード側突出部及びパッケージ側突出部が形成された半導体装置に対しても、以下説明する製造方法を適用することができることは勿論である。

図２４は、本実施例に係る半導体装置の製造方法の一例を示す工程図である。同図に示されるように、装置本体製造工程５０が実施され、図２５に示す半導体装置本体９０が製造されると、ホーニング工程５１，エッチング工程５２，及びめっき工程５３が順次実施されて半導体装置が製造される。尚、ここで半導体装置本体９０とは、樹脂パッケージ１７の形成処理及びリードフレームの切断処理が終了し、リード１４に対する外装処理を残す状態の半導体装置をいうものとする。

図２５は、装置本体製造工程５０が終了した状態の半導体装置本体９０を示している。図２５（Ａ）は半導体装置本体９０の要部断面図であり、また図２５（Ｂ）はリード１４の拡大図である。

同図に示されるように、装置本体製造工程５０が終了した時点では、リード１４の実装側の面には不要積層体５５が形成されている。この不要積層体５５は、装置本体製造工程５０で実施される種々の処理（加熱処理，封止処理等）において形成されるものであり、図２５（Ｂ）に拡大して示すように、外側から樹脂バリ５６，ガス吸着層５７，酸化皮膜層５８，ベイルビー層５９，加工変質層６０が順次リード１４上に積層された構成となっている。また、その厚さは通常２〜１０μｍ程度となっている。

後に説明するように、リード１４の表面にはめっき工程において軟質接合材であるはんだめっき処理が実施されるが、上記の不要積層体５５がリード１４上に形成された状態ではんだめっき処理を実施しても、不要積層体５５が存在するとはんだとの接合性は不良となる。よって、不要積層体５５が存在するリード１４にはんだめっきを施し、この半導体装置を実装基板に実装しても、不要積層体５５の部分においてはんだとリード１４との間に剥離が発生してしまう。よって、装置本体製造工程５０が終了した後、ホーニング工程５１，エッチング工程５２を実施することにより、不要積層体５５の除去処理を行う。

図２６及び図２７は、ホーニング工程５１を示す図である。このホーニング工程５１では、水に研磨材を混入した構成の研磨液を被研磨位置に噴射することによりホーニング処理を行う。従来においても、このホーニング工程は実施されているが、従来では樹脂パッケージ１７を形成する際に発生する樹脂バリ５６を除去するためにのみ実施されていた。このため、従来では研磨強度の弱い樹脂ビーズを研磨材として用いた研磨液を用いたホーニング処理のみが実施されていた。よって、従来のホーニング工程では、金属の変質層である不要積層体５５を除去することはできなかった。

これに対し、本実施例に係るホーニング工程５１では、第１のホーニング工程と第２のホーニング工程との２回のホーニング処理を実施することを特徴としている。図２６（Ａ）は、第１のホーニング工程を示している。この第１のホーニング工程では、不要積層体５５に対し高硬度研磨材６２を混入した第１の研磨液６１を用いてホーニング処理を行う。ここで用いる高硬度研磨材６２は、アルミナビーズ，ガラスビーズ，或いはアルミナビーズとガラスビーズとを混ぜたものであり、前記した樹脂ビーズに比べて硬度の高いビーズである。

また、ホーニング処理の条件としては、研磨材噴射圧力は例えば３．５Ｋｇ／ｃｍ2 ，研磨材濃度は例えば２０％〜３０％，半導体装置本体９０の搬送スピードは２ｍ／ｍｉｎとしている。この第１のホーニング工程におけるホーニング条件は、従来行われていたホーニング処理のホーニング条件に比べ、研磨噴射圧力及び研磨材濃度については１．５〜２．０倍程度、搬送スピードについては１／２〜１／３以下に設定されている。このように、第１のホーニング工程は、そのホーニング強度が強く設定されている。

上記のようにホーニング条件を設定し、かつ高硬度研磨材６２を用いてホーニング処理を行うことにより、ホーニング強度を強めることができる。よって、第１のホーニング工程を実施することにより、樹脂バリ５６に加えて不要積層体５５の一部を除去することが可能となる。図２６（Ｂ）は、第１のホーニング工程が終了した状態のリード１４を拡大して示している。同図に示す例では、樹脂バリ５６に加えてガラス吸着層５７及び酸化皮膜層５８の一部が除去された例を示している。

このように、第１のホーニング工程において、高硬度研磨材６２を用いたホーニング強度の強いホーニング処理を行うことにより、樹脂バリ５６に加えて不要積層体５５の一部を除去する処理を短時間で確実に行うことができる。

しかるに、高硬度研磨材６２によりホーニング処理を行うと、図２６（Ｂ）に示されるように、研磨面６３（第１の研磨面）が荒れてしまう。このように、研磨面６３の表面粗さが粗い状態でエッチング工程５２を実施すると、エッチング液が研磨面６３の全面に回り込まなくなる現象が発生する。

即ち、ホーニング強度が強いホーニング処理を行った場合には、研磨面６３に形成される凹凸が大きくなり、特に凹部についはエッチング処理時にエッチング液が回り込まなくなるおそれがある。よって、高硬度研磨材６２を用いたホーニング処理を実施した後、直ちにエッチング処理を実施するのでは、上記した凹部についてはエッチング処理が実施されず、不要積層体５５の除去を確実に行うことができなくなってしまう。

そこで本実施例では、上記の第１のホーニング工程を実施した後、低硬度研磨材６６を用いて第２のホーニング工程を実施することとしている。図２７（Ａ）は、第２のホーニング工程を示している。この第２のホーニング工程では、低硬度研磨材６６として樹脂ビーズを用いている。また、ホーニング処理の条件としては、研磨材噴射圧力は例えば１．５Ｋｇ／ｃｍ2 ，研磨材濃度は例えば１５％％，半導体装置本体９０の搬送スピードは３ｍ／ｍｉｎとしている。このように、第２のホーニング工程では第１のホーニング工程に比べてホーニング強度が低く設定されている。

上記のようにホーニング条件を設定し、かつ低硬度研磨材６６を用いた第２の研磨液６５にてホーニング処理することにより、図２７（Ｂ）に示すように、第１のホーニング工程において形成された荒れた研磨面６３を平滑な研磨面６７（第２の研磨面）とすることができる。これにより、ホーニング工程５１の次工程として実施されるエッチング工程５２において、研磨面６７の全面に確実にエッチング液を供給することが可能となる。よって、エッチング工程５２において良好なエッチング処理を行うことが可能となり、不要積層体５５の除去処理を確実に行うことができる。

上記したホーニング工程５１が終了すると、続いてエッチング工程５２が実施される。図２８は、エッチング工程５２を実施している半導体装置本体９０を示している。このエッチング工程５２で実施されるエッチング処理は、電解エッチング或いは化学研磨エッチングのいずれをも用いることが可能である。このエッチング工程５２も、ホーニング工程５１と同様に不要積層体５５を除去することを目的として実施される。

従来の製造方法においてもこのエッチング工程は実施されているが、そのエッチング強度は弱いものであった。具体的なエッチング条件としては、電解エッチングを用いた場合には、エッチング時間がＸ域３０秒，Ｙ域３０秒程度であり、また化学研磨エッチングを用いた場合にはそのエッチング時間は３０秒程度であり、双方共にエッチング量は１μｍ以下であった。

これに対し、本実施例で実施するエッチング工程は、エッチング強度を従来に比べて強くし、不要積層体５５のエッチング量を２μｍ以上としたことを特徴とするものである。具体的なエッチング条件としては、電解エッチングを用いた場合には、エッチング時間をＸ域１２０秒以上，Ｙ域６０秒以上に設定し、また化学研磨エッチングを用いた場合にはそのエッチング時間を１２０秒以上に設定した。

このように、エッチング工程５２において、不要積層体５５を少なくとも２μｍ以上除去することにより、不要積層体５５の残量を更に少なく、或いは完全に無くすことができる。これにより、次工程として実施されるめっき工程５３において軟質接合材（本実施例の場合ははんだ）を確実にリード１４にめっきすることができる。

図２９は、エッチング工程５２が終了した状態の半導体装置本体９０を示している。尚、以下の説明では、同図に示されるように、エッチング工程５２の終了後においても、不要積層体５５の一部（ベイルビー層５９，加工変質層６０）が残存した例について説明するものとする。また、エッチング工程５２の終了時において、不要積層体５５が残存するか否かは、装置本体製造工程５０の終了時における不要積層体５５の厚さ（この厚さは、前記のように２〜１０μｍとバラツキがある）による。

上記したエッチング工程５２が終了すると、続いてめっき工程５３が実施される。本実施例では、このめっき工程５３においてはんだめっき処理を行うことにより、リード１４（不要積層体５５）上にはんだめっき膜７０，７５を形成する。また本実施例では、形成されるはんだめっき膜７０，７５の厚さにより、以後実施される処理を異ならせている。以下、形成されるはんだめっき膜７０，７５の厚さにより場合分けして説明するものとする。

本実施例では、形成されるはんだめっき膜７０，７５の厚さが１５μｍ未満と１５μｍ以上で処理を異ならせている。図３０は、めっき工程５３において厚さが１５μｍ未満の第１のめっき膜７０を形成した半導体装置本体９０のリード１４を拡大して示している。

リード１４（不要積層体５５）上に１５μｍ未満の厚さの第１のめっき膜７０を形成した場合は、図３１（Ａ）に示すようにディップ処理が実施される。具体的には、第１のはんだめっき膜７０が形成された半導体装置本体９０を溶融はんだ７２が装填されたはんだディプ槽７１に浸漬する。これにより、図３１（Ｂ）に示されるように、リード１４には外装はんだ７３が形成される。

このように、はんだディップ処理を実施することにより、ディップ処理終了後に形成される外装はんだ７３とリード１４との接合強度を高めることができる。以下、この理由について説明する。

前記したように、エッチング工程５２を終了した時点ではリード１４の表面に不要積層体５５が残存している可能性があり、よって第１のはんだめっき膜７０とリード１４との接合性は十分であるとはいえない。また、はんだディップ処理を行うことなく、即ちめっき膜の厚さが１５μｍ未満と薄いままの状態で実装処理を行い加熱処理しても、後に詳述するように、第１のはんだめっき膜７０及び不要積層体５５の溶融時におけるはんだに対する不要積層体５５の割合が高くなり十分な接合性が確保できなくなる。

しかるに、本実施例のように第１のはんだめっき膜７０が形成された後にはんだディップ処理を実施することにより、ディップ処理時に印加される熱で第１のはんだめっき膜７０及び不要積層体５５は溶融し、これに伴い不要積層体５５ははんだディップ槽７１に装填されている溶融はんだ７２に溶け込む。

この際、不要積層体５５ははんだディップ槽７１に装填された溶融はんだ７２に対し微量であるため、はんだディップ処理によりリード１４上に形成される外装はんだ７３は、純粋なはんだと等価のものとなる。よって、図３１（Ｂ）に示されるように、外装はんだ７３は直接リード１４上に形成されることとなり、かつ外装はんだ７３は純粋なはんだと等価であるため、ディップ処理終了後における外装はんだ７３とリード１４との接合強度を高めることができる。

上記のようにして製造された半導体装置を実装基板に実装すると、外装はんだ７３とリード１４との間には不要積層体５５は存在せず、かつ外装はんだ７３とリード１４との接合強度は強固であるため、実装信頼性の高い実装を行うことができる。よって、半導体装置と実装基板との熱膨張差に起因した応力がリード１４と実装基板との接合部分に集中的に印加される半導体装置であっても、この接合部分に破損が発生することを確実に防止することができる。

続いて、図３２に示されるように、めっき工程５３において厚さが１５μｍ以上の厚いはんだめっき膜７５（第２のはんだめっき膜）を形成した場合の処理について説明する。本実施例のように、第２のはんだめっき膜７５の厚さを１５μｍ以上とすることにより、この構成の半導体装置を実装基板に実装した際の実装信頼性を高めることができる。 以下、この理由について説明する。

上記のように、不要積層体５５上に第２のはんだめっき膜７５が形成された半導体装置を実装基板に実装するため加熱処理すると、不要積層体５５及び第２のはんだめっき膜７５は共に溶融する。この際、不要積層体５５はホーニング工程５１及びエッチング工程５２を経ているため、その付着量（厚さ）は少ない。また、第２のはんだめっき膜７５は１５μｍ以上と厚く（多量に）形成されているため、上記のように不要積層体５５及び第２のはんだめっき膜７５が共に溶融すると、少量の不要積層体５５は多量存在する第２のはんだめっき膜７５内に溶け込んだ状態となる。

よって、図３３に示されるように、最終的にリード１４と実装基板１８との間に形成される実装後はんだ７６（第２のはんだめっき膜７５と不要積層体５５の合金物）は、実質的にリード１４と直接接合した状態となる。これにより、半導体装置を実装基板１８に実装した後における、実装後はんだ７６とリード１４との接合強度合を高めることができる。よって、半導体装置と実装基板１８との間に熱膨張差が存在しても、両者の接合部分に破損が発生することを確実に防止することができ、実装信頼性を高めることができる。

図３４及び図３５は、ホーニング工程５１の変形例を示している。

前記した実施例では、ホーニング工程５１においてリード１４に形成された不要積層体５５のみを除去する構成としていたが、本変形例では、このホーニング工程５１において、不要積層体５５と共に樹脂パッケージ１７の一部も除去する構成としたことを特徴とするものである。前記したように、ホーニング工程５１で実施される第１のホーニング工程では高硬度研磨材６２を用いて強いホーニング処理を実施することができるため、樹脂パッケージ１７を除去処理（ホーニング処理）することも可能である。

このように、ホーニング工程５１において樹脂パッケージ１７の一部を除去することにより、樹脂パッケージ１７から露出するリード１４の面積を広くすることができる。これにより、リード１４に対する外装はんだ７３及び実装後はんだ７６の接合性を向上させることができ、高い実装性を持って半導体装置を実装基板に実装することができる。

図３４は、樹脂パッケージ１７のリード１４の近傍位置にのみホーニング処理を行い、部分凹部８０を形成した例を示している。また、図３５は樹脂パッケージ１７の実装側面全体にホーニング処理を行うことにより全体凹部８１を形成した例を示している。このように、ホーニング処理により除去する部位は、マスク処理を行うことにより任意に選定することができる。

続いて、図３５に示した半導体装置を実装基板１８に実装する実装構造について説明する。

本実施例に係る実装構造では、半導体装置（半導体装置本体９０）と実装基板１８との間にアンダーフィル樹脂８２を配設したことを特徴とするものである。このように、半導体装置と実装基板１８との間にアンダーフィル樹脂８２を配設することにより、リード１４の一部のみが樹脂パッケージ１７の壁面に露出して外部端子１６を形成する構成（即ち、リード１４が樹脂パッケージ１４から延出しない構成）の半導体装置であっても、半導体装置と実装基板１８との熱膨張差に起因して発生する応力をアンダーフィル樹脂８２で受ける事が可能となる。このため、リード１４と実装基板１８との接合部分（即ち、実装後はんだ７６）に剥離等の破損が発生することを防止することができ、実装信頼性を向上させることができる。

また、半導体装置は、樹脂パッケージ１７のリード１４が露出する位置近傍に部分凹部８０が形成されているため、アンダーフィル樹脂８２はこの部分凹部８０内にも充填される。このため、アンダーフィル樹脂８２と樹脂パッケージ１７との接合面積が増大し、また部分凹部８０内に進入したアンダーフィル樹脂８２はアンカー効果を奏するため、半導体装置の実装基板１８に対する実装信頼性をより高めることができる。

図１は、本発明の第１実施例である半導体装置を説明するための断面図である。 図２は、本発明の第１実施例である半導体装置を説明するための斜視図である。 図３は、本発明の第１実施例である半導体装置を説明するための底面図である。 図４は、本発明の第１実施例である半導体装置及びその実装構造を説明するための図である。 図５は、実装時に発生する不良率とはんだの厚さとの関係を説明するための図である。 図６は、本発明の第２実施例である半導体装置及びその実装構造を説明するための図である。 図７は、本発明の第３実施例である半導体装置及びその実装構造を説明するための図である。 図８は、本発明の第４実施例である半導体装置及びその実装構造を説明するための図である。 図９は、本発明の第５実施例である半導体装置及びその実装構造を説明するための図である。 図１０は、本発明の第６実施例である半導体装置の実装構造を説明するための図である。 図１１は、本発明の第７実施例である半導体装置の実装構造を説明するための図である。 図１２は、本発明の第８実施例である半導体装置の実装構造を説明するための図である。 図１３は、従来の半導体装置の実装構造の問題点を説明するための図である。 図１４は、半田ペーストの配設方法を説明するための図である。 図１５は、本発明の第９実施例である半導体装置の実装構造を説明するための図である。 図１６は、本発明の第８実施例である半導体装置の実装構造を説明するための図である。 図１７は、外部端子の配設例を示す図である。 図１８は、本発明の第１０実施例である半導体装置を説明するための図である。 図１９は、本発明の第１１実施例である半導体装置を説明するための図である。 図２０は、本発明の第１２実施例である半導体装置を説明するための図である。 図２１は、本発明の第１３実施例である半導体装置を説明するための図である。 図２２は、本発明の第１４実施例である半導体装置を説明するための図である。 図２３は、本発明の第１５実施例である半導体装置を説明するための図である。 図２４は、本発明に係る半導体装置の製造方法を示す工程図である。 図２５は、本発明の第１実施例である半導体装置の製造方法を説明するための図であり、装置製造工程が終了した状態を示す図である。 図２６は、本発明の第１実施例である半導体装置の製造方法におけるホーニング工程を説明するための図である（その１）。 図２７は、本発明の第１実施例である半導体装置の製造方法におけるホーニング工程を説明するための図である（その２）。 図２８は、本発明の第１実施例である半導体装置の製造方法におけるエッチング工程を説明するための図である。 図２９は、本発明の第１実施例である半導体装置の製造方法を説明するための図であり、エッチング工程が終了した状態を示す図である。 図３０は、本発明の第１実施例である半導体装置の製造方法におけるめっき工程を説明するための図である。 図３１は、本発明の第１実施例である半導体装置の製造方法におけるディップ工程を説明するための図である。 図３２は、本発明の第２実施例である半導体装置の製造方法におけるめっき工程を説明するための図である。 図３３は、第２実施例に係る製造方法で製造された半導体装置を実装基板に実装した状態を示す図である。 図３４は、ホーニング工程において、樹脂パッケージに部分凹部を合わせて形成した構成を示す図である。 図３５は、ホーニング工程において、樹脂パッケージに全体凹部を合わせて形成した構成を示す図である。 図３６は、図３４に示す半導体装置を実装基板に実装する実装構造を説明するための図である。 図３７は、従来の半導体装置の一例を示す図である。 図３８は、従来の半導体装置の一例を示す図である。 図３９は、従来の半導体装置の外部端子の拡大斜視図である。 図４０は、図３９のＢ−Ｂ断面とその実装例を示す図である。

符号の説明

１０，１０Ａ〜１０Ｑ 半導体装置
１１ 半導体チップ
１２ ステージ
１３ 電極パッド
１４ リード
１５ ワイヤ
１６，１６ｂ〜１６ｅ 外部端子
１６Ａ 外側外部端子
１６Ｂ 内側外部端子
１６ａ 露出面
１７，３１ パッケージ
１７ａ 底面部
１８，１８Ａ 実装基板
１９，１９Ａ〜１９Ｅ リード側突出部
２０ はんだ
２１ スペーサ部
２２ パッケージ側突出部
２３，２３Ａ リード側凹部
４０Ａ〜４０Ｃ リードフレーム
４１Ａ〜４１Ｃ 貫通孔４１
４２ テーパー部
５５ 不要積層体
５６ 樹脂バリ
６１ 第１の研磨液
６２ 高硬度研磨材
６３ 第１の研磨面
６５ 第２の研磨液
６６ 低硬度研磨材
６８ 加工面
７０ 第１のはんだめっき膜
７１ はんだディップ槽
７２ 溶融はんだ
７３ 外装はんだ
７５ 第２のはんだめっき膜
７６ 実装後はんだ
８０ 部分凹部
８１ 全体凹部
８２ アンダーフィル樹脂
９０ 半導体装置本体

Claims (4)

1. 実装基板に軟質接合材を用いて表面実装される半導体装置であって、
   半導体チップと、
   該半導体チップを封止するパッケージと、
   前記半導体チップと電気的に接続されると共に前記パッケージの底面に露出して外部端子を形成する複数のリードと、
   前記パッケージの前記外部端子が露出された底面に形成されており、前記外部端子に対し突出するよう形成されたパッケージ側突出部と
   を具備することを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記パッケージ側突出部の前記外部端子からの突出量を２０μｍ〜１５０μｍに設定したことを特徴とする半導体装置。
3. 請求項１記載の半導体装置において、
   前記パッケージ側突出部の前記外部端子からの突出量をＨ₂とすると共に、前記リードの厚さをＴとした場合、前記突出量Ｈ₂が0.4×Ｔ≦Ｈ₂≦3.0×Ｔとなるよう設定したことを特徴とする半導体装置。
4. 請求項１乃至３のいずれかに記載の半導体装置であって、
   前記軟質接合材としてはんだを用いたことを特徴とする半導体装置。

Images