JP2011181787A - パワー系半導体装置 - Google Patents

パワー系半導体装置 Download PDF

Info

Publication number
JP2011181787A
JP2011181787A JP2010046065A JP2010046065A JP2011181787A JP 2011181787 A JP2011181787 A JP 2011181787A JP 2010046065 A JP2010046065 A JP 2010046065A JP 2010046065 A JP2010046065 A JP 2010046065A JP 2011181787 A JP2011181787 A JP 2011181787A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
solder
metal plate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010046065A
Other languages
English (en)
Inventor
Kazu Hiraoka
和 平岡
Kaoru Uchiyama
薫 内山
Atsushi Matsui
淳 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2010046065A priority Critical patent/JP2011181787A/ja
Publication of JP2011181787A publication Critical patent/JP2011181787A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】従来技術によれば、半導体素子が樹脂で封止されたパッケージ型半導体と、配線基板とを接続する、はんだもしくは導電性接着剤部分においては、その厚みを一定厚確保し、かつパッケージ型半導体の傾きを抑制することについて考慮されていない。
【解決手段】パワー系半導体装置は、金属板と、金属板の上に設置された絶縁層と、絶縁層の上に設置された導体回路パターンと、導体回路パターンのうち回路構成部品が装着される部分以外を覆うレジスト層と、導体回路パターンの上に設置されたダイパッドと、ダイパッドの上に、はんだもしくは導電性接着剤を介して接着されたパワー系半導体素子と、パワー系半導体素子を覆う樹脂と、パワー系半導体素子と外部を接続する端子と、を備え、更に、金属板に押し出し加工によって設けられた突起部を備える。
【選択図】 図1

Description

本発明は、パワー系半導体装置に関する。
一般に、半導体装置を使用する場合、電源のオン・オフに伴う温度変化や、半導体装置が搭載される環境に応じた温度変化が生じる。このような繰り返し熱負荷が半導体装置に加えられた際、半導体装置の各構成材料の熱膨張係数が異なることにより、各部材間の接続部や各部材にクラックなどの損傷が発生する。これに対処するため、その軟らかさ故に応力緩和効果を有する、はんだの厚みを厚くすることによって、はんだ接続部や半導体素子にかかる応力を低減するという方法が使われている。しかし、はんだの厚みを厚くすることによって、パッケージ型半導体や半導体素子の平衡度が安定せず、基板やダイパッドに対して傾いてしまい、はんだの厚さにムラが生じ、はんだの薄い部分では、かえってクラックが発生しやすい。
ここで、ダイパッドの半導体素子搭載面に突起部を形成することにより、ダイパッドと半導体素子との間隔を確実に所定間隔確保する技術が開示されている(特許文献1,2参照)。
特開2008−181908号公報 特開2004−103642号公報
特許文献1及び2によれば、半導体素子が樹脂で封止されたパッケージ型半導体と、配線基板とを接続する、はんだもしくは導電性接着剤部分においては、その厚みを一定厚確保し、かつパッケージ型半導体の傾きを抑制することについて考慮されていない。そこで、本発明の目的は、はんだあるいは導電性接着剤の厚みを所定の厚みに精度良く調整し、パッケージ型パワー系半導体が基板に対して傾くことを抑制できるパワー系半導体装置を提供することにある。
上記課題を解決するため、本発明の望ましい態様の一つは次の通りである。
当該パワー系半導体装置は、金属板と、金属板の上に設置された絶縁層と、絶縁層の上に設置された導体回路パターンと、導体回路パターンのうち回路構成部品が装着される部分以外を覆うレジスト層と、導体回路パターンの上に設置されたダイパッドと、ダイパッドの上に、はんだもしくは導電性接着剤を介して接着されたパワー系半導体素子と、パワー系半導体素子を覆う樹脂と、パワー系半導体素子と外部を接続する端子と、を備え、更に、金属板に押し出し加工によって設けられた突起部を備える。
本発明によれば、はんだあるいは導電性接着剤の厚みを所定の厚みに精度良く調整し、パッケージ型パワー系半導体が基板に対して傾くことを抑制できるパワー系半導体装置を提供することができる。
実施例1のパワー系半導体装置の構成を示す断面図。 図1のパワー系半導体装置の外観を示す鳥瞰図。 図1とリードフレームの構造が異なる例を説明するための図。 パワー系半導体装置用金属基板の構成を示す概略平面図。 パワー系半導体装置用金属基板の構成を示す概略平面図。 パワー系半導体装置用金属基板の構成を示す断面図。 実施例2のパワー系半導体装置の構成を示す断面図。
以下、パワー系半導体装置の実施例を図面に基づいて説明する。尚、ここで示す実施形態は一例であって、当該パワー系半導体装置はここに示す実施形態に限定される趣旨ではない。
実施例1のパワー系半導体装置1は、大きくは、図1,図2に示すように、パワー系半導体素子4と、はんだ7と、ダイパッド6と、リードフレーム2と、樹脂3と、はんだ5と、金属基板14によって構成されている。
パワー系半導体装置1は、表面実装型のパッケージの一種である、高放熱構造型パッケージHSOP(Heat sink Small Outline Package)を有する半導体装置である。図1においては、リードフレーム2がパッケージ外側の対向する二側面から突出したものが用いられているが、一側面もしくは四側面から突出したものであっても良い。尚、リードフレーム2は図3のように、パワー系半導体素子4を搭載し、その裏面にダイパッド6を接続させた構造としても良い。
パワー系半導体素子4は、シリコン基板から成っており、その表面には、パワーICが作りこまれており、ダイパッド6上にはんだ7を用いて接続される。尚、はんだ7は、Sn/Pb系のはんだを用いているが、他の組成のはんだでも良い。
ダイパッド6は、例えば、銅,アルミニウム,鉄、あるいはこれらを主成分とする合金から成っており、上述の通り、パワー系半導体素子4を搭載する部分であり、パワー系半導体素子4より平面サイズが大きく形成されている。又、パワー系半導体素子4を接続搭載する面の裏面もしくはその一部をパッケージ外側に露出している。このように、露出部を設けることで、パワー系半導体素子4が発熱する熱を、ダイパッド6を介して放熱しやすい構成としている。
金属基板14は、金属板10、その表面上に絶縁層11、その表面に導体回路パターン13、及び、導体回路パターンのうち回路構成部品が装着される装着部以外を樹脂コートで全面覆うことによりなるレジスト層12と、を備えている。本実施形態では金属板としてアルミニウム(熱伝導率が約237W/m・K)を使用しているが、金属板としては熱伝導率が高いものであれば良く、例えば熱伝導率が80W/m・K以上である、鉄材(熱伝導率が約83W/m・K),銅材(熱伝導率が約401W/m・K),金材(熱伝導率が約317W/m・K),銀材(熱伝導率が約429W/m・K),ニッケル材(熱伝導率が約90W/m・K),マグネシウム材(熱伝導率が約156W/m・K)でも良い。
図1,図3に示すように、金属基板14の金属板10に対し押し出し加工を施すことにより、パッケージ型パワー系半導体8が搭載される面に突起部10aが形成される。この形成方法により、基板と一体化した突起部を一工程で形成することが可能であり、基板と突起部をそれぞれ製造後、別工程として両者を接続させる形成方法と比べて、製造コスト的に有利な方法であり、複数個形成される突起部の高さを全て精度良く揃えることも可能である。又、接合材を介さずに突起を形成できるため、熱抵抗の均一な突起を形成することが可能である。
次に、パワー系半導体装置1における、はんだ5の厚みを一定厚とする構成について説明する。突起部10aは、高さがいずれも同じ高さとなるように揃えられており、パッケージ型パワー系半導体8の平面方向における重心から略等しい距離に略均等に複数個形成されている。図4においては、突起部は3個もしくは4個形成されている。尚、突起部の数は3個以上が好ましいが、パッケージ型パワー系半導体8が金属基板14に対して傾かなければ、いくつであっても良い。尚、はんだ5は、Sn/Pb系のはんだあるいはSn−Ag系のはんだを用いているが、はんだ7で用いるはんだよりも融点は低い必要がある。それははんだ5の溶融時にはんだ7の溶融が生じないようにするためである。当該条件を満たしていれば、他の組成のはんだを用いても良い。
この突起部10aの存在により、金属基板14に対するパッケージ型パワー系半導体8の傾きを防ぎ、金属基板14とパッケージ型パワー系半導体8とを接続する、はんだ5の厚みを、接合面全体において一定厚とすることが可能である。又、はんだ5の厚みを一定厚確保することによって、パッケージ型パワー系半導体8におけるリードフレーム2やダイパッド6と、金属基板14の線膨張係数の差によって生じる応力を、十分に緩和することが可能であり、パッケージ型パワー系半導体8や、はんだ5に損傷が発生しにくい、高信頼性のパワー系半導体装置を提供可能である。又、はんだ5の厚みを、安定して一定厚以上とすることができ、はんだ5の接続信頼性を予測することも容易にしている。
更に、突起部10aは、先端形状を図6で示すような曲面で形成することで、突起部10aの先端部にかかる応力の集中を防ぐことが可能であり、突起部10aとパワー系半導体素子4との接触部は、パッケージ型パワー系半導体の樹脂部分とすることで、金属基板14とパワー系半導体素子4との不必要な導通を防ぐことが可能である。
次に、実施例2について説明する。実施例1との相違点は、突起部10aはパッケージ型半導体8の樹脂外形と接するように配置する点と、実施例1において使用した金属基板14を金属板10とする点である。
本実施形態において、突起部10aは、はんだ5によってパッケージ型パワー系半導体8と金属板10を接続する際に、位置決め用のガイドとして働くことにより、位置決めを容易にしている。
この突起部10aの存在により、金属板10表面上の、定められた位置に、平面方向における定められた角度で、パッケージ型パワー系半導体8を搭載でき、はんだ5によって、金属板10上にパッケージ型パワー系半導体8を固定することが可能である。これは、設計基準を満たす高放熱性のパワー系半導体装置を安定的に製造できることを意味しており、製造工程内で発生するばらつき、及び製造コストを低減させることができる。
又、金属板10は、半導体素子が発熱する熱を放熱する目的で取り付けられるものであり、例えばアルミニウムの放熱板や放熱フィンなどである。材質は実施例1で述べたように、アルミニウムに限定されるものではない。
上記実施例では、5及び7として、はんだを用いると説明したが、はんだの代わりに導電性接着剤(Agペースト等)を用いても良い。又、5及び7の何れか一方をはんだとし、もう一方を導電性接着剤としても良い。
上記実施例によれば、突起を別に作製し接着剤などで基板に固定する手法と比べて、信頼性が高くなる。即ち、突起を別に作製する手法を用いると、突起単独の精度に加えて接着剤の厚みを調整しなければ、基板上に複数個形成される突起の高さは一定にできない。又、接着剤の厚みのムラによって突起が傾いてしまうおそれもある。しかし、押し出し加工で突起を設ける手法の場合、接着剤を使用しないため、型の精度が直接突起の精度に反映することができる。
このように、金属基板に押し出し加工を施すことで、基板と一体化した突起部を一工程で形成でき、かつ、突起部の高さを精度良く確保し、パッケージ型パワー系半導体と突起部を3点以上接触させることで、スタンドオフ高さ(金属板10とはんだ7の間の高さ)を精度よく調整することができ、基板に対するパッケージ型パワー系半導体の傾きを抑制できる。又、はんだもしくは導電性接着剤の厚みを一定厚確保することによって、パワー系半導体素子やはんだもしくは導電性接着剤に損傷が発生しにくい高信頼性のパワー系半導体装置を提供することができる。
1 パワー系半導体装置
2 リードフレーム
3 樹脂
4 パワー系半導体素子
5 はんだ(もしくは導電性接着剤)
6 ダイパッド
7 はんだもしくは導電性接着剤
8 パッケージ型パワー系半導体
10 金属板
10a 突起部
11 絶縁層
12 レジスト層
13 導体回路パターン
14 金属基板

Claims (8)

  1. 金属板と、
    前記金属板の上に設置された絶縁層と、
    前記絶縁層の上に設置された導体回路パターンと、
    前記導体回路パターンのうち回路構成部品が装着される部分以外を覆うレジスト層と、
    前記導体回路パターンの上に設置されたダイパッドと、
    前記ダイパッドの上に、はんだもしくは導電性接着剤を介して接着されたパワー系半導体素子と、
    前記パワー系半導体素子を覆う樹脂と、
    前記パワー系半導体素子と外部を接続する端子と、を備え、更に、
    前記金属板に押し出し加工によって設けられた突起部を備える、パワー系半導体装置。
  2. 前記金属板は、熱伝導率が80W/m・K以上である、請求項1記載のパワー系半導体装置。
  3. 前記金属板は、鉄,銅,アルミニウム,金,銀,ニッケル,マグネシウムのうち、少なくとも1つから構成される、請求項2記載のパワー系半導体装置。
  4. 前記突起部は、前記パッケージ型パワー系半導体の前記金属基板とはんだによって接続される面において、前記パッケージ型パワー系半導体の、平面方向における重心から略等距離に、略均等に複数個形成される、請求項1記載のパワー系半導体装置。
  5. 前記突起部は、ワイヤ状に形成される、請求項1記載のパワー系半導体装置。
  6. 前記突起部は、前記導体回路パターンが形成されている以外の部位に形成される、請求項1記載のパワー系半導体装置。
  7. 前記突起部は、先端が曲面で形成される、請求項1記載のパワー系半導体装置。
  8. 前記突起部は、前記パッケージ型パワー系半導体の樹脂外形と接している、請求項1記載のパワー系半導体装置。
JP2010046065A 2010-03-03 2010-03-03 パワー系半導体装置 Pending JP2011181787A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010046065A JP2011181787A (ja) 2010-03-03 2010-03-03 パワー系半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010046065A JP2011181787A (ja) 2010-03-03 2010-03-03 パワー系半導体装置

Publications (1)

Publication Number Publication Date
JP2011181787A true JP2011181787A (ja) 2011-09-15

Family

ID=44692977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046065A Pending JP2011181787A (ja) 2010-03-03 2010-03-03 パワー系半導体装置

Country Status (1)

Country Link
JP (1) JP2011181787A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198315U (ja) * 2015-04-15 2015-06-25 株式会社アヅマ バター塗布具
JP2017505991A (ja) * 2014-01-13 2017-02-23 アウト カーベル マネージメントゲゼルシャフト ミット ベシュレンクテル ハフツング プリント回路基板、回路、及び回路を製造するための方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152590A (ja) * 1990-10-16 1992-05-26 Tamura Seisakusho Co Ltd 金属コア基板
JPH07226422A (ja) * 1994-02-14 1995-08-22 Sumitomo Electric Ind Ltd 電子部品パッケージ
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JPH11330309A (ja) * 1998-05-11 1999-11-30 Furukawa Electric Co Ltd:The メタルコア基板
JP2001358267A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2006165114A (ja) * 2004-12-03 2006-06-22 Nec Corp 半導体素子の実装方法及び実装構造、装置
JP2006210956A (ja) * 1997-02-27 2006-08-10 Fujitsu Ltd 半導体装置
JP2008171936A (ja) * 2007-01-10 2008-07-24 Toyota Motor Corp 冷却構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152590A (ja) * 1990-10-16 1992-05-26 Tamura Seisakusho Co Ltd 金属コア基板
JPH07226422A (ja) * 1994-02-14 1995-08-22 Sumitomo Electric Ind Ltd 電子部品パッケージ
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP2006210956A (ja) * 1997-02-27 2006-08-10 Fujitsu Ltd 半導体装置
JPH11330309A (ja) * 1998-05-11 1999-11-30 Furukawa Electric Co Ltd:The メタルコア基板
JP2001358267A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2006165114A (ja) * 2004-12-03 2006-06-22 Nec Corp 半導体素子の実装方法及び実装構造、装置
JP2008171936A (ja) * 2007-01-10 2008-07-24 Toyota Motor Corp 冷却構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017505991A (ja) * 2014-01-13 2017-02-23 アウト カーベル マネージメントゲゼルシャフト ミット ベシュレンクテル ハフツング プリント回路基板、回路、及び回路を製造するための方法
JP3198315U (ja) * 2015-04-15 2015-06-25 株式会社アヅマ バター塗布具

Similar Documents

Publication Publication Date Title
US7829995B2 (en) Semiconductor device and method of fabrication
US9516748B2 (en) Circuit board, electronic module and illuminating device having the circuit board, and method for manufacturing the circuit board
US9271388B2 (en) Interposer and package on package structure
JP2008060172A (ja) 半導体装置
CN106847781A (zh) 功率模块封装及其制造方法
CN105448860B (zh) 半导体装置
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP2018117149A (ja) 表面実装可能な半導体デバイス
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2012015225A (ja) 半導体装置
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2014203998A (ja) 車載電子制御装置
US7310224B2 (en) Electronic apparatus with thermal module
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP2011181787A (ja) パワー系半導体装置
US20140029223A1 (en) Circuit board with reduced adhesive overflow and circuit structure thereof
CN107305879A (zh) 半导体器件及相应的方法
CN112117243A (zh) 半导体封装结构及其制备方法
CN209880589U (zh) 半导体封装结构
JP5998033B2 (ja) 半導体装置及びその製造方法
JP2007188930A (ja) 半導体装置及び半導体装置の製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
CN212967676U (zh) 散热芯片及电路板
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2009238804A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625