CN209880589U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN209880589U
CN209880589U CN201920942482.0U CN201920942482U CN209880589U CN 209880589 U CN209880589 U CN 209880589U CN 201920942482 U CN201920942482 U CN 201920942482U CN 209880589 U CN209880589 U CN 209880589U
Authority
CN
China
Prior art keywords
layer
heat
heat dissipation
chip
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920942482.0U
Other languages
English (en)
Inventor
蔡汉龙
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxin Changdian Semiconductor (jiangyin) Co Ltd filed Critical Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority to CN201920942482.0U priority Critical patent/CN209880589U/zh
Application granted granted Critical
Publication of CN209880589U publication Critical patent/CN209880589U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

本实用新型提供一种半导体封装结构。所述半导体封装结构包括:封装基板;芯片,键合于所述封装基板的上表面;塑封材料层,位于所述封装基板和所述芯片的上表面,且将所述芯片塑封;导热胶层,位于所述塑封材料层的上表面;导热引线,贯穿所述塑封材料层,且两端分别与所述芯片和所述导热胶层相连接;散热层,位于所述导热胶层的上表面。本实用新型的半导体封装结构将散热层全部移至整个半导体封装结构的表面,有助于增大散热层的散热面积,同时通过导热引线将芯片散发的热量传导到散热层,有助于芯片的快速散热,从而有助于提高半导体封装结构的性能。

Description

半导体封装结构
技术领域
本实用新型涉及半导体封装技术领域,特别是涉及一种半导体封装结构。
背景技术
随着电子信息技术的飞速发展以及人们消费水平的不断提升,单个电子设备的功能日益多元化和尺寸日益小型化,使得在电子设备的内部结构中,芯片及功能元器件的密集度不断增加而器件关键尺寸(Critical Dimension,即线宽)不断较小,这给半导体封装行业带来极大挑战。虽然各种封装技术层出不穷,但封装器件的散热问题一直没有得到很好的解决甚至有越来越恶化的趋势。
图1示意了一种常用的半导体封装结构。这种封装结构虽然考虑到了散热问题而在封装结构中增加了散热片14,散热片14通过几个支架的支撑连接自封装基板11延伸至芯片12上方;但这种结构存在的问题是,芯片12产生的热量需通过塑封材料层13的传导才能到达散热片14,而塑封材料层13通常为树脂类材质,导热性能比较差,导致封装结构的散热效果不佳;同时,这种封装结构通常需要在芯片12键合至封装基板11后先进行散热片14的安装,之后才进行塑封材料层13的塑封,而塑封材料层13通常是由液态的塑封材料固化而成,因而塑封过程中塑封材料很可能溢到散热片14的表面,导致散热片14散热效果下降,最终导致封装器件散热不良以及由散热不良导致的电性能下降等问题。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体封装结构,用于解决现有技术中的封装结构存在的散热效果不佳导致封装器件性能下降等问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体封装结构,所述半导体封装结构包括:
封装基板;
芯片,键合于所述封装基板的上表面;
塑封材料层,位于所述封装基板和所述芯片的上表面,且将所述芯片塑封;
导热胶层,位于所述塑封材料层的上表面;
导热引线,贯穿所述塑封材料层,且两端分别与所述芯片和所述导热胶层相连接;
散热层,位于所述导热胶层的上表面。
可选地,所述芯片通过键合引线键合于所述封装基板的上表面,所述键合引线和所述导热引线的材料相同。
可选地,所述导热引线和所述键合引线均为2根以上。
可选地,所述导热胶层包括导电银胶层。
可选地,所述散热层具有非平坦表面结构。
可选地,所述导热胶层具有非平坦表面结构。
可选地,所述散热层的表面积不小于所述塑封材料层的表面积。
可选地,所述散热层向下延伸至所述塑封材料层的侧壁。
可选地,所述散热层包括金属主体层及位于所述金属主体层上的镀膜层。
在另一可选方案中,所述散热层包括石墨烯层。
如上所述,本实用新型的半导体封装结构,具有以下有益效果:本实用新型的半导体封装结构将散热层全部移至整个半导体封装结构的表面,有助于增大散热层的散热面积,同时通过导热引线将芯片散发的热量传导到散热层,有助于芯片的快速散热,从而有助于提高半导体封装结构的性能。
附图说明
图1显示为现有技术中的半导体封装结构的截面结构示意图。
图2显示为本实用新型的半导体封装结构的截面结构示意图。
图3及图4显示为本实用新型的半导体封装结构中的散热层的截面结构示意图。
图5显示为本实用新型的半导体封装结构的制备方法的流程图。
图6至图11显示为本实用新型的半导体封装结构的制备方法中各步骤所得结构的截面结构示意图。
元件标号说明
11 封装基板
12 芯片
13 塑封材料层
14 散热片
21 封装基板
22 芯片
23 塑封材料层
24 导热胶层
25 导热引线
26 散热层
27 键合引线
28 焊球凸块
29 底部填充层
S1~S4 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图2至图11。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,其组件布局型态也可能更为复杂,且本实施例中的“上”,“下”并不具有严格的限定意义而只是为了描述的简便。
实施例一
如图2所示,本实用新型提供一种半导体封装结构,所述半导体封装结构包括:封装基板21;芯片22,键合于所述封装基板21的上表面;塑封材料层23,位于所述封装基板21和所述芯片22的上表面,且将所述芯片22塑封;导热胶层24,位于所述塑封材料层23的上表面;导热引线25,贯穿所述塑封材料层23,且两端分别与所述芯片22和所述导热胶层24相连接;散热层26,位于所述导热胶层24的上表面。本实用新型的半导体封装结构将散热层26全部移至整个半导体封装结构的表面,有助于增大散热层26的散热面积,同时通过导热引线25将芯片22散发的热量传导到散热层26,有助于芯片22的快速散热,从而有助于提高半导体封装结构的性能。
所述封装基板21的材料可以根据不同的需要选择,比如可以为硅、玻璃、氧化硅、陶瓷、聚合物等非金属材料,也可以是诸如铜之类的金属材料,还可以是两种以上的复合材料,其形状可以为圆形、方形或其它任意所需形状,其表面积以能承载后续结构为准。本实施例中,为后续封装需要,所述封装基板21的表面积大于所述芯片22的表面积,比如所述封装基板21的面积为所述芯片22表面积的1.1~2倍。
所述芯片22可以包括各类有源或无源元件,其数量可以是一个或多个。且本实施例中,作为示例,所述芯片22通过键合引线27键合于所述封装基板21的上表面,即所述键合引线27两端分别与所述封装基板21和所述芯片22相连接,所述芯片22表面可设置有连接焊盘(未图示)与所述键合引线27相连接。所述键合引线27的材料优选金线,因为金线不仅具有良好的导电性和抗氧化性,而且具有非常好的延展性和易成球等特点,因而有助于提高所述半导体封装器件的性能。当然,在其他示例中,根据不同的需要,所述芯片22也可以以其他方式固定于所述封装基板21的表面,比如通过焊盘焊接于所述封装基板21的表面。
作为示例,所述塑封材料层23的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等材料中的一种或多种,所述塑封材料层23优选将所述封装基板21的上表面完全覆盖。
在一示例中,所述键合引线27和所述导热引线25的材料相同,比如同为金线,这样所述导热引线25可以和所述键合引线27在同一工艺中形成,有利于制备工艺的简化。当然,在其他示例中,所述导热引线25也可以为其他导热性能良好的金属线,比如铜线、铝线和铜合金线等,本实施例中并不严格限制。通过所述导热引线25可以将所述芯片22产生的热量快速传导到所述导热胶层24并最终通过所述散热层26散发出去。所述导热引线25和所述键合引线27的数量均优选为多根,比如为2根或两根以上。
传统的半导体封装结构中通常使用绝缘材质的导热胶,比如硅胶。本实施例中,所述导热胶层24优选具有导电性能的材质,比如导电银胶层,以通过所述导热胶层24将所述散热层26接地,以使所述散热层26在实现散热功能的同时,还能起到电磁屏蔽的作用,提高所述半导体封装器件的性能。
所述散热层26可以为任何散热性能良好的材质。本实施例中,作为示例,所述散热层26包括金属主体层及位于所述金属主体层上的镀膜层;所述金属主体层可以为铜层、铝层、不锈钢层、铜合金层或多种金属层的复合层,所述镀膜层可以为镍层、铬层或其他防锈防腐性能良好的涂层,所述镀膜层用于保护所述金属主体层,以防止所述金属主体层被氧化和/或腐蚀而导致的散热性能下降,确保所述散热层26的散热性能。所述散热层26的表面积通常不小于所述塑封材料层23的表面积,即所述散热层26将所述塑封材料层23完全覆盖,且所述散热层26的边缘还可以向下弯折以将所述塑封层的侧壁部分包覆,通过这样的设置不仅可以增大所述散热层26的散热面积,增加所述半导体封装结构的散热路径,同时可以使所述散热层26和所述塑封层的连接更稳固,提升所述半导体封装结构的性能。
在另一示例中,所述散热层26为石墨烯层;石墨烯不仅能导电,而且具有良好的散热性能,同时具有较好的抗氧化和抗腐蚀等特性。利用石墨烯作为所述散热层26,可以减小所述散热层26的厚度,有利于所述半导体封装器件的进一步小型化。
作为示例,所述散热层26具有非平坦表面结构,即所述散热层26的表面并不是平坦的,比如可以为如图3所示的凹凸不平的结构,或者是如图4所示的波纹结构,或者还可以是其他任意的不规则形状,本实施例中并不严格限制。将所述散热层26的表面设置为非平坦,一方面可以增加所述散热层26的表面积以增加散热面积,同时通过非平坦表面结构的设置以避免所述散热层26在受热时产生膨胀变形和应力等问题,确保所述半导体封装结构的性能。为与所述散热层26相匹配,所述导热胶层24的表面也可以具有非平坦表面结构,以与所述散热层26具有较大的接触面积,确保两者更好地贴合;同时,将所述导热胶层24设置为非平坦表面结构,在形成所述导热胶层24后可以采取更灵活的工艺形成表面具有非平坦表面结构的所述散热层26,比如可以通过电镀工艺或物理气相沉积工艺形成表面具有非平坦结构的所述散热层26,有利于所述半导体封装结构的制备工艺的简化。
作为示例,所述半导体封装结构还具有焊球凸块28,所述焊球凸块28位于所述封装基板21的下表面(即与所述芯片22所在的表面相对的一面),所述焊球凸块28的材料可以包括铜及锡中的至少一种;且所述焊球凸块28还可以通过焊盘(未图示)与所述封装基板21相连接;所述焊球凸块28优选为多个,多个所述焊球凸块28均匀间隔分布,以将所述半导体封装结构电性引出。
作为示例,所述半导体封装结构还具有底部填充层29,所述底部填充层29位于所述封装基板21的下表面,且将所述焊球凸块28部分包覆,所述焊球凸块28的下表面从所述底部填充层29的表面向外突出;所述底部填充层29的材料可以包括但不限于聚酰亚胺、硅胶及环氧树脂中的一种或多种,形成所述底部填充层29的工艺可以包括但不仅限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种;所述底部填充层29可以保护所述焊球凸块28,同时对所述芯片22起到缓冲保护作用。
本实用新型的半导体封装结构,通过所述导热引线25将所述芯片22产生的热量快速传导到所述散热层26,有助于提高所述半导体封装结构的散热性能。
如图5所示,本实用新型还提供一种半导体封装结构的制备方法,所述半导体封装结构的制备方法可用于制备如前述任一方案中所述的半导体封装结构,故前述对所述半导体封装结构的介绍完全适用于此处,出于简洁的目的尽量不重复;同样地,本制备方法中提及的内容也完全适用于前述的半导体封装结构。
所述制备方法包括如下步骤:
S1:提供封装基板21,将芯片22键合于所述封装基板21的上表面,并形成导热引线25,所述导热引线25一端与所述芯片22相连接,如图6所示;
S2:于所述封装基板21、所述芯片22及所述导热引线25的上表面形成塑封材料层23,所述塑封材料层23将所述芯片22及所述导热引线25塑封,所述导热引线25的另一端暴露于所述塑封材料的表面,如图7至图9所示;
S3:于所述塑封材料层23的表面形成导热胶层24,所述导热胶层24与所述导热引线25的另一端相连接,如图10所示;
S4:于所述导热胶层24的表面形成散热层26,如图11所示。
所述封装基板21的材料可以根据不同的需要选择,比如可以为硅、玻璃、氧化硅、陶瓷、聚合物等非金属材料,也可以是诸如铜之类的金属材料,还可以是两种以上的复合材料,其形状可以为圆形、方形或其它任意所需形状,其表面积以能承载后续结构为准。本实施例中,为后续封装需要,所述封装基板21的表面积大于所述芯片22的表面积,比如所述封装基板21的面积为所述芯片22表面积的1.1~2倍。本实施例中,所述芯片22通过打线工艺(wire bonding),即通过所述键合引线27键合于所述封装基板21上。当然,在其他示例中,所述芯片22可以通过焊块(die bonding)焊接于所述封装基板21上,本实施例中并不严格限制。
作为示例,形成所述导热引线25的工艺同样通过打线工艺,所述导热引线25和所述键合引线27优选在同一工艺中形成,且所述导热引线25和所述键合引线27的材质优选相同,比如同为金线;故所述键合引线27和所述导热引线25可同步形成而无需更换设备和材料,有助于制备工艺的简化。
所述塑封材料层23的材料可以包括但不限于聚酰亚胺、硅胶及环氧树脂中的一种或多种,形成所述塑封材料层23的工艺可以包括但不仅限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种。
作为示例,所述导热胶层24可以为绝缘材料层,比如为硅胶层;但本实施例中,所述导热胶层24优选具有导电功能的材料层,比如导电银胶层,以通过所述导热胶层24将所述散热层26接地,以使所述散热层26在实现散热功能的同时,还能起到电磁屏蔽的作用,提高所述半导体封装器件的性能;形成所述导热胶层24的工艺可以包括但不仅限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种;本实施例中优选喷墨或点胶工艺,从而更容易形成表面具有非平坦结构的所述导热胶层24,因而后续在形成具有非平坦表面结构的所述散热层26的过程中有更多的工艺选择,比如可通过物理气相沉积或电镀工艺形成具有金属主体层和位于所述金属主体层上的镀膜层的所述散热层26,因所述导热胶层24具有非平坦表面结构,使得形成的所述散热层26自然具有了非平坦表面结构,使所述散热层26具有更大的散热表面积,可以避免因受热膨胀产生的变形和/或因应力带来的不良影响;同时可以使所述导热胶层24和所述散热层26贴合地更加紧密,以通过所述导热胶层24将所述芯片22的热量更快地传导至所述散热层26中并最终散发至外界环境中。如果所述散热层26为石墨烯层,则可以采用转移成型的方法形成所述散热层26。
当然,在其他示例中,所述散热层26也可以是预先定制好的散热片,将散热片贴置于所述导热胶层24上即形成所述散热层26,本实施例中并不严格限制,且散热片的表面积优选略大于所述导热胶层24的表面积,因而将所述散热片贴置于所述导热胶层24上后,可将所述散热片的边缘沿所述导热胶层24的侧壁向下弯折直至覆盖所述塑封材料层23的部分侧壁,以使所述散热片和所述导热胶层24贴置更加紧密牢固,并给所述半导体封装结构提供侧面上的散热通道,进一步提升所述半导体封装结构的性能。
需要特别说明的是,虽然前述为了叙述的简便而将该制备方法分成了多个步骤,但各步骤并没有严格的区分和先后顺序的限制,比如形成所述导热引线25的步骤和将所述芯片22键合于所述封装基板21的上表面的步骤可以是在同一工艺中同步完成,也可以是先完成所述芯片22的键合再形成所述导热引线25;还可以是先形成所述导热引线25后再将所述芯片22键合于所述封装基板21上,重要的是根据每个步骤所选取的工艺的不同而设计。本实施例中,作为示例,所述芯片22通过键合引线27键合于所述封装基板21的上表面,所述导热引线25和所述键合引线27在同一工艺中形成,因而在将所述芯片22键合于所述封装基板21的上表面的过程中,即形成所述键合引线27的过程中,还在所述芯片22表面形成导热引线25,所述导热引线25自所述芯片22表面延伸至与所述封装基板21的表面相接合,即所述导热引线25一端与所述芯片22相接合,另一端与所述封装基板21相接合;所述导热引线25的最大高度大于所述键合引线27的高度且所述导热引线25与所述封装基板21的结合点位于所述键合引线27远离所述芯片22的一端,后续在塑封过程中所述塑封材料层23将所述芯片22、所述键合引线27和所述导热引线25完全塑封,在形成所述塑封材料层23后对得到的封装结构进行平坦化(沿图8所示的横向虚线所示方向)以使所述导热引线25的上表面暴露于所述塑封材料层23的表面,并进一步将所述导热引线25和所述封装基板21相接合的部分去除(沿图8纵向所示的虚线方向),以使所述半导体封装结构进一步小型化。
本实施例中,所述导热引线25与所述封装基板21的接合点全部位于同一侧(如图6中所示),因而后续在将该接合部分去除时仅进行一次去除工艺(比如采用切割工艺)即可,此外对所述封装基板21的尺寸要求也可以相应降低(相较于接合点位于两侧或者更多侧而言),后续塑封过程中的塑封工作量和塑封材料的使用量都可以减小,有利于制备工艺的简化和制备成本的降低,同时因制备工艺的简化有助于生产良率的提高。
当然,在其他工艺中,所述导热引线25的制备工艺和制备顺序还可以有其他选择,比如可以先将所述芯片22键合于所述封装基板21上,然后形成所述塑封材料层23以将所述芯片22完全塑封,之后通过在所述塑封材料层23中形成暴露出所述芯片22的通孔(未图示),最后于所述通孔中通过物理气相沉积工艺或其他工艺沉积金属以形成所述导热引线25,且所述芯片22可以直接通过焊盘键合于所述封装基板21上,本实施例中并不严格限定。但采用前一种方法(即先形成导热引线25再塑封,之后再平坦化)可以有效避免所述导热引线25和所述键合引线27之间的短接,同时不必经过光刻刻蚀等工艺形成通孔,可以有效降低封装成本。
作为示例,所述半导体封装结构的制备方法还包括于所述封装基板21的下表面形成底部填充层29的步骤;所述底部填充层29的材料可以包括但不仅限于聚酰亚胺、硅胶及环氧树脂中的一种或多种,形成所述底部填充层29的步骤包括但不限于喷墨工艺、点胶工艺、压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺中的一种或多种。
作为示例,所述制备方法还包括形成所述底部填充层29之后形成焊球凸块28的步骤,比如于所述底部填充层29中形成暴露出所述封装基板21下表面的通孔,之后通过物理气相沉积或电镀等工艺于形成的通孔中沉积金属以形成所述焊球凸块28,所述焊球凸块28与所述封装基板21相连接且被所述底部填充层29部分包覆,即所述焊球凸块28从所述底部填充层29的表面向外突出,所述焊球凸块28用于将所述半导体封装结构电性引出,其材质包括但不限于铜或锡中的一种或多种;所述底部填充层29可以对所述焊球凸块28和所述芯片22形成良好的保护。经本实施例的制备方法最终制备的结构如图2所示。
综上所述,本实用新型提供一种半导体封装结构,所述半导体封装结构包括封装基板;芯片,键合于所述封装基板的上表面;塑封材料层,位于所述封装基板和所述芯片的上表面,且将所述芯片塑封;导热胶层,位于所述塑封材料层的上表面;导热引线,贯穿所述塑封材料层,且两端分别与所述芯片和所述导热胶层相连接;散热层,位于所述导热胶层的上表面。本实用新型的半导体封装结构将散热层全部移至整个半导体封装结构的表面,有助于增大散热层的散热面积,同时通过导热引线将芯片散发的热量传导到散热层,有助于芯片的快速散热,从而有助于提高半导体封装结构的性能。
上述实施方式仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施方式进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (10)

1.一种半导体封装结构,其特征在于,所述半导体封装结构包括:
封装基板;
芯片,键合于所述封装基板的上表面;
塑封材料层,位于所述封装基板和所述芯片的上表面,且将所述芯片塑封;
导热胶层,位于所述塑封材料层的上表面;
导热引线,贯穿所述塑封材料层,且两端分别与所述芯片和所述导热胶层相连接;
散热层,位于所述导热胶层的上表面。
2.根据权利要求1所述的半导体封装结构,其特征在于:所述芯片通过键合引线键合于所述封装基板的上表面,所述键合引线和所述导热引线的材料相同。
3.根据权利要求2所述的半导体封装结构,其特征在于:所述导热引线和所述键合引线均为2根以上。
4.根据权利要求1所述的半导体封装结构,其特征在于:所述导热胶层包括导电银胶层。
5.根据权利要求1所述的半导体封装结构,其特征在于:所述散热层具有非平坦表面结构。
6.根据权利要求1所述的半导体封装结构,其特征在于:所述导热胶层具有非平坦表面结构。
7.根据权利要求1所述的半导体封装结构,其特征在于:所述散热层的表面积不小于所述塑封材料层的表面积。
8.根据权利要求1所述的半导体封装结构,其特征在于:所述散热层向下延伸至所述塑封材料层的侧壁。
9.根据权利要求1至8中任一项所述的半导体封装结构,其特征在于:所述散热层包括金属主体层及位于所述金属主体层上的镀膜层。
10.根据权利要求1至8中任一项所述的半导体封装结构,其特征在于:所述散热层包括石墨烯层。
CN201920942482.0U 2019-06-21 2019-06-21 半导体封装结构 Active CN209880589U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920942482.0U CN209880589U (zh) 2019-06-21 2019-06-21 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920942482.0U CN209880589U (zh) 2019-06-21 2019-06-21 半导体封装结构

Publications (1)

Publication Number Publication Date
CN209880589U true CN209880589U (zh) 2019-12-31

Family

ID=68946803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920942482.0U Active CN209880589U (zh) 2019-06-21 2019-06-21 半导体封装结构

Country Status (1)

Country Link
CN (1) CN209880589U (zh)

Similar Documents

Publication Publication Date Title
US10685854B2 (en) 3DIC package comprising perforated foil sheet
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
US10950520B2 (en) Electronic package, method for fabricating the same, and heat dissipator
TW201411788A (zh) 集成電路封裝件及其裝配方法
US20160343616A1 (en) Semiconductor device including at least one element
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
TWI527186B (zh) 半導體封裝及其製造方法
US20140118951A1 (en) Interposer and package on package structure
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
US9748157B1 (en) Integrated circuit packaging system with joint assembly and method of manufacture thereof
KR20100014789A (ko) 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법
CN112117243A (zh) 半导体封装结构及其制备方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
US11842976B2 (en) Semiconductor package structure with heat sink and method preparing the same
CN209880583U (zh) 半导体封装结构
CN209880589U (zh) 半导体封装结构
US10366943B2 (en) Packaged electronic device having stepped conductive structure and related methods
CN211238224U (zh) 具有散热片的半导体封装结构
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
CN112185908A (zh) 半导体封装结构及其制备方法
US10910294B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN113363222A (zh) 具有散热片的半导体封装结构及其制备方法
JP7473156B2 (ja) 半導体パッケージ
JP2011181787A (ja) パワー系半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.