KR20100014789A - 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법 - Google Patents

집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법 Download PDF

Info

Publication number
KR20100014789A
KR20100014789A KR1020097016999A KR20097016999A KR20100014789A KR 20100014789 A KR20100014789 A KR 20100014789A KR 1020097016999 A KR1020097016999 A KR 1020097016999A KR 20097016999 A KR20097016999 A KR 20097016999A KR 20100014789 A KR20100014789 A KR 20100014789A
Authority
KR
South Korea
Prior art keywords
integrated circuit
package
ubm
circuit package
solder layer
Prior art date
Application number
KR1020097016999A
Other languages
English (en)
Inventor
재퍼 에스 컷루
Original Assignee
엘에스아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 코포레이션 filed Critical 엘에스아이 코포레이션
Publication of KR20100014789A publication Critical patent/KR20100014789A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

집적 회로 다이는 회로면과 이 회로면의 반대편의 후면을 포함한다. 이 후면 상에 UBM(underbump metallurgy)가 형성된다. 땜납 층이 UBM 상에 형성된다.

Description

집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법{INTEGRATED CIRCUIT PACKAGE WITH SOLDERED LID FOR IMPROVED THERMAL PERFORMANCE}
본 발명은 집적 회로의 설계 및 제조에 관한 것으로, 특히 집적 회로 패키지에 관한 것이나, 여기에 국한되지는 않는다.
플립칩 집적 회로 다이를 패키징하는 기존의 구성 기법에 있어서, 덮개(lid)는 다이의 후면에 부착되는데, 이 부착은 다이와 덮개 간의 열 전도성 접착제에 의해 이루어진다. 집적 회로 다이 기술이 실리콘의 크기를 감소시킴에 따라, 보다 높은 밀도 및 보다 작은 칩에 의해 보다 빠른 성능이 달성된다. 보다 빠른 성능은 전력 증가를 야기하고 또한 보다 작은 칩 영역 및 패키지로부터의 열 발산을 증가시킬 필요성을 야기한다.
일 실시예에서, 집적 회로 다이는 회로면(circuit surface)과 이 회로면의 반대편에 있는 후면(back surface)을 포함한다. 이 후면 상에 UBM(underbump metallurgy)이 형성된다. 땜납 층이 UBM 상에 형성된다.
또 다른 실시예에서, 집적 회로 다이를 제작하는 방법은 회로면과 이 회로면의 반대편의 후면을 다이 기판 상에 형성하는 단계를 포함한다. 이 후면 상에 UBM이 형성된다. 땜납 층이 UBM 상에 형성된다.
본 발명은 첨부한 도면을 가지고 예시적으로 설명되며, 첨부한 도면들 중 몇몇 도면에 걸쳐 유사한 참조 번호는 유사한 요소를 나타낸다.
도 1은 열 전도성의 접착제를 이용한 종래 기술의 플립칩 집적 회로 패키지의 일 측면도를 나타내는 도면,
도 2는 덮개를 가지지 않는 도 1의 플립칩 집적 회로 패키지의 일 측면도를 나타내는 도면,
도 3은 다이의 후면 상에 추가의 UBM이 형성되어 있는 집적 회로 다이를 확대한 일 측면도를 나타내는 도면,
도 4는 포토레지스트 및 에칭 이후 도 3의 집적 회로 다이를 확대한 일 측면도를 나타내는 도면,
도 5는 회로면 상에 땜납 범프를 형성하고 후면의 UBM 구조체 상에 연속적인 땜납 층을 형성한 이후의 도 4의 집적 회로 다이의 확대된 일 측면도를 나타내는 도면,
도 6은 도 5의 집적 회로 다이의 후면에 납땜된 금속 덮개를 갖는 집적 패키지의 일 측면도를 나타내는 도면,
도 7은 땜납 범프를 회로면 상에 형성하고 다수의 땜납 범프를 후면의 UBM 구조체 상에 형성한 이후의 도 4의 집적 회로 다이의 확대된 일 측면도를 나타내는 도면,
도 8은 도 7의 집적 회로 다이의 후면에 납땜된 히트 싱크 구조체를 갖는 집적 패키지의 일 측면도를 나타내는 도면,
도 9는 도 6 또는 도 8의 집적 회로 패키지를 제작하는 흐름도를 나타내는 도면,
도 10은 접지된 덮개를 갖는 도 6의 집적 회로 패키지의 일 측면도를 나타내는 도면,
도면의 요소들은 간단하고 명료하게 도시되어 있으며 반드시 축척으로 도시된 것은 아니다. 예를 들어, 도면 내의 일부 요소의 크기는 본 발명의 예시적인 실시예에서 뚜렷한 특징을 나타내기 위해 다른 요소들보다 과장될 수 있다.
도 1은 열 전도성 접착제를 이용한 종래 기술의 플립칩 집적 회로 패키지의 측면도(100)를 나타낸다. 도 1에는 집적 회로 다이(102), 열 전도성 화합물(104), 덮개(106), 언더필 에폭시(underfill epoxy)(108), 덮개 밀봉 에폭시(110), 땜납 범프(112), 기판(114) 및 땜납 볼(116)이 도시되어 있다.
플립칩 패키지(110)에 열 전도성 접착제(104)를 사용하는 경우의 단점은 열 전도성 접착제(104)가 전형적으로 약 1 내지 3 W/mK(Watts per meter Kelvin)의 벌크 열 전도성을 갖는다는 것이다. 더 나아가, 열 접착제의 접촉 저항은 열 전도성 접착제(104)의 열 발산 능력을 약 50%만큼 감소시킨다. 그 결과, 집적 회로 다이(102)와 덮개(106) 사이의 열 전도성은 집적 회로 다이(102)를 전력 사양 내에서 동작시키는 경우 플립칩 패키지의 열 발산 요건을 만족시키기에는 불충분하다. 전력이 증가된 보다 소형의 다이 및 패키지의 열 발산을 증가시키기 위해, 보다 높은 열 전도성 및 보다 낮은 접촉 저항이 필요하다.
종래 기술에 있어서 열 전도성을 증가시키는 하나의 방법은 열 전도성 접착제(104)의 충진물(filler content)을 증가시키는 것이다. 그러나, 충진물을 증가시키게 되면 열 접착제 화합물(104)의 흐름 및 분배 특성(flow and dispensing properties)이 감소된다. 또한, 보다 많은 충진물은 열 접착 화합물(104)이 덮개 또는 집적 회로 다이(102)로부터 박리될 가능성을 증가시킨다. 더 나아가, 증가된 충진물은 열 접착제 화합물(104)의 접촉 저항을 개선시키지 못하며, 이는 다이와 덮개 사이의 유효 열 전도성을 감소시킨다. 증가된 충진물에 의한 또 다른 문제점은 열 접착제 화합물(104)의 두께가 약 50 미크론 미만으로 감소될 수 없다는 것이다. 열 접착제 화합물(104)이 가지고 있는 문제점을 피하기 위해, 집적 회로 패키지로부터 덮개를 생략할 수 있다.
도 2는 덮개를 가지고 있지 않은 도 1의 플립칩 집적 회로 패키지의 측면도(200)를 나타낸다. 도 2에는 집적 회로 다이(102), 언더필 에폭시(108), 땜납 범프(112), 기판(114) 및 땜납 볼(116)이 도시되어 있다.
도 2에서, 집적 회로 다이(102)의 열 발산 성능을 개선하기 위해 도 1의 패키지로부터 덮개(106) 및 덮개 밀봉 에폭시(110)는 생략된다. 그러나, 덮개가 부착되지 않는 경우, 집적 회로 다이(102)는 보드 레벨 어셈블리(board level assembly) 및 테스트 프로세스 동안의 취급으로부터의 손상에 취약할 뿐만 아니라 최종 사용자에 의한 우발적인 손상에도 취약하다. 또한, 플립칩 패키지 구성으로 인해 집적 회로 다이(102) 상에는 인장 응력이 존재한다. 집적 회로 다이(102)는 일반적으로 잘 부서지기 때문에, 작은 외부의 힘/압력에 의해서도 집적 회로 다이(102)는 부서질 수 있다. 또한, 전형적으로 집적 회로 다이(102)의 후면 상에 있는 식별 표시는 다이 파손의 위험을 증가시키는 응력 집중 지점을 생성할 수 있다.
플립칩 집적 회로 패키지를 제조하는데 사용되는 동일한 기법을 토대로 종래 기술의 단점을 극복하는 바람직한 방법이 이하에서 설명된다. 또한, 이하에서 기술되는 방법은 첨부된 청구항의 범주 내에서 다른 유형의 집적 회로 패키지에서 열 전도성을 개선시키는데 사용될 수도 있다.
도 3은 다이의 후면에 형성된 추가적인 UBM을 갖는 집적 회로의 확대된 측면도(300)를 나타낸다. 도 3에는 집적 회로 다이(102) 및 UBM 구조체(302,304)가 도시되어 있다.
UBM 구조체(302,304) 각각은 티타늄, 구리 및 니켈과 같은 박막의 인터페이스 금속들의 다층 증착물 또는 스택이다. 종래 기술의 전형적인 플립칩 패키지에 서, UBM 구조체(302)는 집적 회로 다이(102)의 회로면 상에 증착된다. 그런 다음, UBM 구조체(302)는 에칭되어 도 1에 도시되어 있는 집적 회로 다이(102)와 집적 회로 패키지 사이에 전기적 접촉을 구성하는 땜납 범프를 형성한다.
일 실시예에서 UBM 구조체(302)는 집적 회로 다이(302)의 회로면 상에 증착되고, UBM 구조체(304)는 회로면의 반대편에 있는 집적 회로 다이(102)의 후면 상에 증착된다. 집적 회로 다이(102)의 후면 상의 UBM 구조체(304)는 예를 들어 UBM 구조체(302)를 형성하는데 사용된 동일한 기법에 따라 형성될 수 있다. 회로면과는 대조적으로, 집적 회로 다이(102)의 후면은 전형적으로 집적 회로 다이 내부의 회로에 전기적으로 접속되지 않는다. 그러나, 일부 실시예에서 후면으로의 전기적 접속은 예를 들어 접지 또는 전자기 간섭(EMI) 쉴드로서 사용될 수 있다.
도 4는 포토레지스트 및 에칭 이후의 도 3의 집적 회로 다이의 확대된 측면도(400)를 나타낸다. 도 4에는 집적 회로 다이(102), UBM 구조체(302,304), 포토레지스트 층(402) 및 홀(404)이 도시되어 있다.
도 4에서, 포토레지스트 층(402)은 UBM 구조체(302) 상에 형성되고 에칭되어 집적 회로 다이(102)의 회로면 상에 홀(404)을 형성한다. 다이(102)의 후면 상의 UBM 구조체(304) 상에는 포토레지스트 층이 요구되지는 않지만, 첨부된 청구항의 범주 내에서 다른 실시예를 실시하기 위해 UBM 구조체(304) 상에 포토레지스트 층이 형성될 수도 있다.
도 5는 회로면 상에 땜납 범프를 형성하고 후면의 UBM 구조체 상에 연속적인 땜납 층을 형성한 이후의 도 4의 집적 회로 다이의 확대된 측면도(500)를 나타낸 다. 도 5에는 집적 회로 다이(102), UBM 구조체(302,304), 포토레지스트 층(402), 땜납 범프(502) 및 땜납 층(504)이 도시되어 있다.
도 5에서, 땜납 범프(502)는 UBM 구조체(302) 상에서 예를 들어 범핑 공정에 의해 포토레지스트 층 내의 홀을 통과하도록 판금(plate)되어 집적 회로 다이(102)와 집적 회로 패키지 기판 사이에 전기적 접촉을 형성한다. 동일한 공정이 사용되어 포토레지스트 층이 없는 UBM 구조체(304) 상에 연속적인 땜납 층(504)을 판금할 수 있다. 범핑 공정 이후, 포토레지스트 층(402)은 예를 들어 에칭 공정을 통해 제거된다.
패키지 어셈블리 동안, 도 1의 덮개(106)는 예를 들어 패키지 어셈블리 공정에서 사용된 동일한 볼 어태치 리플로우 공정(ball attach reflow process)에 의해 땜납 층(504)을 통해 집적 회로 다이(102)의 후면에 납땜된다. 덮개(106)는 예를 5 미크론 미만의 땜납 층 두께를 사용하여 집적 회로 다이(102)의 후면에 납땜될 수 있다. 땜납 층(504)은 약 50-60W/mK의 열 전도성 및 낮은 접촉 저항을 갖는다. 그 결과, 도 1의 플립칩 패키지의 열 발산 능력은 수십 배 이상으로 개선될 수 있다.
일 실시예에서, 집적 회로 패키지는 회로면 및 이 회로면의 반대편의 후면을 갖는 집적 회로 다이를 포함한다. 이 후면 상에 UBM이 형성된다. UBM 상에 땜납 층이 형성된다.
도 6은 도 5의 집적 회로 다이의 후면에 땜납된 금속 덮개를 구비한 집적 회로 패키지의 단면도(600)를 나타낸다. 도 6에는 집적 회로 다이(102), 금속 덮 개(106), 언더필 접착제(108), 덮개 밀봉부(110), 기판(114), 땜납 볼(116), 땜납 범프(502) 및 땜납 층(504)이 도시되어 있다.
도 6에서, 도 5의 다이(102)는 회로면이 아래로 향하도록 반전되어, "플립칩"이라 명명된다. 도 1의 열 화합물은 땜납 층(504)으로 교체되어, 바람직하게 열 전도성을 증가시키면서 접촉 저항을 감소시켰다. 그 결과, 도 6의 집적 회로 패키지는 도 1의 것과 비교해 우수한 열 발산 성능을 갖는다. 일 실시예에서, 땜납 층은 도 5의 땜납 층(504)의 예에서와 같이 연속적인 땜납 층이다. 다른 실시예에서, 땜납 층은 도 7의 개별적 땜납 범프(704)와 같이 불연속적일 수 있다.
도 7은 땜납 범프를 회로면 상에 형성하고 후면의 UBM 구조체 상에 다수의 땜납 범프를 형성한 이후의 도 4의 집적 회로 다이의 확대된 측면도(700)를 나타낸다. 도 7에는 집적 회로 다이(102), UBM 구조체(302,304), 포토레지스트 층(402,702) 및 개별 땜납 범프(502,704)가 도시되어 있다.
도 7의 실시예에서, 땜납 층은 다수의 땜납 범프(704)로 구성된다. 땜납 범프(704)는 예를 들어 UBM 구조체(302) 상의 땜납 범프(502)와 동일한 방식으로 집적 회로 다이(102)의 후면 상의 UBM 구조체(304) 상에 판금된다. 범핑 공정 이후, 포토레지스트 층(402,702)은 예를 들어 에칭 공정에 의해 제거된다. 패키지 어셈블리 동안, 도 1의 덮개(106)는 예를 들어 패키지 어셈블리 공정에 사용된 동일한 볼 어태치 리플로우 공정에 의해 집적 회로 다이(102)의 후면에 납땜된다.
도 8은 도 7의 집적 회로 다이의 후면에 납땜된 히트 싱크 구조체를 갖는 집적 패키지의 측면도(800)를 나타낸다. 도 8에는 집적 회로 다이(102), 언더필 접착 제(108), 덮개 밀봉부(110), 기판(114), 땜납 볼(116), 땜납 범프(502,504) 및 히트 싱크 구조체(802)가 도시되어 있다.
도 8에서, 도 7의 집적 회로 다이(102)는 회로면이 아래로 향하도록 전도되었다. 이 실시예에서, 집적 회로 다이(102)를 커버하는 덮개는 히트 싱크 구조체(802)이다. 히트 싱크 구조체(802)는 도 1의 덮개(106)에 비해 집적 회로 다이(102)로부터 열을 발산하도록 보다 큰 표면적을 갖는다. 히트 싱크 구조체(802)는 개별 땜납 범프(704)에 의해 집적 회로 다이(102)의 후면에 납땜된다. 또 다른 실시예에서, 도 1에 사용된 동일한 열적 화합물이 땜납 범프(704) 사이에 추가되어 열 전도성을 개선한다. 이들 개선의 결과로서, 도 8의 집적 회로 패키지는 도 1 및 도 2의 것에 비해 우수한 열 발산 성능을 갖는다. 히트 싱크 구조체(802)는 예를 들어 구리 또는 구리 합금으로 구성된 지느러미 형태의 히트 싱크(finned heat sink)일 수 있다. 이 실시예에서, 집적 회로 다이(102)의 후면 상에 형성된 땜납 층은 도 7의 UBM 구조체(304) 상에 형성된 다수의 땜납 범프(704)로 구성된다.
또 다른 실시예에서, 집적 회로 패키지를 제작하는 방법은 후속하는 단계를 포함한다. 회로면 및 이 회로면의 반대편의 후면을 갖는 집적 회로 다이가 제공된다. 이 후면 상에 UBM이 형성된다. 땜납 층이 UBM 상에 형성된다.
도 9는 도 6 또는 도 8의 집적 회로 패키지를 제작하는 흐름도(900)를 나타낸다.
단계(902)는 흐름도(900)의 시작 지점이다.
단계(904)에서, 예를 들어 도 1의 플립칩 패키지에서 회로면 상에 UBM을 형 성하는데 사용된 동일한 공정을 사용하여, 회로면의 반대편에 있는 집적 회로의 후면 상에 UBM(304)을 형성한다.
단계(906)에서, 땜납 층을 예를 들어 판금 공정에 의해 UBM(304) 상에 형성한다. 땜납 층은 예를 들어 도 5의 연속적인 땜납 층일 수 있거나 또는 도 7의 다수의 땜납 범프(704)일 수 있다.
단계(908)는 흐름도(900)의 종료 지점이다.
도 10은 접지된 덮개를 갖는 도 6의 집적 회로 패키지의 측면도를 나타낸다. 도 10에는 집적 회로 다이(102), 금속 덮개(106), 언더필 접착제(108), 패키지 기판(114), 땜납 볼(116), 땜납 범프(502), 땜납 층(1002), 비 전도성 접착제(1004) 및 전기적 접속부(1006)가 도시되어 있다.
도 10에서, 땜납 층(1002)은 도 5의 연속적인 땜납 층이다. 다른 실시예에서, 땜납 층(1002)은 도 7의 다수의 땜납 범프(704)일 수 있다. 금속 덮개(106)는 비 전도성 접착제(1004)를 통해 패키지 기판에 접속된다. 도전성 물질(1006)은 금속 덮개(106)를 전기적 접속부, 접지 또는 패키지 기판(114)의 상단 금속 층의 다른 회로 접속에 연결한다. 이와 달리, 전기적 접속부(1006) 대신 또는 그에 추가하여, 전기적 도전성의 덮개 부착 에폭시 또는 다른 도전성 물질이 패키지 기판(114) 상의 특정 영역에 사용되어 금속 덮개(106)를 접지면 또는 패키지 기판(114) 내부의 접속부에 연결할 수 있다.
집적 회로 다이(102)와 금속 덮개(106) 사이에 땜납 층(1002)을 사용함으로써, 접지된 금속 덮개가 집적 회로 다이(102)의 후면 상의 접지면으로서 사용될 수 있다.
추가적인 실시예에서, 집적 회로 다이는 예를 들어 도 3에 도시되어 있는 바와 같이 회로면과 이 회로면의 반대편의 후면을 포함한다. UBM이 후면 상에 형성되고, 땜납 층이 UBM 상에 형성된다. 땜납 층은 예를 들어 집적 회로 다이를 위한 접지면으로서 사용될 수 있고 또한 다양한 패키징 기법에 다이를 편입시키는데 사용될 수 있다.
또 다른 실시예에서, 집적 회로 다이를 제작하는 방법은 회로면과 이 회로면의 반대편의 후면을 예를 들어 도 3에 도시되어 있는 다이 상에 형성하는 단계를 포함한다. 이 후면 상에 UBM이 형성되고, 땜납 층이 UBM 상에 형성된다.
상술한 흐름도에 의해 설명된 방법은 특정 순서로 수행된 특정 단계들을 참조하여 기술하고 설명되었지만, 이들 단계들은 청구항의 범주를 벗어나지 않는 범위 내에서 결합될 수 있거나, 세부적으로 분할될 수 있거나 또는 순서가 재배열될 수 있다. 본 명세서에서 특별히 언급하고 있지 않다면, 단계들의 순서 및 그룹에 본 발명이 국한되지 않는다.
본 명세서에서 기술한 본 발명은 특정 실시예 및 이들의 응용을 통해 기술되었지만, 후속하는 청구항에 기술한 본 발명의 범주 내에서 당업자에 의해 다양한 변형 및 수정이 이루어질 수 있다.
상술한 특정 실시예 및 이의 응용은 단지 예시 목적일 뿐이고 후속하는 청구항의 범주 내에서 이루어질 수 있는 수정 및 변형을 배제하지 않는다.

Claims (22)

  1. 회로면과 상기 회로면의 반대편의 후면을 갖는 집적 회로 다이와,
    상기 후면 상에 형성된 UBM(underbump metallurgy)와,
    상기 UBM 상에 형성된 땜납 층을
    포함하는 집적 회로 패키지.
  2. 제 1 항에 있어서,
    상기 땜납 층에 의해 상기 UBM에 납땜된 금속 덮개(lid)를 더 포함하는
    집적 회로 패키지.
  3. 제 2 항에 있어서,
    상기 금속 덮개에 고정된(fastened) 패키지 기판을 더 포함하는
    집적 회로 패키지.
  4. 제 3 항에 있어서,
    상기 금속 덮개와 상기 패키지 기판 사이에 형성된 전기적 접속부를 더 포함 하는
    집적 회로 패키지.
  5. 제 3 항에 있어서,
    상기 금속 덮개와 집적 회로 다이의 후면 사이에 형성된 전기적 접속부를 더 포함하는
    집적 회로 패키지.
  6. 제 3 항에 있어서,
    상기 패키지 기판을 상기 금속 덮개에 고정시키는 접착제를 더 포함하는
    집적 회로 패키지.
  7. 제 1 항에 있어서,
    상기 땜납 층은 연속적인 땜납 층을 포함하는
    집적 회로 패키지.
  8. 제 1 항에 있어서,
    상기 땜납 층은 다수의 땜납 범프를 포함하는
    집적 회로 패키지.
  9. 제 8 항에 있어서,
    상기 땜납 범프 사이에 열 화합물(thermal compound)을 더 포함하는
    집적 회로 패키지.
  10. 제 1 항에 있어서,
    상기 집적 회로 다이의 상기 후면 상에 형성된 상기 UBM에 납땜된 히트 싱크 구조체를 더 포함하는
    집적 회로 패키지.
  11. 집적 회로 패키지를 제작하는 방법에 있어서,
    회로면과 상기 회로면의 반대편의 후면을 갖는 집적 회로 다이를 제공하는 단계와,
    상기 후면 상에 UBM을 형성화는 단계와,
    상기 UBM 상에 땜납 층을 형성하는 단계를
    포함하는 집적 회로 패키지 제작 방법.
  12. 제 11 항에 있어서,
    상기 땜납 층을 이용하여 상기 UBM에 금속 덮개를 납땜하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  13. 제 12 항에 있어서,
    패키지 기판을 상기 금속 덮개에 고정하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  14. 제 13 항에 있어서,
    상기 금속 덮개와 상기 패키지 기판 사이에 전기적 접속부를 형성하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  15. 제 13 항에 있어서,
    상기 금속 덮개와 집적 회로 다이의 후면 사이에 전기적 접속부를 형성하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  16. 제 13 항에 있어서,
    전기적 도전성 접착제를 이용하여 상기 패키지 기판을 상기 금속 덮개에 고정시키는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  17. 제 11 항에 있어서,
    상기 땜납 층을 연속적인 땜납 층으로서 형성하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  18. 제 11 항에 있어서,
    상기 땜납 층을 다수의 땜납 범프로서 형성하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  19. 제 18 항에 있어서,
    상기 땜납 범프 사이에 열 화합물(thermal compound)을 형성하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  20. 제 11 항에 있어서,
    상기 집적 회로 다이의 상기 후면 상에 형성된 상기 UBM에 히트 싱크 구조체를 납땜하는 단계를 더 포함하는
    집적 회로 패키지 제작 방법.
  21. 회로면 및 상기 회로면의 반대편의 후면과,
    상기 후면 상에 형성된 UBM(underbump metallurgy)와,
    상기 UBM 상에 형성된 땜납 층을
    포함하는 집적 회로 다이.
  22. 집적 회로 다이를 제작하는 방법에 있어서,
    회로면 및 상기 회로면의 반대편의 후면을 다이 기판 상에 형성하는 단계와,
    상기 후면 상에 UBM를 형성하는 단계와,
    상기 UBM 상에 땜납 층을 형성하는 단계를
    포함하는 집적 회로 다이 제작 방법.
KR1020097016999A 2007-05-25 2007-09-28 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법 KR20100014789A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/753,591 2007-05-25
US11/753,591 US20080290502A1 (en) 2007-05-25 2007-05-25 Integrated circuit package with soldered lid for improved thermal performance

Publications (1)

Publication Number Publication Date
KR20100014789A true KR20100014789A (ko) 2010-02-11

Family

ID=40071643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016999A KR20100014789A (ko) 2007-05-25 2007-09-28 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법

Country Status (7)

Country Link
US (1) US20080290502A1 (ko)
EP (1) EP2150974A4 (ko)
JP (1) JP2010528472A (ko)
KR (1) KR20100014789A (ko)
CN (1) CN101652856A (ko)
TW (1) TW200847357A (ko)
WO (1) WO2008147387A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402965B (zh) * 2010-07-19 2013-07-21 Lsi Corp 實施以金屬絕緣體金屬為基礎之去耦合電容器的缺陷率免疫技術
US8816496B2 (en) * 2010-12-23 2014-08-26 Intel Corporation Thermal loading mechanism
TWI451543B (zh) * 2011-03-07 2014-09-01 Unimicron Technology Corp 封裝結構及其製法暨封裝堆疊式裝置
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
US9287233B2 (en) 2013-12-02 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Adhesive pattern for advance package reliability improvement
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
TWI824824B (zh) * 2022-08-04 2023-12-01 創世電股份有限公司 功率晶片封裝

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8807729D0 (en) * 1988-03-31 1988-05-05 British Telecomm Device mounting
JP3461632B2 (ja) * 1995-08-28 2003-10-27 三菱電機株式会社 半導体レーザ装置
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
US6222263B1 (en) * 1999-10-19 2001-04-24 International Business Machines Corporation Chip assembly with load-bearing lid in thermal contact with the chip
AU1348901A (en) * 1999-10-28 2001-05-08 P1 Diamond, Inc. Improved diamond thermal management components
JP2001210737A (ja) * 2000-01-27 2001-08-03 Tdk Corp 半導体チップパッケージおよびその製造方法
TW579555B (en) * 2000-03-13 2004-03-11 Ibm Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
KR100443399B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
TW529112B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Flip-chip packaging having heat sink member and the manufacturing process thereof
US20040080033A1 (en) * 2002-04-09 2004-04-29 Advanced Semiconductor Engineering Inc. Flip chip assembly and method for producing the same
US20040007780A1 (en) * 2002-07-09 2004-01-15 Hundt Paul Joseph Particle-filled semiconductor attachment material
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
US6867978B2 (en) * 2002-10-08 2005-03-15 Intel Corporation Integrated heat spreader package for heat transfer and for bond line thickness control and process of making
CA2409912C (en) * 2002-10-25 2008-04-01 Ibm Canada Limited-Ibm Canada Limitee Improvements in grounding and thermal dissipation for integrated circuit packages
TWI236118B (en) * 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
KR100510543B1 (ko) * 2003-08-21 2005-08-26 삼성전자주식회사 표면 결함이 제거된 범프 형성 방법
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US20050286234A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Thermally conductive composite interface and methods of fabrication thereof for an electronic assembly
US7183641B2 (en) * 2005-03-30 2007-02-27 Intel Corporation Integrated heat spreader with intermetallic layer and method for making
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US20080142968A1 (en) * 2006-12-15 2008-06-19 International Business Machines Corporation Structure for controlled collapse chip connection with a captured pad geometry

Also Published As

Publication number Publication date
EP2150974A1 (en) 2010-02-10
EP2150974A4 (en) 2011-02-23
WO2008147387A1 (en) 2008-12-04
US20080290502A1 (en) 2008-11-27
JP2010528472A (ja) 2010-08-19
CN101652856A (zh) 2010-02-17
TW200847357A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
US6590282B1 (en) Stacked semiconductor package formed on a substrate and method for fabrication
US7242081B1 (en) Stacked package structure
US9812621B2 (en) Semiconductor device and fabrication method for same
US7078822B2 (en) Microelectronic device interconnects
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
US8217509B2 (en) Semiconductor device
US8884429B2 (en) Package structure having embedded electronic component and fabrication method thereof
US20130337612A1 (en) Heat dissipation methods and structures for semiconductor device
US20060043576A1 (en) Structures and methods for heat dissipation of semiconductor integrated circuits
US20060022320A1 (en) Semiconductor device and manufacturing method thereof
TW201411788A (zh) 集成電路封裝件及其裝配方法
CN111508947A (zh) 半导体封装和印刷电路板
US8304922B2 (en) Semiconductor package system with thermal die bonding
KR20100014789A (ko) 집적 회로 패키지 및 그 제작 방법과 집적 회로 다이 및 그 제작 방법
KR20080060185A (ko) 전자 부품
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
US11923332B2 (en) Semiconductor die with capillary flow structures for direct chip attachment
US11830786B2 (en) Semiconductor package and method for manufacturing the same
US10199345B2 (en) Method of fabricating substrate structure
US20070166881A1 (en) Package structure and method for manufacturing the same
US20210288024A1 (en) Semiconductor device packages and methods of manufacturing the same
JP2009071004A (ja) 半導体装置とその製造方法
US20240079366A1 (en) Semiconductor package
WO2024053699A1 (ja) 電子機器および電子機器の製造方法
US7479703B1 (en) Integrated circuit package with sputtered heat sink for improved thermal performance

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid