JP2010528472A - 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ - Google Patents

熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ Download PDF

Info

Publication number
JP2010528472A
JP2010528472A JP2010509314A JP2010509314A JP2010528472A JP 2010528472 A JP2010528472 A JP 2010528472A JP 2010509314 A JP2010509314 A JP 2010509314A JP 2010509314 A JP2010509314 A JP 2010509314A JP 2010528472 A JP2010528472 A JP 2010528472A
Authority
JP
Japan
Prior art keywords
integrated circuit
package
base metal
solder
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010509314A
Other languages
English (en)
Inventor
クトル・ゼーファー・エス．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2010528472A publication Critical patent/JP2010528472A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
【解決手段】集積回路ダイは、回路面と該回路面の反対側の裏面とを含む。裏面に、バンプ下地金属が形成される。バンプ下地金属に、はんだの層が形成される。
【選択図】図６

Description

本発明は、集積回路の設計および製造に関するものである。より具体的には、ただし非制限的なものとして、本発明は、集積回路パッケージに関するものである。
フリップチップ集積回路ダイをパッケージ化するための従前の構築手法では、ダイとフタとの間の熱伝導性接着剤によって、ダイの裏側にフタが取り付けられる。集積回路ダイ技術によってシリコンが小サイズ化されるにつれて、より高密度で且つより小サイズのチップでより高速の処理性能が実現されるようになった。より高速の処理性能は、電力消費の増大につながるので、より大量の熱をより小面積のチップおよびパッケージから放散させる必要がある。
１つの実施形態では、集積回路ダイは、回路面と該回路面の反対側の裏面とを含む。裏面に、バンプ下地金属（バンプの基礎部分になる金属膜のこと）が形成される。バンプ下地金属に、はんだの層が形成される。
別の実施形態では、集積回路ダイを作成する方法は、ダイ基板に回路面と該回路面の反対側の裏面とを形成することを含む。裏面に、バンプ下地金属が形成される。バンプ下地金属に、はんだの層が形成される。
本発明は、添付の図面に例示的なものとして非限定的に示されている。図中、類似の参照符号は、幾つかの図面を通してずっと類似の要素を指すものとする。
熱伝導性接着剤をともなう先行技術のフリップチップ集積回路パッケージの側面図である。 フタをともなわない図１のフリップチップ集積回路パッケージの側面図である。 裏に追加のバンプ下地金属を形成された集積回路ダイの拡大側面図である。 フォトレジストおよびエッチングの後における図３の集積回路ダイの拡大側面図である。 回路面にはんだバンプを、裏面のバンプ下地金属構造に連続的なはんだの層を形成された後における図４の集積回路ダイの拡大側面図である。 図５の集積回路ダイの裏に金属製のフタをはんだ付けされた集積パッケージの側面図である。 回路面にはんだバンプを、裏面のバンプ下地金属構造に複数のはんだバンプを形成された後における図４の集積回路ダイの拡大側面図である。 図７の集積回路ダイの裏にヒートシンク構造をはんだ付けされた集積パッケージの側面図である。 図６または図８の集積回路パッケージを作成するためのフローチャートである。 接地されたフタをともなう図６の集積回路パッケージの側面図である。
図中の要素は、簡潔性および明瞭性を期して描かれており、必ずしも縮尺どおりではない。例えば、図中の幾つかの要素の寸法は、図示されている本発明の実施形態における際立つ特徴を指し示すために、その他の要素と比べて誇張して示されていている場合がある。
図１は、熱伝導性接着剤をともなう先行技術のフリップチップ集積回路パッケージの側面図１００を示している。図１に示されているのは、集積回路ダイ１０２、熱接着化合物１０４、フタ１０６、アンダーフィル・エポキシ１０８、フタ封止エポキシ１１０、はんだバンプ１１２、基板１１４、およびはんだボール１１６である。
フリップチップ・パッケージ１００に熱伝導性接着剤１０４を使用することの不利益は、熱伝導性接着剤１０４が一般におよそ１〜３Ｗ／ｍＫ（ワット毎メートル毎ケルビン）のバルク熱伝導率を有することにある。さらに、熱接着剤の接触抵抗は、熱伝導性接着剤１０４の熱放散能力をおよそ５０％減少させる。その結果、集積回路ダイ１０２とフタ１０６との間の熱伝導率は、集積回路ダイ１０２を電力仕様内で動作させる際のフリップチップ・パッケージの熱放散要件を満たすのに不十分になる。電力の増した、より小型のダイおよびパッケージの熱放散を増大させるには、より高い熱伝導率と、より低い接触抵抗とが必要である。
先行技術で開発された、熱伝導率を増大させる方法は、１つには、熱伝導性接着剤１０４の充填材含有量を増加させることである。しかしながら、充填材含有量の増加は、熱接着化合物１０４の流動特性および分配特性を大幅に低下させる。また、充填材含有量が大きいと、熱接着化合物１０４がフタからまたは集積回路ダイ１０２から剥離する可能性が高まる。さらに、充填材含有量の増加は、熱接着化合物１０４の接触抵抗を向上させず、これは、ダイとフタとの間の有効熱伝導率を低下させる。充填材含有量の増加に関連したもう１つの問題は、熱接着化合物１０４の厚さをおよそ５０ミクロン未満に低減させられないことである。熱接着化合物１０４に関連して生じる問題を回避するには、集積回路パッケージからフタを省けばよい。
図２は、フタをともなわない図１のフリップチップ集積回路パッケージの側面図２００を示している。図２に示されているのは、集積回路ダイ１０２、アンダーフィル・エポキシ１０８、はんだバンプ１１２、基板１１４、およびはんだボール１１６である。
図２では、集積回路ダイ１０２の熱放散性能を向上させるために、図１のパッケージからフタ１０６およびフタ封止エポキシ１１０が省かれている。しかしながら、フタが取り付けられていないと、集積回路ダイ１０２は、ボードレベルの組み立てプロセスおよびテストプロセスでの取り扱いによる損傷、並びにエンドユーザによる誤った破損による損傷を受けやすい。また、集積回路ダイ１０２には、フリップチップ・パッケージの構築に由来する引張応力も作用する。集積回路ダイ１０２は、概して非常に脆いので、小さな外力／外部応力が集積回路ダイ１０２を破損する可能性がある。また、一般的に集積回路ダイ１０２の裏面に作成される識別マークは、ダイが破壊する危険性を増大させる応力集中点を形成する可能性がある。
フリップチップ集積回路パッケージの製造に使用されるのと同じ手法を活用することによって先行技術の不利益を克服する好ましい方法が、以下で説明される。また、後述される方法は、添付の特許請求の範囲内で、他のタイプの集積回路パッケージにおいて熱伝導率を高めるためにも使用されてよい。
図３は、裏に追加のバンプ下地金属（underbump metallurgy）を形成された集積回路ダイの拡大側面図３００を示している。図３に示されているのは、集積回路ダイ１０２、およびバンプ下地金属（underbump metallurgy：ＵＢＭ）構造３０２，３０４である。
各バンプ下地金属（ＵＢＭ）構造３０２，３０４は、チタン、銅、およびニッケル等の薄膜界面金属の多層堆積、即ち積層体である。先行技術による代表的なフリップチップ・パッケージでは、集積回路ダイ１０２の回路面に、バンプ下地金属（ＵＢＭ）構造３０２が堆積される。バンプ下地金属（ＵＢＭ）構造３０２は、次いで、図１に示されるように集積回路ダイ１０２と集積回路パッケージとの間に電気接点を形成するはんだバンプを形成するためにエッチングされる。
１つの実施形態では、集積回路ダイ１０２の回路面に堆積されるバンプ下地金属（ＵＢＭ）構造３０２に加えて、回路面の反対側の集積回路ダイ１０２の裏面にバンプ下地金属（ＵＢＭ）構造３０４が堆積される。集積回路ダイ１０２の裏面のバンプ下地金属（ＵＢＭ）構造３０４は、例えば、バンプ下地金属（ＵＢＭ）構造３０２を形成するために使用されるのと同じ手法で形成されてよい。回路面とは対照的に、集積回路ダイ１０２の裏面は、集積回路ダイの内側の回路に電気的に接続されるのが一般的ではない。しかしながら、一部の実施形態では、例えば接地または電磁波妨害（ＥＭＩ）シールドとして裏面への電気的接続が使用されてもよい。
図４は、フォトレジストおよびエッチングの後における図３の集積回路ダイの拡大側面図４００を示している。図４に示されているのは、集積回路ダイ１０２、バンプ下地金属（ＵＢＭ）構造３０２，３０４、フォトレジスト層４０２、およびホール４０４である。
図４では、フォトレジスト層４０２がバンプ下地金属構造３０２に形成され、集積回路ダイ１０２の回路面にホール４０４を形成するためにエッチングされる。ダイ１０２の裏面のバンプ下地金属構造３０４には、フォトレジスト層は不要である。バンプ下地金属構造３０４には、しかしながら、添付の特許請求の範囲内でその他の実施形態を実施するために、フォトレジスト層が形成されてもよい。
図５は、回路面にはんだバンプを、裏面のバンプ下地金属構造に連続的なはんだの層を形成された後における図４の集積回路ダイの拡大側面図５００を示している。図５に示されているのは、集積回路ダイ１０２、バンプ下地金属（ＵＢＭ）構造３０２，３０４、フォトレジスト層４０２、はんだバンプ５０２、およびはんだ層５０４である。
図５では、はんだバンプ５０２は、集積回路ダイ１０２と集積回路パッケージ基板との間に電気接点を形成するために、例えばバンプ形成プロセスによって、フォトレジスト層内のホールを通してバンプ下地金属（ＵＢＭ）構造３０２にめっきされる。同じプロセスは、フォトレジストをともなわないバンプ下地金属（ＵＢＭ）構造３０４に連続的なはんだの層５０４をめっきするためにも使用されてもよい。バンプ形成プロセス後は、例えばエッチングプロセスによってフォトレジスト層４０２が除去される。
パッケージの組み立てでは、集積回路ダイ１０２の裏に、例えばパッケージ組み立てプロセスで使用されたのと同じボール取り付けリフロープロセスによって、はんだ層５０４を用いて図１のフタ１０６がはんだ付けされる。フタ１０６は、集積回路ダイ１０２の裏面に、例えば５ミクロン未満の厚さのはんだ層を使用してはんだ付けされてよい。はんだ層５０４は、およそ５０〜６０Ｗ／ｍＫの熱伝導率と、低い接触抵抗とを有する。その結果、図１のフリップチップ・パッケージの熱放散能力は、一桁またはそれを上回る規模で向上させられる。
１つの実施形態では、集積回路パッケージは、回路面と該回路面の反対側の裏面とを有する集積回路ダイを含む。裏面に、バンプ下地金属が形成される。バンプ下地金属に、はんだの層が形成される。
図６は、図５の集積回路ダイの裏に金属製のフタをはんだ付けされた集積パッケージの側面図６００を示している。図６に示されているのは、集積回路ダイ１０２、金属製のフタ１０６、アンダーフィル接着剤１０８、フタ封止１１０、基板１１４、はんだボール１１６、はんだバンプ５０２、およびはんだ層５０４である。
図６では、図５のダイ１０２が回路面を下向きにするようにひっくり返されており、したがって、「フリップチップ」と称される。図１の熱化合物は、はんだ層５０４に置き換えられ、これは、接触抵抗を低減させつつ熱伝導率を有利に増大させる。その結果、図６の集積回路パッケージは、図１のそれより優れた熱放散性能を有する。１つの実施形態では、はんだの層は、図５におけるはんだ層５０４の例のように、連続的なはんだの層である。その他の実施形態では、はんだの層は、図７における個々のはんだバンプ７０４のように、不連続であってよい。
図７は、回路面にはんだバンプを、裏面のバンプ下地金属構造に複数のはんだバンプを形成された後における図４の集積回路ダイの拡大側面図７００を示している。図７に示されているのは、集積回路ダイ１０２、バンプ下地金属（ＵＢＭ）構造３０２，３０４、フォトレジスト層４０２，７０２、および個々のはんだバンプ５０２，７０４である。
図７の実施形態では、はんだの層は、複数のはんだバンプ７０４で構成される。はんだバンプ７０４は、例えばバンプ下地金属（ＵＢＭ）構造３０２にはんだバンプ５０２を形成したのと同じ手法で、集積回路ダイ１０２の裏面のバンプ下地金属（ＵＢＭ）構造３０４にめっきされる。バンプ形成プロセス後、フォトレジスト層４０２，７０２は、例えばエッチングプロセスによって除去される。パッケージの組み立てでは、図１のフタ１０６は、例えばパッケージ組み立てプロセスで使用されたのと同じボール取り付けリフロープロセスによって、集積回路ダイ１０２の裏にはんだ付けされる。
図８は、図７の集積回路ダイの裏にヒートシンク構造をはんだ付けされた集積パッケージの側面図８００を示している。図８に示されているのは、集積回路ダイ１０２、アンダーフィル接着剤１０８、フタ封止１１０、基板１１４、はんだボール１１６、はんだバンプ５０２，７０４、およびヒートシンク構造８０２である。
図８では、図７の集積回路ダイ１０２が回路面を下向きにするようにひっくり返されている。この実施形態では、集積回路ダイ１０２を覆うフタは、ヒートシンク構造８０２である。ヒートシンク構造８０２は、集積回路ダイ１０２から熱を放散させるための表面積が、図１のフタ１０６と比べて大きい。ヒートシンク構造８０２は、個々のはんだバンプ７０４によって、集積回路ダイ１０２の裏にはんだ付けされる。別の実施形態では、熱伝導率を高めるために、図１で使用されたのと同じ熱化合物がはんだバンプ７０４間に追加される。これらの改良の結果、図８の集積回路パッケージは、図１および図２のそれらよりも優れた熱放散性能を有する。ヒートシンク構造８０２は、例えば、例えば銅または銅合金で作成されたフィン付きヒートシンクであってよい。この実施形態では、集積回路ダイ１０２の裏面に形成されるはんだの層は、図７のバンプ下地金属（ＵＢＭ）構造３０４に形成される複数のはんだバンプ７０４で構成される。
別の実施形態では、集積回路パッケージを作成する方法は、以下のステップを含む。回路面と該回路面の反対側の裏面とを有する集積回路ダイが提供される。裏面に、バンプ下地金属が形成される。バンプ下地金属に、はんだの層が形成される。
図９は、図６または図８の集積回路パッケージを作成するためのフローチャート９００を示している。
ステップ９０２は、フローチャート９００の入口点である。
ステップ９０４では、例えば図１のフリップチップ・パッケージにおいて回路面にバンプ下地金属を形成するのに使用されたのと同じプロセスによって、回路面の反対側の集積回路ダイの裏面にバンプ下地金属３０４が形成される。
ステップ９０６では、例えばめっきプロセスによって、バンプ下地金属３０４にはんだの層が形成される。はんだの層は、例えば、図５の連続的なはんだ層または図７の複数のはんだバンプ７０４であってよい。
ステップ９０８は、フローチャート９００の出口点である。
図１０は、接地されたフタをともなう図６の集積回路パッケージの側面図を示している。図１０に示されているのは、集積回路ダイ１０２、金属製のフタ１０６、アンダーフィル接着剤１０８、パッケージ基板１１４、はんだボール１１６、はんだバンプ５０２、はんだの層１００２、非伝導性接着剤１００４、および電気的接続１００６である。
図１０では、はんだの層１００２は、図５の連続的なはんだ層である。その他の実施形態では、はんだの層１００２は、図７の複数のはんだバンプ７０４であってよい。金属製のフタ１０６は、非伝導性接着剤１００４によってパッケージ基板に接続される。伝導性材料１００６は、金属製のフタ１０６を、電気的接続、接地、またはパッケージ基板１１４の最上金属層内の他の回路接続に接続する。或いは、金属製のフタ１０６を地板にまたはパッケージ基板１１４の内側の接続に電気的に接続するために、パッケージ基板１１４上の特定の領域において、電気的接続１００６の代わりにまたはその追加として導電性のフタ取り付けエポキシまたはその他の伝導性材料が使用されてよい。
集積回路ダイ１０２と金属製のフタ１０６との間にはんだの層１００２を使用することによって、接地された金属製のフタを、集積回路ダイ１０６の裏側の地板として使用することができる
更なる実施形態では、集積回路ダイは、例えば図３に示されるように、回路面と該回路面の反対側の裏面とを含む。裏面に、バンプ下地金属が形成される。バンプ下地金属に、はんだの層が形成される。はんだの層は、例えば、集積回路ダイ用の地板としてはもちろん、ダイを様々なパッケージ化方式に取り入れるために使用することができる。
別の実施形態では、集積回路ダイを作成する方法は、例えば図３に示されるように、ダイに回路面と該回路面の反対側の裏面とを形成することを含む。裏面に、バンプ下地金属が形成される。バンプ下地金属に、はんだの層が形成される。
上述のフローチャートの説明によって示されたこの方法は、特定の順序で実施される具体的なステップを参照にして説明および図示されているが、これらのステップは、特許請求の範囲から逸脱することなく組み合わせる、細分する、または並べ替えることが可能である。本明細書において具体的に指摘されない限り、ステップの順序およびグループ分けは、本発明に対する制限にならない。
本明細書で開示される発明は、具体的な実施形態およびそれらの応用を用いて説明されているが、当業者ならば、以下の特許請求の範囲に定められた発明の範囲から逸脱することなく数々の修正および変更を加えることが可能である。
上述の具体的な実施形態およびそれらの応用は、例示目的のために過ぎず、以下の特許請求の範囲内でなされえる修正および変更を排除しない。

Claims (22)

  1. 集積回路パッケージであって、
    回路面と前記回路面の反対側の裏面とを有する集積回路ダイと、
    前記裏面に形成されるバンプ下地金属と、
    前記バンプ下地金属に形成されるはんだの層と、
    を備える集積回路パッケージ。
  2. 請求項１に記載の集積回路パッケージであって、さらに、
    前記はんだの層によって前記バンプ下地金属にはんだ付けされる金属製のフタを備える集積回路パッケージ。
  3. 請求項２に記載の集積回路パッケージであって、さらに、
    前記金属製のフタに固定されるパッケージ基板を備える集積回路パッケージ。
  4. 請求項３に記載の集積回路パッケージであって、さらに、
    前記金属製のフタと前記パッケージ基板との間に形成される電気的接続部を備える集積回路パッケージ。
  5. 請求項３に記載の集積回路パッケージであって、さらに、
    前記金属製のフタと集積回路ダイの裏側との間に形成される電気的接続部を備える集積回路パッケージ。
  6. 請求項３に記載の集積回路パッケージであって、さらに、
    前記パッケージ基板を前記金属製のフタに固定させるための接着剤を備える集積回路パッケージ。
  7. 請求項１に記載の集積回路パッケージであって、
    前記はんだの層は、連続的なはんだ層を含む、集積回路パッケージ。
  8. 請求項１に記載の集積回路パッケージであって、
    前記はんだの層は、複数のはんだバンプを含む、集積回路パッケージ。
  9. 請求項８に記載の集積回路パッケージであって、さらに、
    前記はんだバンプ間に熱化合物を備える集積回路パッケージ。
  10. 請求項１に記載の集積回路パッケージであって、さらに、
    前記集積回路ダイの前記裏面に形成される前記バンプ下地金属にはんだ付けされるヒートシンク構造を備える集積回路パッケージ。
  11. 集積回路パッケージを作成する方法であって、
    回路面と前記回路面の反対側の裏面とを有する集積回路ダイを用意するステップと、
    前記裏面にバンプ下地金属を形成するステップと、
    前記バンプ下地金属にはんだの層を形成するステップと、
    を備える方法。
  12. 請求項１１に記載の方法であって、さらに、
    前記はんだの層によって前記バンプ下地金属に金属製のフタをはんだ付けするステップを備える方法。
  13. 請求項１２に記載の方法であって、さらに、
    前記金属製のフタにパッケージ基板を固定させるステップ備える方法。
  14. 請求項１３に記載の方法であって、さらに、
    前記金属製のフタと前記パッケージ基板との間に電気的接続部を形成するステップを備える方法。
  15. 請求項１３に記載の方法であって、さらに、
    前記金属製のフタと集積回路ダイの裏側との間に電気的接続部を形成するステップを備える方法。
  16. 請求項１３に記載の方法であって、さらに、
    導電性接着剤によって前記パッケージ基板を前記金属製のフタに固定させるステップを備える方法。
  17. 請求項１１に記載の方法であって、さらに、
    前記はんだの層を連続的なはんだ層として形成するステップを備える方法。
  18. 請求項１１に記載の方法であって、さらに、
    前記はんだの層を複数のはんだバンプとして形成するステップを備える方法。
  19. 請求項１１に記載の方法であって、さらに、
    前記はんだバンプ間に熱化合物を形成するステップを備える方法。
  20. 請求項１１に記載の方法であって、さらに、
    前記集積回路ダイの前記裏面に形成される前記バンプ下地金属にヒートシンク構造をはんだ付けするステップを備える方法。
  21. 集積回路ダイであって、
    回路面、および前記回路面の反対側の裏面と、
    前記裏面に形成されるバンプ下地金属と、
    前記バンプ下地金属に形成されるはんだの層と、
    を備える集積回路ダイ。
  22. 集積回路ダイを作成する方法であって、
    ダイ基板に回路面と前記回路面の反対側の裏面とを形成するステップと、
    前記裏面にバンプ下地金属を形成するステップと、
    前記バンプ下地金属にはんだの層を形成するステップと、
    を備える方法。
JP2010509314A 2007-05-25 2007-09-28 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ Pending JP2010528472A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/753,591 US20080290502A1 (en) 2007-05-25 2007-05-25 Integrated circuit package with soldered lid for improved thermal performance
PCT/US2007/020975 WO2008147387A1 (en) 2007-05-25 2007-09-28 Integrated circuit package with soldered lid for improved thermal performance

Publications (1)

Publication Number Publication Date
JP2010528472A true JP2010528472A (ja) 2010-08-19

Family

ID=40071643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010509314A Pending JP2010528472A (ja) 2007-05-25 2007-09-28 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ

Country Status (7)

Country Link
US (1) US20080290502A1 (ja)
EP (1) EP2150974A4 (ja)
JP (1) JP2010528472A (ja)
KR (1) KR20100014789A (ja)
CN (1) CN101652856A (ja)
TW (1) TW200847357A (ja)
WO (1) WO2008147387A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402965B (zh) * 2010-07-19 2013-07-21 Lsi Corp 實施以金屬絕緣體金屬為基礎之去耦合電容器的缺陷率免疫技術
US8816496B2 (en) * 2010-12-23 2014-08-26 Intel Corporation Thermal loading mechanism
TWI451543B (zh) * 2011-03-07 2014-09-01 Unimicron Technology Corp 封裝結構及其製法暨封裝堆疊式裝置
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
US9287233B2 (en) 2013-12-02 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Adhesive pattern for advance package reliability improvement
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
TW202407897A (zh) * 2022-08-04 2024-02-16 創世電股份有限公司 半導體功率元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2001210737A (ja) * 2000-01-27 2001-08-03 Tdk Corp 半導体チップパッケージおよびその製造方法
JP2001298131A (ja) * 2000-03-13 2001-10-26 Internatl Business Mach Corp <Ibm> 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8807729D0 (en) * 1988-03-31 1988-05-05 British Telecomm Device mounting
JP3461632B2 (ja) * 1995-08-28 2003-10-27 三菱電機株式会社 半導体レーザ装置
US6222263B1 (en) * 1999-10-19 2001-04-24 International Business Machines Corporation Chip assembly with load-bearing lid in thermal contact with the chip
AU1348901A (en) * 1999-10-28 2001-05-08 P1 Diamond, Inc. Improved diamond thermal management components
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
KR100443399B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
TW529112B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Flip-chip packaging having heat sink member and the manufacturing process thereof
US20040080033A1 (en) * 2002-04-09 2004-04-29 Advanced Semiconductor Engineering Inc. Flip chip assembly and method for producing the same
US20040007780A1 (en) * 2002-07-09 2004-01-15 Hundt Paul Joseph Particle-filled semiconductor attachment material
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
US6867978B2 (en) * 2002-10-08 2005-03-15 Intel Corporation Integrated heat spreader package for heat transfer and for bond line thickness control and process of making
CA2409912C (en) * 2002-10-25 2008-04-01 Ibm Canada Limited-Ibm Canada Limitee Improvements in grounding and thermal dissipation for integrated circuit packages
TWI236118B (en) * 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
KR100510543B1 (ko) * 2003-08-21 2005-08-26 삼성전자주식회사 표면 결함이 제거된 범프 형성 방법
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US20050286234A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Thermally conductive composite interface and methods of fabrication thereof for an electronic assembly
US7183641B2 (en) * 2005-03-30 2007-02-27 Intel Corporation Integrated heat spreader with intermetallic layer and method for making
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US20080142968A1 (en) * 2006-12-15 2008-06-19 International Business Machines Corporation Structure for controlled collapse chip connection with a captured pad geometry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2001210737A (ja) * 2000-01-27 2001-08-03 Tdk Corp 半導体チップパッケージおよびその製造方法
JP2001298131A (ja) * 2000-03-13 2001-10-26 Internatl Business Mach Corp <Ibm> 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置

Also Published As

Publication number Publication date
TW200847357A (en) 2008-12-01
WO2008147387A1 (en) 2008-12-04
CN101652856A (zh) 2010-02-17
EP2150974A4 (en) 2011-02-23
EP2150974A1 (en) 2010-02-10
US20080290502A1 (en) 2008-11-27
KR20100014789A (ko) 2010-02-11

Similar Documents

Publication Publication Date Title
TWI773404B (zh) 半導體封裝
US6590282B1 (en) Stacked semiconductor package formed on a substrate and method for fabrication
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7863731B2 (en) Heat-dissipating structure and heat-dissipating semiconductor package having the same
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
US8304922B2 (en) Semiconductor package system with thermal die bonding
TW201411788A (zh) 集成電路封裝件及其裝配方法
CN110931479A (zh) 半导体封装体
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
US11830786B2 (en) Semiconductor package and method for manufacturing the same
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
KR20230120966A (ko) 패키지 구조 및 그 제조 방법
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
JP2006228897A (ja) 半導体装置
US20070166881A1 (en) Package structure and method for manufacturing the same
TW200423342A (en) Chip package structure and process for fabricating the same
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
US20240079366A1 (en) Semiconductor package
JP2008112878A (ja) 半導体装置
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
US20030151132A1 (en) Microelectronic die providing improved heat dissipation, and method of packaging same
TWI416698B (zh) 半導體封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319