JP2001298131A - 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ - Google Patents

効率のよい熱伝達のための内部構造を備えたチップ・パッケージ

Info

Publication number
JP2001298131A
JP2001298131A JP2001065576A JP2001065576A JP2001298131A JP 2001298131 A JP2001298131 A JP 2001298131A JP 2001065576 A JP2001065576 A JP 2001065576A JP 2001065576 A JP2001065576 A JP 2001065576A JP 2001298131 A JP2001298131 A JP 2001298131A
Authority
JP
Japan
Prior art keywords
cover
chip
heat
heat transfer
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001065576A
Other languages
English (en)
Other versions
JP3447051B2 (ja
Inventor
Shunwei Moku Lawrence
ローレンス・シュンウェイ・モク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001298131A publication Critical patent/JP2001298131A/ja
Application granted granted Critical
Publication of JP3447051B2 publication Critical patent/JP3447051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 チップ表面からカバーまでの直接融着接続熱
路が構築されるチップ・パッケージ構造の原理を提供す
る。 【解決手段】 チップ１の表面における熱路の位置は融
着部材によって与えられる。カバー７上の熱路位置はこ
れに対して、低熱インピーダンス接続である、良熱伝導
性通路部材のカバー接触端部で接続されており、良熱伝
導性通路部材１１は、カバー７がチップ上に定置保持さ
れた時に、良熱伝導性部材１１のチップ接触端部１３が
チップ１の表面上のチップ接触融着部材１０に接触する
ような長さを有する。次いで、低温度のエクスカーショ
ンおよびドウェルを行って、融着部材１０と、良熱伝導
性部材１１のチップ接触端部１３とを融着し、これによ
って直接チップの表面からカバー７までの低熱インピー
ダンスを提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路チッ
プ・パッケージングの分野のものであり、特に直接チッ
プからパッケージの外側カバーまでの熱伝達路を備えた
半導体チップ・パッケージングの分野のものである。
【０００２】
【従来の技術】半導体チップに対する密度および電力に
対する仕様が進むにつれて、チップから発生する熱を除
去できること、および、発生した熱をチップ・パッケー
ジの外側へ伝達できることが、ますます必要になる。現
状のチップで発生する電力は約５０ワットで、将来は２
００ワット程度必要になると予測される。進歩にともな
い、現行パッケージ技法において、局所領域ホット・ス
ポットを最小限に抑えながら発生した熱を伝達できるこ
とが課題となっている。
【０００３】チップ・パッケージングにおいて、目標
は、パッケージ構造の最も簡単な構造により最大の熱伝
達を与えることである。簡単であるとは、構造および組
み立ての双方で簡単であるということである。
【０００４】技術の現状において、半導体チップ・パッ
ケージング技法は熱放散用にかなりの追加構造を含んで
おり、これによって組み立てがより複雑になる。
【０００５】幾つかの例は次のものを含む。
【０００６】集積回路チップから半導体パッケージのカ
バーへ熱を伝える熱伝導流体を使用すること。熱流体は
チップとカバーの間のギャップに収められており、液体
を収め、かつチップを保護するのに追加構造を必要とす
る。この技法の例を米国特許第４３２３９１４号に示
す。
【０００７】組み立て時の熱接続部材の圧力による恒久
的な物理的変形がある状態で、チップとカバーの間の機
械的熱接続を使用すること。構造物、特にチップに対す
る圧力の悪影響と、機械的接合部の変形部の熱抵抗が、
この技法の考慮点である。例を米国特許第５７８６６３
５号に示す。
【０００８】組み立て後定位置に保持される、チップと
カバーの間に配置されたハンダなどの融着コラムを配置
し、これを支持する重合体フィルム・タイプの構造要素
を使用すること。カバーの下で組み立て後に構造要素が
存在したままであることはこの技法の考慮事項である。
例を１９９１年１２月のリサーチ・ディスクロージャ
（Research Disclosure）Ｎｏ．３３２に示す。
【０００９】熱通路の圧縮と空冷能力を与える結合形状
の金属カバーを使用すること。例を１９９１年１月のリ
サーチ・ディスクロージャＮｏ．３２１に示す。
【００１０】
【発明が解決しようとする課題】チップからカバーおよ
び環境へ熱を伝える際に低い熱インピーダンスを有す
る、圧力のないチップ・パッケージング技術が当技術分
野で必要とされている。
【００１１】
【課題を解決するための手段】チップの表面からカバー
までの直接融着接続熱路が構築された、チップ・パッケ
ージの構造原理が与えられる。チップ表面上の熱路の位
置は融着部材によって与えられる。カバーにおける熱路
配置は、低い熱インピーダンス接続である、良熱伝導性
通路部材のカバー接触端部でカバーにつながれる。良熱
伝導性通路部材は、チップ上にカバーが定置保持された
時に、良熱伝導部材のチップ接触端部がチップ表面上で
チップ接触融着部材に接触するような長さを有する。次
いで低温度のエクスカーションおよびドウェルが行わ
れ、融着部材および良熱伝導性部材のチップ接触端部を
融着し、これによって直接チップの背面からカバーまで
の熱インピーダンスが低減される。熱路用の融着部材を
望むだけ多く付着できる。良熱伝導性部材はポストやボ
ールなどの適宜形状とすることが可能であり、好ましい
伝導性に合わせて選択される。融着部材の材料は、低温
において良好なボンディングを与える特性に関して選択
される。チップにおける熱発生による応力は、熱路を配
置すること、および、チップとカバーの間に応力安定化
部材を使用することにより軽減される。
【００１２】
【発明の実施の形態】チップ内の回路密度が絶えず向上
する集積回路チップ・パッケージにおいて、個々のデバ
イスのサイズおよび電力消費量が小さくても、全体的な
電力消費量はかなりのワット数に達し、発生する熱はチ
ップの様々な領域で異なっている。本発明において、チ
ップ背面からチップ上のカバーまでの直接熱路が構築さ
れ、応力を制御するためにホット・スポットに熱路を付
加する能力を有しながら高い熱伝達を可能とする、チッ
プ・パッケージの構造原理が提供される。
【００１３】本発明は、図１、図２および図３に関し全
体的に説明される。図１および図２は、それぞれ、本発
明により提供されるカバーされたフリップ・チップの一
部の断面図および透視図を示す。図３は、チップ背面に
おける熱伝達路位置のレイアウト例を示す。
【００１４】図１および図２を参照すると、本発明は、
第１の例として、チップ１がその前面３に電気接続ボー
ル接点２を有し、ボール接点２が上記チップ１を上方に
支持し、電気接続および支持ピン６を有する基板５の上
面４から分離されているフリップ・チップ・タイプのテ
クノロジに適用されたものとして示されている。図示さ
れていない導電体は、基板５、およびボール接点２と支
持ピン６の間の電気的相互接続により支持される。カバ
ー７はチップ１と基板５のアセンブリ上に配置されてお
り、表面４との交点で密閉されている。本発明は、背面
９への融着熱接続を備え、かつ、チップ１でのホット・
スポットを制御するための複製物８ａおよび８ｂを備え
た状態で、チップ１の表面、すなわち本図の背面９から
直接カバー７までの低い熱インピーダンスの通路８を提
供することを含む。低い熱インピーダンスの通路８は、
低い熱インピーダンスの通路の残りの部分との融着界面
として働く背面９上に融着パッド１０を有している。通
路８に沿ったカバー７の下面から融着パッド１０までの
距離は、図１および図２の８、８ａおよび８ｂを置き換
える良熱伝導性部材１１の長さによってなされる。良熱
伝導性部材１１は、カバー７の下面へ低い熱インピーダ
ンス接続で接続する第１端部１２を有している。良熱伝
導性部材の長さは、カバー７がチップ１上に定置保持さ
れた時に、良熱伝導性部材１１のチップ接触端部１３が
チップ背面９のチップ接触融着パッド１０に接触するよ
うになっている。次いで、融着パッド１０を良熱伝導性
部材１１のチップ接触端部１３とチップの背面９の両方
と融着するように、低い温度のエクスカーションおよび
ドウェルが操作され、、これによって直接チップ１の背
面９からカバー７までの低熱インピーダンスを提供す
る。熱路用の融着パッドを望むだけ多くチップ１の背面
９に付着できる。良伝導性部材１１はポストやボールな
どの適宜形状であり、好ましい伝導性に合わせて選ばれ
る。融着パッド用の材料は、チップの動作温度で良好な
ボンディングを与える特性に合わせて選ばれる。チップ
における熱の発生による応力は熱路を配置することによ
って軽減される。図３に示すように、より大きいパッド
および小さいパッド１０のレイアウトで、チップ１の背
面９上で、様々なサイズおよび密度チップの背面上パッ
ドを使用することによって、チップ上のホット・スポッ
トからカバーまでの、したがってチップ上のホット・ス
ポットから環境までの熱路を提供する原理が行われるこ
とは明らかであろう。チップの電子回路がホット・スポ
ットを作り出す分だけ、パッドを任意の個所および多く
の個所に付着させてよいことは明らかであろう。パッド
１０はグリッド・パターンにある必要なく、そのサイズ
は、半導体チップ１の局所熱伝達要件に適合するように
変更することができる。これらは、ぬれ性を強化し、拡
散を阻止するために、数層の金属からなる。３つの層が
使用され、半導体チップ１の背面９に融着する第１層は
チタンやクロムなどの接着強化体であり、第２層はパラ
ジウムやニッケルなどの正規金属であり、最外層である
第３層は金である。
【００１５】図４ないし図６において、図は第１の例、
すなわち良熱伝導性部材がボールおよびポストであるフ
リップ・チップ・テクノロジとして与えられる。図にお
いて、熱路部材は中実として示されており、電気接続は
ハッチングされている。
【００１６】図４を参照すると、前の図の良熱伝導性部
材１２に１層の金属ボールを使用したパッケージの断面
図が示されている。半導体チップ１１１はハンダ・ボー
ル１１３を使用して基板１１２へボンディングされたフ
リップ・チップである。基板１１２に対する外部接続は
ハンダ・ボールの他のセット１１８である。パッケージ
の金属カバー１１５は基板１１２にハンダ止めされる
か、蝋付けされるか、接着される。金属ボール１２１の
層は金属カバー１１５の内側にハンダ止めされるか、蝋
付けされており、前の図における融着パッド１３に対応
し、半導体チップ１１１の裏側にある金属パッド１３１
にハンダ止めされている。カバー１１５がプラスチック
製である構造において、金属ボール１２１のアレイはプ
ラスチック・カバーの内側に埋め込まれ、金属カバーと
同様にチップ１１１におけるパッド１３１にハンダ止め
されている。
【００１７】図４の金属ボール界面の詳細構造を図５に
示す。金属または高融点のハンダ合金製である金属ボー
ル１２１が先ずハンダ止めまたは蝋付けの何れかによっ
てカバー１１５の内面にボンディングされる。次いで、
低融点のハンダ合金層１２５が金属ボール１２１上に置
かれる。半導体チップ１１１の裏側では、金属パッド１
３１が、鉛／スズ合金、スズ／インジウム合金、インジ
ウムまたは同等物などの他の低融点合金１２６で覆われ
ている。組み立て操作中に、チップを備えたパッケージ
は層１２５および１２６のハンダ材料の融点まで加熱さ
れる。層１２５、１２６および１３１が融解することに
よって、金属ボール１２１を半導体チップ１１１に融着
し、これによって前の図の通路１１を形成する。これら
の層１２５および１２６は、表面粗さおよび平坦度によ
ってもたらされる、チップ表面と金属ボールとの間の不
規則クリアランスを補償する。金属ボールが低融点のハ
ンダ合金から直接作られる場合に、クリアランスはさら
に補償される。この場合、ハンダ層１２５、あるいは層
１２５および１２６の両方をなくしてもよい。金属ボー
ル１２１の層によって、半導体チップ１１１に対する必
要な応力軽減が可能になる。それは、半導体チップ１１
１とカバー１１５との間の熱膨張不整合によって生じる
ものである。
【００１８】図６を参照すると、前の図の通路１１にポ
ストを使用することが示されている。ポストを使用する
大きな利点は、チップに対する機械的応力が低減するよ
うにコラムの高さを調整できる、さらなる応力軽減を可
能にすることである。図６において、銅や、比較的高い
融点を有するハンダ合金などの熱伝導性材料製である金
属カラム２２１が、低い融点を有するハンダ合金２２５
の層によって、パッケージの金属カバー２１５の内面へ
ハンダ止めされる。半導体チップ２１１の背面は、低融
点のハンダ合金２２６の層で覆われた金属パッド２３１
のアレイを有している。組み立て操作中に、パッケージ
はハンダ合金２２６の融点まで加熱され、ポスト２２１
と融着して、チップ２１１からパッケージのカバー２１
５までのより効率的な熱伝達通路をもたらすことにな
る。構造の変形として、ポスト２２１を銅または銅タン
グステン合金の一体物としてカバー２１５と組み合せる
ことが可能であり、または、ポスト２２１をカバー２１
５からの突起のアレイから作成できる。
【００１９】図１〜図６に関連して第１の例として使用
される「フリップ・チップ」タイプのテクノロジに加え
て、本発明は図７に関連して示すワイヤ・ボンディング
や、図８に示したカバーを通る金属カラムなどの他のテ
クノロジにも有用である。
【００２０】図７を参照すると、ボール・グリッド・ア
レイのパッケージ・ハウジングの断面図が示されてい
る。ここでは、半導体チップ３１０が基板３１２の中央
キャビティ３１１に置かれ、当技術分野で公知のワイヤ
・ボンディング・テクノロジにより基板３１２の表面上
でワイヤ（図示せず）に接続されている。基板３１２か
ら外部までの接続はハンダ・ボール３１８のアレイによ
る。金属カバー３１５は基板にハンダ止めされるか、蝋
付けされるか、接着されている。金属ボール３２１のア
レイは、カバー３１５の内面、および半導体チップ３１
１の能動面３３３における金属パッド３３１にハンダ止
めされている。電気的に絶縁されているが熱的に伝導性
のある薄膜３３２の層が、金属パッド３３１とチップの
能動面３３３との間に置かれ、短絡を防止する。
【００２１】図８を参照すると、カバーを貫通して延
び、これと一体化した金属カラムのアレイと一体化した
金属カバーを使用したボール・グリッド・アレイ・パッ
ケージの断面図が示されている。半導体チップ４１１は
ハンダ・ボール４１３を使用して基板４１２にボンディ
ングされたフリップ・チップであり、外部接続が基板４
１２の反対側におけるハンダ・ボール４１８によって与
えられる。金属カバー４１５を、基板４１２にハンダ止
めするか、蝋付けするか、接着するかして、半導体チッ
プ４１１を保護する。金属カラム４２１のアレイは金属
カバー４１５を通って打ち抜かれ、各アレイは、各金属
カラムの一端がカバー４１５の外側から突出するよう
に、カバー４１５を通して打ち抜いた際の変形部によっ
て把持されたままとなる。カラムの位置は、一般に、半
導体チップ４１１の裏側で前の図で使用されたタイプの
金属パッドと整合している。金属カラムが接触している
状態で、低融点のハンダ合金の層４２６はパッドを覆
う。パッケージの組み立て中に、パッケージはハンダ合
金の融点まで加熱され、カバー４１５は金属カラム４２
１が融解ハンダ合金４２６に挿入されるまで押し下げら
れる。金属カラム４２１はハンダ４２６によってチップ
４１１に熱接触できるが、チップに不必要な機械的応力
を及ぼしてはならない。金属カラムは成形または燒結方
法によって一体物としての金属カバーの一部として製造
される。金属カラムはカバーの材料とは違う材料から作
成することも可能であり、たとえばカラムは銅製とし、
カバーは銅／タングステン合金製としてよい。
【００２２】考察した全てのパッケージ・テクノロジに
おいて、熱路材料の直径、長さ、および材料選択を変え
ることによって、チップに対する機械的応力をさらに軽
減することが可能である。
【００２３】間にインタポーザを備えた２層のボールを
用いて、チップ上の機械的応力をさらに軽減できる。こ
のような構造を図９に示し、インタポーザ界面の拡大詳
細図を図１０に示す。
【００２４】図９を参照すると、当技術分野で公知であ
るが、本発明の一部ではない典型的なピン・グリッド・
アレイ・パッケージが示されている。これは本明細書で
は、チップと、パッケージのカバーとの間の２層の金属
ボールの構造を示す例として使用されている。本明細書
で説明されるアイデアは１つまたは複数のチップを有す
る他の半導体チップ・パッケージに適用できる。半導体
チップ５１１は、業界で一般に実施されているハンダ・
ボール５１３のアレイを使用して基板５１２にボンドさ
れたフリップ・チップである。基板５１２の外面は接続
ピン５１４のアレイを有している。金属カバー５１５は
基板５１２にハンダ止めされるか、蝋付けされるか、接
着される。金属ボール５１６および５１７の２つの層は
インタポーザ５１８にボンディングされている。
【００２５】界面の詳細構造を図１０に示す。図１０を
参照すると、インタポーザ５１８は、両面に材料の層５
２０と５２１が積層された、コア材料５１９の層から構
成される。外層５２０および５２１を共に接続する熱伝
導性材料で充填されたバイア５２２がある。バイア５２
２は金属ボール５１６および５１７と位置合わせされ
る。層５２０と５２１およびバイア５２２に好ましい材
料は銅である。バイア５２２が貫通して延びるコア層５
２３の材料は、インバール（ｉｎｖａｒ）、モリブデ
ン、または半導体チップの熱膨張係数とパッケージ・カ
バー５１５の熱膨張係数の間の熱膨張係数を有する他の
材料である。金属ボール５１６および５１７は、半導体
チップ５１１およびパッケージのカバー５１５と両立で
きるあらゆる種類の熱伝導性材料であってよい。たとえ
ば、これらは銅、鉛／スズ合金、スズ／インジウム合
金、またはインジウムである。銅を使用した場合、低融
点ハンダ合金の他の層を追加して、ボールをカバー５１
５の内面に融着し、また半導体チップ５１５の上面５２
５上の金属パッド５２４に融着する。低融点ハンダ合金
をボールに使用した場合、ボールをカバー５１５の内面
に、また半導体チップ５１１の金属パッドに直接ハンダ
止めできる。金属層５２０および５２１それぞれの上に
あるマスク５２７と５２８の任意選択の層は、図３に関
連して考察したパターンと同様のパターンでボール５１
６および５１７を個別に分離するのに有用である。
【００２６】以上説明したものが、低熱インピーダンス
の通路が、直接チップの表面上の位置からカバーまで、
したがって環境まで与えられた半導体一体化チップ・パ
ッケージングの原理である。
【００２７】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２８】（１）半導体チップがカバーの下かつカバ
ーに隣接した位置に電気的に接続された半導体チップ・
パッケージにおける、前記チップで発生した熱の伝達に
関する改良構造であって、前記チップの表面から前記カ
バーまでの、少なくとも１つの直接融着接続熱路を含む
改良構造。 （２）前記熱路が、前記カバーに接続された第１部分を
有し、かつ、前記チップの表面上で融着部材で融着され
た第２部分を有する良熱伝導性通路部材を含む、上記
（１）に記載の改良構造。 （３）前記熱路がボールおよびポストからなる群から選
択された少なくとも１つの部材を含む、上記（２）に記
載の改良構造。 （４）ボールおよびポストからなる群から選択された前
記部材が銅製である、上記（３）に記載の改良構造。 （５）前記カバーに対する前記熱路の接続が、少なくと
も、ボールおよびポストからなる前記群からの１つと前
記カバーとの間にある低融点温度金属を付着および融着
させることを含む、上記（３）に記載の改良構造。 （６）前記カバーに対する前記熱路の接続が、少なくと
も、カラム部材の一端で前記カバーを貫通させることを
含む、上記（３）に記載の改良構造。 （７）前記カラムが銅製であり、前記カバーが銅および
タングステンからなる合金製である、上記（６）に記載
の改良構造。 （８）前記融着部材が、前記チップの表面上に配置され
た少なくとも１層の低融点温度の金属パッドである、上
記（３）に記載の改良構造。 （９）前記融着部材が、前記チップの前記表面からそれ
ぞれが直列に配置されている、チタンおよびクロムから
なる群から選択された第１層と、パラジウムおよびニッ
ケルからなる群から選択された第２層と、金の第３層と
からなる低融点温度の金属パッドである、上記（８）に
記載の改良構造。 （１０）絶縁基板の領域が、熱放射表面を有する少なく
とも１つの集積回路チップを支持し、かつ、環境に露出
された外部表面と前記集積回路チップの前記熱放出表面
に隣接しかつそれから分離された内面とを有するカバー
部材を支持する、電子装置内の集積回路チップのパッケ
ージングにおける熱伝達改良構造であって、前記集積回
路チップの前記表面上の熱発生位置と前記カバー部材の
前記内面との間にある少なくとも１つの良熱伝導性通路
を含む熱伝達改良構造。 （１１）前記良熱伝導性通路が、前記集積回路チップの
前記表面上に低融点温度の金属融着部材を含む、上記
（１０）に記載の熱伝達改良構造。 （１２）前記良熱伝導性通路がボール、ポスト、および
カラムからなる群から選択された部材を含む、上記（１
１）に記載の熱伝達改良構造。 （１３）ボール、ポスト、およびカラムからなる群から
選択された前記良熱伝導性通路部材が銅製である、上記
（１１）に記載の熱伝達改良構造。 （１４）前記集積回路チップの前記表面上の低融点温度
の金属融着部材が、前記チップの前記表面からそれぞれ
直列に配置された、チタンおよびクロムからなる群から
選択された第１層と、パラジウムおよびニッケルからな
る群から選択された第２層と、金の第３層とからなる低
融点温度の金属パッドである、上記（１１）に記載の熱
伝達改良構造。 （１５）ボールおよびポストからなる群から選択された
前記良熱伝導性通路部材の前記カバーに対する接続が、
少なくとも、前記通路部材と前記カバーの間にある低融
点温度金属を付着および融着させることを含む、上記
（１４）に記載の熱伝達改良構造。 （１６）前記カラムの良熱伝導性通路部材の前記カバー
に対する接続が、少なくとも、前記カラム部材の一端に
前記カバーを貫通させることを含む、上記（１２）に記
載の熱伝達改良構造。 （１７）前記カラムが銅製であり、前記カバーが銅およ
びタングステンからなる合金製である、上記（１６）に
記載の熱伝達改良構造。 （１８）前記カラムの良熱伝導性通路部材の前記カバー
に対する接続が、前記カバーをモールド・プラスチック
から作成すること、および、前記カラムの良熱伝導性通
路部材をそれに埋め込むことを含む、上記（１２）に記
載の熱伝達改良構造。 （１９）前記カラムが高融点のハンダ合金製である、上
記（１６）に記載の熱伝達改良構造。 （２０）前記良熱伝導性通路部材が、インタポーザによ
って分離された金属ボールの２つの層から作成された、
上記（１２）に記載の熱伝達改良構造。
【図面の簡単な説明】
【図１】チップの表面とカバーの間に熱路を備えた本発
明の半導体チップ・パッケージの一部の断面図である。
【図２】チップの表面とカバーの間に熱路を備えた本発
明の半導体チップ・パッケージの一部の斜視図である。
【図３】チップ内の熱発生個所に対応した構成において
半導体チップ表面上に付着された融着部材パッドの例示
構成図である。
【図４】熱路用に１層の金属ボールのを使用した半導体
パッケージの断面図である。
【図５】図４のパッケージのチップに対するボールの界
面の拡大断面図である。
【図６】ポストが熱路として用いられている、図４のパ
ッケージのチップに対する熱路の界面の拡大断面図であ
る。
【図７】熱路がワイヤ・ボンド・アレイ領域内部でチッ
プを接続している、本発明のパッケージの実施形態の図
である。
【図８】パッケージのカバーと一体化された金属コラム
が熱路部材として働く半導体パッケージの実施形態であ
る。
【図９】インタポーザを備えた２層の金属ボールが機械
的応力を軽減するために使用される、本発明の半導体パ
ッケージの断面図である。
【図１０】インタポーザにより分離された２層の金属ボ
ールを使用した、図９の熱伝達界面の拡大断面図であ
る。
【符号の説明】
１ チップ ２ ボール接点 ３ 前面 ４ 上面 ５ 基板 ６ 電気接続および支持ピン ７ カバー ８ 低い熱インピーダンスの通路 ８ａ 低い熱インピーダンスの通路 ８ｂ 低い熱インピーダンスの通路 ９ 背面 １０ 融着パッド １１ 良伝導性部材 １２ 第１端部 １３ チップ接触端部 １１１ 半導体チップ １１２ 基板 １１３ ハンダ・ボール １１５ 金属カバー １１８ ハンダ・ボールの他のセット １２１ 金属ボール １２５ 低融点のハンダ合金層 １２６ 低融点のハンダ合金 １３１ 金属パッド ２１１ 半導体チップ ２１５ パッケージ、金属カバー ２２１ 金属カラム、ポスト ２２５ ハンダ合金 ２２６ ハンダ合金 ２３１ 金属パッドのアレイ ３１０ 半導体チップ ３１１ 中央キャビティ ３１２ 基板 ３１５ 金属カバー ３１８ ハンダ・ボール ３２１ 金属ボール ３３１ 金属パッド ３３２ 薄いフィルム ３３３ チップの能動面 ４１１ 半導体チップ ４１２ 基板 ４１３ ハンダ・ボール ４１５ 金属カバー ４１８ ハンダ・ボール ４２１ 金属カラム ４２６ 低融点のハンダ合金層、ハンダ合金、ハンダ ５１１ 半導体チップ ５１２ 基板 ５１３ ハンダ・ボール ５１４ 接続ピン ５１５ 金属カバー ５１６ 金属ボール ５１７ 金属ボール ５１８ インタポーザ ５１９ コア材料 ５２０ 材料、外層 ５２１ 材料、外層 ５２２ バイア ５２３ コア層 ５２４ 金属パッド ５２５ 上面 ５２７ マスク ５２８ マスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ Ｈ０５Ｋ 7/20 Ｆ Ｈ０５Ｋ 7/20 Ｂ Ｈ０１Ｌ 23/12 Ｊ Ｐ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】半導体チップがカバーの下かつカバーに隣
    接した位置に電気的に接続された半導体チップ・パッケ
    ージにおける、前記チップで発生した熱の伝達に関する
    改良構造であって、 前記チップの表面から前記カバーまでの、少なくとも１
    つの直接融着接続熱路を含む改良構造。
  2. 【請求項２】前記熱路が、前記カバーに接続された第１
    部分を有し、かつ、前記チップの表面上で融着部材で融
    着された第２部分を有する良熱伝導性通路部材を含む、
    請求項１に記載の改良構造。
  3. 【請求項３】前記熱路がボールおよびポストからなる群
    から選択された少なくとも１つの部材を含む、請求項２
    に記載の改良構造。
  4. 【請求項４】ボールおよびポストからなる群から選択さ
    れた前記部材が銅製である、請求項３に記載の改良構
    造。
  5. 【請求項５】前記カバーに対する前記熱路の接続が、少
    なくとも、ボールおよびポストからなる前記群からの１
    つと前記カバーとの間にある低融点温度金属を付着およ
    び融着させることを含む、請求項３に記載の改良構造。
  6. 【請求項６】前記カバーに対する前記熱路の接続が、少
    なくとも、カラム部材の一端で前記カバーを貫通させる
    ことを含む、請求項３に記載の改良構造。
  7. 【請求項７】前記カラムが銅製であり、前記カバーが銅
    およびタングステンからなる合金製である、請求項６に
    記載の改良構造。
  8. 【請求項８】前記融着部材が、前記チップの表面上に配
    置された少なくとも１層の低融点温度の金属パッドであ
    る、請求項３に記載の改良構造。
  9. 【請求項９】前記融着部材が、前記チップの前記表面か
    らそれぞれが直列に配置されている、チタンおよびクロ
    ムからなる群から選択された第１層と、パラジウムおよ
    びニッケルからなる群から選択された第２層と、金の第
    ３層とからなる低融点温度の金属パッドである、請求項
    ８に記載の改良構造。
  10. 【請求項１０】絶縁基板の領域が、熱放射表面を有する
    少なくとも１つの集積回路チップを支持し、かつ、環境
    に露出された外部表面と前記集積回路チップの前記熱放
    出表面に隣接しかつそれから分離された内面とを有する
    カバー部材を支持する、電子装置内の集積回路チップの
    パッケージングにおける熱伝達改良構造であって、前記
    集積回路チップの前記表面上の熱発生位置と前記カバー
    部材の前記内面との間にある少なくとも１つの良熱伝導
    性通路を含む熱伝達改良構造。
  11. 【請求項１１】前記良熱伝導性通路が、前記集積回路チ
    ップの前記表面上に低融点温度の金属融着部材を含む、
    請求項１０に記載の熱伝達改良構造。
  12. 【請求項１２】前記良熱伝導性通路がボール、ポスト、
    およびカラムからなる群から選択された部材を含む、請
    求項１１に記載の熱伝達改良構造。
  13. 【請求項１３】ボール、ポスト、およびカラムからなる
    群から選択された前記良熱伝導性通路部材が銅製であ
    る、請求項１１に記載の熱伝達改良構造。
  14. 【請求項１４】前記集積回路チップの前記表面上の低融
    点温度の金属融着部材が、前記チップの前記表面からそ
    れぞれ直列に配置された、チタンおよびクロムからなる
    群から選択された第１層と、パラジウムおよびニッケル
    からなる群から選択された第２層と、金の第３層とから
    なる低融点温度の金属パッドである、請求項１１に記載
    の熱伝達改良構造。
  15. 【請求項１５】ボールおよびポストからなる群から選択
    された前記良熱伝導性通路部材の前記カバーに対する接
    続が、少なくとも、前記通路部材と前記カバーの間にあ
    る低融点温度金属を付着および融着させることを含む、
    請求項１４に記載の熱伝達改良構造。
  16. 【請求項１６】前記カラムの良熱伝導性通路部材の前記
    カバーに対する接続が、少なくとも、前記カラム部材の
    一端に前記カバーを貫通させることを含む、請求項１２
    に記載の熱伝達改良構造。
  17. 【請求項１７】前記カラムが銅製であり、前記カバーが
    銅およびタングステンからなる合金製である、請求項１
    ６に記載の熱伝達改良構造。
  18. 【請求項１８】前記カラムの良熱伝導性通路部材の前記
    カバーに対する接続が、前記カバーをモールド・プラス
    チックから作成すること、および、前記カラムの良熱伝
    導性通路部材をそれに埋め込むことを含む、請求項１２
    に記載の熱伝達改良構造。
  19. 【請求項１９】前記カラムが高融点のハンダ合金製であ
    る、請求項１６に記載の熱伝達改良構造。
  20. 【請求項２０】前記良熱伝導性通路部材が、インタポー
    ザによって分離された金属ボールの２つの層から作成さ
    れた、請求項１２に記載の熱伝達改良構造。
JP2001065576A 2000-03-13 2001-03-08 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ Expired - Fee Related JP3447051B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52360600A 2000-03-13 2000-03-13
US09/523606 2000-03-13

Publications (2)

Publication Number Publication Date
JP2001298131A true JP2001298131A (ja) 2001-10-26
JP3447051B2 JP3447051B2 (ja) 2003-09-16

Family

ID=24085674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001065576A Expired - Fee Related JP3447051B2 (ja) 2000-03-13 2001-03-08 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ

Country Status (4)

Country Link
JP (1) JP3447051B2 (ja)
KR (1) KR20010091898A (ja)
CN (1) CN1165079C (ja)
TW (1) TW579555B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196885A (ja) * 2005-01-14 2006-07-27 Internatl Business Mach Corp <Ibm> 半導体モジュールにおける熱放散のための方法および装置
JP2007521639A (ja) * 2001-05-24 2007-08-02 フライズ メタルズ インコーポレイテッド 熱界面材と半田予備成型品
JP2010528472A (ja) * 2007-05-25 2010-08-19 エルエスアイ コーポレーション 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP2011091106A (ja) * 2009-10-20 2011-05-06 Shinko Electric Ind Co Ltd 熱伝導部材及びその製造方法、放熱用部品、半導体パッケージ
JP2013105878A (ja) * 2011-11-14 2013-05-30 Ibiden Co Ltd 電子部品及びその製造方法
JP2017059774A (ja) * 2015-09-18 2017-03-23 セイコーインスツル株式会社 電子部品
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品
EP1858076B1 (en) * 2006-05-16 2019-10-30 Avago Technologies International Sales Pte. Limited Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (ic) using integrated interposer for ic packages
JP2021528845A (ja) * 2018-06-14 2021-10-21 テキサス インスツルメンツ インコーポレイテッド 埋め込みパッケージにおける応力緩衝層
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US8553420B2 (en) * 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US10973142B2 (en) 2017-05-18 2021-04-06 Covidien Lp Hermetically sealed printed circuit boards
US10588231B2 (en) * 2017-05-18 2020-03-10 Covidien Lp Hermetically sealed printed circuit boards
CN210325761U (zh) * 2018-12-29 2020-04-14 华为技术有限公司 一种芯片装置及电子设备
KR20210018577A (ko) 2019-08-05 2021-02-18 삼성전자주식회사 반도체 패키지 장치
CN110767617A (zh) * 2019-10-31 2020-02-07 太极半导体（苏州）有限公司 一种分拣倒装芯片的封盖平衡性填充封装结构及工艺

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007521639A (ja) * 2001-05-24 2007-08-02 フライズ メタルズ インコーポレイテッド 熱界面材と半田予備成型品
KR101022583B1 (ko) 2001-05-24 2011-03-16 프라이즈 메탈즈, 인크. 방열재 및 땜납 프리폼
JP2006196885A (ja) * 2005-01-14 2006-07-27 Internatl Business Mach Corp <Ibm> 半導体モジュールにおける熱放散のための方法および装置
EP1858076B1 (en) * 2006-05-16 2019-10-30 Avago Technologies International Sales Pte. Limited Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (ic) using integrated interposer for ic packages
JP2010528472A (ja) * 2007-05-25 2010-08-19 エルエスアイ コーポレーション 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP2011091106A (ja) * 2009-10-20 2011-05-06 Shinko Electric Ind Co Ltd 熱伝導部材及びその製造方法、放熱用部品、半導体パッケージ
JP2013105878A (ja) * 2011-11-14 2013-05-30 Ibiden Co Ltd 電子部品及びその製造方法
JP2017059774A (ja) * 2015-09-18 2017-03-23 セイコーインスツル株式会社 電子部品
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品
JP2021528845A (ja) * 2018-06-14 2021-10-21 テキサス インスツルメンツ インコーポレイテッド 埋め込みパッケージにおける応力緩衝層
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法
WO2024089817A1 (ja) * 2022-10-26 2024-05-02 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW579555B (en) 2004-03-11
KR20010091898A (ko) 2001-10-23
CN1165079C (zh) 2004-09-01
JP3447051B2 (ja) 2003-09-16
CN1313637A (zh) 2001-09-19

Similar Documents

Publication Publication Date Title
JP3447051B2 (ja) 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP3165807B2 (ja) 電子半導体素子、多重チップモジュール及びその列
US6653575B2 (en) Electronic package with stacked connections and method for making same
US7230328B2 (en) Semiconductor package and laminated semiconductor package
US5047837A (en) Semiconductor device with heat transfer cap
US20060049517A1 (en) Flip chip semiconductor device and manufacturing method thereof
JP5050246B2 (ja) 熱分配器を一体化した電子デバイス
JPH08213519A (ja) 電子素子パッケージ
JPS6054785B2 (ja) 集積回路アセンブリの製造方法
JPH077038A (ja) 電子パッケージ
US6111199A (en) Integrated circuit package using a gas to insulate electrical conductors
JP2006093733A (ja) 半導体装置
US5469329A (en) Printed circuit board with bi-metallic heat spreader
JP5233853B2 (ja) 半導体装置
JP4886104B2 (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
US6111309A (en) Semiconductor device
JP5292827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2002270906A (ja) 熱電モジュール
JPH09321188A (ja) 半導体装置及びその実装方法
JP4225243B2 (ja) 半導体装置及び基板接続構造
JP3676590B2 (ja) 半導体装置
JPH06177206A (ja) 半導体装置
JPH05175251A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees