JPH06177206A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06177206A JPH06177206A JP32948692A JP32948692A JPH06177206A JP H06177206 A JPH06177206 A JP H06177206A JP 32948692 A JP32948692 A JP 32948692A JP 32948692 A JP32948692 A JP 32948692A JP H06177206 A JPH06177206 A JP H06177206A
- Authority
- JP
- Japan
- Prior art keywords
- holding plate
- semiconductor device
- semiconductor element
- mounting substrate
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、従来のフリップチップ方式で製作
した半導体装置が有するを問題点である加熱による素子
の損傷、動作した際の放熱性等を解決した半導体装置を
提供することを目的とする。 【構成】 実装基板３上に半導体素子２をフェイスダウ
ン方式で実装した半導体装置において、保持板１と、保
持板１の下面に持着されるとともに、バンプ電極５ａ〜
５ｅの形成されている半導体素子２と、保持板１の所定
の位置に設けられ、保持板１に垂直ないずれかの軸に対
して回転対称を成さない位置に配列されている複数の挿
嵌棒４ａ〜４ｄと、複数の挿嵌棒４ａ〜４ｄのそれぞれ
に対応しているとともに、複数の挿嵌棒４ａ〜４ｄのそ
れぞれが密嵌して装着される複数の孔６ａ〜６ｄを有
し、バンプ電極５ａ〜５ｅに対向してパッド電極５ａ〜
５ｅが設けられた実装基板とを備えることを特徴とする
半導体装置。
した半導体装置が有するを問題点である加熱による素子
の損傷、動作した際の放熱性等を解決した半導体装置を
提供することを目的とする。 【構成】 実装基板３上に半導体素子２をフェイスダウ
ン方式で実装した半導体装置において、保持板１と、保
持板１の下面に持着されるとともに、バンプ電極５ａ〜
５ｅの形成されている半導体素子２と、保持板１の所定
の位置に設けられ、保持板１に垂直ないずれかの軸に対
して回転対称を成さない位置に配列されている複数の挿
嵌棒４ａ〜４ｄと、複数の挿嵌棒４ａ〜４ｄのそれぞれ
に対応しているとともに、複数の挿嵌棒４ａ〜４ｄのそ
れぞれが密嵌して装着される複数の孔６ａ〜６ｄを有
し、バンプ電極５ａ〜５ｅに対向してパッド電極５ａ〜
５ｅが設けられた実装基板とを備えることを特徴とする
半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、実装基板上に半導体素
子をフリップチップ方式で実装した半導体装置に関する
ものである。
子をフリップチップ方式で実装した半導体装置に関する
ものである。
【０００２】
【従来の技術】電子機器の高性能化、多様化にともなっ
て、これらの電子回路に用いられる集積回路の高速化、
高集積化が進んできている。この結果、半導体チップの
高集積化が進み、これにともない外部接続回路との接続
端子数の増加および高密度実装に対応する技術が求めら
れるようになってきた。この要求に応える実装技術とし
ては、半導体チップの電極端子にバンプ電極を形成し、
実施基板上のパッド電極とバンプ電極とを接着して、半
導体チップを実装基板に実装するフリップチップ方式に
よる実装法がある。このとき、実装方法としては、バン
プ電極にはんだを用いてこれを熱で溶融し、パッド電極
とバンプ電極とを接着する方法がある（例えば、林 剛
他、“Ｃ−２７６ はんだバンプのセルフアライン作用
についての一考察” 電子情報通信学会春季全国大会予
稿集 p.5-227,1989年）。
て、これらの電子回路に用いられる集積回路の高速化、
高集積化が進んできている。この結果、半導体チップの
高集積化が進み、これにともない外部接続回路との接続
端子数の増加および高密度実装に対応する技術が求めら
れるようになってきた。この要求に応える実装技術とし
ては、半導体チップの電極端子にバンプ電極を形成し、
実施基板上のパッド電極とバンプ電極とを接着して、半
導体チップを実装基板に実装するフリップチップ方式に
よる実装法がある。このとき、実装方法としては、バン
プ電極にはんだを用いてこれを熱で溶融し、パッド電極
とバンプ電極とを接着する方法がある（例えば、林 剛
他、“Ｃ−２７６ はんだバンプのセルフアライン作用
についての一考察” 電子情報通信学会春季全国大会予
稿集 p.5-227,1989年）。
【０００３】また、これとは別に、パッド電極とバンプ
電極とを熱圧着する方法もある（例えば、H.Reichl“TA
PE-AUTOMATED-BONDING”IEEE/ISHM '90 IEMT Symposium
-Italy p.460〜470,1990）。
電極とを熱圧着する方法もある（例えば、H.Reichl“TA
PE-AUTOMATED-BONDING”IEEE/ISHM '90 IEMT Symposium
-Italy p.460〜470,1990）。
【０００４】
【発明が解決しようとする課題】しかし、いずれにして
も従来のフリップチップ方式で製作した半導体装置は、
パッド電極とバンプ電極とを加熱して接着していたの
で、加熱による素子の損傷（例えば、ＦＥＴのオーミッ
ク電極の劣化）をおこしていることがあった。また、パ
ッド電極とバンプ電極とを加熱により接着した場合は、
実装基板に半導体チップを実施した後に半導体チップの
故障が発見されても、故障した半導体チップを新たな他
のチップと交換することが困難であった。パッド電極と
バンプ電極とを加熱して接着するので、バンプ電極に用
いる材料も限定されていた。
も従来のフリップチップ方式で製作した半導体装置は、
パッド電極とバンプ電極とを加熱して接着していたの
で、加熱による素子の損傷（例えば、ＦＥＴのオーミッ
ク電極の劣化）をおこしていることがあった。また、パ
ッド電極とバンプ電極とを加熱により接着した場合は、
実装基板に半導体チップを実施した後に半導体チップの
故障が発見されても、故障した半導体チップを新たな他
のチップと交換することが困難であった。パッド電極と
バンプ電極とを加熱して接着するので、バンプ電極に用
いる材料も限定されていた。
【０００５】さらに、フリップチップ方式で製作した半
導体装置の場合には、半導体素子を動作した際の放熱性
に欠けるという問題点もあった。
導体装置の場合には、半導体素子を動作した際の放熱性
に欠けるという問題点もあった。
【０００６】そこで、本発明は、上記問題点を解決する
半導体装置を提供することを目的とする。
半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、実装基板上に半導体素子をフェイスダウン
方式で実装した半導体装置において、保持板と、保持板
の下面に持着されるとともに、バンプ電極の形成されて
いる半導体素子と、保持板の所定の位置に設けられた複
数の挿嵌棒と、複数の挿嵌棒のそれぞれに対応している
とともに、複数の挿嵌棒のそれぞれが密嵌して装着され
る複数の孔を有し、バンプ電極に対向してパッド電極が
設けられた実装基板とを備えることを特徴とする。
に本発明は、実装基板上に半導体素子をフェイスダウン
方式で実装した半導体装置において、保持板と、保持板
の下面に持着されるとともに、バンプ電極の形成されて
いる半導体素子と、保持板の所定の位置に設けられた複
数の挿嵌棒と、複数の挿嵌棒のそれぞれに対応している
とともに、複数の挿嵌棒のそれぞれが密嵌して装着され
る複数の孔を有し、バンプ電極に対向してパッド電極が
設けられた実装基板とを備えることを特徴とする。
【０００８】ここで、複数の挿嵌棒のそれぞれは、保持
板に垂直ないずれかの軸に対して回転対称又は対称を成
さない位置に配列されていることが望ましい。
板に垂直ないずれかの軸に対して回転対称又は対称を成
さない位置に配列されていることが望ましい。
【０００９】複数の挿嵌棒の外径とこれに対応する複数
の孔の内径はそれぞれ異なるものであってもよい。
の孔の内径はそれぞれ異なるものであってもよい。
【００１０】また、実装基板に設けられた複数の孔は、
熱伝導性中空部材を実装基板に嵌め込んで形成したもの
であってもよい。
熱伝導性中空部材を実装基板に嵌め込んで形成したもの
であってもよい。
【００１１】複数の孔内部の前記実装基板下面近傍には
熱伝導性物質が埋め込まれていてもよい。
熱伝導性物質が埋め込まれていてもよい。
【００１２】さらに、保持板の半導体素子が持着される
所定の位置には、位置決め用の文字、図形、記号若しく
は色分け模様が付されていることが望ましい。
所定の位置には、位置決め用の文字、図形、記号若しく
は色分け模様が付されていることが望ましい。
【００１３】
【作用】上記の構成によれば、半導体素子を下面に持着
した保持板には挿嵌棒が設けられており、この挿嵌棒が
実装基板に設けられた孔に密嵌して装着されるので、即
ち、挿嵌棒と孔とが摩擦力によって固定されるので、半
導体素子が保持板によって押さえ付けられて実装基板に
実装された半導体装置を得られる。
した保持板には挿嵌棒が設けられており、この挿嵌棒が
実装基板に設けられた孔に密嵌して装着されるので、即
ち、挿嵌棒と孔とが摩擦力によって固定されるので、半
導体素子が保持板によって押さえ付けられて実装基板に
実装された半導体装置を得られる。
【００１４】また、複数の挿嵌棒のそれぞれが、保持板
に垂直ないずれかの軸に対して回転対称を成さない位置
に配列されていれば、各挿嵌棒はそれぞれ決まった孔に
しか挿入されない。
に垂直ないずれかの軸に対して回転対称を成さない位置
に配列されていれば、各挿嵌棒はそれぞれ決まった孔に
しか挿入されない。
【００１５】複数の挿嵌棒の径がそれぞれ異なっていれ
ば、各挿嵌棒はそれぞれ決まった孔にしか挿入されな
い。
ば、各挿嵌棒はそれぞれ決まった孔にしか挿入されな
い。
【００１６】実装基板に設けられた複数の孔は、熱伝導
性中空部材を実装基板に嵌め込んで形成したものであれ
ば、半導体素子を動作したときに発生する熱がこれらの
孔から放熱される。
性中空部材を実装基板に嵌め込んで形成したものであれ
ば、半導体素子を動作したときに発生する熱がこれらの
孔から放熱される。
【００１７】複数の孔内部の実装基板下面近傍には熱伝
導性物質が埋め込まれていれば、半導体素子を動作した
ときに発生する熱は、熱伝導性物質から放熱される。
導性物質が埋め込まれていれば、半導体素子を動作した
ときに発生する熱は、熱伝導性物質から放熱される。
【００１８】保持板の半導体素子が持着される所定の位
置には、位置決め用の記号が付されていれば、半導体素
子を保持板に持着する位置を容易に確認することができ
る。
置には、位置決め用の記号が付されていれば、半導体素
子を保持板に持着する位置を容易に確認することができ
る。
【００１９】なお、保持板が熱伝導性物質を含んでいれ
ば、半導体素子を動作したときに発生する熱が保持板を
介して放熱され、挿嵌棒が熱伝導性物質を含んでいれ
ば、半導体素子を動作したときに発生する熱が挿嵌棒か
ら放熱される。また、半導体素子のバンプ電極は熱伝導
性材料を含んでいれば、半導体素子を動作したときに発
生する熱は、バンプ電極を介して伝えられる。
ば、半導体素子を動作したときに発生する熱が保持板を
介して放熱され、挿嵌棒が熱伝導性物質を含んでいれ
ば、半導体素子を動作したときに発生する熱が挿嵌棒か
ら放熱される。また、半導体素子のバンプ電極は熱伝導
性材料を含んでいれば、半導体素子を動作したときに発
生する熱は、バンプ電極を介して伝えられる。
【００２０】
【実施例】以下、添付図面を参照して本発明の実施例に
ついて説明する。なお、図面の説明において同一要素に
は同一符号を付し、重複する説明は省略する。
ついて説明する。なお、図面の説明において同一要素に
は同一符号を付し、重複する説明は省略する。
【００２１】図１に示すように、本発明に係る半導体装
置は、矩形の保持板１と、保持板１の下面の所定の位置
に保持されて接着された半導体素子２と、半導体素子２
が実装される実装基板３とを備えている。
置は、矩形の保持板１と、保持板１の下面の所定の位置
に保持されて接着された半導体素子２と、半導体素子２
が実装される実装基板３とを備えている。
【００２２】保持板１の下面には、図２に示すように、
半導体素子２が保持されて接着されているとともに、４
本の挿嵌棒４ａ〜４ｄが固着して設けられている。これ
ら４本の挿嵌棒４ａ〜４ｄのうち、図面左側の挿嵌棒４
ａと挿嵌棒４ｄとの相互の間隔は、図面右側の挿嵌棒４
ｂと挿嵌棒４ｃとの相互の間隔よりも広い間隔で配置さ
れている。また、この保持板１は、熱伝導性に優れてお
り、かつ、比較的硬質な物質、例えば、窒化アルミやコ
バール（銅とコバルトの合金）等で作られている。保持
板１の半導体素子２が持着される位置には位置決め用の
図形や記号（例えば、半導体素子が接着される領域を囲
む枠線や、半導体素子２の角になる位置に付した×印
等）が付されている。半導体素子２を保持板１に接着す
る接着剤としては熱伝導性に優れた樹脂、例えば、自然
硬化型銀ペースト等を用いる。挿嵌棒４ａ〜４ｄは、熱
伝導性に優れた物質、例えば、真ちゅう等を用いて作ら
れている。
半導体素子２が保持されて接着されているとともに、４
本の挿嵌棒４ａ〜４ｄが固着して設けられている。これ
ら４本の挿嵌棒４ａ〜４ｄのうち、図面左側の挿嵌棒４
ａと挿嵌棒４ｄとの相互の間隔は、図面右側の挿嵌棒４
ｂと挿嵌棒４ｃとの相互の間隔よりも広い間隔で配置さ
れている。また、この保持板１は、熱伝導性に優れてお
り、かつ、比較的硬質な物質、例えば、窒化アルミやコ
バール（銅とコバルトの合金）等で作られている。保持
板１の半導体素子２が持着される位置には位置決め用の
図形や記号（例えば、半導体素子が接着される領域を囲
む枠線や、半導体素子２の角になる位置に付した×印
等）が付されている。半導体素子２を保持板１に接着す
る接着剤としては熱伝導性に優れた樹脂、例えば、自然
硬化型銀ペースト等を用いる。挿嵌棒４ａ〜４ｄは、熱
伝導性に優れた物質、例えば、真ちゅう等を用いて作ら
れている。
【００２３】半導体素子２の下面には所定の位置にバン
プ電極５ａ〜５ｅが設けられてる。このバンプ電極５ａ
〜５ｅには、例えば、金や銅等の熱伝導性に優れた物質
が含まれている。実装基板３には、実装基板３の上面か
ら下面に縦貫した孔６ａ〜６ｄが、挿嵌棒４ａ〜４ｄの
それぞれに対応して設けられているとともに、パッド電
極７ａ〜７ｅが、バンプ電極５ａ〜５ｅのそれぞれに対
応する位置に設けられている。また、パッド電極７ａ〜
７ｅのリード線８ａ〜８ｅも実装基板３の上面に設けら
れている。本実施例では、実装基板３には放熱性に優れ
たセラミックが用いられているが、実装基板３を多層構
造とするためにポリイミドを用いたものであってもよ
い。
プ電極５ａ〜５ｅが設けられてる。このバンプ電極５ａ
〜５ｅには、例えば、金や銅等の熱伝導性に優れた物質
が含まれている。実装基板３には、実装基板３の上面か
ら下面に縦貫した孔６ａ〜６ｄが、挿嵌棒４ａ〜４ｄの
それぞれに対応して設けられているとともに、パッド電
極７ａ〜７ｅが、バンプ電極５ａ〜５ｅのそれぞれに対
応する位置に設けられている。また、パッド電極７ａ〜
７ｅのリード線８ａ〜８ｅも実装基板３の上面に設けら
れている。本実施例では、実装基板３には放熱性に優れ
たセラミックが用いられているが、実装基板３を多層構
造とするためにポリイミドを用いたものであってもよ
い。
【００２４】次に、本発明の実施例に係わる半導体装置
の製作工程について説明する。まず、保持板１の所定の
位置に、半導体素子２のバンプ電極が形成された面の裏
面を接着剤（例えば、自然硬化性銀ペースト）で接着す
る。このとき、上述したように保持板１には、半導体素
子２が持着される位置に位置決め用の図形として、半導
体素子が接着される領域を囲む枠線が付されているの
で、容易に位置決めを行うことができる。次いで、上述
した半導体素子２を持着した保持板１を、実装基板３の
上方にセットする。次いで、保持板１に固着された挿嵌
棒４ａ〜４ｄを、それぞれに対応して設けられた孔６ａ
〜６ｄに対向するように位置合わせを行う。次いで、挿
嵌棒４ａ〜４ｄをそれぞれに対応して設けられた孔６ａ
〜６ｄに挿入して半導体装置が製造される。このとき、
４本の挿嵌棒４ａ〜４ｄのうち、挿嵌棒４ａと挿嵌棒４
ｄとの相互の間隔は、挿嵌棒４ｂと挿嵌棒４ｃとの相互
の間隔よりも広い間隔で配置されているので、誤挿入を
防止することができる。即ち、保持板１に、このような
配列で挿嵌棒４ａ〜４ｄを設けると、実装基板に対して
垂直な軸のいずれに対しても回転対称とはならないの
で、実装基板に対する保持基板の方向は常に一定に限ら
れ、誤挿入を防止することができることになる。なお、
挿嵌棒４ａ〜４ｄまでのそれぞれの径を異なるものとす
ることでも同様の効果をえることはできる。
の製作工程について説明する。まず、保持板１の所定の
位置に、半導体素子２のバンプ電極が形成された面の裏
面を接着剤（例えば、自然硬化性銀ペースト）で接着す
る。このとき、上述したように保持板１には、半導体素
子２が持着される位置に位置決め用の図形として、半導
体素子が接着される領域を囲む枠線が付されているの
で、容易に位置決めを行うことができる。次いで、上述
した半導体素子２を持着した保持板１を、実装基板３の
上方にセットする。次いで、保持板１に固着された挿嵌
棒４ａ〜４ｄを、それぞれに対応して設けられた孔６ａ
〜６ｄに対向するように位置合わせを行う。次いで、挿
嵌棒４ａ〜４ｄをそれぞれに対応して設けられた孔６ａ
〜６ｄに挿入して半導体装置が製造される。このとき、
４本の挿嵌棒４ａ〜４ｄのうち、挿嵌棒４ａと挿嵌棒４
ｄとの相互の間隔は、挿嵌棒４ｂと挿嵌棒４ｃとの相互
の間隔よりも広い間隔で配置されているので、誤挿入を
防止することができる。即ち、保持板１に、このような
配列で挿嵌棒４ａ〜４ｄを設けると、実装基板に対して
垂直な軸のいずれに対しても回転対称とはならないの
で、実装基板に対する保持基板の方向は常に一定に限ら
れ、誤挿入を防止することができることになる。なお、
挿嵌棒４ａ〜４ｄまでのそれぞれの径を異なるものとす
ることでも同様の効果をえることはできる。
【００２５】また、挿嵌棒４ａ〜４ｄはそれぞれが各孔
６ａ〜６ｄに密嵌して装着され、即ち、各挿嵌棒４ａ〜
４ｄと各孔６ａ〜６ｄとは摩擦力によって固定され容易
に抜けることはない。従って、半導体素子２は保持板１
の下面に設けられていることから、保持板１が挿嵌棒４
ａ〜４ｄを介して実装基板３に固定されることで、半導
体素子２は保持板１に圧されて実装基板３に実装される
ことになる。このため、半導体素子２を実装基板３に実
装するに際しては加熱する必要がなくなる。
６ａ〜６ｄに密嵌して装着され、即ち、各挿嵌棒４ａ〜
４ｄと各孔６ａ〜６ｄとは摩擦力によって固定され容易
に抜けることはない。従って、半導体素子２は保持板１
の下面に設けられていることから、保持板１が挿嵌棒４
ａ〜４ｄを介して実装基板３に固定されることで、半導
体素子２は保持板１に圧されて実装基板３に実装される
ことになる。このため、半導体素子２を実装基板３に実
装するに際しては加熱する必要がなくなる。
【００２６】また、上述したように、実装基板３と、半
導体素子２の持着された保持板１とは、各挿嵌棒４ａ〜
４ｄと各孔６ａ〜６ｄとの摩擦力によって固定されてい
るので、この摩擦力よりも大きな力を加えることによっ
て取り外すことが可能である。このため、装着後に半導
体素子２が故障した場合でも、容易にリペアができる。
これはマルチチップモジュール等の複数の半導体素子を
実装した半導体装置においては特に有効である。
導体素子２の持着された保持板１とは、各挿嵌棒４ａ〜
４ｄと各孔６ａ〜６ｄとの摩擦力によって固定されてい
るので、この摩擦力よりも大きな力を加えることによっ
て取り外すことが可能である。このため、装着後に半導
体素子２が故障した場合でも、容易にリペアができる。
これはマルチチップモジュール等の複数の半導体素子を
実装した半導体装置においては特に有効である。
【００２７】また、上述したように、保持板２、半導体
素子２を保持板１に接着する接着剤、挿嵌棒４ａ〜４ｄ
またはバンプ電極５ａ〜５ｅに熱伝導性に優れた物質を
用て、実装基板３にセラミック等の放熱性に優れた物質
を用いていれば、半導体素子を動作したときの放熱性が
よくなる。
素子２を保持板１に接着する接着剤、挿嵌棒４ａ〜４ｄ
またはバンプ電極５ａ〜５ｅに熱伝導性に優れた物質を
用て、実装基板３にセラミック等の放熱性に優れた物質
を用いていれば、半導体素子を動作したときの放熱性が
よくなる。
【００２８】なお、上述した実施例の孔６ａ〜６ｄとし
て、挿嵌棒４ａ〜４ｄが密嵌するよりも径の大きな穴を
実装基板３に設け、この穴に真ちゅう製の挿嵌棒４ａ〜
４ｄが密嵌する大きさの中空部（孔６ａ〜６ｄとなる部
分）を有した円筒中空部材を挿嵌してもよい。このよう
にすれば、実装基板３として熱伝導性に欠ける物質を選
択しても、前述した放熱性を確保することが可能とな
る。
て、挿嵌棒４ａ〜４ｄが密嵌するよりも径の大きな穴を
実装基板３に設け、この穴に真ちゅう製の挿嵌棒４ａ〜
４ｄが密嵌する大きさの中空部（孔６ａ〜６ｄとなる部
分）を有した円筒中空部材を挿嵌してもよい。このよう
にすれば、実装基板３として熱伝導性に欠ける物質を選
択しても、前述した放熱性を確保することが可能とな
る。
【００２９】さらに、図３に示すように、孔６ａ〜６ｄ
の下側には熱伝導性の物質を埋め込んでもよい。このよ
うにすれば、半導体素子２を動作したときに発生する熱
は、熱伝導性物質から放熱されることになる。
の下側には熱伝導性の物質を埋め込んでもよい。このよ
うにすれば、半導体素子２を動作したときに発生する熱
は、熱伝導性物質から放熱されることになる。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体素子を下面に持着した保持板には挿嵌棒
が設けられており、この挿嵌棒が実装基板に設けられた
孔に密嵌して装着されるので、即ち、挿嵌棒と孔とが摩
擦力によって固定されるので、半導体素子は保持板によ
って押さえ付けられて実装基板に実装される。従って、
半導体素子を実装基板に装着する際に加熱する必要がな
いので、加熱による素子の損傷（例えば、ＦＥＴのオー
ミック電極の劣化）を招くことがない。また、半導体素
子と実装基板とははんだ等で融着されてるわけではな
く、上述したように摩擦力により実装されているので、
挿嵌棒と孔との間に生ずる摩擦力以上の力を加えること
で、半導体素子を交換することができる。これにより、
装着後に半導体素子が故障した場合でも、容易にリペア
することが可能となる。これはマルチチップモジュール
等の複数の半導体素子を実装した半導体装置においては
特に有効である。
よれば、半導体素子を下面に持着した保持板には挿嵌棒
が設けられており、この挿嵌棒が実装基板に設けられた
孔に密嵌して装着されるので、即ち、挿嵌棒と孔とが摩
擦力によって固定されるので、半導体素子は保持板によ
って押さえ付けられて実装基板に実装される。従って、
半導体素子を実装基板に装着する際に加熱する必要がな
いので、加熱による素子の損傷（例えば、ＦＥＴのオー
ミック電極の劣化）を招くことがない。また、半導体素
子と実装基板とははんだ等で融着されてるわけではな
く、上述したように摩擦力により実装されているので、
挿嵌棒と孔との間に生ずる摩擦力以上の力を加えること
で、半導体素子を交換することができる。これにより、
装着後に半導体素子が故障した場合でも、容易にリペア
することが可能となる。これはマルチチップモジュール
等の複数の半導体素子を実装した半導体装置においては
特に有効である。
【００３１】また、複数の挿嵌棒のそれぞれが、保持板
に垂直ないずれかの軸に対して回転対称を成さない位置
に配列されているか、あるいは複数の挿嵌棒の径がそれ
ぞれ異なっていれば、各挿嵌棒はそれぞれ決まった孔に
しか挿入されない。これによって挿嵌棒の誤挿入を防止
することができ、確実に実装することができる。
に垂直ないずれかの軸に対して回転対称を成さない位置
に配列されているか、あるいは複数の挿嵌棒の径がそれ
ぞれ異なっていれば、各挿嵌棒はそれぞれ決まった孔に
しか挿入されない。これによって挿嵌棒の誤挿入を防止
することができ、確実に実装することができる。
【００３２】さらに、保持板又は挿嵌棒が熱伝導性物質
を含んでいれば、半導体素子を動作したときに発生する
熱が保持板を介して放熱される。実装基板に設けられた
複数の孔、熱伝導性中空部材を実装基板に嵌め込んで形
成したものであれば、半導体素子を動作したときに発生
する熱がこれらの孔から放熱される。複数の孔内部の実
装基板下面近傍には熱伝導性物質が埋め込まれていれ
ば、半導体素子を動作したときに発生する熱は、熱伝導
性物質から放熱される。半導体素子のバンプ電極は熱伝
導性材料を含んでいるので、半導体素子を動作したとき
に発生する熱は、バンプ電極を介して伝えられる。この
ように、熱伝導性物質を用いれば、フリップチップ方式
を用いて実装しても放熱性に優れた半導体装置をえるこ
とができる。
を含んでいれば、半導体素子を動作したときに発生する
熱が保持板を介して放熱される。実装基板に設けられた
複数の孔、熱伝導性中空部材を実装基板に嵌め込んで形
成したものであれば、半導体素子を動作したときに発生
する熱がこれらの孔から放熱される。複数の孔内部の実
装基板下面近傍には熱伝導性物質が埋め込まれていれ
ば、半導体素子を動作したときに発生する熱は、熱伝導
性物質から放熱される。半導体素子のバンプ電極は熱伝
導性材料を含んでいるので、半導体素子を動作したとき
に発生する熱は、バンプ電極を介して伝えられる。この
ように、熱伝導性物質を用いれば、フリップチップ方式
を用いて実装しても放熱性に優れた半導体装置をえるこ
とができる。
【００３３】保持板の半導体素子が持着される所定の位
置には、位置決め用の記号が付されていれば、半導体素
子を保持板に持着する位置を容易に確認することができ
る。
置には、位置決め用の記号が付されていれば、半導体素
子を保持板に持着する位置を容易に確認することができ
る。
【図１】本発明の実施例に係る半導体装置の一部破砕斜
視図である。
視図である。
【図２】本発明の実施例に係る保持板及び半導体素子を
下方からみた斜視図である。
下方からみた斜視図である。
【図３】本発明の他の実施例の断面図である。
１…保持板、２…半導体素子、３…実装基板、４…挿嵌
棒、６…孔。
棒、６…孔。
Claims (7)
- 【請求項１】 実装基板上に半導体素子をフェイスダウ
ン方式で実装した半導体装置において、 保持板と、 前記保持板の下面に持着されるとともに、反対面にバン
プ電極の形成されている半導体素子と、 前記保持板の下面の所定の位置に設けられた複数の挿嵌
棒と、 前記複数の挿嵌棒のそれぞれに対応しているとともに、
前記複数の挿嵌棒のそれぞれが密嵌して装着される複数
の孔を有し、前記バンプ電極に対向してパッド電極が設
けられた実装基板とを備えることを特徴とする半導体装
置。 - 【請求項２】 前記複数の挿嵌棒のそれぞれは、前記保
持板に垂直ないずれかの軸に対して回転対称又は対称を
成さない位置に配列されていることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 前記複数の挿嵌棒の外径とこれに対応す
る前記複数の孔の内径はそれぞれ異なることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項４】 前記実装基板に設けられた前記複数の孔
は、熱伝導性中空部材を実装基板に嵌め込んで形成した
ものであることを特徴とする請求項１に記載の半導体装
置。 - 【請求項５】 前記複数の孔内部の前記実装基板下面近
傍には熱伝導性物質が埋め込まれていることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項６】 前記保持板の前記半導体素子が持着され
る所定の位置には、位置決め用の記号が付されているこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項７】 前記保持板は、力学的強度が強くかつ熱
伝導の良好は物質を使用していることを特徴とする請求
項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32948692A JPH06177206A (ja) | 1992-12-09 | 1992-12-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32948692A JPH06177206A (ja) | 1992-12-09 | 1992-12-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177206A true JPH06177206A (ja) | 1994-06-24 |
Family
ID=18221914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32948692A Pending JPH06177206A (ja) | 1992-12-09 | 1992-12-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177206A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044059A (ja) * | 2007-08-10 | 2009-02-26 | Toshiba Corp | インターフェイスモジュール付きｌｓｉパッケージ及びインターフェイスモジュール |
| JP2009130048A (ja) * | 2007-11-21 | 2009-06-11 | Elpida Memory Inc | 半導体装置及び電子装置 |
-
1992
- 1992-12-09 JP JP32948692A patent/JPH06177206A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044059A (ja) * | 2007-08-10 | 2009-02-26 | Toshiba Corp | インターフェイスモジュール付きｌｓｉパッケージ及びインターフェイスモジュール |
| JP4496240B2 (ja) * | 2007-08-10 | 2010-07-07 | 株式会社東芝 | インターフェイスモジュール付きｌｓｉパッケージ |
| JP2009130048A (ja) * | 2007-11-21 | 2009-06-11 | Elpida Memory Inc | 半導体装置及び電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724472A (en) | Semiconductor device | |
| US4862322A (en) | Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH11233687A (ja) | サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP2002359345A (ja) | 半導体装置及びその製造方法 | |
| JP2005064479A (ja) | 回路モジュール | |
| JP4494249B2 (ja) | 半導体装置 | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| JP2713994B2 (ja) | パッケージ構造体 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH06177206A (ja) | 半導体装置 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JP4881369B2 (ja) | 半導体装置の製造方法 | |
| JP2006013555A (ja) | 半導体装置 | |
| JPS61224444A (ja) | 半導体チツプの装着方法 | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3285017B2 (ja) | 半導体装置 |