JPS61224444A - 半導体チツプの装着方法 - Google Patents
半導体チツプの装着方法Info
- Publication number
- JPS61224444A JPS61224444A JP6567385A JP6567385A JPS61224444A JP S61224444 A JPS61224444 A JP S61224444A JP 6567385 A JP6567385 A JP 6567385A JP 6567385 A JP6567385 A JP 6567385A JP S61224444 A JPS61224444 A JP S61224444A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder
- electrode
- semiconductor chip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体チップを回路基板に装着する際の必要条件は実装
密度が高く、また基板との熱膨張率との差により発生す
る応力を緩和できることが望ましい。
密度が高く、また基板との熱膨張率との差により発生す
る応力を緩和できることが望ましい。
本発明は半導体チップにピン状の電極リードを設けると
共に回路基板の電極に半田溜めを設け、これに電極リー
ドを挿入することにより応力を緩和した装着を行うもの
である。
共に回路基板の電極に半田溜めを設け、これに電極リー
ドを挿入することにより応力を緩和した装着を行うもの
である。
半導体集積回路は大容量化が進んでおりＩＣよりＬＳＩ
へ、またＬＳＩよりＶＬＳＩへと高密度化が行われてい
る。
へ、またＬＳＩよりＶＬＳＩへと高密度化が行われてい
る。
すなわち半導体チップ（以下略してチップ）はこれに形
成されている導体パターンのパターン幅の減少やパター
ン精度の向上などによって単位素子が小形化され、これ
によって高密度化が行われているが、同時にチップサイ
ズも拡大しており、現在では最大１４龍角程度のチップ
が実用化されている。
成されている導体パターンのパターン幅の減少やパター
ン精度の向上などによって単位素子が小形化され、これ
によって高密度化が行われているが、同時にチップサイ
ズも拡大しており、現在では最大１４龍角程度のチップ
が実用化されている。
さて、電算機を始めとする情報機器においては大量の情
報を高速に処理するために集積回路の高密度実装が必要
であり、パッシベーション技術の進歩と相いまって従来
のハーメチックシールパッケージや樹脂パッケージなど
の外装を備えた半導体素子に代わってチップの形で実装
することが行われている。
報を高速に処理するために集積回路の高密度実装が必要
であり、パッシベーション技術の進歩と相いまって従来
のハーメチックシールパッケージや樹脂パッケージなど
の外装を備えた半導体素子に代わってチップの形で実装
することが行われている。
すなわち多層配線が施されている回路基板に複数個のチ
ップを装着し、この回路基板をプリント配線基板に搭載
する実装方法が採られている。
ップを装着し、この回路基板をプリント配線基板に搭載
する実装方法が採られている。
本発明は複数個のチップを回路基板に装着する方法に関
するものである。
するものである。
チップをアルミナなどの回路基板（以下略して基板）に
装着する方法としてワイヤポンド方式。
装着する方法としてワイヤポンド方式。
フリップチップ方式などが知られている。
すなわちワイヤボンド方式はシリコン（Ｓｔ）半導体か
らなるチップをセラミック基板にダイボンディングした
後、チップの周辺に設けであるポンディングパッドと基
板の導体パターンの先端に設けであるパッドとを金（Ａ
ｕ）線などを用いて回路接続する方式である。
らなるチップをセラミック基板にダイボンディングした
後、チップの周辺に設けであるポンディングパッドと基
板の導体パターンの先端に設けであるパッドとを金（Ａ
ｕ）線などを用いて回路接続する方式である。
この方法は歴史が古くハーメチックシールタイプには現
在でも使用されているが配線長が長くなるために高周波
用には問題があり、また専用面積が大きなことから実装
密度が低いと云う問題がある。
在でも使用されているが配線長が長くなるために高周波
用には問題があり、また専用面積が大きなことから実装
密度が低いと云う問題がある。
またフリップチップタイプは集積回路が設けられている
チップのポンディングパッドが半田ボールで形成されて
おり、このチップ面を基板に対向させ、半田ボールを基
板のバンプに位置合わせして加熱し溶着させて装着して
いる。
チップのポンディングパッドが半田ボールで形成されて
おり、このチップ面を基板に対向させ、半田ボールを基
板のバンプに位置合わせして加熱し溶着させて装着して
いる。
この方法は配線長が短いため電気的特性は優れているが
、チップと基板との熱膨張率の差によってチップに応力
を生じ、そのためパッシベーション層にクランクを生じ
たり、基板を破壊させたりすると云う問題がある。
、チップと基板との熱膨張率の差によってチップに応力
を生じ、そのためパッシベーション層にクランクを生じ
たり、基板を破壊させたりすると云う問題がある。
これらのことから配線長が短く、且つチップに応力を生
じない装着方法が要望されている。
じない装着方法が要望されている。
大量の情報を高速に処理するためにチップは大形化され
ると共に高密度実装が行われているが、従来のフリップ
チップ方式は高密度化には適しているもののチップに応
力を生じ、チップを破壊し易いことが問題である。
ると共に高密度実装が行われているが、従来のフリップ
チップ方式は高密度化には適しているもののチップに応
力を生じ、チップを破壊し易いことが問題である。
上記の問題は半導体チップの面上にパターン形成したパ
ッドに電掘り一ドをピン立てすると共に、セラミック基
板は電極パッドを残してポリイミドで被覆した後、この
電極の中央をエツチングして半田溜を設け、このセラミ
ック基板を加熱して半田溜の半田を溶融させた状態で半
導体チップの電極リードを位置決めして挿入し、溶着さ
せることを特徴とする半導体チップの装着方法により解
決することができる。 パ
〔作用〕 本発明はフリップチップ方式の火点を無くする方法とし
てフリップチップ方式で使用する半田ボールの代わりに
ピン状の電極リードを設け、この電極リードの弾性を利
用して応力を緩和するものである。
ッドに電掘り一ドをピン立てすると共に、セラミック基
板は電極パッドを残してポリイミドで被覆した後、この
電極の中央をエツチングして半田溜を設け、このセラミ
ック基板を加熱して半田溜の半田を溶融させた状態で半
導体チップの電極リードを位置決めして挿入し、溶着さ
せることを特徴とする半導体チップの装着方法により解
決することができる。 パ
〔作用〕 本発明はフリップチップ方式の火点を無くする方法とし
てフリップチップ方式で使用する半田ボールの代わりに
ピン状の電極リードを設け、この電極リードの弾性を利
用して応力を緩和するものである。
すなわちアルミナセラミックの熱膨張率は５〜６Ｘ１０
−’ｃｍ／ｃｍ ”Ｃ１一方Ｓｉの熱膨張率は７．６３
Ｘ１０−６ｃＩＩｌ／Ｃｌｌ１℃であり、この不一致が
原因で温度変動に際して応力が生じ、厚さが約５００μ
ｍのＳｔチップは破壊している。
−’ｃｍ／ｃｍ ”Ｃ１一方Ｓｉの熱膨張率は７．６３
Ｘ１０−６ｃＩＩｌ／Ｃｌｌ１℃であり、この不一致が
原因で温度変動に際して応力が生じ、厚さが約５００μ
ｍのＳｔチップは破壊している。
そこで本発明はチップの電極リードを銅（Ｃｕ）のよう
に電導塵が良く且つ柔らかい金属でピン状に形成すると
共に、セラミック回路基板の電極部には半田溜めを設け
、チップの電極リードをこの半田溜めに挿入、して回路
接続する方式をとることにより応力の発生を回避するも
のである。
に電導塵が良く且つ柔らかい金属でピン状に形成すると
共に、セラミック回路基板の電極部には半田溜めを設け
、チップの電極リードをこの半田溜めに挿入、して回路
接続する方式をとることにより応力の発生を回避するも
のである。
第１図は本発明を実施したチップの正面図（Ａ）と平面
図（Ｂ）、また第２図は基板の断面図と電極部分の平面
図である。
図（Ｂ）、また第２図は基板の断面図と電極部分の平面
図である。
すなわちＬＳＩが形成されているチップｌにおいて従来
のフリップチップタイプではパッド２の上に半田ボール
が設けられているが、この場合はニッケル（Ｎｉ）メッ
キを施した直径２０μｍの１ｌｉｉｌ（Ｃｕ）線を用い
て電極リード３を形成する。
のフリップチップタイプではパッド２の上に半田ボール
が設けられているが、この場合はニッケル（Ｎｉ）メッ
キを施した直径２０μｍの１ｌｉｉｌ（Ｃｕ）線を用い
て電極リード３を形成する。
なおこの実施例の場合、パッド２の大きさは５０μｍ角
であり、また電極リード３の長さは０．５ｍｍである。
であり、また電極リード３の長さは０．５ｍｍである。
ここで電極リード３のパッド２への接着はフリップチッ
プボンディングに使用するボングーにカッタを付けて使
用する。
プボンディングに使用するボングーにカッタを付けて使
用する。
なおＣｕ線にＮｉメッキを施しである理由はボンディン
グ工程において酸化され、電極リード３の半田付は性が
低下するのを防ぐためである。
グ工程において酸化され、電極リード３の半田付は性が
低下するのを防ぐためである。
一方第２図に示す基板４はアルミナからなる多層セラミ
ック基板が用いられるが、この表面に真空蒸着法により
Ｃｕを約２μｍの厚さに形成して後チップ１を装着する
電極を含む導体パターンを写真食刻技術（ホトリソグラ
フィ）で形成した後Ｃｕメッキを行い、厚さ約２０μｍ
に成長させる。
ック基板が用いられるが、この表面に真空蒸着法により
Ｃｕを約２μｍの厚さに形成して後チップ１を装着する
電極を含む導体パターンを写真食刻技術（ホトリソグラ
フィ）で形成した後Ｃｕメッキを行い、厚さ約２０μｍ
に成長させる。
次に感光性ポリイミドを塗布して基板面よりも突出して
いる電極パッド５の高さまで絶縁層６でうめる。
いる電極パッド５の高さまで絶縁層６でうめる。
この際電極パッド５の上に薄く感光性ポリイミドが被覆
されるが、これはポトエソチングにより除去する。
されるが、これはポトエソチングにより除去する。
なお電極パッド５の大きさは直径約５０μｍである。
次ぎに電極パ・ノド５の中心部を写真食刻技術を用いて
エツチングして孔開けを行い、その後半田粒を充填して
後加熱して半田溜め７を作る。
エツチングして孔開けを行い、その後半田粒を充填して
後加熱して半田溜め７を作る。
ここでエツチング孔への半田粒の充填は基板４を容器内
にセットし、基板を揺動しながら微細な半田粒を流し込
むことにより行うことができる。
にセットし、基板を揺動しながら微細な半田粒を流し込
むことにより行うことができる。
以上のようにして形成した基板４を半田の融点以上の温
度に加熱し、この状態でチップ１の電極リード３を基板
４の電極パッド５に位置合わせして挿入することより装
着が行われる。
度に加熱し、この状態でチップ１の電極リード３を基板
４の電極パッド５に位置合わせして挿入することより装
着が行われる。
以上説明したように本発明はチップ１に設けである線状
の電極リード３を基板４の電極パッド５に設けである半
田溜め７に挿入することにより装着を行うものであって
、電極リード３の弾性により応力を吸収できるので、チ
ップ１の装着に当たって割れやクランク発生がなくなり
、信頼性を向上することができる。
の電極リード３を基板４の電極パッド５に設けである半
田溜め７に挿入することにより装着を行うものであって
、電極リード３の弾性により応力を吸収できるので、チ
ップ１の装着に当たって割れやクランク発生がなくなり
、信頼性を向上することができる。
第１図（Ａ）は本発明を実施したチップの正面図、同図
（Ｂ）は平面図、 第２図は回路基板の断面図、 第３図は電極を拡大した平面図、 である。 図において、 １はチップ、 ２はパッド・３は電極リード
、 ４は回路基板、５は電極パッド、 ６
は絶縁層、７は半田溜め、 である。 一国 を掻の拡大平面１珂 羊３因
（Ｂ）は平面図、 第２図は回路基板の断面図、 第３図は電極を拡大した平面図、 である。 図において、 １はチップ、 ２はパッド・３は電極リード
、 ４は回路基板、５は電極パッド、 ６
は絶縁層、７は半田溜め、 である。 一国 を掻の拡大平面１珂 羊３因
Claims (1)
- 半導体チップ（１）の面上にパターン形成したパッド
（２）に電極リード（３）をピン立てすると共に、セラ
ミック基板（４）は電極パッド（５）を残してポリイミ
ドで被覆した後、該電極パッド（５）の中央をエッチン
グして半田溜め（７）を設け、該セラミック基板（４）
を加熱して半田溜め（７）の半田を溶融させた状態で前
記半導体チップ（１）の電極リード（３）を位置決めし
て挿入し、溶着させることを特徴とする半導体チップの
装着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6567385A JPS61224444A (ja) | 1985-03-29 | 1985-03-29 | 半導体チツプの装着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6567385A JPS61224444A (ja) | 1985-03-29 | 1985-03-29 | 半導体チツプの装着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224444A true JPS61224444A (ja) | 1986-10-06 |
| JPH039620B2 JPH039620B2 (ja) | 1991-02-08 |
Family
ID=13293747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6567385A Granted JPS61224444A (ja) | 1985-03-29 | 1985-03-29 | 半導体チツプの装着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316735B1 (en) | 1996-11-08 | 2001-11-13 | Ricoh Company, Ltd. | Semiconductor chip mounting board and a semiconductor device using same board |
| JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0755892Y2 (ja) * | 1993-03-25 | 1995-12-25 | 株式会社荒木製作所 | ペット用ブラシ |
-
1985
- 1985-03-29 JP JP6567385A patent/JPS61224444A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316735B1 (en) | 1996-11-08 | 2001-11-13 | Ricoh Company, Ltd. | Semiconductor chip mounting board and a semiconductor device using same board |
| JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH039620B2 (ja) | 1991-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724472A (en) | Semiconductor device | |
| US7218005B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
| US6924173B2 (en) | Semiconductor device and method for the fabrication thereof | |
| JP2007043065A (ja) | 半導体装置 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JP4494249B2 (ja) | 半導体装置 | |
| JPH1187556A (ja) | 半導体装置 | |
| JPS61224444A (ja) | 半導体チツプの装着方法 | |
| CN101673717B (zh) | 半导体装置 | |
| TWI496250B (zh) | 封裝基板及其製法 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JPH09270477A (ja) | セラミック基板 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH0810738B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004014568A (ja) | 半導体装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPS6057957A (ja) | 接続構造 | |
| JP2004228200A (ja) | 半導体装置およびその製造方法 | |
| JPH10214911A (ja) | 半導体装置搭載用基板 | |
| JPH0439231B2 (ja) | ||
| JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 |