TWI496250B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI496250B
TWI496250B TW100138777A TW100138777A TWI496250B TW I496250 B TWI496250 B TW I496250B TW 100138777 A TW100138777 A TW 100138777A TW 100138777 A TW100138777 A TW 100138777A TW I496250 B TWI496250 B TW I496250B
Authority
TW
Taiwan
Prior art keywords
layer
package substrate
electrical contact
nickel
insulating protective
Prior art date
Application number
TW100138777A
Other languages
English (en)
Other versions
TW201318113A (zh
Inventor
Kung Hsien Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100138777A priority Critical patent/TWI496250B/zh
Publication of TW201318113A publication Critical patent/TW201318113A/zh
Application granted granted Critical
Publication of TWI496250B publication Critical patent/TWI496250B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Description

封裝基板及其製法
　　本發明係有關一種封裝基板及其製法，尤指一種可覆晶結合晶片之封裝基板及其製法。
　　自從IBM公司在1960年早期引入覆晶封裝(Flip Chip Package)技術以來，相較於打線接合(Wire Bond)技術，覆晶技術之特徵在於半導體晶片與基板間的電性連接係透過焊錫凸塊而非一般之金線。而該種覆晶技術之優點在於該技術可提升封裝密度以降低封裝元件尺寸，同時，該種覆晶技術不需使用長度較長之金線，故可提升電性性能。有鑑於此，業界在陶瓷基板上使用高溫焊錫，即所謂控制崩解之晶片連接技術(Control－Collapse Chip Connection, C4)，已有多年之久。近年來，由於高密度、高速度以及低成本之半導體元件需求之增加，同時因應電子產品之體積逐漸縮小的趨勢，將覆晶元件設置於低成本的有機電路板（例如，印刷電路板或基板），並以環氧樹脂底膠(Underfill resin)填充於晶片下方以減少矽晶片與有機電路板之架構間因熱膨脹差異所產生的熱應力，已呈現爆炸性的成長。
　　在現行覆晶技術中，半導體積體電路(IC)晶片的表面上配置有電極墊(electronic pad)，而封裝基板亦具有相對應的電性接觸墊，在該晶片以及封裝基板之間可以適當地設置焊錫凸塊或其他導電焊錫材料，使該晶片係以作用面朝下的模式設置於該封裝基板上，其中，該焊錫凸塊或導電黏著材料提供該晶片以及封裝基板間的電性輸入/輸出(I/O)以及機械性的連接。
　　一般覆晶技術係將複數金屬凸塊形成於晶片之電極墊上，以及數個由焊料所製成的預焊錫凸塊形成於封裝基板之電性接觸墊上，並在足以使該預焊錫凸塊熔融之回焊（solder reflow）溫度條件下，將預焊錫凸塊回焊至相對應之金屬凸塊，從而形成焊錫接。其後復使用底部填充材料以實現晶片與封裝基板的耦合，確保晶片與封裝基板兩者之電性連接的完整性與可靠性。
　　再者，後續將該封裝基板與半導體晶片等進行封裝製程時，為提供該封裝基板得以與外界電子裝置（如電路板）電性連接，通常必須於該封裝基板底面值設複數焊球，而為提供焊球有效接置於封裝基板上，即必須於該供接置焊球之封裝基板植球墊上預先形成供接置焊球之焊錫材料。
　　請參閱第1A及1B圖，係為習知覆晶式封裝基板1之製法。如第1A圖所示，一基板本體1a之置晶側上係具有複數銅材之線路100a與電性接觸墊100，該基板本體1a上形成有絕緣保護層101，且該絕緣保護層101形成有複數開孔101a，以令該電性接觸墊100外露出該開孔101a；接著，於該開孔101a中之電性接觸墊100上形成表面處理層11，且該表面處理層11之材質係為化鎳鈀浸金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)；最後，如第1B圖所示，於該表面處理層11上形成焊錫材料13，以於後續製程中，回焊該焊錫材料13而覆晶結合半導體晶片。
　　惟，習知之製法中，該焊錫材料13與電性接觸墊100之間的表面處理層11介面上易形成不良之介面合金共化物(Inter Metallic Compound, IMC)層12，如第1B’圖所示，而該不良之IMC層12因脆性較強，會損及該焊錫材料13後續所形成之焊球之機械強度、壽命及抗疲勞度(Fatigue Strength)，而導致焊球脫落，造成產品之可靠度不良。
　　再者，因該不良之IMC層12會隨回焊時間的增加而增厚，致減少焊錫材料13位於該開孔101a中之部分，導致焊錫材料13之固著力降低，而使該焊錫材料13後續所形成之焊球（圖未示）容易鬆落。
　　因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。
　　鑑於上述習知技術之缺失，本發明遂提供一種封裝基板，係為該表面處理層與該焊錫材料之間具有覆蓋層，該覆蓋層之材質係包含鎳與碳化矽。
　　本發明復提供一種封裝基板之製法，係於外露於基板本體之絕緣保護層開孔之電性接觸墊上形成表面處理層，再於該表面處理層、絕緣保護層之開孔之孔壁及該絕緣保護層上形成覆蓋層；接著，形成焊錫材料於該開孔中之覆蓋層上；以及移除該絕緣保護層上之覆蓋層中所含之鎳。
　　由上可知，本發明之封裝基板及其製法中，主要藉由形成覆蓋層，以強化該焊錫材料與電性接觸墊之間的表面處理層介面上之介面合金共化物(IMC)層，使該IMC層之穩定性提升，故該焊錫材料不會破裂，因而不會影響後續回焊製程中所形成之焊球之機械強度、壽命及抗疲勞度，而可避免焊球脫落，以提升產品之可靠度。
　　再者，因該經強化後之IMC層不會隨回焊時間增加而增厚，故可維持後續回焊焊錫材料所形成之焊球位於該開孔中之比例，以避免焊球之固著力降低之習知問題，故該焊球不易從該基板上鬆落。
　　又，該封裝基板之熱可藉由該覆蓋層進行傳導，使本發明可提升該封裝基板之散熱功效。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
　　請參閱第2A至2E圖，係為本發明封裝基板2之製法之剖視示意圖。
　　如第2A圖所示，首先，提供一具有複數電性接觸墊200與線路200a之基板本體2a，且該基板本體2a上具有絕緣保護層201，該絕緣保護層201形成有複數開孔201a，以令該些電性接觸墊200對應外露於各該開孔201a。
　　如第2B圖所示，於各該開孔201a中之電性接觸墊200上形成表面處理層21，且該表面處理層21之材質包含金。
　　於本實施例中，形成該表面處理層21之材質係為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)、及直接浸金(Direct Immersion Gold, DIG)之其中一者。
　　如第2C圖所示，於該表面處理層21、開孔201a之孔壁及該絕緣保護層201上藉由無電電鍍法（electroless method）形成覆蓋層22，且該覆蓋層22之材質係包含鎳22a與超細微粒子之碳化矽22b。於本實施例中，該覆蓋層22係為奈米複合材(nanocomposite)之材料所形成者，且作為電鍍用之導電層（seedlayer）。
　　如第2D圖所示，藉由該覆蓋層22，於該開孔201a中之覆蓋層22上電鍍形成焊錫材料23。
　　如第2E圖所示，藉由蝕刻方式，移除該絕緣保護層201上之覆蓋層22中所含之鎳22a，使該絕緣保護層201之表面附著有碳化矽22b。於後續結合晶片之製程中，回焊該焊錫材料23，以藉由該覆蓋層22，而於該焊錫材料23與電性接觸墊200之間的表面處理層21介面上形成良好之介面合金共化物(Inter Metallic Compond, IMC)層（圖未示）。
　　如第2E’圖所示，於另一實施例中，亦可移除該絕緣保護層201上之覆蓋層22中所含之碳化矽22b。
　　請參閱第3圖，於另一實施例中，該基板本體2a復包含一核心層20及設於該核心層20上、下表面上之增層結構20a,20b，且該些電性接觸墊200與該絕緣保護層201係形成於該增層結構20a,20b之外表面上，而該覆蓋層22係可依需求形成於該上表面上之電性接觸墊200與該絕緣保護層201上。
　　本發明之封裝基板2之製法，係藉由形成覆蓋層22，以於後續結合晶片（圖未示）之製程中，經回焊該焊錫材料23後能強化IMC層，使該經強化之IMC層之穩定性提升，故該焊錫材料23所形成之焊球不會破裂，因而不會影響該焊球之機械強度、壽命及抗疲勞度，有效避免焊球脫落，以提升產品之可靠度。
　　再者，經該覆蓋層22強化的IMC層，其厚度不會隨回焊時間增加而增厚，故當經回焊製程形成焊球（圖未示）後，可維持焊球位於該開孔201a中之比例，有效避免該焊球之固著力降低之習知問題，以使該焊球不易從該基板本體2a上鬆落。
　　又，當該焊錫材料23所形成之焊球結合晶片（圖未示）後，藉由該覆蓋層22易於導熱之特性，可提升該封裝基板2之散熱功效。
　　另外，藉由該覆蓋層22作為導電層，可節省製程之步驟與材料成本，無須額外形成電鍍用之導電層，故可大幅降低製作成本。
　　本發明復提供一種封裝基板2，係包括：表面具有複數電性接觸墊200之一基板本體2a、形成於該電性接觸墊200上之一表面處理層21、形成於該表面處理層21上之一覆蓋層22、以及形成於該覆蓋層22上之焊錫材料23。
　　所述之基板本體2a復具有覆蓋該些電性接觸墊200之絕緣保護層201，且該絕緣保護層201形成有複數開孔201a，以令該些電性接觸墊對應外露於各該開孔201a。
　　於另一實施例中，該基板本體2a係包含一核心層20及設於該核心層20上之增層結構20a,20b，且該電性接觸墊200與該絕緣保護層201係形成於該增層結構20a,20b之外表面上，又該絕緣保護層201之表面附著有碳化矽22b。
　　所述之表面處理層21係形成於該開孔201a中之電性接觸墊200上，且該表面處理層21之材質包含金。於本實施例中，該表面處理層21之材質係為化鎳/金(Ni/Au)、化鎳鈀金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)直接浸金(Direct Immersion Gold, DIG)、或電鍍鎳/化鍍鈀/電鍍金。
　　所述之覆蓋層22復形成於該開孔201a之孔壁上，且該覆蓋層22之材質係包含鎳22a與碳化矽22b。於本實施例中，該覆蓋層22係為奈米複合材(nanocomposite)之材料所形成者。
　　所述之焊錫材料23係形成於該開孔201a中之覆蓋層22上。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1,2．．．封裝基板
1a,2a．．．基板本體
100,200．．．電性接觸墊
100a,200a．．．線路
101,201．．．絕緣保護層
101a,201a．．．開孔
11,21．．．表面處理層
12．．．不良之IMC層
13,23．．．焊錫材料
20．．．核心層
20a,20b．．．增層結構
22．．．覆蓋層
22a．．．鎳
22b．．．碳化矽
　　第1A至1B圖係為習知覆晶式封裝基板之製法的剖視示意圖；其中，該第1B’圖係為第1B圖之局部放大圖；以及
　　第2A至2E圖係為本發明封裝基板之製法的剖視示意圖；其中，該第2E’圖係為第2E圖之另一態樣；以及
　　第3圖係為本發明封裝基板之製法之另一態樣的剖視示意圖。
2．．．封裝基板
2a．．．基板本體
200．．．電性接觸墊
201．．．絕緣保護層
201a．．．開孔
21．．．表面處理層
22．．．覆蓋層
22b．．．碳化矽
23．．．焊錫材料

Claims (12)

  1. 一種封裝基板，係包括：
    　　基板本體，係具有電性接觸墊與覆蓋該電性接觸墊之絕緣保護層，且該絕緣保護層形成有開孔，以令該電性接觸墊外露於該開孔；
    　　表面處理層，係形成於該開孔中之電性接觸墊上，且該表面處理層之材質包含金；
    　　覆蓋層，係形成於該表面處理層與該開孔之孔壁上，且該覆蓋層之材質係包含鎳與碳化矽；以及
    　　焊錫材料，係形成於該開孔中之覆蓋層上。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該基板本體係包含核心層及設於該核心層上之增層結構，且該電性接觸墊與該絕緣保護層係形成於該增層結構之外表面上。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該絕緣保護層之表面附著有碳化矽。
  4. 如申請專利範圍第1項所述之封裝基板，其中，該表面處理層之材質係為化鎳/金(Ni/Au)、化鎳鈀金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)直接浸金(Direct Immersion Gold, DIG)、或電鍍鎳/化鍍鈀/電鍍金。
  5. 如申請專利範圍第1項所述之封裝基板，其中，該覆蓋層係為奈米複合材(nanocomposite)之材料所形成者。
  6. 一種封裝基板之製法，係包括：
    　　提供一具有電性接觸墊之基板本體，且該基板本體上具有絕緣保護層，該絕緣保護層形成有開孔，以令該電性接觸墊外露於該開孔；
    　　於該開孔中之電性接觸墊上形成表面處理層，且該表面處理層之材質包含金；
    　　於該表面處理層、開孔之孔壁及該絕緣保護層上形成覆蓋層，且該覆蓋層之材質係包含鎳與碳化矽；
    　　形成焊錫材料於該開孔中之覆蓋層上；以及
    　　移除該絕緣保護層上之覆蓋層中所含之鎳。
  7. 如申請專利範圍第6項所述之封裝基板之製法，其中，該基板本體係包含核心層及設於該核心層上之增層結構，且該電性接觸墊與該絕緣保護層係形成於該增層結構之外表面上。
  8. 如申請專利範圍第6項所述之封裝基板之製法，其中，該表面處理層之材質係為化鎳/金(Ni/Au)、化鎳鈀金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)直接浸金(Direct Immersion Gold, DIG)、或電鍍鎳/化鍍鈀/電鍍金。
  9. 如申請專利範圍第6項所述之封裝基板之製法，其中，該覆蓋層係為奈米複合材(nanocomposite) 之材料所形成者。
  10. 如申請專利範圍第6項所述之封裝基板之製法，其中，該絕緣保護層之表面係附著有碳化矽。
  11. 如申請專利範圍第6項所述之封裝基板之製法，復包括移除該絕緣保護層上之覆蓋層中所含之碳化矽。
  12. 如申請專利範圍第6項所述之封裝基板之製法，其中，該覆蓋層中所含之鎳之移除係藉由蝕刻方式為之。
TW100138777A 2011-10-26 2011-10-26 封裝基板及其製法 TWI496250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100138777A TWI496250B (zh) 2011-10-26 2011-10-26 封裝基板及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100138777A TWI496250B (zh) 2011-10-26 2011-10-26 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201318113A TW201318113A (zh) 2013-05-01
TWI496250B true TWI496250B (zh) 2015-08-11

Family

ID=48872048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100138777A TWI496250B (zh) 2011-10-26 2011-10-26 封裝基板及其製法

Country Status (1)

Country Link
TW (1) TWI496250B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11166387B2 (en) 2020-03-06 2021-11-02 Unimicron Technology Corp. Wiring board and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11207744B2 (en) * 2019-10-25 2021-12-28 Micron Technology, Inc. Two-step solder-mask-defined design

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244239A1 (en) * 2009-03-24 2010-09-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Enhanced UBM Structure for Improving Solder Joint Reliability
WO2011016815A1 (en) * 2009-08-07 2011-02-10 Nantero, Inc. Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244239A1 (en) * 2009-03-24 2010-09-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Enhanced UBM Structure for Improving Solder Joint Reliability
WO2011016815A1 (en) * 2009-08-07 2011-02-10 Nantero, Inc. Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11166387B2 (en) 2020-03-06 2021-11-02 Unimicron Technology Corp. Wiring board and manufacturing method thereof
TWI751506B (zh) * 2020-03-06 2022-01-01 欣興電子股份有限公司 線路板及其製造方法

Also Published As

Publication number Publication date
TW201318113A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
TWI497669B (zh) 形成於半導體基板上之導電凸塊及其製法
TWI496259B (zh) 封裝裝置及其製造方法
KR101607790B1 (ko) 반도체 장치 제조 방법 및 반도체 장치
US20130241083A1 (en) Joint Structure for Substrates and Methods of Forming
JP4731495B2 (ja) 半導体装置
JP2007043065A (ja) 半導体装置
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JP2006279062A (ja) 半導体素子および半導体装置
TWI446508B (zh) 無核心式封裝基板及其製法
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
JP6586952B2 (ja) 半導体装置およびその製造方法
JP4494249B2 (ja) 半導体装置
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
TWI496250B (zh) 封裝基板及其製法
TWI467723B (zh) 半導體封裝件及其製法
TWI478312B (zh) 堆疊封裝結構
TWI483360B (zh) 封裝基板及其製法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
TWI424545B (zh) 封裝基板之製法
JP2004165511A (ja) Ｃｓｐ接続方法
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
TWI412111B (zh) 電路板之電性連接結構及電路板裝置
JP2005303021A (ja) 配線基板、半導体装置およびこれらの製造方法