TWI483360B - 封裝基板及其製法 - Google Patents
封裝基板及其製法 Download PDFInfo
- Publication number
- TWI483360B TWI483360B TW100145426A TW100145426A TWI483360B TW I483360 B TWI483360 B TW I483360B TW 100145426 A TW100145426 A TW 100145426A TW 100145426 A TW100145426 A TW 100145426A TW I483360 B TWI483360 B TW I483360B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating protective
- substrate body
- protective layer
- electrical contact
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 76
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 74
- 239000011241 protective layer Substances 0.000 claims description 56
- 239000002335 surface treatment layer Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 238000007639 printing Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 12
- 239000011799 hole material Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 230000032798 delamination Effects 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係有關一種封裝基板及其製法,尤指一種用以承載半導體晶片之封裝基板及其製法。
隨電子產品朝多功能、高性能的發展,半導體封裝結構對應開發出不同的封裝型態,例如覆晶封裝(Flip Chip Package)、打線接合(Wire Bond)等。在現行技術中,半導體積體電路(IC)晶片的表面上配置有電極墊(electronic pad),而封裝基板亦具有相對應的電性接觸墊,在該晶片與封裝基板之間可以焊錫凸塊(覆晶式)或金線(打線式),使該晶片電性連接該封裝基板上。一般封裝基板之電性接觸墊上係會先形成表面處理層以防止氧化,再進行後續之打線或覆晶製程。
請參閱第1圖,係為習知封裝基板1之剖面示意圖。如第1圖所示,提供一具有相對之第一表面10a及第二表面10b之基板本體10,該基板本體10之第一及第二表面10a,10b上具有線路層12,且於該基板本體10中形成電性連接該線路層12之導電通孔120,又該線路層12具有複數電性接觸墊122。
接著,進行圖案化製程,於該基板本體10之第一及第二表面10a,10b上電鍍形成金材以作為表面處理層14,再於該基板本體10及該線路層12上形成絕緣保護層13以作為防焊層,且該絕緣保護層13形成有複數開孔130,令該電性接觸墊122對應外露於各該開孔130。
於後續封裝製程中,可於該封裝基板1之其中一側之絕緣保護層13上設置半導體晶片(圖未示),並且該電性接觸墊122以覆晶或打線方式電性連接半導體晶片,再於該絕緣保護層13上形成封裝膠體(圖未示)以包覆半導體晶片;而該封裝基板1之另一側之電性接觸墊122則植設複數焊球(圖未示)以電性連接如電路板之電子裝置(圖未示)。
當進行植設焊球或覆晶製程時,通常須於該封裝基板1之電性接觸墊122(可為植球墊或覆晶焊墊)上預先形成預焊錫凸塊,並在足以使該預焊錫凸塊熔融之回焊(solder reflow)溫度條件下,將預焊錫凸塊回焊至相對應之金屬凸塊,從而形成焊錫接,以實現封裝基板與其他元件的耦合,確保封裝基板之電性連接的完整性與可靠性。
惟,習知封裝基板1之製法中,因先形成表面處理層14,再形成絕緣保護層13,故絕緣保護層13會覆蓋該表面處理層14之部分材質。由於該防焊層與金材之結合性不佳,導致該絕緣保護層13易於該開孔130處周圍發生脫層現象。
因此,如何克服上述習知技術中之脫層問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之脫層缺失,本發明遂提供一種封裝基板之製法,係先形成絕緣保護層,再形成導電層於該絕緣保護層上,接著藉由導電層,於該電性接觸墊上電鍍形成表面處理層,再移除該導電層;以及於基板本體之外露表面與絕緣保護層上形成另一絕緣保護層,且該另一絕緣保護層形成有對應該絕緣保護層的開孔之另一絕緣保護層開孔,令該電性接觸墊外露於連通之兩開孔。
本發明係依前述之製法提供一種封裝基板,其中,該另一絕緣保護層開孔之孔徑大於該絕緣保護層開孔之孔徑。
由上可知,本發明之封裝基板及其製法中,係藉由先形成絕緣保護層,再形成表面處理層,故該絕緣保護層不會覆蓋該表面處理層之部分材質,可避免如習知技術中之絕緣保護層脫層之問題。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如“上”及“一”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
請參閱第2A至2H圖,係為本發明封裝基板2之製法之剖視示意圖。
如第2A圖所示,首先,提供一具有相對之第一表面20a及第二表面20b之基板本體20,該基板本體20之第一及第二表面20a,20b上具有一第一金屬層201,再形成複數貫穿該基板本體20之通孔200。
於本實施例中,該基板本體20係為銅箔基板(Copper clad laminate, CCL)。
如第2B圖所示,進行圖案化製程,於該第一金屬層201與該通孔200之孔壁上依序形成導電層(seed layer)203與第二金屬層202,以於該基板本體20之第一及第二表面20a,20b上形成第一與第二線路層22a,22b,且於該基板本體20中形成電性連接該第一與第二線路層22a,22b之導電通孔220。接著,於該導電通孔220中填入塞孔材料210。
於本實施例中,該導電層203可由電鍍銅、金屬、合金或沉積數層金屬層、或導電高分子材料所構成,且形成該第二金屬層202之材質係為銅。
再者,該第一與第二線路層22a,22b具有複數第一與第二電性接觸墊222a,222b。
又,有關塞孔材料210之種類繁多,例如導電膠、油墨等。而於其他實施例中,亦可直接於該通孔200中鍍滿金屬,就不需再填入塞孔材料。
另外,有關製作線路之圖案化製程的方式繁多,且為業界所熟知,並無特別限制。
如第2C圖所示,藉由影像轉移或噴印圖案之方法,於該基板本體20之部分第一與第二表面20a,20b及該第一與第二線路層22a,22b之部分表面上形成第一絕緣保護層23a,23b,且該第一絕緣保護層23a,23b形成有複數第一開孔230a,230b,令該第一與第二電性接觸墊222a,222b對應外露於各該第一開孔230a,230b。
如第2D圖所示,於該基板本體20之第一表面20a及第二表面20b、第一絕緣保護層23a,23b、第一與第二線路層22a,22b之部分表面及第一與第二電性接觸墊222a,222b上形成另一導電層(seed layer)26。
於本實施例中,該導電層26係作為後續電鍍所需之電流傳導路徑,且該導電層26可由電鍍銅、金屬、合金或沉積數層金屬層、或導電高分子材料所構成。
如第2E圖所示,於該導電層26上形成阻層27,且該阻層27形成有複數開口區270,令該第一與第二電性接觸墊222a,222b上之導電層26外露於該些開口區270。
接著,移除該開口區270中之導電層26。
如第2F圖所示,藉由該導電層26與該導電通孔220作為電流傳導路徑,以於該第一與第二電性接觸墊222a,222b上電鍍形成表面處理層24。
於本實施例中,形成該表面處理層24之材質係為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/Electroless Palladium/Immersion Gold, ENEPIG)、及直接浸金(Direct Immersion Gold, DIG)之其中一者。
如第2G圖所示,移除該阻層27及其下方之導電層26。
如第2H圖所示,藉由影像轉移或噴印圖案之方法,於該基板本體20之部分第一表面20a及第二表面20b、第一與第二線路層22a,22b之部分表面、與第一絕緣保護層23a,23b上形成第二絕緣保護層25a,25b,且該第二絕緣保護層25a,25b形成有對應該第一開孔230a,230b之複數第二開孔250a,250b,令該第一與第二電性接觸墊222a,222b外露於該第二開孔250a,250b。
於本實施例中,該第二開孔250a,250b之孔徑d大於該第一開孔230a,230b之孔徑r,且該第一絕緣保護層23a,23b與第二絕緣保護層25a,25b係作為防焊層。
本發明之封裝基板2之製法,係藉由先形成第一絕緣保護層23a,23b,再形成表面處理層24,故該第一絕緣保護層23a,23b不會覆蓋該表面處理層24之部分材質,因而該第一絕緣保護層23a,23b不會有因結合力不良而發生脫層之問題。
再者,形成該第二絕緣保護層25b之用途,係使該基板本體20表面上方之絕緣保護層表面係為平整,以當置放晶片(圖未示)時,應力將不會集中於第一絕緣保護層23b上之凹陷區,可防止絕緣保護層破裂。並於後續製程中形成封裝膠體時,因該第二絕緣保護層25a,25b之表面係為平整,故可有效控制膠材之流向,而可避免封裝膠體之結構出現異常現象。
又,藉由該第二開孔250a,250b之孔徑d大於該第一開孔230a,230b之孔徑r,以增加開孔孔壁之外露面積,因而增加後續製程中之焊錫凸塊(圖未示)與該開孔孔壁之間的接觸面積,俾有利於提升焊錫凸塊的結合力。
本發明復提供一種封裝基板2,係包括:一具有相對之第一表面20a及第二表面20b之基板本體20、形成於該基板本體20之第一表面20a及第二表面20b上之第一與第二線路層22a,22b、形成於該基板本體20及該第一與第二線路層22a,22b上之第一絕緣保護層23a,23b、形成於該第一與第二線路層22a,22b上之表面處理層24、以及形成於該第一絕緣保護層23a,23b上之第二絕緣保護層25a,25b。
所述之基板本體20中具有導電通孔220,以電性連接該第一與第二線路層22a,22b。
所述之第一與第二線路層22a,22b具有複數第一與第二電性接觸墊222a,222b。
所述之第一絕緣保護層23a,23b形成有複數第一開孔230a,230b,令該第一與第二電性接觸墊222a,222b對應外露於各該第一開孔230a,230b。
所述之表面處理層24係形成於該第一與第二電性接觸墊222a,222b上。
所述之第二絕緣保護層25a,25b復形成於該基板本體20之第一與第二表面20a,20b及該第一與第二線路層22a,22b,且該第二絕緣保護層25a,25b形成有對應該第一開孔230a,230b之複數第二開孔250a,250b,令該第一與第二電性接觸墊222a,222b外露於該第二開孔250a,250b。又該第二開孔250a,250b之孔徑d大於該第一開孔230a,230b之孔徑r。
綜上所述,本發明之封裝基板及其製法,係藉由先形成第一絕緣保護層,再形成表面處理層,以避免第一絕緣保護層發生脫層之問題。
再者,藉由該第二開孔之孔徑大於該第一開孔之孔徑,以增加開孔孔壁之接觸面積,而利於提升後續製程之焊錫凸塊的結合力。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1,2...封裝基板
10,20...基板本體
10a,20a...第一表面
10b,20b...第二表面
12...線路層
120,220...導電通孔
122...電性接觸墊
13...絕緣保護層
130...開孔
14,24...表面處理層
200...通孔
201...第一金屬層
202...第二金屬層
203,26...導電層
210...塞孔材料
22a...第一線路層
22b...第二線路層
222a...第一電性接觸墊
222b...第二電性接觸墊
23a,23b...第一絕緣保護層
230a,230b...第一開孔
25a,25b...第二絕緣保護層
250a,250b...第二開孔
27...阻層
270...開口區
d,r...孔徑
第1圖係為習知封裝基板的剖視示意圖;以及
第2A至2H圖係為本發明封裝基板之製法的剖視示意圖。
2...封裝基板
20...基板本體
20a...第一表面
20b...第二表面
22a...第一線路層
22b...第二線路層
220...導電通孔
222a...第一電性接觸墊
222b...第二電性接觸墊
23a,23b...第一絕緣保護層
230a,230b...第一開孔
24...表面處理層
25a,25b...第二絕緣保護層
250a,250b...第二開孔
d,r...孔徑
Claims (9)
- 一種封裝基板,係包括:基板本體;線路層,係形成於該基板本體之部分表面上,且具有複數電性接觸墊;第一絕緣保護層,係形成於該基板本體之部分表面及該線路層上,且該第一絕緣保護層於該線路層上形成有複數第一開孔,令該電性接觸墊外露於該第一開孔;表面處理層,係僅形成於該電性接觸墊上;以及第二絕緣保護層,係形成於該基板本體之部分表面與第一絕緣保護層上,且該第二絕緣保護層形成有對應該第一開孔之複數第二開孔,令該電性接觸墊外露於該第一與第二開孔,且該第二開孔之孔徑大於該第一開孔之孔徑。
- 如申請專利範圍第1項所述之封裝基板,其中,該基板本體具有相對之第一表面及第二表面,且該線路層係分別形成於該基板本體之第一表面及第二表面上。
- 如申請專利範圍第2項所述之封裝基板,其中,該基板本體中具有導電通孔,以電性連接該基板本體之第一及第二表面上之線路層。
- 如申請專利範圍第3項所述之封裝基板,其中,該導電通孔中具有塞孔材料。
- 一種封裝基板之製法,係包括:於一基板本體之表面上形成線路層,且該線路層具有複數電性接觸墊; 於該基板本體及該線路層上形成第一絕緣保護層,以外露該基板本體之部分表面,且該第一絕緣保護層形成有複數第一開孔,令該電性接觸墊外露於該第一開孔;於該基板本體、第一絕緣保護層及線路層上全面性地形成導電層;於該導電層上形成阻層,且該阻層形成有複數開口區,令該電性接觸墊上之導電層外露於該些開口區;移除該些開口區中之導電層;於該電性接觸墊上電鍍形成表面處理層;移除該阻層及其下之導電層;以及於該基板本體之外露表面與第一絕緣保護層上形成第二絕緣保護層,且該第二絕緣保護層形成有對應該第一開孔之複數第二開孔,令該電性接觸墊外露於該第一與第二開孔。
- 如申請專利範圍第5項所述之封裝基板之製法,其中,該基板本體具有相對之第一表面及第二表面,且該線路層係分別形成於該基板本體之第一表面及第二表面上。
- 如申請專利範圍第6項所述之封裝基板之製法,其中,該基板本體中具有導電通孔,以電性連接該基板本體之第一及第二表面上之線路層。
- 如申請專利範圍第5項所述之封裝基板之製法,其中,該第二開孔之孔徑大於該第一開孔之孔徑。
- 如申請專利範圍第5項所述之封裝基板之製法,其中,係以影像轉移或噴印圖案之方法形成該第一與第二絕緣保護層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100145426A TWI483360B (zh) | 2011-12-08 | 2011-12-08 | 封裝基板及其製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100145426A TWI483360B (zh) | 2011-12-08 | 2011-12-08 | 封裝基板及其製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201324715A TW201324715A (zh) | 2013-06-16 |
TWI483360B true TWI483360B (zh) | 2015-05-01 |
Family
ID=49033111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100145426A TWI483360B (zh) | 2011-12-08 | 2011-12-08 | 封裝基板及其製法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI483360B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9788437B2 (en) | 2015-05-27 | 2017-10-10 | Avary Holding (Shenzhen) Co., Limited. | Method for manufacturing printed circuit board with etching process to partially remove conductive layer |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI762777B (zh) * | 2019-03-27 | 2022-05-01 | 恆勁科技股份有限公司 | 半導體封裝基板及其製法與電子封裝件及其製法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050029110A1 (en) * | 2003-08-07 | 2005-02-10 | Sao-Hsia Tang | Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same |
TW200934334A (en) * | 2008-01-25 | 2009-08-01 | Phoenix Prec Technology Corp | Method of fabricating printed circuit board |
TW200945519A (en) * | 2008-04-23 | 2009-11-01 | Phoenix Prec Technology Corp | Substrate structure having fine circuits and manufacturing method thereof |
TW201021654A (en) * | 2008-11-28 | 2010-06-01 | Phoenix Prec Technology Corp | Circuit board structure and method for preparing the same |
TW201131723A (en) * | 2010-03-04 | 2011-09-16 | Unimicron Technology Corp | Package substrate and fabrication method thereof |
-
2011
- 2011-12-08 TW TW100145426A patent/TWI483360B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050029110A1 (en) * | 2003-08-07 | 2005-02-10 | Sao-Hsia Tang | Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same |
TW200934334A (en) * | 2008-01-25 | 2009-08-01 | Phoenix Prec Technology Corp | Method of fabricating printed circuit board |
TW200945519A (en) * | 2008-04-23 | 2009-11-01 | Phoenix Prec Technology Corp | Substrate structure having fine circuits and manufacturing method thereof |
TW201021654A (en) * | 2008-11-28 | 2010-06-01 | Phoenix Prec Technology Corp | Circuit board structure and method for preparing the same |
TW201131723A (en) * | 2010-03-04 | 2011-09-16 | Unimicron Technology Corp | Package substrate and fabrication method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9788437B2 (en) | 2015-05-27 | 2017-10-10 | Avary Holding (Shenzhen) Co., Limited. | Method for manufacturing printed circuit board with etching process to partially remove conductive layer |
Also Published As
Publication number | Publication date |
---|---|
TW201324715A (zh) | 2013-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI496259B (zh) | 封裝裝置及其製造方法 | |
TWI483357B (zh) | 封裝結構 | |
TWI418003B (zh) | 嵌埋電子元件之封裝結構及其製法 | |
TWI607537B (zh) | 半導體裝置 | |
TWI654723B (zh) | 封裝結構之製法 | |
US20130249083A1 (en) | Packaging substrate | |
TWM459517U (zh) | 封裝基板 | |
TW200926379A (en) | Package substrate having electrical connecting structure and method of fabricating the same | |
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
TWI230994B (en) | Circuit carrier | |
TWI436461B (zh) | 封裝基板結構及其製法暨覆晶封裝結構及其製法 | |
KR20100054602A (ko) | 반도체 패키지 및 그의 제조 방법 | |
TWI389276B (zh) | 封裝基板結構及其製法 | |
KR101211724B1 (ko) | 반도체 패키지 및 그 제조방법 | |
TWI483360B (zh) | 封裝基板及其製法 | |
TWI669793B (zh) | 基板結構 | |
TWI557865B (zh) | 堆疊組及其製法與基板結構 | |
KR20080045017A (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
KR20100000328A (ko) | 조인트 신뢰성이 향상된 반도체 패키지 및 그 제조방법 | |
TWI424545B (zh) | 封裝基板之製法 | |
TWI478312B (zh) | 堆疊封裝結構 | |
TW200929479A (en) | Packaging substrate and method for menufacturing the same | |
TWI496250B (zh) | 封裝基板及其製法 | |
TW201528446A (zh) | 嵌埋有晶片之封裝結構的製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |